CN102254661B - 实现整数阻值范围电阻器的方法及装置 - Google Patents
实现整数阻值范围电阻器的方法及装置 Download PDFInfo
- Publication number
- CN102254661B CN102254661B CN201110091369.4A CN201110091369A CN102254661B CN 102254661 B CN102254661 B CN 102254661B CN 201110091369 A CN201110091369 A CN 201110091369A CN 102254661 B CN102254661 B CN 102254661B
- Authority
- CN
- China
- Prior art keywords
- resistor
- resistance value
- ohm
- resistance
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004891 communication Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 210000003771 C cell Anatomy 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Attenuators (AREA)
Abstract
本发明提供了一种实现整数阻值范围电阻器的方法及装置，该装置包括：寄存器，用于保存与其对应的电阻器的阻值；所述电阻器，用于根据所述寄存器的低m位的值控制自己的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m＞3。上述实现整数阻值范围电阻器的方法及装置，通过电阻器的数量可以实现不同的阻值范围需求，其调整阻值范围可以涵盖1的倍数，10的倍数，100的倍数，1000的倍数等等。
Description
技术领域
本发明涉及电子技术，尤其涉及一种实现整数阻值范围电阻器的方法及装置。
背景技术
随着电子产品的应用越来越广泛，其对电阻的功能要求也越来越高、越来越多。
目前，已知的电阻分为三类：固定阻值的单个电阻器件、滑动变阻器或电位器、可变数字电阻器。固定阻值的电阻器件，其阻值不能改变；滑动变阻器或电位器采用机械式方法改变电阻阻值；市场已有的可变数字电阻器虽然可以在线调整阻值，但其可调整的阻值范围窄，可调阻值范围与其编程的二进制位宽有关系，例如，采用Nbit编程，两引线电阻阻值为RAB，则其可调的阻值精度为RAB/2N。
发明内容
本发明提供了一种实现整数阻值范围电阻器的方法及装置，以解决现有的可变数字电阻器可调阻值范围窄的问题。
本发明提供了一种实现整数阻值范围电阻器的装置，该装置包括：
寄存器，用于保存与其对应的电阻器的阻值；
所述电阻器，用于根据所述寄存器的低m位的值控制自己的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m＞3。
优选地，上述装置可具有如下特点：
所述电阻器包括10个电子开关以及串联在一起的9个阻值相同的电路，所述串联在一起的9个阻值相同的电路的第一端与所述电阻器的低端相连，所述10个电子开关的一端分别与9个所述电路的10个端点相连，所述10个电子开关的另一端均与所述电阻器的高端相连；所述电阻器，是用于根据所述寄存器的低m位的值来控制所述10个电子开关的断开与闭合；所述电路的最小阻值为1欧姆。
优选地，上述装置还可具有如下特点：
所述电阻器还包括一个输入开关，所述输入开关位于所述第一端与所述电子开关的一端的交点和所述电阻器的低端之间。
优选地，上述装置还可具有如下特点：
所述电路包括电阻。
优选地，上述装置还可具有如下特点：
当所述电阻器为n个时，所述n为正整数，且n＞1，小阻值电阻器的高端与大阻值电阻器的低端相连，其中，小阻值电阻器是指所包含的电路的阻值较小的电阻器，大阻值电阻器是指所包含的电路的阻值较大的电阻器，且所述电阻器包含的电路的阻值按由小到大的顺序依次为1，......，10n-1欧姆。
本发明还提供了一种实现整数阻值范围的电阻器的方法，该方法包括：
利用寄存器保存与其对应的电阻器的阻值；
根据所述寄存器的低m位的值控制所述电阻器的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m＞3。
优选地，上述方法可具有如下特点：
所述电阻器包括10个电子开关以及串联在一起的9个阻值相同的电路，所述串联在一起的9个阻值相同的电路的第一端与所述电阻器的低端相连，所述10个电子开关的一端分别与9个所述电路的10个端点相连，所述10个电子开关的另一端均与所述电阻器的高端相连；所述电路的最小阻值为1欧姆；
所述根据所述寄存器的低m位的值控制所述电阻器的输出阻值包括：
所述电阻器根据所述寄存器的低m位的值来控制所述10个电子开关的断开与闭合。
优选地，上述方法还可具有如下特点：
所述电阻器还包括一输入开关，所述输入开关位于所述第一端与一个所述电子开关的一端的交点和所述电阻器的低端之间。
优选地，上述方法还可具有如下特点：
所述电路包括电阻。
优选地，上述方法还可具有如下特点：
所述方法还包括：当所述电阻器为n个时，所述n为正整数，且n＞1，按所述电阻器包含的电路的阻值由小到大的顺序依次将小阻值电阻器的高端与大阻值电阻器的低端相连，且所述电阻器包含的电路的阻值按由小到大的顺序依次为1，......，10n-1欧姆。
上述实现整数阻值范围电阻器的方法及装置，通过电阻器的数量可以实现不同的阻值范围需求，其调整阻值范围可以涵盖1的倍数，10的倍数，100的倍数，1000的倍数等等。
附图说明
图1是本发明实现整数阻值范围电阻器的装置的内部结构图；
图2是本发明图1所示装置内C单元的电路等效图；
图3是本发明实现整数阻值范围电阻器的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
本发明提供了一种实现整数阻值范围电阻器的装置，该装置包括：
寄存器，用于保存与其对应的电阻器的阻值；
所述电阻器，用于根据所述寄存器的低m位的值控制自己的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m＞3。
具体地，所述电阻器包括10个电子开关以及串联在一起的9个阻值相同的电路，所述串联在一起的9个阻值相同的电路的第一端与所述电阻器的低端相连，所述10个电子开关的一端分别与9个所述电路的10个端点相连，所述10个电子开关的另一端均与所述电阻器的高端相连；所述电阻器，是用于根据所述寄存器的低m位的值来控制所述10个电子开关的断开与闭合；所述电路的最小阻值为1欧姆。采用该电阻器可以输出0-9欧姆的电阻。
另外，所述电阻器还可以包括一个输入开关，所述输入开关位于所述第一端与电子开关的一端的交点和所述电阻器的低端之间。
优选地，上述电路可以为电阻。
为了增大电阻器的可调阻值范围，可以将具有上述结构的多个电阻器串联在一起，具体地，当所述电阻器为n个时，所述n为正整数，且n＞1，小阻值电阻器的高端与大阻值电阻器的低端相连，其中，小阻值电阻器是指所包含的电路的阻值较小的电阻器，大阻值电阻器是指所包含的电路的阻值较大的电阻器，且所述电阻器包含的电路的阻值按由小到大的顺序依次为1，......，10n-1欧姆。
如图1所示，是本发明实现整数阻值范围的电阻器装置的内部结构图，该装置主要包括三个单元：A单元、B单元和C单元，其中，A单元为通讯接口单元，用以实现在线编程的功能；B单元为存储单元，包括若干个寄存器，用以存放通讯接口的物理地址和寄存器配置值，寄存器的值决定该电阻器的输出阻值；C单元为输出单元，引脚B0，B1，B2分别是电阻器0、电阻器1、电阻器2的高端，3个电阻器的低端引出装置外部，分别为A0、A1、A2，通过设置电阻器所对应的寄存器的值来改变电阻器An和Bn之间的阻抗，就可以在Bn和An之间实现任意整数范围的阻值。
该装置可以根据用户的需求来改变B单元中的存储空间，增加附加功能。
H0、H1、H2管脚为3个电阻器的高阻使能信号，低电平有效，如果H0、H1、H2管脚为低电平，将会使Hn引脚控制的开关关断，导致对应的电阻器两端触头呈现为高阻状态。
寄存器的位宽可以为8位、16位或者32位。下面以8位寄存器举例，假如例如将电阻器0、1或2的寄存器设置为00h时，对应电阻器设置在最小位置均为0欧姆，将电阻器0、1或2的寄存器设置为09h时，对应电阻器设置在最大位置(电阻器0阻值为9欧姆，电阻器1阻值为90欧姆，电阻器2阻值为900欧姆)，电阻寄存器的值与对应电阻器An与Bn端口之间的阻值关系见表1。
表1寄存器的值与电阻器阻值的映射关系
| 寄存器0 | 阻值 | 寄存器1 | 阻值 | 寄存器2 | 阻值 | 寄存器N | 阻值 |
| XXXX0000 | 0欧 | XXXX0000 | 0欧 | XXXX0000 | 0欧 | XXXX0000 | 0欧 |
| XXXX0001 | 1欧 | XXXX0001 | 10欧 | XXXX0001 | 100欧 | XXXX0001 | 10n欧 |
| XXXX0010 | 2欧 | XXXX0010 | 20欧 | XXXX0010 | 200欧 | XXXX0010 | 2*10n欧 |
| XXXX0011 | 3欧 | XXXX0011 | 30欧 | XXXX0011 | 300欧 | XXXX0011 | 3*10n欧 |
| XXXX0100 | 4欧 | XXXX0100 | 40欧 | XXXX0100 | 400欧 | XXXX0100 | 4*10n欧 |
| XXXX0101 | 5欧 | XXXX0101 | 50欧 | XXXX0101 | 500欧 | XXXX0101 | 5*10n欧 |
| XXXX0110 | 6欧 | XXXX0110 | 60欧 | XXXX0110 | 600欧 | XXXX0110 | 6*10n欧 |
| XXXX0111 | 7欧 | XXXX0111 | 70欧 | XXXX0111 | 700欧 | XXXX0111 | 7*10n欧 |
| XXXX1000 | 8欧 | XXXX1000 | 80欧 | XXXX1000 | 800欧 | XXXX1000 | 8*10n欧 |
| XXXX1001 | 9欧 | XXXX1001 | 90欧 | XXXX1001 | 900欧 | XXXX1001 | 9*10n欧 |
| XXXX1010 | 0欧 | XXXX1010 | 0欧 | XXXX1010 | 0欧 | XXXX1010 | 0欧 |
| XXXX1011 | 0欧 | XXXX1011 | 0欧 | XXXX1011 | 0欧 | XXXX1011 | 0欧 |
| XXXX1100 | 0欧 | XXXX1100 | 0欧 | XXXX1100 | 0欧 | XXXX1100 | 0欧 |
| XXXX1101 | 0欧 | XXXX1101 | 0欧 | XXXX1101 | 0欧 | XXXX1101 | 0欧 |
| XXXX1110 | 0欧 | XXXX1110 | 0欧 | XXXX1110 | 0欧 | XXXX1110 | 0欧 |
| XXXX1111 | 0欧 | XXXX1111 | 0欧 | XXXX1111 | 0欧 | XXXX1111 | 0欧 |
此装置的技术难点在图1中的C单元，其内部电阻器N等效于图2所示电路图。An和Bn分别为电阻器的低端和高端，由导线引出装置外部。每个电阻器的实现方式为：9个相同阻值的电阻Rn串联起来，在串联的一端An处用输入开关Hn进行控制，然后在9个电阻的一端分别和Bn之间均有电子开关连接，如图2所示。电子开关Yn控制电阻一端与Bn之间的断开与闭合。
每个电阻器内部均含有9个相同阻值的Rn电阻，阻值为10n欧姆(n为电阻器对应的编号，n＝0，1，2......)，同时含有11个电子开关(包含但不局限于MOS管)，本电路中要求电子开关的导通内阻要远小于1欧姆，当电子开关的使能信号为‘1’时，开关闭合，当使能信号为‘0’，开关断开。
Yn(n＝0，1，2......15)为电子开关的使能信号，由译码器实现。该译码器为16线译码器，输入信号为电阻寄存器的低四位b0，b1，b2，b3的值，此四位二进制对输出的16位地址线Yn进行译码，每次译码均只有一根Yn地址线呈高电平，控制电子开关的导通。其电阻寄存器低4位bn与Yn之间的关系如表2所示：
表2电阻寄存器低4位bn与Yn之间的关系
Hn(n＝0，1，2......)为装置外部引入的输入信号，该输入信号直接控制输入开关的导通与关断。C单元中要求开关的导通电阻与导线的电阻均远小于1欧姆，才能保证此装置的精度较高。
此装置可用在需要在线精确调整电阻阻值或阻值调整范围较广的应用电路中。
上述装置结构简单，运用灵活，可根据用户需求，来改变B单元中的存储空间，增加附加功能；改变C单元中电阻器的数量来实现不同的阻值范围需求，其调整阻值范围可以涵盖1的倍数，10的倍数，100的倍数等等。
如图3所示，是本发明实现整数阻值范围的电阻器的方法流程图，该方法包括：
步骤301、利用寄存器保存与其对应的电阻器的阻值；
步骤302、根据所述寄存器的低m位的值控制所述电阻器的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m＞3。
其中，所述电阻器包括10个电子开关以及串联在一起的9个阻值相同的电路，所述串联在一起的9个阻值相同的电路的第一端与所述电阻器的低端相连，所述10个电子开关的一端分别与9个所述电路的10个端点相连，所述10个电子开关的另一端均与所述电阻器的高端相连；所述电阻器是根据所述寄存器的低m位的值来控制所述10个电子开关的断开与闭合；所述电路的最小阻值为1欧姆。另外，所述电阻器还可以包括一输入开关，所述输入开关位于所述第一端与一个所述电子开关的一端的交点和所述电阻器的低端之间。
优选地，上述电路为电阻。
当所述电阻器为n个时，所述n为正整数，且n＞1，按所述电阻器包含的电路的阻值由小到大的顺序依次将小阻值电阻器的高端与大阻值电阻器的低端相连，且所述电阻器包含的电路的阻值按由小到大的顺序依次为1，......，10n-1欧姆。
假如，有三个寄存器0、1和2，其中寄存器0的值代表B0和A0触头之间的阻值；寄存器1的值代表B1和A1触头之间的阻值；寄存器3的值代表B2和A2触头之间的阻值；则B0和A0触头之间的阻值为n欧姆(n取0，1.....9)，B1和A1触头之间的阻值范围为n*10欧姆(n取0，1.....9)，B2和A2触头之间的阻值范围为n*100欧姆(n取0，1.....9)，根据需要连接Bn和An触头两端即可实现所需要的整数阻值。
上述方法，通过电阻器的数量可以实现不同的阻值范围需求，其调整阻值范围可以涵盖1的倍数，10的倍数，100的倍数，1000的倍数等等，可调阻值精度为1。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，上述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上实施例仅用以说明本发明的技术方案而非限制，仅仅参照较佳实施例对本发明进行了详细说明。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种实现整数阻值范围电阻器的装置，该装置包括：A单元、B单元和C单元，其中，A单元为通讯接口单元，用以实现在线编程的功能；B单元为存储单元，包括若干个寄存器；C单元为输出单元，包括n个电阻器，n为正整数，且n>1；改变C单元中电阻器的数量能实现不同的阻值范围需求，其调整阻值范围能涵盖1的倍数，10的倍数，100的倍数，1000的倍数；其中，
寄存器，用于保存与其对应的电阻器的阻值；
所述电阻器，用于根据所述寄存器的低m位的值控制自己的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m>3；
所述电阻器包括10个电子开关以及串联在一起的9个阻值相同的电路，所述串联在一起的9个阻值相同的电路的第一端与所述电阻器的低端相连，所述10个电子开关的一端分别与9个所述电路的10个端点相连，所述10个电子开关的另一端均与所述电阻器的高端相连；所述电阻器，是用于根据所述寄存器的低m位的值来控制所述10个电子开关的断开与闭合；所述电路的最小阻值为1欧姆；所述电阻器还包括一个输入开关，所述输入开关位于所述第一端与所述电子开关的一端的交点和所述电阻器的低端之间；装置外部引入输入信号，该输入信号直接控制输入开关的导通与关断；
小阻值电阻器的高端与大阻值电阻器的低端相连，其中，小阻值电阻器是指所包含的电路的阻值较小的电阻器，大阻值电阻器是指所包含的电路的阻值较大的电阻器，且所述电阻器包含的电路的阻值按由小到大的顺序依次为1，……，10n-1欧姆。
2.根据权利要求1所述的装置，其特征在于：
所述电路包括电阻。
3.一种采用如权利要求1所述实现整数阻值范围电阻器的装置的实现整数阻值范围的电阻器的方法，该方法包括：
利用寄存器保存与其对应的电阻器的阻值；
根据所述寄存器的低m位的值控制所述电阻器的输出阻值，且该输出阻值的可调阻值精度为1欧姆，m为正整数，且m>3。
4.根据权利要求3所述的方法，其特征在于：
所述电路包括电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110091369.4A CN102254661B (zh) | 2011-04-12 | 2011-04-12 | 实现整数阻值范围电阻器的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110091369.4A CN102254661B (zh) | 2011-04-12 | 2011-04-12 | 实现整数阻值范围电阻器的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102254661A CN102254661A (zh) | 2011-11-23 |
| CN102254661B true CN102254661B (zh) | 2015-09-16 |
Family
ID=44981859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110091369.4A Active CN102254661B (zh) | 2011-04-12 | 2011-04-12 | 实现整数阻值范围电阻器的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102254661B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104575890B (zh) * | 2013-10-29 | 2018-03-13 | 中兴通讯股份有限公司 | 一种电位器及阻值调节方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319345A (en) * | 1991-10-16 | 1994-06-07 | Fugitsu Limited | Variable resistor |
| CN2636387Y (zh) * | 2003-07-25 | 2004-08-25 | 甘霖 | 可控变阻箱 |
| CN101282045A (zh) * | 2008-04-28 | 2008-10-08 | 炬力集成电路设计有限公司 | 一种电池充电装置及其控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050062584A1 (en) * | 2003-09-24 | 2005-03-24 | Broadcom Corporation | High-linearity switched-resistor network for programmability |
| KR100952665B1 (ko) * | 2008-06-09 | 2010-04-13 | (주)에프씨아이 | 가변 레지스턴스 어레이 및 채널선택필터 |
-
2011
- 2011-04-12 CN CN201110091369.4A patent/CN102254661B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319345A (en) * | 1991-10-16 | 1994-06-07 | Fugitsu Limited | Variable resistor |
| CN2636387Y (zh) * | 2003-07-25 | 2004-08-25 | 甘霖 | 可控变阻箱 |
| CN101282045A (zh) * | 2008-04-28 | 2008-10-08 | 炬力集成电路设计有限公司 | 一种电池充电装置及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102254661A (zh) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9048824B2 (en) | Programmable equalization with compensated impedance | |
| US7176710B1 (en) | Dynamically adjustable termination impedance control techniques | |
| EP1516260B1 (en) | Memory bus termination | |
| US5467455A (en) | Data processing system and method for performing dynamic bus termination | |
| US7032057B2 (en) | Integrated circuit with transmit phase adjustment | |
| JP4505653B2 (ja) | 両方向出力バッファ | |
| US7372293B2 (en) | Polarity driven dynamic on-die termination | |
| US7205788B1 (en) | Programmable on-chip differential termination impedance | |
| JP5801478B2 (ja) | 差動信号のための平衡インピーダンスの方法 | |
| US9299440B2 (en) | Methods and apparatuses including a variable termination impedance ratio | |
| CN101136238A (zh) | 半导体器件的输出电路 | |
| KR20150068780A (ko) | 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법 | |
| CN111199762B (zh) | 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统 | |
| US20030120847A1 (en) | Dual purpose PCI-X DDR configurable terminator/driver | |
| CN102254661B (zh) | 实现整数阻值范围电阻器的方法及装置 | |
| US7051130B1 (en) | Integrated circuit device that stores a value representative of a drive strength setting | |
| US7653505B1 (en) | Method and apparatus for testing a controlled impedance buffer | |
| US20170154002A1 (en) | Integrated circuit and operation method of serializer/deserializer physical layer circuit thereof | |
| US6922076B2 (en) | Scalable termination | |
| US7940079B2 (en) | Integrated circuits and methods for providing impedance of driver to drive data | |
| US20060214763A1 (en) | Potentiometer system and method | |
| US11017138B2 (en) | Timing analysis for parallel multi-state driver circuits | |
| EP2943801A1 (en) | Binary coded decimal resistive load and network | |
| CN114169489A (zh) | 一种神经网络计算芯片的权重调整方法及装置 | |
| US9536604B1 (en) | Impedance matching system for DDR memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |