KR100684553B1 - 듀얼 포트 메모리와 결합되는 마이크로 프로세서 - Google Patents

듀얼 포트 메모리와 결합되는 마이크로 프로세서 Download PDF

Info

Publication number
KR100684553B1
KR100684553B1 KR1020060003665A KR20060003665A KR100684553B1 KR 100684553 B1 KR100684553 B1 KR 100684553B1 KR 1020060003665 A KR1020060003665 A KR 1020060003665A KR 20060003665 A KR20060003665 A KR 20060003665A KR 100684553 B1 KR100684553 B1 KR 100684553B1
Authority
KR
South Korea
Prior art keywords
external memory
coupled
ahb
system bus
microprocessor
Prior art date
Application number
KR1020060003665A
Other languages
English (en)
Inventor
강세진
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060003665A priority Critical patent/KR100684553B1/ko
Priority to PCT/KR2006/005024 priority patent/WO2007081087A1/en
Priority to US12/160,755 priority patent/US20090240896A1/en
Priority to CN2006800508544A priority patent/CN101356515B/zh
Application granted granted Critical
Publication of KR100684553B1 publication Critical patent/KR100684553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D9/00—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
    • D04D9/06—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for made by working plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C3/00—Processes, not specifically provided for elsewhere, for producing ornamental structures
    • B44C3/02—Superimposing layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Textile Engineering (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

듀얼 포트 메모리와 결합되는 마이크로 프로세서가 개시된다. 본 발명의 실시예에 따른 시스템 버스에 결합되는 2 이상의 외부 메모리 제어기를 포함하되, 상기 외부 메모리 제어기는 외부 메모리와 각각의 포트를 통해 개별적으로 결합되는 것을 특징으로 한다. 본 발명에 의해, 복수의 구성 요소(예를 들어, 처리 모듈)가 동시에 외부 메모리에 접속할 수 있어 신속한 데이터 처리가 가능하다.
베이스밴드 칩, 공유, 메모리, 듀얼 포트

Description

듀얼 포트 메모리와 결합되는 마이크로 프로세서{Microprocessor coupled to dual port memory}
도 1은 종래의 전형적인 암바(AMBA) 구조를 도시한 도면.
도 2는 종래의 개선된 암바(AMBA) 구조를 도시한 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 암바(AMBA) 구조를 예시한 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 마이크로 프로세서와 외부 메모리간의 결합 상태를 예시한 도면.
본 발명은 마이크로 프로세서에 관한 것으로, 보다 상세하게는 듀얼 포트 메모리와 결합되는 마이크로 프로세서에 관한 것이다.
이동 통신 단말기에서의 베이스밴드 프로세서는 통신 기능을 수행할 뿐 아니라, 특정 기능(예를 들어, 멀티미디어 재생, 카메라 기능 등)의 수행을 위한 어플 리케이션 프로세서들의 동작을 제어한다. 또한, 베이스밴드 프로세서는 이동 통신 단말기에 구비된 부가 장치들(예를 들어, 디스플레이부, 외장형 저장장치 등)의 동작을 제어할 수도 있다.
일반적으로, 베이스밴드 프로세서를 포함하는 마이크로 프로세서는 자신의 시스템에 사용되는 프로세서에 따라 주 백본(Main Backbone) 시스템과 버스가 결정된다. 즉, 각 프로세서들은 자신의 시스템 백본 버스로서 로컬 버스(Local Bus)를 기반으로 하여 시스템 버스를 통해 메모리, PCI 제어기 등과 같은 여러 주변 장치와 프로세서간에 데이터를 주고받게 된다.
최근 주로 사용되는 암(ARM) 프로세서를 기반으로 하는 시스템 역시, AMBA(Advanced Micro controller Bus Architecture)라 불리는 버스(AMBA AHB)를 자신의 시스템 버스로 운영하고 있으며, 시스템 버스를 통해 시스템 내부의 여러 주변 장치와 프로세서간에 통신이 수행된다.
그러나, 종래의 암 프로세서(ARM Processor)는 하나의 버스를 통해 외부 메모리와 결합되어, 복수의 구성 요소가 외부 메모리에 동시에 접속할 수 없는 한계가 있었다. 이는, 먼저 외부 메모리에 접속한 구성 요소의 동작이 완료된 후에야 후속하여 다른 구성 요소가 외부 메모리에 접속할 수 있어, 데이터 처리시 병목 현상이 발생되는 문제점이 있었다.
따라서 본 발명은 상술한 문제점을 해결하기 위한 것으로, 베이스밴드 프로 세서가 복수의 버스를 통해 외부 메모리와 결합됨으로써 복수의 구성 요소(예를 들어, 처리 모듈)가 동시에 외부 메모리에 접속할 수 있어 신속한 데이터 처리가 가능한 듀얼 포트 메모리와 결합되는 마이크로 프로세서를 제공하는 것이다.
본 발명의 다른 목적은 베이스밴드 프로세서 내의 각 구성요소가 외부 메모리에 접속하여 데이터 처리를 수행함에 있어 병목 현상을 최소화할 수 있는 듀얼 포트 메모리와 결합되는 마이크로 프로세서를 제공하는 것이다.
그 외의 다른 본 발명의 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상술한 목적을 달성하기 위하여 본 발명의 일 측면에 따르면, 외부 메모리와 2이상의 버스로 결합되는 마이크로 프로세서가 제공된다.
본 발명의 바람직한 일 실시예에 따른 마이크로 프로세서는 시스템 버스에 결합되는 2 이상의 외부 메모리 제어기를 포함하되, 상기 외부 메모리 제어기는 외부 메모리와 각각의 포트를 통해 개별적으로 결합되는 것을 특징으로 한다.
상기 마이크로 프로세서는 상기 시스템 버스에 결합되는 n(자연수)개의 프로세서부; 및 상기 시스템 버스에 결합되고, 임의의 또는 미리 설정된 프로세서부의 제어에 의해 상기 외부 메모리 제어기를 통해 상기 외부 메모리에 접속하는 복수의 모듈을 포함하는 Master/Slave부를 더 포함할 수 있다.
상기 마이크로 프로세서는 AMBA 기반 플랫폼으로 구현되고, 상기 시스템 버 스는 AHB 버스인 것을 특징으로 한다.
상기 마이크로 프로세서와 결합되는 상기 외부 메모리는 2 이상의 포트를 구비할 수 있다.
상기 마이크로 프로세서는 베이스밴드 프로세서일 수 있다.
본 발명의 바람직한 다른 실시예에 따른 마이크로 프로세서는, 시스템 버스에 결합되는 프로세서부; 상기 시스템 버스에 결합되고, 외부 메모리와의 데이터 송수신을 처리하는 외부 메모리 제어기; 및 상기 시스템 버스에 결합되고, 상기 프로세서부의 제어에 의해 상기 외부 메모리 제어기를 통해 상기 외부 메모리에 접속하는 복수의 모듈을 포함하는 Master/Slave부를 포함하되, 상기 외부 메모리 제어기는 2 이상의 포트를 구비하고, 각각의 포트를 통해 상기 외부 메모리에 개별적으로 결합되는 것을 특징으로 한다.
상기 마이크로 프로세서는 AMBA 기반 플랫폼으로 구현되고, 상기 시스템 버스는 AHB 버스일 수 있다.
상기 마이크로 프로세서와 결합되는 상기 외부 메모리는 2 이상의 포트를 구비할 수 있다.
상기 마이크로 프로세서는 베이스밴드 프로세서일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 여유 데이터가 부가된 화소 데이터 출력 방법 및 장치를 상세히 설명하기로 한다. 첨부 도면을 참조하여 본 발 명을 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 종래의 전형적인 암바(AMBA) 구조를 도시한 도면이고, 도 2는 종래의 개선된 암바(AMBA) 구조를 도시한 도면이다. 즉, 도 1 및 도 2는 종래의 ARM/AHB를 기반으로한 무선 멀티미디어 플랫폼의 구성을 개략적으로 나타낸 도면이다.
일반적으로 암바(AMBA, Advanced Microcontroller Bus Architecture)는 임베디드 마이크로 프로세서의 설계를 위한 원칩 커뮤니케이션(one-chip communication)의 표준안으로 인정되고 있다.
도 1에 도시된 종래의 ARM/AHB 기반 플랫폼을 참조하면, 암바 기반의 마이크로 프로세서는 AHB(Advanced High-performance Bus)를 백본 버스(Backbone BUS)로 이용한다. 또한, 주변 장치의 매크로셀 통신(Peripheral macrocell communication)을 위해 APB(Advanced Peripheral BUS)가 이용될 수 있으며, APB는 AHB의 로컬 버스로 간주되고 브릿지(145, Bridge)에 의해 상호 연결된다.
APB 시스템 버스에는 프로세서부(110), 내부 메모리(115), AHB Master/Slave(120), EM 제어기(External Memory Controller, 125) 및 브릿지(130) 등이 연결된다.
내부 메모리(115)에는 프로그램 코드와 데이터 등을 저장하며, 외부 메모리와의 데이터 입출력을 제어하는 EM 제어기(125)에 의해 외부 메모리의 데이터가 저장될 수도 있다.
AHB Master/Slave(120)는 복수의 AHB Master, 복수의 AHB Slave, AHB 중재기(arbiter), AHB 디코더(decoder) 등을 포함할 수 있다.
AHB Master는 어드레스(Address)나 제어 신호(control signal)들을 출력함으로써 데이터 독출(read) 및/또는 기록(write)의 작업(operation)을 할 수 있도록 한다. 다만, 한번에 하나의 AHB Master만이 AHB 시스템 버스를 이용할 수 있도록 제한된다.
AHB Slave는 주어진 어드레스 공간(address-space) 내에서 데이터 독출과 기록 작업을 수행한다. AHB Slave는 데이터 독출 및/또는 기록 중 발생된 오류(failure), 대기(waiting) 또는 성공(success) 등의 처리 상황을 AHB Master에게 보고한다.
AHB 중재기는 한번에 하나의 AHB Master가 선택되도록 한다. AHB 중재기는 미리 지정된 알고리즘을 이용하여 중재(arbitration)를 수행한다.
AHB 디코더는 AHB Master로 나오는 Address의 상위 비트를 가지고서 적절한 slave를 선택한다. AHB에는 역시 하나의 Decoder가 존재한다.
즉, 프로세서부(110)에서 데이터 독출 또는 기록을 AHB Master로 요청하면, AHB Master가 AHB Slave로 해당 동작의 수행을 지시한다. 이 경우, AHB Master/Slave(120) 내에는 복수의 AHB Master가 존재하므로, AHB 중재기가 하나의 AHB Master가 선택되어 해당 AHB Master만이 AHB 시스템 버스를 이용하도록 중재하며, 선택된 AHB Master가 임의의 어드레스에 대한 데이터 독출을 요청한 경우 AHB 디코더는 그 어드레스가 어떤 AHB Slave에 해당되는지 선택한다.
이와 같이, AHB Master, AHB Slave 들은 AHB 시스템 버스, 하나의 포트를 갖는 EM 제어기(125) 및 입출력 핀들을 통해 외부 메모리에 데이터를 기록하거나 외부 메모리로부터 데이터를 독출할 수 있다.
즉, 종래의 AMBA 구조는 하나의 EM 제어기에 의해 각 모듈(즉, 선택된 AHB Master 및/또는 선택된 AHB Slave)이 외부 메모리에 접속되도록 구성되어 있었기 때문에, 하나의 모듈이 외부 메모리에 접속한 경우, 다른 모듈은 외부 메모리에 접속이 가능할 때까지 대기할 수 밖에 없었다. 이는, 베이스밴드 프로세서 등과 같은 마이크로 프로세서의 처리 효율을 감소시키는 문제점으로 기능한다.
저속의 주변 장치를 접속하기 위한 APB 버스는 브릿지(130)를 통해 AHB 시스템 버스와 결합되며, APB 버스에는 APB Master/Slave(140), 타이머(timer), 외부 인터럽트를 제어하기 위한 인터럽트 제어기(145), Remap/Pause 모드를 가능하게 하기 위한 Remap/Pause 제어기(150)가 연결된다. 이외에 UART(155), WDT(160), I2C(165) 등이 더 연결될 수 있다.
도 2의 AMBA 구조는 AMBA 3.0에 의한 것으로, 도 1에 도시된 AMBA 구조가 개선된 것이다.
AMBA 3.0은 고속의 주변 장치간에 또는 프로세서를 접속하기 위한 AHB 버스, 저속의 주변 장치를 접속하기 위한 APB 버스 외에 AXI(Advanced eXtensible Interface) 버스를 더 구비한다. AXI 버스의 기능 및 구성은 당업자에게 자명하므로 이에 대한 설명은 생략한다.
도 2에 도시된 개선된 AMBA 구조에 의할 때도 각 모듈은 하나의 EM 제어기만을 통해 외부 메모리에 접속할 수 있어 상술한 문제점은 여전히 남게 된다.
도 3은 본 발명의 바람직한 일 실시예에 따른 암바(AMBA) 구조를 예시한 도면이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 마이크로 프로세서와 외부 메모리간의 결합 상태를 예시한 도면이다.
도 3에 도시된 본 발명의 일 실시예에 따른 AMBA 구조는 앞서 도 1을 참조하여 설명한 종래의 AMBA 구조와 유사하므로 그 차이점만을 중심으로 설명한다.
본 발명에 따른 마이크로 프로세서(예를 들어, 베이스밴드 프로세서)의 AHB 시스템 버스는 외부 메모리에 접속하기 위한 2개의 EM 제어기(310, 315)와 연결된다. 각 EM 제어기(310, 315)는 하나의 포트를 구비하며, 둘 이상의 포트를 구비한 외부 메모리(예를 들어, 듀얼 포트 메모리)에 각각 결합한다(도 4 참조).
따라서, 본 발명에 의할 때 외부 메모리에 동시에 결합될 수 있는 모듈(예를 들어, AHB Master, AHB Slave 등)이 둘 이상으로 증가될 수 있다. 이에 의해, 복수의 모듈이 동시에 외부 메모리에 접속하여 작업을 수행할 수 있으므로 신속한 데이터 처리가 가능할 수 있다.
다만, AHB 중재기 및 AHB 디코더가 순차적으로 또는 동시에 2개의 AHB 마스터가 AHB 시스템 버스를 이용할 수 있도록 하고, 또한 상응하는 AHB Slave들이 작업할 수 있도록 하여야 할 것이다. 이를 위해, AHB 시스템 버스가 병렬로 형성될 수도 있을 것이다.
이 경우, 어떤 모듈이 어떤 EM 제어기를 통해 외부 메모리에 접속하도록 할 것인지 여부는 프로세서부(110), AHB Master, AHB 중재기 중 어느 하나에 의해 제어될 수 있다. 예를 들어, 프로세서부(110)가 임의의 동작을 AHB Master로 지시할 때, 이용할 EM 제어기를 지정할 수 있을 것이다. 또는, AHB Master가 임의의 동작을 AHB Slave로 지시할 때 이용할 EM 제어기를 지정하거나, AHB 중재기가 중재시 이용할 EM 제어기를 지정할 수도 있을 것이다. 여기서 프로세서부(110)는 n(자연수)개로 구비될 수 있으며, 임의의 프로세서부(110) 또는 미리 설정된 프로세서부(110)가 EM 제어기의 지정 등을 수행할 수 있을 것이다.
또한, 외부 메모리의 동일한 어드레스에 복수의 모듈이 동시에 접속하여 동일 어드레스 영역에 데이터 기록을 수행함을 방지하기 위해, 각 EM 제어기는 접속 가능하도록 제어하는 외부 메모리의 저장 영역을 분할 지정하여 관리할 수도 있다.
이제까지 AHB 시스템 버스에 2이상의 EM 제어기를 구비함으로써 2 이상의 모듈이 동시에 외부 메모리에 접속하여 작업을 수행할 수 있도록 하는 마이크로 프로세서 구조를 설명하였다.
본 발명의 바람직한 다른 실시예에 따르면, AHB 시스템 버스에 하나의 EM 제어기만을 구비하되, 해당 EM 제어기가 2개의 포트를 구비하고, 2개의 포트가 외부 메모리의 2개의 포트에 각각 결합된 마이크로 프로세서 구조가 제공된다.
이 경우에도, 하나의 EM 제어기에 의하지만 복수의 모듈이 각각 다른 포트를 통해 외부 메모리에 동시에 접속할 수 있음은 동일하다. 여기서, 어떤 모듈이 어떤 포트를 통해 외부 메모리에 접속하도록 할 것인지 여부는 프로세서부(110), AHB Master, AHB 중재기, EM 제어기 중 어느 하나에 의해 제어될 수 있다.
이에 대한 별도의 설명을 생략할지라도 상술한 설명만으로도 당업자는 이에 대해 이해할 수 있을 것이다.
이제까지 암바(AMBA)를 중심으로 설명하였으나 모든 형식의 인터페이스 구조에 본 발명은 동일 또는 유사하게 적용될 수 있음은 별도의 설명을 생략할지라도 당업자에 있어 자명할 것이다.
또한, 본 발명은 이동통신 단말기, PDA(Personal Digital Assistant), PMP(Personal Multimedia Player) 등의 휴대형 기기나 퍼스널 컴퓨터, 노트북 컴퓨터 등과 같이 프로세서 칩이 구비된 모든 형태의 전기/전자기기에 제한없이 적용될 수 있음도 자명하다.
상술한 바와 같이 본 발명에 따른 듀얼 포트 메모리와 결합되는 마이크로 프로세서는 복수의 버스를 통해 외부 메모리와 결합됨으로써 복수의 구성 요소(예를 들어, 처리 모듈)가 동시에 외부 메모리에 접속할 수 있어 신속한 데이터 처리가 가능한 효과가 있다.
또한, 본 발명은 마이크로 프로세서(예를 들어, 베이스밴드 프로세서) 내의 각 구성요소가 외부 메모리에 접속하여 데이터 처리를 수행함에 있어 병목 현상을 최소화할 수 있는 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 마이크로 프로세서에 있어서,
    시스템 버스에 결합되는 2 이상의 외부 메모리 제어기를 포함하되,
    상기 외부 메모리 제어기는 하나의 외부 메모리에 각각의 포트를 통해 개별적으로 결합되는 것을 특징으로 하는 마이크로 프로세서.
  2. 제1항에 있어서,
    상기 시스템 버스에 결합되는 n(자연수)개의 프로세서부; 및
    상기 시스템 버스에 결합되고, 임의의 또는 미리 설정된 프로세서부의 제어에 의해 상기 외부 메모리 제어기를 통해 상기 외부 메모리에 접속하는 복수의 모듈을 포함하는 Master/Slave부를 더 포함하는 마이크로 프로세서.
  3. 제1항에 있어서,
    상기 마이크로 프로세서는 AMBA 기반 플랫폼으로 구현되고, 상기 시스템 버스는 AHB 버스인 것을 특징으로 하는 마이크로 프로세서.
  4. 제1항에 있어서,
    상기 외부 메모리는 2 이상의 포트를 구비한 것을 특징으로 하는 마이크로 프로세서.
  5. 제1항에 있어서,
    상기 마이크로 프로세서는 베이스밴드 프로세서인 것을 특징으로 하는 마이크로 프로세서.
  6. 마이크로 프로세서에 있어서,
    시스템 버스에 결합되는 프로세서부;
    상기 시스템 버스에 결합되고, 외부 메모리와의 데이터 송수신을 처리하는 외부 메모리 제어기; 및
    상기 시스템 버스에 결합되고, 상기 프로세서부의 제어에 의해 상기 외부 메모리 제어기를 통해 상기 외부 메모리에 접속하는 복수의 모듈을 포함하는 Master/Slave부를 포함하되,
    상기 외부 메모리 제어기는 2 이상의 포트를 구비하고, 각각의 포트를 통해 하나의 외부 메모리에 개별적으로 결합되는 것을 특징으로 하는 마이크로 프로세서.
  7. 제6항에 있어서,
    상기 마이크로 프로세서는 AMBA 기반 플랫폼으로 구현되고, 상기 시스템 버스는 AHB 버스인 것을 특징으로 하는 마이크로 프로세서.
  8. 제6항에 있어서,
    상기 외부 메모리는 2 이상의 포트를 구비한 것을 특징으로 하는 마이크로 프로세서.
  9. 제6항에 있어서,
    상기 마이크로 프로세서는 베이스밴드 프로세서인 것을 특징으로 하는 마이크로 프로세서.
  10. 제1항에 있어서,
    상기 외부 메모리 제어기 각각에 대해 상기 외부 메모리의 저장 영역 중 접속 가능한 영역이 분할 지정되는 것을 특징으로 하는 마이크로 프로세서.
KR1020060003665A 2006-01-12 2006-01-12 듀얼 포트 메모리와 결합되는 마이크로 프로세서 KR100684553B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060003665A KR100684553B1 (ko) 2006-01-12 2006-01-12 듀얼 포트 메모리와 결합되는 마이크로 프로세서
PCT/KR2006/005024 WO2007081087A1 (en) 2006-01-12 2006-11-27 Microprocessor coupled to multi-port memory
US12/160,755 US20090240896A1 (en) 2006-01-12 2006-11-27 Microprocessor coupled to multi-port memory
CN2006800508544A CN101356515B (zh) 2006-01-12 2006-11-27 连接到多端口存储器的微处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003665A KR100684553B1 (ko) 2006-01-12 2006-01-12 듀얼 포트 메모리와 결합되는 마이크로 프로세서

Publications (1)

Publication Number Publication Date
KR100684553B1 true KR100684553B1 (ko) 2007-02-22

Family

ID=38104048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003665A KR100684553B1 (ko) 2006-01-12 2006-01-12 듀얼 포트 메모리와 결합되는 마이크로 프로세서

Country Status (4)

Country Link
US (1) US20090240896A1 (ko)
KR (1) KR100684553B1 (ko)
CN (1) CN101356515B (ko)
WO (1) WO2007081087A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9348775B2 (en) 2012-03-16 2016-05-24 Analog Devices, Inc. Out-of-order execution of bus transactions
US11126372B2 (en) 2013-04-01 2021-09-21 Hewlett Packard Enterprise Development Lp External memory controller
US10474380B2 (en) 2013-04-01 2019-11-12 Hewlett Packard Enterprise Development Lp External memory controller
FR3100349B1 (fr) * 2019-08-28 2022-07-08 Stmicroelectronics Grand Ouest Sas Communication sur bus I2C
CN112612746A (zh) * 2020-12-18 2021-04-06 中国电子科技集团公司第四十七研究所 一种基于存储器互联的可重构微处理器系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596376A (en) * 1995-02-16 1997-01-21 C-Cube Microsystems, Inc. Structure and method for a multistandard video encoder including an addressing scheme supporting two banks of memory
US6067595A (en) * 1997-09-23 2000-05-23 Icore Technologies, Inc. Method and apparatus for enabling high-performance intelligent I/O subsystems using multi-port memories
KR100357284B1 (ko) * 2001-02-19 2002-10-18 (주)씨앤에스 테크놀로지 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
JP4093741B2 (ja) * 2001-10-03 2008-06-04 シャープ株式会社 外部メモリ制御装置およびそれを含んだデータ駆動型情報処理装置
US20030088744A1 (en) * 2001-11-06 2003-05-08 Infineon Technologies Aktiengesellschaft Architecture with shared memory
US7646737B2 (en) * 2002-08-02 2010-01-12 Qualcomm Incorporated Multimode wireless device system provision validation and acquisition method and apparatus
US7917673B2 (en) * 2003-09-20 2011-03-29 Samsung Electronics Co., Ltd. Communication device and method having a shared local memory
US20070150627A1 (en) * 2005-11-22 2007-06-28 Lsi Logic Corporation Endian mapping engine, method of endian mapping and a processing system employing the engine and the method

Also Published As

Publication number Publication date
CN101356515B (zh) 2013-12-25
US20090240896A1 (en) 2009-09-24
CN101356515A (zh) 2009-01-28
WO2007081087A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
EP0629955B1 (en) Arbitration logic for multiple bus computer system
US6167476A (en) Apparatus, method and system for accelerated graphics port bus bridges
US20070130409A1 (en) System-On-a-Chip mixed bus architecture
WO1996000940A1 (en) Pci to isa interrupt protocol converter and selection mechanism
US6260081B1 (en) Direct memory access engine for supporting multiple virtual direct memory access channels
US20060149886A1 (en) Bus controller and bus control method for use in computer system
WO2002021290A1 (en) Inter-processor communication system
KR100684553B1 (ko) 듀얼 포트 메모리와 결합되는 마이크로 프로세서
WO2004010308A2 (en) Improved inter-processor communication system for communication between processors
JPH05197647A (ja) 入力／出力装置及びデータ転送方法
US8359419B2 (en) System LSI having plural buses
CN100517283C (zh) 先进高性能系统总线连接装置及先进高性能系统总线装置
US5933613A (en) Computer system and inter-bus control circuit
US20140032792A1 (en) Low pin count controller
WO2012124431A1 (ja) 半導体装置
US8996772B1 (en) Host communication device and method with data transfer scheduler
US6940311B2 (en) Data transmission system
EP1231540A2 (en) Direct memory access controller
JPH0227696B2 (ja) Johoshorisochi
CN114281726B (zh) 用于soc芯片的系统架构及外设通信方法
JPH0954748A (ja) コンピュータシステムおよびこのシステムに設けられるｄｍａコントローラ
JPH0973429A (ja) コンピュータシステム及びバス間制御回路
JPH02207363A (ja) データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
Finkelstein et al. Microprocessor system buses: A case study
JP2000172627A (ja) 割込み制御回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14