JP4210303B2 - デジタル・カメラにおけるメモリ・アクセス帯域幅割付けおよびレイテンシ制御 - Google Patents
デジタル・カメラにおけるメモリ・アクセス帯域幅割付けおよびレイテンシ制御 Download PDFInfo
- Publication number
- JP4210303B2 JP4210303B2 JP2006534482A JP2006534482A JP4210303B2 JP 4210303 B2 JP4210303 B2 JP 4210303B2 JP 2006534482 A JP2006534482 A JP 2006534482A JP 2006534482 A JP2006534482 A JP 2006534482A JP 4210303 B2 JP4210303 B2 JP 4210303B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- snapshot
- memory
- dma request
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 20
- 101000795074 Homo sapiens Tryptase alpha/beta-1 Proteins 0.000 claims description 10
- 102100029639 Tryptase alpha/beta-1 Human genes 0.000 claims description 10
- 101000662819 Physarum polycephalum Terpene synthase 1 Proteins 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 101000830822 Physarum polycephalum Terpene synthase 2 Proteins 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 101000659879 Homo sapiens Thrombospondin-1 Proteins 0.000 claims 1
- 102100031054 Serine protease 55 Human genes 0.000 claims 1
- 238000012545 processing Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 101100329268 Isodon rubescens CPS4 gene Proteins 0.000 description 1
- 101150066071 TPS5 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000012950 reanalysis Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S358/00—Facsimile and static presentation processing
- Y10S358/906—Hand-held camera with recorder in a single unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Studio Devices (AREA)
- Bus Control (AREA)
Description
Claims (24)
- 画像情報を記憶するメモリと、
第1DMAエンジンと、
前記第1DMAエンジンのためにDMA要求エントリを記憶する第1キューと、
スナップショットあたり第1トークン(TSP1)を記憶する回路と、
第2DMAエンジンと、
前記第2DMAエンジンのためにDMA要求エントリを記憶する第2キューであって、前記第1キューの各DMA要求エントリと前記第2キューの各DMAエントリが、関連するデータ移動量を示す、第2キューと、
第2スナップショットあたりトークン数(TPS2)を記憶する回路と、
前記第1キューからのDMA要求エントリの第1数と、前記第2キューからのDMA要求エントリの第2数とを有するDMA要求エントリの第1スナップショットを選択するアービタと
を備え、TPS1が前記第1数を決定するために使用され、TPS2が前記第2数を決定するために使用され、前記アービタが、前記第1スナップショットの前記DMA要求エントリが前記第1DMAエンジンと前記第2DMAエンジンによって処理される順序を決定する、カメラ。 - 画像センサをさらに備え、前記第1DMAエンジンが、前記画像センサから受信した未処理画像データを前記メモリ内に移動させる請求項1に記載のカメラ。
- ズーム・エンジンと、
圧縮エンジンと
をさらに備え、前記第1DMAエンジンが前記ズーム・エンジンと前記メモリとの間でデータを移動させ、前記第2DMAエンジンが前記圧縮エンジンと前記メモリとの間でデータを移動させる請求項1に記載のカメラ。 - 前記アービタが、DMA要求エントリの第2スナップショットを選択し、前記第1スナップショットのすべての前記DMA要求エントリが、前記第2スナップショットの任意のDMA要求エントリが処理される前に処理される請求項1に記載のカメラ。
- 前記DMA要求エントリのそれぞれがアドレスを含み、また、前記アービタが、前記第1スナップショットのDMA要求エントリのアドレスを調査することによって、前記順序を決定し、さらに、いくつかが他より高いメモリ・オーバーヘッドを有する前記メモリにアクセスする複数の可能な異なる順序が存在し、さらに前記アービタが、メモリ・アクセス・オーバーヘッドを最小限に抑えるように、前記第1スナップショットの前記DMA要求エントリを順序付けする請求項1に記載のカメラ。
- メモリ・インタフェース・ユニット(MIU)をさらに備え、前記第1DMAエンジンと前記第2DMAエンジンがある順序で前記MIUにメモリ・アクセス要求を発行し、前記メモリ・アクセス要求の前記順序が、前記第1スナップショットの前記DMA要求エントリが処理される順序である請求項1に記載のカメラ。
- 前記MIUが前記メモリ・アクセス要求を対応するメモリ・コマンドに変換し、前記メモリ・コマンドが前記メモリに供給される請求項6に記載のカメラ。
- 前記メモリが、コマンド・バスとデータ・バスを介して前記MIUとインタフェースし、前記MIUが、データが前記MIUと前記メモリとの間で前記データ・バスにわたって転送されるのと同時に、前記コマンド・バスを介してコマンドを前記メモリに対して発行する請求項6に記載のカメラ。
- 前記メモリが、同期ダイナミック・ランダム・アクセス・メモリ(SDRAM)集積回路である一方、前記第1DMAエンジン、前記第1キュー、TPS1を記憶する前記回路、前記第2DMAエンジン、前記第2キュー、TPS2を記憶する前記回路、前記アービタが、前記SDRAM集積回路の一部ではない請求項1に記載のカメラ。
- 前記第1スナップショットあたりトークン(TPS1)数が時間量を表す数である請求項1に記載のカメラ。
- 前記第1スナップショットあたりトークン(TPS1)数がデータ量を表す数である請求項1に記載のカメラ。
- 前記第1スナップショットあたりトークン(TPS1)数がDMA要求エントリの数である請求項1に記載のカメラ。
- 前記アービタが前記第1DMAエンジンに関連付けられる時間期間が経過したかを判定するタイマを有し、前記時間期間が経過した場合、前記アービタが、前記第1キューからの前記第1スナップショットのDMA要求を、前記第1スナップショットの他のあらゆるDMA要求エントリが処理されるより前に処理することを決定する請求項1に記載のカメラ。
- DMA要求エントリの前記第1スナップショットが選択された後、前記アービタがDMA要求エントリの第2スナップショットを選択し、かつ、前記第1スナップショットのDMA要求エントリの前記数が前記第2スナップショットのDMA要求エントリの前記数と同一である請求項1に記載のカメラ。
- DMA要求エントリの前記第1スナップショットが選択された後、前記アービタがDMA要求エントリの第2スナップショットを選択し、かつ、前記第1スナップショットのDMA要求エントリの前記数が、前記第2スナップショットのDMA要求エントリの前記数とは異なる請求項1に記載のカメラ。
- 前記アービタが、DMA要求エントリのスナップショットを連続的に選択し、DMA要求エントリの各スナップショットが時間ウィンドウにおいて処理され、前記スナップショットのそれぞれの前記時間ウィンドウが同一時間量である請求項1に記載のカメラ。
- 前記アービタが、DMA要求エントリのスナップショットを連続的に選択し、DMA要求エントリの各スナップショットが時間ウィンドウにおいて処理され、様々なスナップショットの前記時間ウィンドウが異なる時間量である請求項1に記載のカメラ。
- デジタル・カメラの複数の要求エンティティの中でメモリ・アクセス帯域幅を割り付け、前記要求エンティティのそれぞれがDMA要求エントリを記憶するキューを有し、各DMA要求エントリが、前記デジタル・カメラにおいてメモリ集積回路のアクセスを実施する要求であり、その際、前記要求エンティティのそれぞれがスナップショットあたりトークン(TPS)値を有する方法であって、
(a)各キューについて、前記キューに関連付けられる前記要求エンティティの前記TPS値に基づいて、DMA要求エントリの数を選択することによって、DMA要求エントリのスナップショットを選択することと、
(b)前記スナップショットの前記DMA要求エントリによって要求される前記メモリ・アクセスの実施に関連するメモリ・アクセス・オーバーヘッドを低減する順序で、前記スナップショットにおいて前記DMA要求エントリをサービスすることと、
(c)ステップ(a)と(b)を繰り返すこととを含む方法。 - 各スナップショットあたりトークン(TPS)値がトークンの数であり、トークンが1つのDMA要求エントリを表している請求項18に記載の方法。
- 各スナップショットあたりトークン(TPS)値がデータ移動量の表示であり、各DMA要求エントリがデータ移動量の表示を備える請求項18に記載の方法。
- 各スナップショットあたりトークン(TPS)値が時間量の表示である請求項18に記載の方法。
- 前記要求エンティティの1つが圧縮エンジンである請求項18に記載の方法。
- キューにDMA要求エントリが存在しない場合、どのDMA要求エントリも(a)において前記キューから選択されない請求項18に記載の方法。
- 前記メモリ集積回路がダイナミック・ランダム・アクセス・メモリ(DRAM)集積回路であり、(b)において低減された前記メモリ・アクセス・オーバーヘッドが、前記DRAM集積回路上でリフレッシュ・オペレーションを実施することに伴うオーバーヘッドを含む請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/884,081 US7392330B2 (en) | 2004-07-02 | 2004-07-02 | Memory access bandwidth allocation and latency control in a digital camera |
PCT/US2005/023358 WO2006014321A2 (en) | 2004-07-02 | 2005-07-01 | Memory access bandwidth allocation and latency control in a digital camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007525876A JP2007525876A (ja) | 2007-09-06 |
JP4210303B2 true JP4210303B2 (ja) | 2009-01-14 |
Family
ID=35515358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534482A Active JP4210303B2 (ja) | 2004-07-02 | 2005-07-01 | デジタル・カメラにおけるメモリ・アクセス帯域幅割付けおよびレイテンシ制御 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7392330B2 (ja) |
JP (1) | JP4210303B2 (ja) |
WO (1) | WO2006014321A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7987160B2 (en) * | 2006-01-30 | 2011-07-26 | Microsoft Corporation | Status tool to expose metadata read and write queues |
US8694750B2 (en) * | 2008-12-19 | 2014-04-08 | Nvidia Corporation | Method and system for data structure management |
US9208108B2 (en) * | 2008-12-19 | 2015-12-08 | Nvidia Corporation | Method and system for improved flash controller commands selection |
US8732350B2 (en) * | 2008-12-19 | 2014-05-20 | Nvidia Corporation | Method and system for improving direct memory access offload |
US8095700B2 (en) | 2009-05-15 | 2012-01-10 | Lsi Corporation | Controller and method for statistical allocation of multichannel direct memory access bandwidth |
US20100325327A1 (en) * | 2009-06-17 | 2010-12-23 | Freescale Semiconductor, Inc. | Programmable arbitration device and method therefor |
US8683293B2 (en) * | 2009-12-16 | 2014-03-25 | Nvidia Corporation | Method and system for fast two bit error correction |
US20110161553A1 (en) * | 2009-12-30 | 2011-06-30 | Nvidia Corporation | Memory device wear-leveling techniques |
US9594675B2 (en) * | 2009-12-31 | 2017-03-14 | Nvidia Corporation | Virtualization of chip enables |
US8250253B2 (en) * | 2010-06-23 | 2012-08-21 | Intel Corporation | Method, apparatus and system for reduced channel starvation in a DMA engine |
US9465728B2 (en) | 2010-11-03 | 2016-10-11 | Nvidia Corporation | Memory controller adaptable to multiple memory devices |
US11165963B2 (en) | 2011-06-05 | 2021-11-02 | Apple Inc. | Device, method, and graphical user interface for accessing an application in a locked device |
US9372978B2 (en) | 2012-01-20 | 2016-06-21 | Apple Inc. | Device, method, and graphical user interface for accessing an application in a locked device |
US9715464B2 (en) | 2015-03-27 | 2017-07-25 | Microsoft Technology Licensing, Llc | Direct memory access descriptor processing |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
KR102367359B1 (ko) * | 2017-04-17 | 2022-02-25 | 에스케이하이닉스 주식회사 | 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5960155A (en) | 1993-08-09 | 1999-09-28 | Ricoh Company, Ltd. | Electronic still camera |
US5761417A (en) * | 1994-09-08 | 1998-06-02 | International Business Machines Corporation | Video data streamer having scheduler for scheduling read request for individual data buffers associated with output ports of communication node to one storage node |
JP3374651B2 (ja) | 1996-03-29 | 2003-02-10 | ソニー株式会社 | ディジタル電子撮像装置および撮像方法 |
JPH1040211A (ja) * | 1996-04-30 | 1998-02-13 | Texas Instr Inc <Ti> | パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにdmaチャンネル回路 |
US6115799A (en) | 1996-07-19 | 2000-09-05 | Canon Kabushiki Kaisha | Information processing apparatus and associated method for managing a memory using a next fit and for reducing a memory fragmentation problem |
JPH1185059A (ja) | 1997-09-05 | 1999-03-30 | Casio Comput Co Ltd | 表示素子、表示素子の製造方法及び表示素子の駆動方法 |
US6279052B1 (en) * | 1998-01-13 | 2001-08-21 | Intel Corporation | Dynamic sizing of FIFOs and packets in high speed serial bus applications |
US6213331B1 (en) * | 1998-02-09 | 2001-04-10 | Shaw Aero Development, Inc. | Fuel cap having biased seal |
US6192428B1 (en) * | 1998-02-13 | 2001-02-20 | Intel Corporation | Method/apparatus for dynamically changing FIFO draining priority through asynchronous or isochronous DMA engines in response to packet type and predetermined high watermark being reached |
JP4280319B2 (ja) * | 1998-03-11 | 2009-06-17 | キヤノン株式会社 | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 |
US6028807A (en) | 1998-07-07 | 2000-02-22 | Intel Corporation | Memory architecture |
US6970182B1 (en) | 1999-10-20 | 2005-11-29 | National Instruments Corporation | Image acquisition system and method for acquiring variable sized objects |
US6296187B1 (en) | 1999-11-12 | 2001-10-02 | Psc Inc. | CCD-based bar code scanner |
US6874039B2 (en) * | 2000-09-08 | 2005-03-29 | Intel Corporation | Method and apparatus for distributed direct memory access for systems on chip |
JP3932379B2 (ja) | 2001-10-02 | 2007-06-20 | 株式会社日立製作所 | 画像処理装置と撮像素子 |
JP3920659B2 (ja) | 2002-02-26 | 2007-05-30 | 株式会社メガチップス | Af評価値算出装置 |
JP2004326180A (ja) * | 2003-04-21 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 集積回路、それを用いた画像入出力装置及び画像入出力方法 |
US7225278B1 (en) * | 2004-04-15 | 2007-05-29 | Xilinx, Inc. | Method and apparatus for controlling direct access to memory circuitry |
US20060064517A1 (en) | 2004-09-23 | 2006-03-23 | Honeywell International Inc. | Event-driven DMA controller |
-
2004
- 2004-07-02 US US10/884,081 patent/US7392330B2/en active Active
-
2005
- 2005-07-01 JP JP2006534482A patent/JP4210303B2/ja active Active
- 2005-07-01 WO PCT/US2005/023358 patent/WO2006014321A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2007525876A (ja) | 2007-09-06 |
WO2006014321A3 (en) | 2007-09-07 |
US20060004931A1 (en) | 2006-01-05 |
US7392330B2 (en) | 2008-06-24 |
WO2006014321A2 (en) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4210303B2 (ja) | デジタル・カメラにおけるメモリ・アクセス帯域幅割付けおよびレイテンシ制御 | |
US6184906B1 (en) | Multiple pipeline memory controller for servicing real time data | |
US6393506B1 (en) | Virtual channel bus and system architecture | |
US5983302A (en) | Method and apparatus for arbitration and access to a shared bus | |
US5857083A (en) | Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus | |
US5812789A (en) | Video and/or audio decompression and/or compression device that shares a memory interface | |
US5805905A (en) | Method and apparatus for arbitrating requests at two or more levels of priority using a single request line | |
US20070233923A1 (en) | Bus arbitration system and method thereof | |
KR100245821B1 (ko) | 비디오 인터페이스와 오버레이시스템 및 그의 프로세스 | |
US6720968B1 (en) | Video acquisition system including a virtual dual ported memory with adaptive bandwidth allocation | |
JP2009267837A (ja) | 復号化装置 | |
JP5707911B2 (ja) | データ転送制御装置 | |
US5907688A (en) | Smart arbitration for non-symmetric data streams | |
EP1006451B1 (en) | A DMA transfer device capable of high-speed consecutive access to pages in a memory | |
US5872936A (en) | Apparatus for and method of arbitrating bus conflicts | |
US6317813B1 (en) | Method for arbitrating multiple memory access requests in a unified memory architecture via a non unified memory controller | |
US20220114120A1 (en) | Image processing accelerator | |
US6091431A (en) | Method and apparatus for improving processor to graphics device local memory performance | |
US7263587B1 (en) | Unified memory controller | |
JP4090883B2 (ja) | 異なるリソースアクセス方式を有するシステム統合エージェント | |
JP2007094649A (ja) | アクセス調停回路 | |
US5838955A (en) | Controller for providing access to a video frame buffer in split-bus transaction environment | |
CA2323116A1 (en) | Graphic processor having multiple geometric operation units and method of processing data thereby | |
JP3532318B2 (ja) | プログラム可能な裁定装置 | |
US6094696A (en) | Virtual serial data transfer mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4210303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |