JP6175794B2 - データ処理装置およびデータ処理方法 - Google Patents
データ処理装置およびデータ処理方法 Download PDFInfo
- Publication number
- JP6175794B2 JP6175794B2 JP2013030232A JP2013030232A JP6175794B2 JP 6175794 B2 JP6175794 B2 JP 6175794B2 JP 2013030232 A JP2013030232 A JP 2013030232A JP 2013030232 A JP2013030232 A JP 2013030232A JP 6175794 B2 JP6175794 B2 JP 6175794B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- master
- arbiter
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
20 プロッタエンジン
30 メモリ
40 ディスク記憶装置
50 データ処理装置
51 デバイスインターフェイス
52 出力用DMA
53 デコーダ用読出DMA
54 デコーダ
55 デコーダ用書込DMA
61 ディスクコントローラ
62 エンコーダ
63 グラフィックコントローラ
64 CPU
65 GPU
71 第1アービタ
72 第2アービタ
73 第3アービタ
74 メモリコントローラ
81 制限部
82 セレクタ
101 クロックカウンタ
102 範囲記憶部
103 抑制部
104 モード設定部
105 範囲設定部
111 転送帯域検出部
112 上限記憶部
113 抑制部
114 モード設定部
115 上限設定部
121 データ転送サイクル数カウンタ
122 レジスタ
Claims (10)
- メモリに記憶されたデータにアクセスする第1マスタおよび第2マスタによる前記アクセスを調停する第1サブアービタと、
前記第1マスタおよび前記第2マスタ以外の複数のマスタによる前記メモリに対するアクセスを調停する第2サブアービタと、
前記第1サブアービタから前記メモリに対するアクセスを、前記第2サブアービタから前記メモリに対するアクセスより優先させるメインアービタと、
前記第2マスタによる前記メモリに対するアクセス量を予め設定された範囲内に制限する制限部と、
を備え、
前記第2マスタは、データを前記メモリに書き込む書込DMAであり、
前記第1サブアービタは、前記第1マスタまたは前記第2マスタの何れか一つを選択して、前記メインアービタに接続するセレクタを有し、
前記制限部は、前記セレクタと前記書込DMAとの間、または、前記セレクタと前記書込DMAの入出力ポートとの間に挿入される
データ処理装置。 - 前記第1マスタは、前記メモリに記憶された画像データを1ライン単位でのリアルタイム性を確保して読み出し、
前記第2マスタは、画像処理がされた画像データを前記メモリに書き込み、
前記制限部は、前記第2マスタによる前記画像データの前記メモリに対する書き込みアクセスのアクセス量を所定の帯域の範囲内に制限する
請求項1に記載のデータ処理装置。 - 前記制限部は、前記第1サブアービタにおける前記第2マスタとの間のバス接続ポートに設けられる請求項1または2に記載のデータ処理装置。
- 前記制限部は、前記第2マスタにおける前記第1サブアービタとの間のバス接続ポートに設けられる請求項1または2に記載のデータ処理装置。
- 前記制限部は、
前記第1サブアービタと前記第2マスタとの間のバスクロックをカウントするクロックカウンタと、
前記クロックカウンタのカウント値の範囲を予め記憶する範囲記憶部と、
前記クロックカウンタのカウント値が前記範囲記憶部に記憶された範囲内の場合に、前記第2マスタによる前記メモリへのアクセスを遮断する抑制部と、
を有する請求項3または4に記載のデータ処理装置。 - 前記制限部は、
前記第1サブアービタと前記第2マスタとの間のデータの転送帯域を検出する転送帯域検出部と、
前記転送帯域の上限を予め記憶する上限記憶部と、
前記転送帯域検出部により検出された前記転送帯域が前記上限記憶部に記憶された前記上限を超えた場合に、前記第2マスタによる前記メモリへのアクセスを遮断する抑制部と、
を有する請求項3または4に記載のデータ処理装置。 - 前記制限部による制限を有効とするか否かを設定するモード設定部
をさらに備える請求項1から6の何れか1項に記載のデータ処理装置。 - 前記モード設定部は、外部のデバイスが動作しているか否かを示すモード信号を受け取り、受け取ったモード信号に応じて前記制限部による制限を有効とするか否かを設定する
請求項7に記載のデータ処理装置。 - 前記第1マスタとして機能し、プロッタによる画像形成動作を制御するプロッタエンジンにデータを供給する出力用DMAと、
前記第1マスタとして機能する読出DMAと、
デコーダと、
をさらに備え、
通常の画像データを画像形成する処理時において、
前記読出DMAは、前記メモリに記憶されたプリンタ符号データを読み出して、前記デコーダへと転送し、
前記デコーダは、前記プリンタ符号データを伸長処理して画像データを生成し、生成した画像データを前記出力用DMAへと出力し、
前記出力用DMAは、前記デコーダにより伸長された画像データを前記プロッタエンジンへと出力し、
画像処理をした画像データを画像形成する処理時において、
前記読出DMAは、前記メモリに記憶された前記プリンタ符号データを読み出して、前記デコーダへと転送し、
前記デコーダは、前記プリンタ符号データを伸長処理して画像データを生成し、生成した画像データに対して画像処理を施して前記書込DMAへと出力し、
前記書込DMAは、前記デコーダにより画像処理が施された画像データを前記メモリに書き込み、
前記出力用DMAは、前記メモリに記憶されている画像処理が施された画像データを読み出して、前記プロッタエンジンへと出力し、
前記制限部は、前記書込DMAから前記メモリに対する書き込みアクセスのアクセス量を、予め設定された範囲内に制限する
請求項1から8の何れか1項に記載のデータ処理装置。 - メモリに記憶されたデータにアクセスする第1マスタおよび第2マスタによる前記アクセスを調停する第1サブアービタと、前記第1マスタおよび前記第2マスタ以外の複数のマスタによる前記メモリに対するアクセスを調停する第2サブアービタとを備えたデータ処理装置におけるデータ処理方法であって、
前記第1サブアービタから前記メモリに対するアクセスを、前記第2サブアービタから前記メモリに対するアクセスより優先させ、
制限部が、前記第2マスタによる前記メモリに対するアクセス量を予め設定された範囲内に制限し、
前記第2マスタは、データを前記メモリに書き込む書込DMAであり、
前記第1サブアービタは、前記第1マスタまたは前記第2マスタの何れか一つを選択して、前記メモリに接続するセレクタを有し、
前記制限部は、前記セレクタと前記書込DMAとの間、または、前記セレクタと前記書込DMAの入出力ポートとの間に挿入される
データ処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030232A JP6175794B2 (ja) | 2013-02-19 | 2013-02-19 | データ処理装置およびデータ処理方法 |
US14/176,606 US9760507B2 (en) | 2013-02-19 | 2014-02-10 | Data processing device and data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030232A JP6175794B2 (ja) | 2013-02-19 | 2013-02-19 | データ処理装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014160341A JP2014160341A (ja) | 2014-09-04 |
JP6175794B2 true JP6175794B2 (ja) | 2017-08-09 |
Family
ID=51352138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030232A Expired - Fee Related JP6175794B2 (ja) | 2013-02-19 | 2013-02-19 | データ処理装置およびデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9760507B2 (ja) |
JP (1) | JP6175794B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6720824B2 (ja) * | 2016-10-17 | 2020-07-08 | コニカミノルタ株式会社 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
JP6886301B2 (ja) | 2017-01-26 | 2021-06-16 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
JP7098955B2 (ja) * | 2018-02-23 | 2022-07-12 | 株式会社リコー | コントローラ、および画像形成装置 |
JP7199885B2 (ja) * | 2018-09-14 | 2023-01-06 | キヤノン株式会社 | メモリ制御装置 |
CN111541622A (zh) * | 2020-04-17 | 2020-08-14 | 西安万像电子科技有限公司 | 数据传输方法及装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
US5832278A (en) * | 1997-02-26 | 1998-11-03 | Advanced Micro Devices, Inc. | Cascaded round robin request selection method and apparatus |
JPH11184807A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 情報処理方法及び装置 |
JP4309508B2 (ja) * | 1999-03-25 | 2009-08-05 | コニカミノルタビジネステクノロジーズ株式会社 | Dma制御装置 |
US6615291B1 (en) | 1999-03-08 | 2003-09-02 | Minolta Co., Ltd. | DMA controller with dynamically variable access priority |
JP3712053B2 (ja) * | 2001-03-22 | 2005-11-02 | 富士ゼロックス株式会社 | 画像処理装置及び画像処理方法 |
JP2004114330A (ja) | 2002-09-24 | 2004-04-15 | Canon Inc | 印刷装置および2次記憶装置アクセス制御方法およびプログラムおよび記憶媒体 |
US6826640B1 (en) * | 2003-06-04 | 2004-11-30 | Digi International Inc. | Bus bandwidth control system |
JP2005316609A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | バス調停装置およびバス調停方法 |
JP4222251B2 (ja) * | 2004-04-27 | 2009-02-12 | ソニー株式会社 | バス調停装置およびバス調停方法 |
US7577780B2 (en) * | 2007-02-28 | 2009-08-18 | National Chiao Tung University | Fine-grained bandwidth control arbiter and the method thereof |
US8010729B2 (en) * | 2007-04-10 | 2011-08-30 | Ricoh Company, Limited | Image processing controller and image processing device |
JP5125890B2 (ja) * | 2008-08-28 | 2013-01-23 | 富士通セミコンダクター株式会社 | 調停装置及び電子機器 |
JP5332692B2 (ja) * | 2009-02-16 | 2013-11-06 | 株式会社リコー | データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 |
US8601192B2 (en) * | 2009-06-08 | 2013-12-03 | Panasonic Corporation | Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device |
JP2012027751A (ja) | 2010-07-26 | 2012-02-09 | Ricoh Co Ltd | データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 |
JP5591022B2 (ja) * | 2010-08-16 | 2014-09-17 | オリンパス株式会社 | バス帯域モニタ装置およびバス帯域モニタ方法 |
JP5565204B2 (ja) * | 2010-08-23 | 2014-08-06 | 株式会社リコー | データ転送装置、データ転送方法およびプログラム、ならびに、画像形成装置 |
KR101855399B1 (ko) * | 2011-03-24 | 2018-05-09 | 삼성전자주식회사 | 데이터 트래픽을 개선한 SoC 및 이의 동작 방법 |
US9117022B1 (en) * | 2011-10-07 | 2015-08-25 | Altera Corporation | Hierarchical arbitration |
JP2013196667A (ja) | 2012-03-23 | 2013-09-30 | Ricoh Co Ltd | 画像処理装置 |
US9535860B2 (en) * | 2013-01-17 | 2017-01-03 | Intel Corporation | Arbitrating memory accesses via a shared memory fabric |
-
2013
- 2013-02-19 JP JP2013030232A patent/JP6175794B2/ja not_active Expired - Fee Related
-
2014
- 2014-02-10 US US14/176,606 patent/US9760507B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9760507B2 (en) | 2017-09-12 |
US20140237148A1 (en) | 2014-08-21 |
JP2014160341A (ja) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6175794B2 (ja) | データ処理装置およびデータ処理方法 | |
JP4485574B2 (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
KR102372289B1 (ko) | 메모리 액세스 시스템, 그 제어방법, 컴퓨터 판독가능한 기억매체, 및 화상 형성장치 | |
JP2011150397A (ja) | バス調停装置 | |
EP2423824B1 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
US9600426B2 (en) | Bus control device, image processing apparatus, and bus control method | |
US20130254444A1 (en) | Image processing apparatus | |
US6782433B2 (en) | Data transfer apparatus | |
US9026703B2 (en) | Bus monitoring device, bus monitoring method, and program | |
JP2007094649A (ja) | アクセス調停回路 | |
JP4850504B2 (ja) | 信号処理装置、撮像装置およびデータ転送方法 | |
JP2014241124A (ja) | 排他制御システム | |
JP2007108858A (ja) | ピン共有装置およびピン共有方法 | |
JP2001117860A (ja) | メモリアクセス優先順位切替制御装置 | |
JP2023135315A (ja) | コントローラ、画像形成装置、及びアクセス調停方法 | |
JP2005107818A (ja) | 調停装置およびそれを用いる画像形成装置 | |
JP5494055B2 (ja) | 画像形成装置、制御方法、プログラム及び記録媒体 | |
JP2007011884A (ja) | データ転送装置 | |
JP5494925B2 (ja) | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 | |
JP2007281576A (ja) | 画像処理装置 | |
JP2000216941A (ja) | 複合画像処理装置 | |
JP2006195612A (ja) | データ転送制御装置 | |
JP2017211701A (ja) | 制御回路、画像形成装置およびプログラム | |
JP2013186757A (ja) | 集積回路及び画像形成装置 | |
JP2005182312A (ja) | デバイス制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6175794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |