JP6720824B2 - 画像処理装置、画像処理装置の制御方法、およびプログラム - Google Patents
画像処理装置、画像処理装置の制御方法、およびプログラム Download PDFInfo
- Publication number
- JP6720824B2 JP6720824B2 JP2016203305A JP2016203305A JP6720824B2 JP 6720824 B2 JP6720824 B2 JP 6720824B2 JP 2016203305 A JP2016203305 A JP 2016203305A JP 2016203305 A JP2016203305 A JP 2016203305A JP 6720824 B2 JP6720824 B2 JP 6720824B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- function
- processing apparatus
- band
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Description
<1−1.情報処理装置の構成>
図1は、画像処理装置(より詳細にはMFP)10の機能ブロックを示す図である。ここでは、画像処理装置としてMFP(マルチ・ファンクション・ペリフェラル(Multi-Functional Peripheral))10を例示する。また、図2は、MFP10の外観を示す図である。
図3は、コントローラ9の詳細なハードウエア構成を示す図である。
1つのチャネルに1つのDRAMが接続されている場合、DRAM51のメモリ帯域(DRAMに対するデータアクセスにおける伝送容量)は、次のように算出される。たとえば、1つのチャネルに1つのDRAM「DDR3 16bit 1600Mbps」が接続されている場合、理論上のメモリ帯域は、1つのチャネルあたり、3.2GB/s(ギガバイト/秒)である。ただし、諸々の事情を考慮すると、当該メモリ帯域の実効値(実効転送帯域)は、通常、理論値の30%〜50%程度に低下する。そのため、1つのチャネルあたりのメモリ帯域(実効値)は、たとえば、1.0GB/s(ギガバイト/秒)程度である、と考えられる。
次に、MFP10の認証動作等について図5のフローチャート等を参照しながら説明する。
上記第1実施形態においては、MFP10の現在の動作モードに応じてMFP動作の所要帯域が推定される態様が例示されている。
ここにおいて、コピー動作、スキャン動作、プリント動作のそれぞれにおける所要帯域は、上述のように固定値(設定内容に依拠しない一定値)として予め決定されていてもよいが、次述するように各動作に関する設定内容(設定値)に基づいて算出(推定)されるようにしてもよい。
第3実施形態は、第2実施形態の変形例である。以下では、第2実施形態との相違点を中心に説明する。
第4実施形態は、第3実施形態の変形例である。以下では、第3実施形態との相違点を中心に説明する。
以上、この発明の実施の形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
25 タッチパネル
31 CPU
31a〜31d CPUコア
36 DRAMコントローラ
41 DMAコントローラ
43 画像処理回路
51,51a,51b,51c,51d DRAM
Ch1,Ch2,Ch3,Ch4 チャネル
Claims (22)
- 画像処理装置であって、
複数のメモリと、
画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを前記複数のメモリを利用して制御する制御手段と、
を備え、
前記画像処理装置は、複数の動作モードを有しており、
前記制御手段は、
前記複数の動作モードのうちの前記画像処理装置の現在の動作モードに基づいて、前記第1の機能の実行動作に要するメモリ帯域である所要帯域を推定するとともに、
前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定することを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
前記制御手段は、前記所要帯域に関する複数の段階に応じて、前記複数のチャネルのうち前記第1の機能の実行動作に使用することが可能なチャネルを変更することを特徴とする画像処理装置。 - 請求項2に記載の画像処理装置において、
前記制御手段は、前記所要帯域に関する前記複数の段階のうち少なくとも1つの段階において、前記第1機能向け帯域確保用チャネルを前記複数のチャネルの中から決定することを特徴とする画像処理装置。 - 請求項3に記載の画像処理装置において、
前記制御手段は、
前記所要帯域に関する前記複数の段階のうち2以上の段階において、前記第1機能向け帯域確保用チャネルを前記複数のチャネルの中から決定するとともに、
前記所要帯域が大きくなるにつれて前記第1機能向け帯域確保用チャネルを拡大することを特徴とする画像処理装置。 - 請求項1から請求項4のいずれかに記載の画像処理装置において、
前記制御手段は、前記第1機能向け帯域確保用チャネルを、前記第1の機能に関する新たなジョブの実行開始前に決定することを特徴とする画像処理装置。 - 請求項1から請求項5のいずれかに記載の画像処理装置において、
前記制御手段は、前記所要帯域の推定後において、前記画像処理機能に関する画像圧縮処理で圧縮されたデータの実際の圧縮率に基づいて前記所要帯域を再び推定し、再推定後の前記所要帯域に基づいて前記第1機能向け帯域確保用チャネルを再決定することを特徴とする画像処理装置。 - 請求項1から請求項5のいずれかに記載の画像処理装置において、
前記制御手段は、前記所要帯域の推定後において、前記画像処理機能に関する画像種類判別処理での判別結果に基づいて前記所要帯域を再び推定し、再推定後の前記所要帯域に基づいて前記第1機能向け帯域確保用チャネルを再決定することを特徴とする画像処理装置。 - 画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを複数のメモリを利用して制御する画像処理装置の制御方法であって、
a)前記画像処理装置の複数の動作モードのうちの前記画像処理装置の現在の動作モードに基づいて、前記第1の機能の実行動作に要するメモリ帯域である所要帯域を推定するステップと、
b)前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定するステップと、
を備えることを特徴とする、画像処理装置の制御方法。 - 画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを複数のメモリを利用して制御する画像処理装置に、
a)前記画像処理装置の複数の動作モードのうちの前記画像処理装置の現在の動作モードに基づいて、前記第1の機能の実行動作に要するメモリ帯域である所要帯域を推定するステップと、
b)前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定するステップと、
を実行させるためのプログラム。 - 画像処理装置であって、
複数のメモリと、
画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを前記複数のメモリを利用して制御する制御手段と、
を備え、
前記制御手段は、
前記第1の機能の実行動作に要するメモリ帯域である所要帯域を、前記画像処理装置に対するユーザの操作状況に基づいて推定するとともに、
前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定することを特徴とする画像処理装置。 - 請求項10に記載の画像処理装置において、
前記ユーザの前記操作状況は、
前記ユーザが前記画像処理装置に接近して前記画像処理装置の前に居る状況と、
前記ユーザが前記画像処理装置のパネル操作を開始し且つ前記パネル操作にてコピー設定画面を選択した状況と、
前記ユーザが前記画像処理装置のパネル操作を開始し且つ前記パネル操作にてスキャン設定画面を選択した状況と、
前記ユーザが前記画像処理装置の自動給紙機構に対する操作を開始した状況と、
前記ユーザが前記画像処理装置の原稿台に対する操作を開始した状況と、
前記ユーザが前記画像処理装置のパネル操作を開始し且つ前記パネル操作にてボックス保存画面を選択した状況と、
前記ユーザが遠隔操作のために前記画像処理装置への接続を開始した状況と、
前記ユーザがネットワーク経由で前記画像処理装置へのプリント依頼を開始した状況と、
のいずれかを含むことを特徴とする画像処理装置。 - 請求項10に記載の画像処理装置において、
前記ユーザの前記操作状況は、前記ユーザが前記画像処理装置のパネル操作を開始し且つ前記パネル操作にてコピー設定画面を選択した状況、を含むことを特徴とする画像処理装置。 - 請求項12に記載の画像処理装置において、
前記制御手段は、コピージョブに関連する設定内容に基づいて前記所要帯域を推定することを特徴とする画像処理装置。 - 請求項10に記載の画像処理装置において、
前記ユーザの前記操作状況は、
前記ユーザが前記画像処理装置のパネル操作を開始し且つ前記パネル操作にてスキャン設定画面を選択した状況と、
前記ユーザが前記画像処理装置の自動給紙機構に対する操作を開始した状況と、
前記ユーザが前記画像処理装置の原稿台に対する操作を開始した状況と、
のいずれかを含むことを特徴とする画像処理装置。 - 請求項14に記載の画像処理装置において、
前記制御手段は、スキャンジョブに関連する設定内容に基づいて前記所要帯域を推定することを特徴とする画像処理装置。 - 請求項10に記載の画像処理装置において、
前記ユーザの前記操作状況は、前記ユーザがネットワーク経由で前記画像処理装置へのプリント依頼を開始した状況、を含むことを特徴とする画像処理装置。 - 請求項16に記載の画像処理装置において、
前記制御手段は、プリントジョブに関連する設定内容に基づいて前記所要帯域を推定することを特徴とする画像処理装置。 - 請求項12から請求項17のいずれかに記載の画像処理装置において、
前記制御手段は、前記所要帯域の推定後において、前記画像処理機能に関する画像圧縮処理で圧縮されたデータの実際の圧縮率に基づいて前記所要帯域を再び推定し、再推定後の前記所要帯域に基づいて前記第1機能向け帯域確保用チャネルを再決定することを特徴とする画像処理装置。 - 請求項12から請求項17のいずれかに記載の画像処理装置において、
前記制御手段は、前記所要帯域の推定後において、前記画像処理機能に関する画像種類判別処理での判別結果に基づいて前記所要帯域を再び推定し、再推定後の前記所要帯域に基づいて前記第1機能向け帯域確保用チャネルを再決定することを特徴とする画像処理装置。 - 請求項10から請求項19のいずれかに記載の画像処理装置において、
前記制御手段は、前記第1機能向け帯域確保用チャネルを、前記第1の機能に関する新たなジョブの実行開始前に決定することを特徴とする画像処理装置。 - 画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを複数のメモリを利用して制御する画像処理装置の制御方法であって、
a)前記第1の機能の実行動作に要するメモリ帯域である所要帯域を、前記画像処理装置に対するユーザの操作状況に基づいて推定するステップと、
b)前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定するステップと、
を備えることを特徴とする、画像処理装置の制御方法。 - 画像処理機能を含む第1の機能の実行動作とサーバ機能を含む第2の機能の実行動作とを複数のメモリを利用して制御する画像処理装置に、
a)前記第1の機能の実行動作に要するメモリ帯域である所要帯域を、前記画像処理装置に対するユーザの操作状況に基づいて推定するステップと、
b)前記複数のメモリにアクセスするための複数のチャネルのうち、前記第1の機能の実行動作に使用することが可能なチャネルであって前記第2の機能の実行動作には使用することが不可能なチャネルである第1機能向け帯域確保用チャネルを、前記所要帯域に基づいて決定するステップと、
を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016203305A JP6720824B2 (ja) | 2016-10-17 | 2016-10-17 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
US15/782,693 US10282318B2 (en) | 2016-10-17 | 2017-10-12 | Image processing apparatus, method of controlling image processing apparatus, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016203305A JP6720824B2 (ja) | 2016-10-17 | 2016-10-17 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018067748A JP2018067748A (ja) | 2018-04-26 |
JP6720824B2 true JP6720824B2 (ja) | 2020-07-08 |
Family
ID=61903943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016203305A Active JP6720824B2 (ja) | 2016-10-17 | 2016-10-17 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10282318B2 (ja) |
JP (1) | JP6720824B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142667A (en) * | 1990-09-28 | 1992-08-25 | Xerox Corporation | Resource and memory management algorithms for electric printing and electronic reprographic systems |
US7725633B2 (en) | 2004-06-24 | 2010-05-25 | Panasonic Corporation | Arbitration device for arbitrating among a plurality of master devices, arbitration method, and video processing device including the arbitration device |
US20090244633A1 (en) * | 2008-03-31 | 2009-10-01 | Konica Minolta Systems Laboratory, Inc. | Systems and Methods for Color Data Compression |
JP5213539B2 (ja) * | 2008-06-19 | 2013-06-19 | キヤノン株式会社 | 画像処理装置及び画像処理装置のメモリ管理方法 |
JP2013196321A (ja) * | 2012-03-19 | 2013-09-30 | Pfu Ltd | 電子回路及び調停方法 |
JP2013196667A (ja) * | 2012-03-23 | 2013-09-30 | Ricoh Co Ltd | 画像処理装置 |
JP2014044527A (ja) * | 2012-08-24 | 2014-03-13 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
US8848577B2 (en) * | 2012-09-24 | 2014-09-30 | Apple Inc. | Bandwidth management |
JP2014075002A (ja) * | 2012-10-03 | 2014-04-24 | Canon Inc | 情報処理装置及びその制御方法、並びにプログラム |
JP6175794B2 (ja) * | 2013-02-19 | 2017-08-09 | 株式会社リコー | データ処理装置およびデータ処理方法 |
JP2015128207A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社リコー | 画像読取装置、画像読取方法及びプログラム |
JP5958490B2 (ja) * | 2014-03-31 | 2016-08-02 | コニカミノルタ株式会社 | ウェブシステム、ウェブサーバ、データ配信方法、およびコンピュータプログラム |
JP2016154331A (ja) * | 2015-02-18 | 2016-08-25 | 株式会社リコー | 情報処理システム、情報処理方法、情報処理装置、及びプログラム |
US10509588B2 (en) * | 2015-09-18 | 2019-12-17 | Qualcomm Incorporated | System and method for controlling memory frequency using feed-forward compression statistics |
-
2016
- 2016-10-17 JP JP2016203305A patent/JP6720824B2/ja active Active
-
2017
- 2017-10-12 US US15/782,693 patent/US10282318B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10282318B2 (en) | 2019-05-07 |
US20180107613A1 (en) | 2018-04-19 |
JP2018067748A (ja) | 2018-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7929172B2 (en) | Image supply device, control method of the device, and printing system | |
US20120137087A1 (en) | Storage area management apparatus for managing storage areas provided from upper apparatuses, and control method and storage medium therefor | |
JP6886301B2 (ja) | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 | |
JP6331302B2 (ja) | 情報処理システム、情報取得装置、サーバ、プログラムおよび情報処理方法 | |
US9348545B2 (en) | Reducing wait time when external apparatus used for image processing | |
US20120268757A1 (en) | Image forming apparatus and image forming method | |
JP2007030252A (ja) | 画像形成システムおよび割り込み処理方法および印刷装置 | |
JP2011039849A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP6720824B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
US8724161B2 (en) | Method, apparatus, and computer program product for processing image data of plural images to combine for output to a recording medium | |
JP5181911B2 (ja) | 画像形成装置、メモリ管理方法、及びメモリ管理プログラム | |
JP5232728B2 (ja) | 画像形成装置 | |
US8810814B2 (en) | Image processor and image processing system | |
JP5233608B2 (ja) | 画像形成装置、画像データ転送方法、及びプログラム | |
US9081523B2 (en) | Non-transitory computer readable recording medium storing job transmission program for transmission of job to electronic device and electronic device executing job | |
JP7103167B2 (ja) | 画像処理装置 | |
JP5915670B2 (ja) | 画像処理装置、同装置における画像処理方法及び画像処理プログラム | |
JP2000311071A (ja) | 出力制御装置および出力制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
JP5414305B2 (ja) | 情報処理装置、仮想記憶管理方法及びプログラム | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP2011068012A (ja) | 情報処理装置、その制御方法およびプログラム | |
JP2009038776A (ja) | 画像処理装置及び画像処理方法 | |
JP2006004382A (ja) | 情報処理装置、情報処理方法、情報処理プログラムおよびコンピュータ読み取り可能な記録媒体 | |
JP2017134604A (ja) | 画像形成装置およびデータ処理プログラム | |
US9674381B2 (en) | Electronic device including a job information generating device and access managing device, information management method to enable the electronic device to function, and a non-transitory computer-readable storage medium to store a program for the information management method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6720824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |