JP4309508B2 - Ｄｍａ制御装置 - Google Patents
Ｄｍａ制御装置 Download PDFInfo
- Publication number
- JP4309508B2 JP4309508B2 JP08121899A JP8121899A JP4309508B2 JP 4309508 B2 JP4309508 B2 JP 4309508B2 JP 08121899 A JP08121899 A JP 08121899A JP 8121899 A JP8121899 A JP 8121899A JP 4309508 B2 JP4309508 B2 JP 4309508B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- dma
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直接メモリアクセス制御（以下、「ＤＭＡ制御」ともいう）に関する。さらに詳細には、共有バスに接続された複数のデバイスとメモリとの間におけるＤＭＡ転送を、効率よく行えるようにしたＤＭＡ制御装置に関するものである。例えば、複写機のように、リアルタイム処理が必要なデバイス（スキャナ、プリンタ等）と必要でないデバイス（ハードディスク等）とでバスを共用する機器に用いて好適なものである。
【０００２】
【従来の技術】
従来のＤＭＡ制御装置では、複数のデバイスからバスアクセスのリクエストがあった場合に、バスアクセスを調停するためのバス調停部を備えるものが知られている。そのシステムの一例を図６に示す。図６に示すシステムは、基本的に、メモリ１０７と、各ＤＭＡ制御部１０１，１０２，１０３、およびアクセス制御部１０４とを有し、ＤＭＡ制御部１０１〜１０３、およびアクセス制御部１０４が共用のバス１０５を介してメモリ１０７にアクセスしてデータ転送を行うものである。そして、各ＤＭＡ制御部１０１〜１０３、およびアクセス制御部１０４からバス１０５へのアクセスを調停するバス調停部１０６が設けられている。また、ＤＭＡ制御部１０１にはプリンタ装置１１１が接続され、ＤＭＡ制御部１０２にはスキャナ装置１１２が接続され、ＤＭＡ制御部１０３にはハードディスク１１３が接続され、アクセス制御部１０４にはＣＰＵ１１４が接続されている。
【０００３】
このシステムは次のように動作する。この動作について図７を参照して説明する。例えば、ＤＭＡ制御部１０１においてバス１０５へのアクセスが必要になると、ＤＭＡ制御部１０１はバス調停部１０６に対しリクエスト信号req1を出力する。このリクエスト信号req1に対してバス調停部１０６は、可能ならばバス使用許可信号ack1を返信する。この許可信号ack1がアクティブである期間中、ＤＭＡ制御部１０１を介してプリンタ装置１１１がバス１０５にアクセスできるのである。他の制御部（デバイス）でも同様である。
【０００４】
ここで、複数の制御部からリクエストが同時にあった場合には、バス調停部１０６は所定の優先順位にしたがってバス使用許可信号を返信するようになっている。優先順位の一例を図８に示す。この優先順位の場合、バス調停部１０６に対してリクエスト信号req1,req2,req3,req4が同時に出力されたときには、バス調停部１０６は、最も優先順位が高いバス使用許可信号ack1のみを返信する。これにより、ＤＭＡ制御部１０１が他の制御部１０２〜１０４よりも優先してバス１０５にアクセスする。同様に、リクエスト信号req2,req3,req4が同時に出力されたときには、バス調停部１０６はその中で最も優先順位の高いバス使用許可信号ack2のみを返信する。このため、ＤＭＡ制御部１０２が他の制御部１０３，１０４よりも優先してバス１０５にアクセスする。
【０００５】
そして、各ＤＭＡ制御部１０１〜１０３がバス１０５にアクセスすると各種データがＣＰＵ１１４を介さずに、各ＤＭＡ制御部１０１〜１０３とメモリ１０７との間でデータ転送、すなわちＤＭＡ転送が行われる。このＤＭＡ転送は、プリンタ装置やスキャナ装置はリアルタイム処理を行う必要があり、大容量単位のデータ転送では１回の処理に長い期間を要しリアルタイム処理が間に合わなくなる可能性があるため、１バイト等の小容量単位で繰り返し行うことにより行われている。
【０００６】
また、大容量単位のデータ転送を行うための方法としては、第２５３６４１５号特許公報に記載されているように、ＤＭＡ転送時に高優先処理（リアルタイム処理）の要求があった場合には、ＤＭＡ転送を一時停止してその途中経過を保持し、高優先処理を行った後にＤＭＡ転送を継続するものもある。しかし、このような転送方法を実現するのは煩雑であり実用的な方法とはいえない。このため、小容量単位のデータ転送を繰り返し行う転送方法が一般的に採用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来のＤＭＡ制御装置１００では、常に小容量単位の転送が行われるため、転送効率が悪いという問題があった。ところで、転送効率を良くするためには、数キロバイト単位の大容量単位でまとめてデータを転送すればよいが、一度に大量のデータを転送するとその処理に長い時間を要する。このため、大容量単位の転送を行うと、リアルタイム処理が必要なＤＭＡ転送が間に合わなくなったり、ＣＰＵ１１４での処理が間に合わなくなってしまうおそれがあった。
【０００８】
そこで、本発明は上記した問題点を解決するためになされたものであり、共有バスの使用状況に応じた転送方法で転送を行うことにより、効率よくＤＭＡ転送を行うことができるＤＭＡ制御装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するため本発明に係るＤＭＡ制御装置によれば、メモリと、前記メモリに接続された共有バスと、前記共有バスに接続されるとともに前記メモリにアクセスする、スキャナ装置またはプリンタ装置と、前記共有バスに接続されるとともに前記メモリにアクセスするハードディスク装置と、前記スキャナ装置またはプリンタ装置および前記ハードディスク装置による前記共有バスの使用状況を検出するとともに、前記スキャナ装置またはプリンタ装置の動作状況を検出するバスモニタ手段と、前記バスモニタ手段による、前記スキャナ装置またはプリンタ装置の動作状況の検出結果に基づいて、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送方法を変更する転送方法変更手段と、を有する。
【００１０】
このＤＭＡ制御装置では、バスモニタ手段により、共有バスの使用状況が検出される。そして、転送方法変更手段により、バスモニタ手段の検出結果に基づいてハードディスク装置とメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、共有バスの使用状況に応じた最適な転送方法でハードディスク装置とメモリとの間でデータ転送が行われる。従って、効率よくＤＭＡ転送が実行される。また、リアルタイム処理が間に合わなくなったり、ＣＰＵでの処理が間に合わなくなったりする事態が確実に回避される。
【００１１】
本発明に係るＤＭＡ制御装置におけるデバイスには、スキャナ装置またはプリンタ装置とハードディスク装置とが含まれている。そして、バスモニタ手段により、スキャナ装置またはプリンタ装置の動作状況が検出される。これは、バスモニタ手段は共有バスの使用状況を検出しているため、スキャナ装置またはプリンタ装置が共有バスにアクセス（デバイスが作動）しているか否かを、バスモニタ手段により検出することができるのである。なお、スキャナ装置またはプリンタ装置はリアルタイム処理を必要とするデバイスであり、ハードディスク装置はリアルタイム処理を必要としないデバイスである。
【００１２】
このＤＭＡ制御装置では、スキャナ装置またはプリンタ装置の動作状況の検出結果に基づいて、転送方法変更手段により、ハードディスク装置とメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、スキャナ装置またはプリンタ装置の動作状況に応じた最適な転送方法によって、ハードディスク装置とメモリとの間でデータ転送が行われる。従って、効率よくＤＭＡ転送が実行される。また、リアルタイム処理が間に合わなくなったり、ＣＰＵでの処理が間に合わなくなったりする事態が確実に回避される。
【００１３】
さらに、本発明に係るＤＭＡ制御装置では、前記転送方法変更手段は、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送ワード単位を、スキャナ装置またはプリンタ装置が動作している場合には小容量単位とし、スキャナ装置またはプリンタ装置が動作していない場合には大容量単位とする。
【００１４】
このＤＭＡ制御装置では、転送方法変更手段により、バスモニタ手段の検出結果に応じて、ハードディスク装置とメモリとの間におけるＤＭＡ転送の転送ワード単位が変更される。例えば、ＤＭＡ転送の転送ワード単位が、小容量単位から大容量単位、あるいはその逆に変更される。すなわち、リアルタイム処理が必要な場合には、小容量単位の転送方法によりＤＭＡ転送を行い、リアルタイム処理が必要でない場合には、大容量単位の転送方法によりＤＭＡ転送を行うように転送方法を変更する。これにより、リアルタイム処理に影響を与えない範囲で、非常に効率の良いＤＭＡ転送が行われる。
【００１５】
【発明の実施の形態】
以下、本発明のＤＭＡ制御装置を具体化した実施の形態について図面に基づいて詳細に説明する。本実施の形態は、複写機における各デバイスのバスへのアクセスを制御するＤＭＡ制御装置である。このＤＭＡ制御装置１０は、図１に示すように、メモリ７と、各ＤＭＡ制御部１，２，３、およびアクセス制御部４と、バスモニタ部８とを有し、ＤＭＡ制御部１〜３、およびアクセス制御部４が共用のバス５を介してメモリ７にアクセスするものである。そして、各ＤＭＡ制御部１〜３、およびアクセス制御部４からバス５へのアクセスを調停するバス調停部６と、バス５の使用状況を検出するバスモニタ部８とが設けられている。また、ＤＭＡ制御部１にはプリンタ装置１１が接続され、ＤＭＡ制御部２にはスキャナ装置１２が接続され、ＤＭＡ制御部３にはハードディスク１３が接続され、アクセス制御部４にはＣＰＵ１４が接続されている。ＣＰＵ１４は、このシステムを含めた複写機全体の制御を統括するものである。なお、プリンタ装置１１、スキャナ装置１２、およびハードディスク１３はそれぞれＤＭＡ制御部１，２、および３によりＣＰＵ１４を介さずメモリ７に直接アクセスしてデータ転送が行えるようになっている。
【００１６】
バス調停部６は、図２に示すように、各ＤＭＡ制御部１〜３、およびアクセス制御部４からそれぞれリクエスト信号req1,req2,req3,req4が出力されると、各ＤＭＡ制御部１〜３、およびアクセス制御部４に対して適宜バス使用許可信号ack1,ack2,ack3,ack4を返信するものである。ここで、各ＤＭＡ制御部１〜３、およびアクセス制御部４が同時にリクエスト信号req1,req2,req3,req4を出力した場合には、従来のものと同様に優先順位テーブル（図８参照）に基づいて、バス使用許可信号ack1〜ack4のいずれかが発信されるようになっている。
【００１７】
また、バスモニタ部８は、リアルタイム処理が必要なプリンタ装置１１とスキャナ装置１２の動作状況を検出するものである。すなわち図２に示すように、バス調停部６から出力されるバス使用許可信号ack1,ack2のアクティブ期間をカウントするものである。そして、そのカウント結果に基づいてデータの転送方法を変更させる転送方法変更信号ＣＨＴを、ＤＭＡ制御部３に対して出力するようになっている。このバスモニタ部８は、図３に示すように、カウンタ２１，２２と、遅延形フリップフロップ（Delay Flip-Flop、以下「ＤＦＦ」ともいう）３１，３２と、加算器２５と、比較器２６とを有する。カウンタ２１の端子ＥＮにはバス使用許可信号ack1が入力され、端子ＣＬＫにはクロック信号ＣＳが入力され、端子ＣＬＲにはカウンタクリア信号ＣＣＳが入力されている。一方、端子Ｑからはカウンタ２１におけるカウント値Ｃ１が出力され、これがＤＦＦ３１の端子ＩＮに入力されている。また、ＤＦＦ３１の端子ＣＬＫには占有率セット信号ＳＳＳが入力され、端子ＯＵＴからは占有率Ｓ１が出力され、これが加算器２５に入力されている。
【００１８】
カウンタ２１は、端子ＣＬＫに入力されているクロック信号ＣＳの立ち上がりで、端子ＥＮに入力されているバス使用許可信号ack1がアクティブであればカウントアップを行うとともに、そのカウント値Ｃ１を端子Ｑから出力してＤＦＦ３１の端子ＩＮに入力するものである。そして所定周期ごとに発信されるカウンタクリア信号ＣＣＳが端子ＣＬＫに入力されると、カウント値Ｃ１をリセットするようになっている。なお、カウンタ２２も同様の作用をするものである。
【００１９】
ＤＦＦ３１は、所定周期ごとに発信される占有率セット信号ＳＳＳが端子ＣＬＫに入力されると、カウンタ２１から入力されているカウント値Ｃ１を端子ＯＵＴから出力するものである。すなわち、ＤＦＦ３１は占有率セット信号ＳＳＳの入力周期におけるバス使用許可信号ack1の発生割合、つまりＤＭＡ制御部１のバス使用割合を算出しているのである。なお、ＤＦＦ３２も同様の作用をするものであり、ＤＦＦ３２がＤＭＡ制御部２のバス使用割合を算出するようになっている。また、クロック信号ＣＳ、カウンタクリア信号ＣＣＳ、および占有率セット信号ＳＳＳは、すべてバスモニタ８の内部で生成されるものである。
【００２０】
加算器２５は、ＤＦＦ３１，３２が算出したバス占有率Ｓ１，Ｓ２の和を算出するものである。また比較器２６は、加算器２５が算出した結果と比較値（本実施の形態における比較値は「０」である）とを比較し、その算出結果が比較値に等しい場合に、ＤＭＡ制御部３に入力されている転送方変更信号ＣＨＴをアクティブにするものである。
【００２１】
続いて、転送方変更信号ＣＨＴの状態の切り替わり（アクティブ／インアクティブ）について、図４を用いて説明する。図４は各種信号の状態を示したタイミングチャート図である。なお、本実施の形態では、占有率セット信号ＳＳＳ、カウンタクリア信号ＣＣＳともに１００μｓごとに発信され、占有率セット信号ＳＳＳの発信直後（１２５ns後）にカウンタクリア信号ＣＣＳが発信されるようになっている。また、クロック信号ＣＳは１μｓ周期の信号であり、（クロック信号ＣＳ）×１００＝（占有率セット信号ＳＳＳ）の関係が成り立っている。
【００２２】
時刻ｔ0 以前においては、カウント値Ｃ１，Ｃ２はともに「０」となっている。また、ＤＭＡ制御部１，２のバス占有率Ｓ１，Ｓ２として、前回の占有率セット信号ＳＳＳの発信時に読み込まれた値「１５」「８」が加算器２５に入力されている。よって、加算器２５は、算出結果として「２３」を出力している。そして、この出力は比較器２６に入力される。しかし、比較値「０」と等しくないので、リアルタイム処理が必要なデバイスが作動していると判断される。このため、転送方法変更信号ＣＨＴはインアクティブ（Lo）となっている。従って、ＤＭＡ制御部３におけるデータ転送方法は変更されず、小容量単位での転送が行われる。なお、バス占有率とは、所定時間ごとのバスの使用割合を表したものである。
【００２３】
そして、時刻ｔ0 においてクロック信号ＣＳが立ち上がる。しかし、このときバス使用許可信号ack1,ack2ともにインアクティブ（Lo）であるから、カウンタ２１，２２ともにカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２は、ともに「０」のままである。また、時刻ｔ0 から１μｓ経過した時刻ｔ1 にも再びクロック信号ＣＳが立ち上がる。しかし、バス使用許可信号ack1,ack2はともにインアクティブ（Lo）であるから、カウンタ２１，２２はカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２は「０」のままである。さらに、時刻ｔ1 から１μｓ経過した時刻ｔ2 でもクロック信号ＣＳが再び立ち上がる。しかし、バス使用許可信号ack1,ack2はともにインアクティブ（Lo）であるから、カウンタ２１，２２はともにカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２はともに「０」のままである。
【００２４】
時刻ｔ2 から３７５ns経過した時刻ｔ3 において、占有率セット信号ＳＳＳがＤＦＦ３１，３２にそれぞれ入力される。すると、ＤＦＦ３１と３２は、時刻ｔ3 時点におけるカウント値Ｃ１，Ｃ２をバス占有率Ｓ１，Ｓ２として出力する。すなわち、ＤＦＦ３１からバス占有率Ｓ１として「０」が出力され、ＤＦＦ３２からバス占有率Ｓ２として「０」が出力される。このように、カウント値Ｃ１，Ｃ２をバス占有率Ｓ１，Ｓ２として出力できるのは、本実施の形態では占有率セット信号ＳＳＳおよびカウンタクリア信号ＣＣＳを１００μｓ周期でＤＦＦ３１，３２および各カウンタ２１，２２にそれぞれ入力しているからである。
【００２５】
そして、このようにして算出されたバス占有率Ｓ１，Ｓ２は、加算器２５に入力される。すると加算器２５は、算出結果として「０」を出力し、それを比較器２６に入力する。比較器２６では、比較値「０」と等しいと判断されるため、バスモニタ部８からＤＭＡ制御部３に対して発せられる転送方法変更信号ＣＨＴがアクティブ（Hi）となる。この転送方法変更信号ＣＨＴがアクティブ（Hi）である期間中は、ＤＭＡ制御部３におけるＤＭＡ転送の転送方法が変更される。
【００２６】
さらに、時刻ｔ3 から１２５ns経過後の時刻ｔ4 （時刻ｔ2 から５００ns経過）において、カウンタクリア信号ＣＣＳがカウンタ２１，２２に入力される。これにより、カウンタ２１，２２のカウント値Ｃ１，Ｃ２は、ともにクリアされて「０」になる。
【００２７】
時刻ｔ4 から５００ns経過した時刻ｔ5 で再びクロック信号ＣＳが立ち上がる。しかし、バス使用許可信号ack1,ack2はインアクティブ（Lo）である。このため、カウンタ２１，２２はともにカウントアップを行わない。よって、それぞれのカウント値Ｃ１，Ｃ２は、ともに「０」のままである。
【００２８】
次いで、時刻ｔ5 から５００ns経過した時刻ｔ6 において、バス使用許可信号ack1がアクティブ（Hi）になったとする。すると時刻ｔ5 から１μｓ経過した時刻ｔ7 で再びクロック信号ＣＳが立ち上がる。このため、カウンタ２１がカウントアップを行う。よって、そのカウント値Ｃ１が更新されて「１」になる。一方、バス使用許可信号ack2はインアクティブ（Lo）である。このため、カウンタ２２はカウントアップを行わない。よって、カウント値Ｃ２は「０」のままである。
【００２９】
以後、同様にしてカウンタ２１，２２においてカウントアップが行われ、占有率セット信号ＳＳＳがＤＦＦ３１，３２にそれぞれ入力されると、ＤＭＡ制御部１，２の占有率Ｓ１，Ｓ２が算出される。そして、その算出結果に応じてバスモニタ部８からＤＭＡ制御部３に対して発せられている転送方法変更信号ＣＨＴがアクティブ（Hi）またはインアクティブ（Lo）のいずれかにされる。
【００３０】
次に、この転送方法変更信号ＣＨＴのアクティブ（Hi）／インアクティブ（Lo）の切り替わりに伴うデータの転送方法の変更について、図５を用いて説明する。図５は、ＤＭＡ制御部３のリクエスト信号req3とバス使用許可信号ack3、メモリ７内のＤＲＡＭへデータを書き込むための信号ＲＡＳとＣＡＳ、およびデータ長を示したタイミングチャートである。
【００３１】
まず、転送方法変更信号ＣＨＴがインアクティブ（Lo）である状態、すなわち時刻ｔ3 以前の状態について説明する。時刻ｔ3 以前は、リアルタイム処理を行うＤＭＡ制御部１あるいは２の少なくともいずれかが、バス５にアクセスしている状態である。このような状態で、ＤＭＡ制御部３からリクエスト信号req3（ａ）が発せられ、バス調停部６によりバス使用許可信号ack3（ａ）が返信されたとする。すると、ハードディスク１３とメモリ７との間におけるＤＭＡ転送は、１バイト単位での転送によって行われる。また、ＤＭＡ制御部３からリクエスト信号req3（ｂ）が発せられ、バス調停部６によりバス使用許可信号ack3（ｂ）が返信された場合も、同様である。なお、ＤＭＡ制御部１，２とメモリ７との間でも同様の転送方法でＤＭＡ転送が行われる。
【００３２】
つまり、転送方法変更信号ＣＨＴがインアクティブ（Lo）である期間中は、各ＤＭＡ制御部１〜３とメモリ７との間におけるＤＭＡ転送が１バイト単位で行われ、その転送には５クロック（６２５ns）の時間を要している。なお、１バイト単位でＤＭＡ転送を行うので、リアルタイム処理が必要なＤＭＡ制御部１，２における処理には何ら悪影響は与えない。
【００３３】
一方、転送方法変更信号ＣＨＴがアクティブ（Hi）である状態、すなわち時刻ｔ3 以後の状態について説明する。時刻ｔ3 以後は、リアルタイム処理を行うＤＭＡ制御部１，２が、ともにバス５にアクセスしていない状態である。時刻ｔ3 前後にかけてＤＭＡ制御部３からリクエスト信号req3（ｃ）が発せられ、時刻ｔ3 以後にバス調停部６によりバス使用許可信号ack3（ｃ）が返信されたとする。すると、ハードディスク１３とメモリ７との間におけるＤＭＡ転送は、８バイト単位の転送によって行われる。このように、リアルタイム処理を行うＤＭＡ制御部１，２が、ともにバス５にアクセスしていない状態では、バス５にアクセスしている場合と比べて８倍のデータ長で一括してＤＭＡ転送が実行できる。また、その転送に要する時間は１９クロック（２３７５ns）となっている。１バイト単位でのＤＭＡ転送を行って同様の転送（８バイト分のデータ転送）を実行するためには、５×８＝４０クロック（５０００ns）の時間を要するから、転送時間が半減し転送効率が非常に良くなっていることがわかる。
【００３４】
以上、詳細に説明したように実施の形態に係るＤＭＡ制御装置１０によれば、バスモニタ部８において、リアルタイム処理が必要なＤＭＡ制御部１，２のバス５へのアクセス状況が検出される。そして、この検出結果に基づき各ＤＭＡ制御部１〜３とメモリ７との間におけるＤＭＡ転送の転送方法が変更される。これにより、リアルタイム処理に悪影響を与えず非常に効率よくＤＭＡ転送が実行される。
【００３５】
なお、上記実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。従って本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。上記した実施の形態として複写機におけるＤＭＡ制御装置を例示したが、これに限らずＤＭＡ制御を行うものであればいずれのものに本発明を適用することができる。また、ＤＭＡ制御部１〜３のバス占有率が必要ない場合には、リアルタイム処理が必要なＤＭＡ制御部１，２のバス使用許可信号ack1,ack2（あるいはリクエスト信号req1,req2）の有無に基づきＤＭＡ転送の転送方法を変更するようにすることもできる。さらに、バスモニタ部８において、バス使用許可信号ack1,ack2の代わりにバス５の情報を検知することにより、リアルタイム処理が必要なＤＭＡ制御部１，２の動作状況を検出するようにしても良い。
【００３６】
また、上記実施の形態では転送ワード単位の変更例として、大容量と小容量の転送ワード単位の変更を例示したが、これに限られず、大容量と中容量と小容量の転送ワード単位の変更や、さらにそれ以上に細分化した転送ワード単位の変更を行ってもよい。これにより、より効率よくＤＭＡ転送を行うことができる。なお、上記実施の形態において例示した具体的な数値は、単なる例示にすぎないことは言うまでもない。
【００３７】
【発明の効果】
以上、説明した通り本発明のＤＭＡ制御装置によれば、共有バスの使用状況に基づいて各デバイスとメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、非常に転送効率の良いＤＭＡ転送が実行される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＤＭＡ制御装置の構成を示すブロック図である。
【図２】図１のバス調停部およびバスモニタ部の動作について説明するための説明図である。
【図３】図１のバスモニタ部の構成を示すブロック図である。
【図４】各種信号の状態を示したタイミングチャートである。
【図５】データの転送方法を説明するためのタイミングチャートである。
【図６】従来のＤＭＡ制御装置の概略構成を示すブロック図である。
【図７】従来のバス調停部におけるバス調停制御を説明するための説明図である。
【図８】従来のバス調停部におけるバス調停制御の優先順位を説明するための説明図である。
【符号の説明】
１，２，３ ＤＭＡ制御部
４ アクセス制御部
５ バス
６ バス調停部
７ メモリ
８ バスモニタ部
１０ ＤＭＡ制御装置
req リクエスト信号
ack バス使用許可信号
ＳＳＳ 占有率セット信号
ＣＣＳ カウンタクリア信号
ＣＳ クロック信号
Ｃ カウント値
Ｓ 占有率
ＣＨＴ 転送方法変更信号
【発明の属する技術分野】
本発明は、直接メモリアクセス制御（以下、「ＤＭＡ制御」ともいう）に関する。さらに詳細には、共有バスに接続された複数のデバイスとメモリとの間におけるＤＭＡ転送を、効率よく行えるようにしたＤＭＡ制御装置に関するものである。例えば、複写機のように、リアルタイム処理が必要なデバイス（スキャナ、プリンタ等）と必要でないデバイス（ハードディスク等）とでバスを共用する機器に用いて好適なものである。
【０００２】
【従来の技術】
従来のＤＭＡ制御装置では、複数のデバイスからバスアクセスのリクエストがあった場合に、バスアクセスを調停するためのバス調停部を備えるものが知られている。そのシステムの一例を図６に示す。図６に示すシステムは、基本的に、メモリ１０７と、各ＤＭＡ制御部１０１，１０２，１０３、およびアクセス制御部１０４とを有し、ＤＭＡ制御部１０１〜１０３、およびアクセス制御部１０４が共用のバス１０５を介してメモリ１０７にアクセスしてデータ転送を行うものである。そして、各ＤＭＡ制御部１０１〜１０３、およびアクセス制御部１０４からバス１０５へのアクセスを調停するバス調停部１０６が設けられている。また、ＤＭＡ制御部１０１にはプリンタ装置１１１が接続され、ＤＭＡ制御部１０２にはスキャナ装置１１２が接続され、ＤＭＡ制御部１０３にはハードディスク１１３が接続され、アクセス制御部１０４にはＣＰＵ１１４が接続されている。
【０００３】
このシステムは次のように動作する。この動作について図７を参照して説明する。例えば、ＤＭＡ制御部１０１においてバス１０５へのアクセスが必要になると、ＤＭＡ制御部１０１はバス調停部１０６に対しリクエスト信号req1を出力する。このリクエスト信号req1に対してバス調停部１０６は、可能ならばバス使用許可信号ack1を返信する。この許可信号ack1がアクティブである期間中、ＤＭＡ制御部１０１を介してプリンタ装置１１１がバス１０５にアクセスできるのである。他の制御部（デバイス）でも同様である。
【０００４】
ここで、複数の制御部からリクエストが同時にあった場合には、バス調停部１０６は所定の優先順位にしたがってバス使用許可信号を返信するようになっている。優先順位の一例を図８に示す。この優先順位の場合、バス調停部１０６に対してリクエスト信号req1,req2,req3,req4が同時に出力されたときには、バス調停部１０６は、最も優先順位が高いバス使用許可信号ack1のみを返信する。これにより、ＤＭＡ制御部１０１が他の制御部１０２〜１０４よりも優先してバス１０５にアクセスする。同様に、リクエスト信号req2,req3,req4が同時に出力されたときには、バス調停部１０６はその中で最も優先順位の高いバス使用許可信号ack2のみを返信する。このため、ＤＭＡ制御部１０２が他の制御部１０３，１０４よりも優先してバス１０５にアクセスする。
【０００５】
そして、各ＤＭＡ制御部１０１〜１０３がバス１０５にアクセスすると各種データがＣＰＵ１１４を介さずに、各ＤＭＡ制御部１０１〜１０３とメモリ１０７との間でデータ転送、すなわちＤＭＡ転送が行われる。このＤＭＡ転送は、プリンタ装置やスキャナ装置はリアルタイム処理を行う必要があり、大容量単位のデータ転送では１回の処理に長い期間を要しリアルタイム処理が間に合わなくなる可能性があるため、１バイト等の小容量単位で繰り返し行うことにより行われている。
【０００６】
また、大容量単位のデータ転送を行うための方法としては、第２５３６４１５号特許公報に記載されているように、ＤＭＡ転送時に高優先処理（リアルタイム処理）の要求があった場合には、ＤＭＡ転送を一時停止してその途中経過を保持し、高優先処理を行った後にＤＭＡ転送を継続するものもある。しかし、このような転送方法を実現するのは煩雑であり実用的な方法とはいえない。このため、小容量単位のデータ転送を繰り返し行う転送方法が一般的に採用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来のＤＭＡ制御装置１００では、常に小容量単位の転送が行われるため、転送効率が悪いという問題があった。ところで、転送効率を良くするためには、数キロバイト単位の大容量単位でまとめてデータを転送すればよいが、一度に大量のデータを転送するとその処理に長い時間を要する。このため、大容量単位の転送を行うと、リアルタイム処理が必要なＤＭＡ転送が間に合わなくなったり、ＣＰＵ１１４での処理が間に合わなくなってしまうおそれがあった。
【０００８】
そこで、本発明は上記した問題点を解決するためになされたものであり、共有バスの使用状況に応じた転送方法で転送を行うことにより、効率よくＤＭＡ転送を行うことができるＤＭＡ制御装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するため本発明に係るＤＭＡ制御装置によれば、メモリと、前記メモリに接続された共有バスと、前記共有バスに接続されるとともに前記メモリにアクセスする、スキャナ装置またはプリンタ装置と、前記共有バスに接続されるとともに前記メモリにアクセスするハードディスク装置と、前記スキャナ装置またはプリンタ装置および前記ハードディスク装置による前記共有バスの使用状況を検出するとともに、前記スキャナ装置またはプリンタ装置の動作状況を検出するバスモニタ手段と、前記バスモニタ手段による、前記スキャナ装置またはプリンタ装置の動作状況の検出結果に基づいて、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送方法を変更する転送方法変更手段と、を有する。
【００１０】
このＤＭＡ制御装置では、バスモニタ手段により、共有バスの使用状況が検出される。そして、転送方法変更手段により、バスモニタ手段の検出結果に基づいてハードディスク装置とメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、共有バスの使用状況に応じた最適な転送方法でハードディスク装置とメモリとの間でデータ転送が行われる。従って、効率よくＤＭＡ転送が実行される。また、リアルタイム処理が間に合わなくなったり、ＣＰＵでの処理が間に合わなくなったりする事態が確実に回避される。
【００１１】
本発明に係るＤＭＡ制御装置におけるデバイスには、スキャナ装置またはプリンタ装置とハードディスク装置とが含まれている。そして、バスモニタ手段により、スキャナ装置またはプリンタ装置の動作状況が検出される。これは、バスモニタ手段は共有バスの使用状況を検出しているため、スキャナ装置またはプリンタ装置が共有バスにアクセス（デバイスが作動）しているか否かを、バスモニタ手段により検出することができるのである。なお、スキャナ装置またはプリンタ装置はリアルタイム処理を必要とするデバイスであり、ハードディスク装置はリアルタイム処理を必要としないデバイスである。
【００１２】
このＤＭＡ制御装置では、スキャナ装置またはプリンタ装置の動作状況の検出結果に基づいて、転送方法変更手段により、ハードディスク装置とメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、スキャナ装置またはプリンタ装置の動作状況に応じた最適な転送方法によって、ハードディスク装置とメモリとの間でデータ転送が行われる。従って、効率よくＤＭＡ転送が実行される。また、リアルタイム処理が間に合わなくなったり、ＣＰＵでの処理が間に合わなくなったりする事態が確実に回避される。
【００１３】
さらに、本発明に係るＤＭＡ制御装置では、前記転送方法変更手段は、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送ワード単位を、スキャナ装置またはプリンタ装置が動作している場合には小容量単位とし、スキャナ装置またはプリンタ装置が動作していない場合には大容量単位とする。
【００１４】
このＤＭＡ制御装置では、転送方法変更手段により、バスモニタ手段の検出結果に応じて、ハードディスク装置とメモリとの間におけるＤＭＡ転送の転送ワード単位が変更される。例えば、ＤＭＡ転送の転送ワード単位が、小容量単位から大容量単位、あるいはその逆に変更される。すなわち、リアルタイム処理が必要な場合には、小容量単位の転送方法によりＤＭＡ転送を行い、リアルタイム処理が必要でない場合には、大容量単位の転送方法によりＤＭＡ転送を行うように転送方法を変更する。これにより、リアルタイム処理に影響を与えない範囲で、非常に効率の良いＤＭＡ転送が行われる。
【００１５】
【発明の実施の形態】
以下、本発明のＤＭＡ制御装置を具体化した実施の形態について図面に基づいて詳細に説明する。本実施の形態は、複写機における各デバイスのバスへのアクセスを制御するＤＭＡ制御装置である。このＤＭＡ制御装置１０は、図１に示すように、メモリ７と、各ＤＭＡ制御部１，２，３、およびアクセス制御部４と、バスモニタ部８とを有し、ＤＭＡ制御部１〜３、およびアクセス制御部４が共用のバス５を介してメモリ７にアクセスするものである。そして、各ＤＭＡ制御部１〜３、およびアクセス制御部４からバス５へのアクセスを調停するバス調停部６と、バス５の使用状況を検出するバスモニタ部８とが設けられている。また、ＤＭＡ制御部１にはプリンタ装置１１が接続され、ＤＭＡ制御部２にはスキャナ装置１２が接続され、ＤＭＡ制御部３にはハードディスク１３が接続され、アクセス制御部４にはＣＰＵ１４が接続されている。ＣＰＵ１４は、このシステムを含めた複写機全体の制御を統括するものである。なお、プリンタ装置１１、スキャナ装置１２、およびハードディスク１３はそれぞれＤＭＡ制御部１，２、および３によりＣＰＵ１４を介さずメモリ７に直接アクセスしてデータ転送が行えるようになっている。
【００１６】
バス調停部６は、図２に示すように、各ＤＭＡ制御部１〜３、およびアクセス制御部４からそれぞれリクエスト信号req1,req2,req3,req4が出力されると、各ＤＭＡ制御部１〜３、およびアクセス制御部４に対して適宜バス使用許可信号ack1,ack2,ack3,ack4を返信するものである。ここで、各ＤＭＡ制御部１〜３、およびアクセス制御部４が同時にリクエスト信号req1,req2,req3,req4を出力した場合には、従来のものと同様に優先順位テーブル（図８参照）に基づいて、バス使用許可信号ack1〜ack4のいずれかが発信されるようになっている。
【００１７】
また、バスモニタ部８は、リアルタイム処理が必要なプリンタ装置１１とスキャナ装置１２の動作状況を検出するものである。すなわち図２に示すように、バス調停部６から出力されるバス使用許可信号ack1,ack2のアクティブ期間をカウントするものである。そして、そのカウント結果に基づいてデータの転送方法を変更させる転送方法変更信号ＣＨＴを、ＤＭＡ制御部３に対して出力するようになっている。このバスモニタ部８は、図３に示すように、カウンタ２１，２２と、遅延形フリップフロップ（Delay Flip-Flop、以下「ＤＦＦ」ともいう）３１，３２と、加算器２５と、比較器２６とを有する。カウンタ２１の端子ＥＮにはバス使用許可信号ack1が入力され、端子ＣＬＫにはクロック信号ＣＳが入力され、端子ＣＬＲにはカウンタクリア信号ＣＣＳが入力されている。一方、端子Ｑからはカウンタ２１におけるカウント値Ｃ１が出力され、これがＤＦＦ３１の端子ＩＮに入力されている。また、ＤＦＦ３１の端子ＣＬＫには占有率セット信号ＳＳＳが入力され、端子ＯＵＴからは占有率Ｓ１が出力され、これが加算器２５に入力されている。
【００１８】
カウンタ２１は、端子ＣＬＫに入力されているクロック信号ＣＳの立ち上がりで、端子ＥＮに入力されているバス使用許可信号ack1がアクティブであればカウントアップを行うとともに、そのカウント値Ｃ１を端子Ｑから出力してＤＦＦ３１の端子ＩＮに入力するものである。そして所定周期ごとに発信されるカウンタクリア信号ＣＣＳが端子ＣＬＫに入力されると、カウント値Ｃ１をリセットするようになっている。なお、カウンタ２２も同様の作用をするものである。
【００１９】
ＤＦＦ３１は、所定周期ごとに発信される占有率セット信号ＳＳＳが端子ＣＬＫに入力されると、カウンタ２１から入力されているカウント値Ｃ１を端子ＯＵＴから出力するものである。すなわち、ＤＦＦ３１は占有率セット信号ＳＳＳの入力周期におけるバス使用許可信号ack1の発生割合、つまりＤＭＡ制御部１のバス使用割合を算出しているのである。なお、ＤＦＦ３２も同様の作用をするものであり、ＤＦＦ３２がＤＭＡ制御部２のバス使用割合を算出するようになっている。また、クロック信号ＣＳ、カウンタクリア信号ＣＣＳ、および占有率セット信号ＳＳＳは、すべてバスモニタ８の内部で生成されるものである。
【００２０】
加算器２５は、ＤＦＦ３１，３２が算出したバス占有率Ｓ１，Ｓ２の和を算出するものである。また比較器２６は、加算器２５が算出した結果と比較値（本実施の形態における比較値は「０」である）とを比較し、その算出結果が比較値に等しい場合に、ＤＭＡ制御部３に入力されている転送方変更信号ＣＨＴをアクティブにするものである。
【００２１】
続いて、転送方変更信号ＣＨＴの状態の切り替わり（アクティブ／インアクティブ）について、図４を用いて説明する。図４は各種信号の状態を示したタイミングチャート図である。なお、本実施の形態では、占有率セット信号ＳＳＳ、カウンタクリア信号ＣＣＳともに１００μｓごとに発信され、占有率セット信号ＳＳＳの発信直後（１２５ns後）にカウンタクリア信号ＣＣＳが発信されるようになっている。また、クロック信号ＣＳは１μｓ周期の信号であり、（クロック信号ＣＳ）×１００＝（占有率セット信号ＳＳＳ）の関係が成り立っている。
【００２２】
時刻ｔ0 以前においては、カウント値Ｃ１，Ｃ２はともに「０」となっている。また、ＤＭＡ制御部１，２のバス占有率Ｓ１，Ｓ２として、前回の占有率セット信号ＳＳＳの発信時に読み込まれた値「１５」「８」が加算器２５に入力されている。よって、加算器２５は、算出結果として「２３」を出力している。そして、この出力は比較器２６に入力される。しかし、比較値「０」と等しくないので、リアルタイム処理が必要なデバイスが作動していると判断される。このため、転送方法変更信号ＣＨＴはインアクティブ（Lo）となっている。従って、ＤＭＡ制御部３におけるデータ転送方法は変更されず、小容量単位での転送が行われる。なお、バス占有率とは、所定時間ごとのバスの使用割合を表したものである。
【００２３】
そして、時刻ｔ0 においてクロック信号ＣＳが立ち上がる。しかし、このときバス使用許可信号ack1,ack2ともにインアクティブ（Lo）であるから、カウンタ２１，２２ともにカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２は、ともに「０」のままである。また、時刻ｔ0 から１μｓ経過した時刻ｔ1 にも再びクロック信号ＣＳが立ち上がる。しかし、バス使用許可信号ack1,ack2はともにインアクティブ（Lo）であるから、カウンタ２１，２２はカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２は「０」のままである。さらに、時刻ｔ1 から１μｓ経過した時刻ｔ2 でもクロック信号ＣＳが再び立ち上がる。しかし、バス使用許可信号ack1,ack2はともにインアクティブ（Lo）であるから、カウンタ２１，２２はともにカウントアップを行わない。このため、それぞれのカウント値Ｃ１，Ｃ２はともに「０」のままである。
【００２４】
時刻ｔ2 から３７５ns経過した時刻ｔ3 において、占有率セット信号ＳＳＳがＤＦＦ３１，３２にそれぞれ入力される。すると、ＤＦＦ３１と３２は、時刻ｔ3 時点におけるカウント値Ｃ１，Ｃ２をバス占有率Ｓ１，Ｓ２として出力する。すなわち、ＤＦＦ３１からバス占有率Ｓ１として「０」が出力され、ＤＦＦ３２からバス占有率Ｓ２として「０」が出力される。このように、カウント値Ｃ１，Ｃ２をバス占有率Ｓ１，Ｓ２として出力できるのは、本実施の形態では占有率セット信号ＳＳＳおよびカウンタクリア信号ＣＣＳを１００μｓ周期でＤＦＦ３１，３２および各カウンタ２１，２２にそれぞれ入力しているからである。
【００２５】
そして、このようにして算出されたバス占有率Ｓ１，Ｓ２は、加算器２５に入力される。すると加算器２５は、算出結果として「０」を出力し、それを比較器２６に入力する。比較器２６では、比較値「０」と等しいと判断されるため、バスモニタ部８からＤＭＡ制御部３に対して発せられる転送方法変更信号ＣＨＴがアクティブ（Hi）となる。この転送方法変更信号ＣＨＴがアクティブ（Hi）である期間中は、ＤＭＡ制御部３におけるＤＭＡ転送の転送方法が変更される。
【００２６】
さらに、時刻ｔ3 から１２５ns経過後の時刻ｔ4 （時刻ｔ2 から５００ns経過）において、カウンタクリア信号ＣＣＳがカウンタ２１，２２に入力される。これにより、カウンタ２１，２２のカウント値Ｃ１，Ｃ２は、ともにクリアされて「０」になる。
【００２７】
時刻ｔ4 から５００ns経過した時刻ｔ5 で再びクロック信号ＣＳが立ち上がる。しかし、バス使用許可信号ack1,ack2はインアクティブ（Lo）である。このため、カウンタ２１，２２はともにカウントアップを行わない。よって、それぞれのカウント値Ｃ１，Ｃ２は、ともに「０」のままである。
【００２８】
次いで、時刻ｔ5 から５００ns経過した時刻ｔ6 において、バス使用許可信号ack1がアクティブ（Hi）になったとする。すると時刻ｔ5 から１μｓ経過した時刻ｔ7 で再びクロック信号ＣＳが立ち上がる。このため、カウンタ２１がカウントアップを行う。よって、そのカウント値Ｃ１が更新されて「１」になる。一方、バス使用許可信号ack2はインアクティブ（Lo）である。このため、カウンタ２２はカウントアップを行わない。よって、カウント値Ｃ２は「０」のままである。
【００２９】
以後、同様にしてカウンタ２１，２２においてカウントアップが行われ、占有率セット信号ＳＳＳがＤＦＦ３１，３２にそれぞれ入力されると、ＤＭＡ制御部１，２の占有率Ｓ１，Ｓ２が算出される。そして、その算出結果に応じてバスモニタ部８からＤＭＡ制御部３に対して発せられている転送方法変更信号ＣＨＴがアクティブ（Hi）またはインアクティブ（Lo）のいずれかにされる。
【００３０】
次に、この転送方法変更信号ＣＨＴのアクティブ（Hi）／インアクティブ（Lo）の切り替わりに伴うデータの転送方法の変更について、図５を用いて説明する。図５は、ＤＭＡ制御部３のリクエスト信号req3とバス使用許可信号ack3、メモリ７内のＤＲＡＭへデータを書き込むための信号ＲＡＳとＣＡＳ、およびデータ長を示したタイミングチャートである。
【００３１】
まず、転送方法変更信号ＣＨＴがインアクティブ（Lo）である状態、すなわち時刻ｔ3 以前の状態について説明する。時刻ｔ3 以前は、リアルタイム処理を行うＤＭＡ制御部１あるいは２の少なくともいずれかが、バス５にアクセスしている状態である。このような状態で、ＤＭＡ制御部３からリクエスト信号req3（ａ）が発せられ、バス調停部６によりバス使用許可信号ack3（ａ）が返信されたとする。すると、ハードディスク１３とメモリ７との間におけるＤＭＡ転送は、１バイト単位での転送によって行われる。また、ＤＭＡ制御部３からリクエスト信号req3（ｂ）が発せられ、バス調停部６によりバス使用許可信号ack3（ｂ）が返信された場合も、同様である。なお、ＤＭＡ制御部１，２とメモリ７との間でも同様の転送方法でＤＭＡ転送が行われる。
【００３２】
つまり、転送方法変更信号ＣＨＴがインアクティブ（Lo）である期間中は、各ＤＭＡ制御部１〜３とメモリ７との間におけるＤＭＡ転送が１バイト単位で行われ、その転送には５クロック（６２５ns）の時間を要している。なお、１バイト単位でＤＭＡ転送を行うので、リアルタイム処理が必要なＤＭＡ制御部１，２における処理には何ら悪影響は与えない。
【００３３】
一方、転送方法変更信号ＣＨＴがアクティブ（Hi）である状態、すなわち時刻ｔ3 以後の状態について説明する。時刻ｔ3 以後は、リアルタイム処理を行うＤＭＡ制御部１，２が、ともにバス５にアクセスしていない状態である。時刻ｔ3 前後にかけてＤＭＡ制御部３からリクエスト信号req3（ｃ）が発せられ、時刻ｔ3 以後にバス調停部６によりバス使用許可信号ack3（ｃ）が返信されたとする。すると、ハードディスク１３とメモリ７との間におけるＤＭＡ転送は、８バイト単位の転送によって行われる。このように、リアルタイム処理を行うＤＭＡ制御部１，２が、ともにバス５にアクセスしていない状態では、バス５にアクセスしている場合と比べて８倍のデータ長で一括してＤＭＡ転送が実行できる。また、その転送に要する時間は１９クロック（２３７５ns）となっている。１バイト単位でのＤＭＡ転送を行って同様の転送（８バイト分のデータ転送）を実行するためには、５×８＝４０クロック（５０００ns）の時間を要するから、転送時間が半減し転送効率が非常に良くなっていることがわかる。
【００３４】
以上、詳細に説明したように実施の形態に係るＤＭＡ制御装置１０によれば、バスモニタ部８において、リアルタイム処理が必要なＤＭＡ制御部１，２のバス５へのアクセス状況が検出される。そして、この検出結果に基づき各ＤＭＡ制御部１〜３とメモリ７との間におけるＤＭＡ転送の転送方法が変更される。これにより、リアルタイム処理に悪影響を与えず非常に効率よくＤＭＡ転送が実行される。
【００３５】
なお、上記実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。従って本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。上記した実施の形態として複写機におけるＤＭＡ制御装置を例示したが、これに限らずＤＭＡ制御を行うものであればいずれのものに本発明を適用することができる。また、ＤＭＡ制御部１〜３のバス占有率が必要ない場合には、リアルタイム処理が必要なＤＭＡ制御部１，２のバス使用許可信号ack1,ack2（あるいはリクエスト信号req1,req2）の有無に基づきＤＭＡ転送の転送方法を変更するようにすることもできる。さらに、バスモニタ部８において、バス使用許可信号ack1,ack2の代わりにバス５の情報を検知することにより、リアルタイム処理が必要なＤＭＡ制御部１，２の動作状況を検出するようにしても良い。
【００３６】
また、上記実施の形態では転送ワード単位の変更例として、大容量と小容量の転送ワード単位の変更を例示したが、これに限られず、大容量と中容量と小容量の転送ワード単位の変更や、さらにそれ以上に細分化した転送ワード単位の変更を行ってもよい。これにより、より効率よくＤＭＡ転送を行うことができる。なお、上記実施の形態において例示した具体的な数値は、単なる例示にすぎないことは言うまでもない。
【００３７】
【発明の効果】
以上、説明した通り本発明のＤＭＡ制御装置によれば、共有バスの使用状況に基づいて各デバイスとメモリとの間におけるＤＭＡ転送の転送方法が変更される。これにより、非常に転送効率の良いＤＭＡ転送が実行される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＤＭＡ制御装置の構成を示すブロック図である。
【図２】図１のバス調停部およびバスモニタ部の動作について説明するための説明図である。
【図３】図１のバスモニタ部の構成を示すブロック図である。
【図４】各種信号の状態を示したタイミングチャートである。
【図５】データの転送方法を説明するためのタイミングチャートである。
【図６】従来のＤＭＡ制御装置の概略構成を示すブロック図である。
【図７】従来のバス調停部におけるバス調停制御を説明するための説明図である。
【図８】従来のバス調停部におけるバス調停制御の優先順位を説明するための説明図である。
【符号の説明】
１，２，３ ＤＭＡ制御部
４ アクセス制御部
５ バス
６ バス調停部
７ メモリ
８ バスモニタ部
１０ ＤＭＡ制御装置
req リクエスト信号
ack バス使用許可信号
ＳＳＳ 占有率セット信号
ＣＣＳ カウンタクリア信号
ＣＳ クロック信号
Ｃ カウント値
Ｓ 占有率
ＣＨＴ 転送方法変更信号
Claims (1)
- メモリと、
前記メモリに接続された共有バスと、
前記共有バスに接続されるとともに前記メモリにアクセスするスキャナ装置またはプリンタ装置と、
前記共有バスに接続されるとともに前記メモリにアクセスするハードディスク装置と、
前記スキャナ装置またはプリンタ装置および前記ハードディスク装置による前記共有バスの使用状況を検出するとともに、前記スキャナ装置またはプリンタ装置の動作状況を検出するバスモニタ手段と、
前記バスモニタ手段による、前記スキャナ装置またはプリンタ装置の動作状況の検出結果に基づいて、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送方法を変更する転送方法変更手段と、を有し、
前記転送方法変更手段は、前記ハードディスク装置と前記メモリとの間におけるＤＭＡ転送の転送ワード単位を、前記スキャナ装置またはプリンタ装置が動作している場合には小容量単位とし、前記スキャナ装置またはプリンタ装置が動作していない場合には大容量単位とすることを特徴とするＤＭＡ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08121899A JP4309508B2 (ja) | 1999-03-25 | 1999-03-25 | Ｄｍａ制御装置 |
| US09/521,196 US6615291B1 (en) | 1999-03-08 | 2000-03-07 | DMA controller with dynamically variable access priority |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08121899A JP4309508B2 (ja) | 1999-03-25 | 1999-03-25 | Ｄｍａ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000276437A JP2000276437A (ja) | 2000-10-06 |
| JP4309508B2 true JP4309508B2 (ja) | 2009-08-05 |
Family
ID=13740352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08121899A Expired - Fee Related JP4309508B2 (ja) | 1999-03-08 | 1999-03-25 | Ｄｍａ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4309508B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794194B2 (ja) * | 2005-04-01 | 2011-10-19 | 株式会社日立製作所 | ストレージシステム及び記憶制御方法 |
| JP4862395B2 (ja) * | 2005-12-26 | 2012-01-25 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理装置の制御方法 |
| JP5293283B2 (ja) * | 2009-03-09 | 2013-09-18 | 株式会社リコー | 半導体集積回路及びメモリアクセス制御方法 |
| JP6108726B2 (ja) * | 2012-08-28 | 2017-04-05 | Juki株式会社 | 画像処理装置及び画像処理方法 |
| JP6175794B2 (ja) * | 2013-02-19 | 2017-08-09 | 株式会社リコー | データ処理装置およびデータ処理方法 |
-
1999
- 1999-03-25 JP JP08121899A patent/JP4309508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000276437A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480427B2 (ja) | リソース管理装置 | |
| JP4457168B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
| US5515523A (en) | Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems | |
| GB2114789A (en) | Shared facility allocation system | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US6782433B2 (en) | Data transfer apparatus | |
| JP4309508B2 (ja) | Ｄｍａ制御装置 | |
| US6199132B1 (en) | Communication link with isochronous and asynchronous priority modes | |
| US7774513B2 (en) | DMA circuit and computer system | |
| JP3758437B2 (ja) | Ｄｍａ制御装置 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| JP4344163B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
| JP2000276436A (ja) | Ｄｍａ制御装置 | |
| JPH03150654A (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| JP4549458B2 (ja) | Ｄｍａ転送装置 | |
| JP3985085B2 (ja) | Ｄｍａ制御装置 | |
| JPH03263158A (ja) | 共通バス調停制御方式 | |
| JP2005004563A (ja) | Ｄｍａ転送制御装置 | |
| US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
| JP3266184B2 (ja) | 入出力制御方法とその装置 | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| JP5494925B2 (ja) | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 | |
| JP3677535B2 (ja) | データ転送制御回路 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP2000259550A (ja) | Ｄｍａ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061109 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |