JP2000259550A

JP2000259550A - Ｄｍａ制御装置

Info

Publication number: JP2000259550A
Application number: JP11066451A
Authority: JP
Inventors: Kazunori Shionoya; 和則塩野谷; Kenichi Morita; 賢一守田; Takeshi Minami; 猛南; Nobuo Kamei; 伸雄亀井
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】複数のデバイスによる共有バスの使用割合を
算出し、その算出結果に応じて優先順位を変更すること
により、各デバイスがそれぞれ適切に共有バスにアクセ
スすることができるＤＭＡ制御装置を提供すること。【解決手段】バスモニタ部８により、バス使用許可信
号ack1〜ack3に基づき算出されたＤＭＡ制御部１〜３の
バス占有率の合計が予め決められたしきい値を越え制御
変更信号ＣＨＳがアクティブになると、優先順位決定部
１８において優先順位テーブルが第１テーブルＴ１から
第２テーブルＴ２へ変更される。これにより、バス５の
使用割合が高くなった場合には、優先順位が最も低かっ
たアクセス制御部４の優先順位が引き上げられるため、
ＣＰＵ１４は確実にバス５へアクセスすることができ
る。つまり、ＤＭＡ制御部１〜３、およびアクセス制御
部４がそれぞれ適切にバス５へアクセスすることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直接メモリアクセ
ス制御（以下、「ＤＭＡ制御」ともいう）に関する。さ
らに詳細には、共有バスに接続された複数のデバイスに
よる共有バスの使用割合に応じて優先順位を変更するこ
とにより、特定のデバイスによる共有バスの占有を防止
し、もって各デバイスがそれぞれ適切に共有バスにアク
セスできるようにしたＤＭＡ制御装置に関するものであ
る。例えば、複写機のように、ＣＰＵと他のデバイス
（スキャナ、プリンタ等）とでバスを共用する機器に用
いて好適なものである。

【０００２】

【従来の技術】従来のＤＭＡ制御装置では、複数のデバ
イスからバスアクセスのリクエストがあった場合に、バ
スアクセスを調停するためのバス調停部を備えるものが
知られている。そのシステムの一例を図８に示す。図８
に示すシステムは、基本的に、メモリ１０７と、各ＤＭ
Ａ制御部１０１，１０２，１０３、およびアクセス制御
部１０４とを有し、ＤＭＡ制御部１０１〜１０３、およ
びアクセス制御部１０４が共用のバス１０５を介してメ
モリ１０７にアクセスするものである。そして、各ＤＭ
Ａ制御部１０１〜１０３、およびアクセス制御部１０４
からバス１０５へのアクセスを調停するバス調停部１０
６が設けられている。また、ＤＭＡ制御部１０１にはプ
リンタ装置１１１が接続され、ＤＭＡ制御部１０２には
スキャナ装置１１２が接続され、ＤＭＡ制御部１０３に
はハードディスク１１３が接続され、アクセス制御部１
０４にはＣＰＵ１１４が接続されている。

【０００３】このシステムは次のように動作する。この
動作について図９を参照して説明する。例えば、ＤＭＡ
制御部１０１においてバス１０５へのアクセスが必要に
なると、ＤＭＡ制御部１０１はバス調停部１０６に対し
リクエスト信号req1を出力する。このリクエスト信号re
q1に対してバス調停部１０６は、可能ならばバス使用許
可信号ack1を返信する。この許可信号ack1がアクティブ
である期間中、ＤＭＡ制御部１０１を介してプリンタ装
置１１１がバス１０５にアクセスできるのである。他の
制御部（デバイス）でも同様である。

【０００４】ここで、複数の制御部からリクエストが同
時にあった場合には、バス調停部１０６は所定の優先順
位にしたがってバス使用許可信号を返信するようになっ
ている。優先順位の一例を図１０に示す。この優先順位
の場合、バス調停部１０６に対してリクエスト信号req
1,req2,req3,req4が同時に出力されたときには、バス調
停部１０６は、最も優先順位が高いバス使用許可信号ac
k1のみを返信する。これにより、ＤＭＡ制御部１０１が
他の制御部１０２〜１０４よりも優先してバス１０５に
アクセスする。同様に、リクエスト信号req2,req3,req4
が同時に出力されたときには、バス調停部１０６はその
中で最も優先順位の高いバス使用許可信号ack2のみを返
信する。このため、ＤＭＡ制御部１０２が他の制御部１
０３，１０４よりも優先してバス１０５にアクセスす
る。

【０００５】

【発明が解決しようとする課題】しかしながら、上記し
た従来のＤＭＡ制御装置１００では、バス調停部１０６
において常に図１０に示す優先順位にしたがってバス調
停制御が行われるため、優先順位の高いデバイス（プリ
ンタ装置１０１）がシステムを独占するおそれがあっ
た。また、ＤＭＡ制御部１０１〜１０３、およびアクセ
ス制御部１０４からのリクエスト信号req1,req2,req3,r
eq4が一時期に集中してバス調停部１０６に対して出力
されると、優先順位の低いデバイス（ＣＰＵ１１４）が
バス１０５にアクセスできないおそれもあった。かかる
場合にはＣＰＵ１１４がバス１０５にアクセスできずに
システムのプログラムが停止してしまうおそれがあっ
た。

【０００６】そこで、本発明は上記した問題点を解決す
るためになされたものであり、複数のデバイスによる共
有バスの使用割合を算出し、その算出結果に応じて優先
順位を変更することにより、各デバイスがそれぞれ適切
に共有バスにアクセスすることができるＤＭＡ制御装置
を提供することを課題とする。

【０００７】

【課題を解決するための手段】上記問題点を解決するた
め本発明に係るＤＭＡ制御装置によれば、メモリと、前
記メモリに接続された共有バスと、前記共有バスに接続
されるとともに前記メモリにアクセスする複数のデバイ
スと、前記各デバイスによる所定時間ごとの前記共有バ
スの使用割合を算出するバスモニタ手段と、前記バスモ
ニタ手段の算出結果に応じて前記各デバイスの優先順位
を決定する優先順位決定手段と、前記各デバイスから前
記共有バスへのアクセスを前記優先順位に従って調停す
るバス調停手段と、を有する。

【０００８】このＤＭＡ制御装置では、バスモニタ手段
により各デバイスによる所定時間ごとの共有バスの使用
割合が算出される。すると、優先順位決定手段によりバ
スモニタ手段の算出結果に応じて各デバイスの優先順位
が決定される。そして、バス調停手段によって優先順位
決定手段で決定された優先順位に従い各デバイスから共
有バスへのアクセスが調停される。これにより、共有バ
スの使用割合に応じて適切に各デバイスによる共有バス
へのアクセスが調停される。従って、複数のデバイスか
らリクエストが一時期に集中した場合に、優先順位の高
いデバイスによる共有バスの独占を防止し、優先順位の
低いデバイスにも必要なアクセス時間を確保することが
可能となる。よって、共有バスに接続されたすべてのデ
バイスを適切に共有バスにアクセスさせることができ
る。

【０００９】また、本発明に係るＤＭＡ制御装置におい
て、複数の異なる優先順位テーブルを有し、前記優先順
位決定手段は、前記バスモニタ手段の算出結果に応じて
前記優先順位テーブルのうち１つを選択することが好ま
しい。

【００１０】このＤＭＡ制御装置でも、バスモニタ手段
により各デバイスによる所定時間ごとの共有バスの使用
割合が算出される。すると、優先順位決定手段によりバ
スモニタ手段の算出結果に応じて複数の優先順位テーブ
ルのうちの１つが選択される。そして、バス調停手段に
よって優先順位決定手段で選択された優先順位テーブル
に従い各デバイスから共有バスへのアクセスが調停され
る。これにより、共有バスの使用割合に応じて適切に各
デバイスによる共有バスへのアクセスが調停される。従
って、複数のデバイスからリクエストが一時期に集中し
た場合に、優先順位の高いデバイスによる共有バスの独
占を防止し、優先順位の低いデバイスにも必要なアクセ
ス時間を確保することが可能となる。よって、共有バス
に接続されたすべてのデバイスを適切に共有バスにアク
セスさせることができる。

【００１１】さらに、本発明のＤＭＡ制御装置におい
て、標準の優先順位テーブルを有し、前記優先順位決定
手段は、前記バスモニタ手段の算出結果に応じて前記標
準優先順位テーブルをそのまま使用し、あるいはこれを
変更して使用することも好ましい。

【００１２】このＤＭＡ制御装置でも、バスモニタ手段
により各デバイスによる所定時間ごとの共有バスの使用
割合が算出される。すると、優先順位決定手段によりバ
スモニタ手段の算出結果に応じて標準の優先順位テーブ
ルを使用するか、あるいは標準の優先順位テーブルを変
更して使用するかが決定される。さらに、標準の優先順
位テーブルを変更して使用する場合には、バスモニタ手
段の算出結果に応じて標準の優先順位テーブルのデータ
内容が変更される。そして、バス調停手段によって、標
準の優先順位テーブル、あるいは優先順位決定手段によ
りデータ内容が変更された優先順位テーブルに従い、各
デバイスから共有バスへのアクセスが調停される。これ
により、共有バスの使用割合に応じて適切に各デバイス
による共有バスへのアクセスが調停される。従って、複
数のデバイスからリクエストが一時期に集中した場合
に、優先順位の高いデバイスによる共有バスの独占を防
止し、優先順位の低いデバイスにも必要なアクセス時間
を確保することが可能となる。よって、共有バスに接続
されたすべてのデバイスを適切に共有バスにアクセスさ
せることができる。

【００１３】

【発明の実施の形態】以下、本発明のＤＭＡ制御装置を
具体化した実施の形態について図面に基づいて詳細に説
明する。本実施の形態は、複写機における各デバイスの
バスへのアクセスを制御するＤＭＡ制御装置である。

【００１４】（第１の実施の形態）まず、第１の実施の
形態について説明する。このＤＭＡ制御装置１０は、図
１に示すように、メモリ７と、各ＤＭＡ制御部１，２，
３、およびアクセス制御部４と、バスモニタ部８とを有
し、ＤＭＡ制御部１〜３、およびアクセス制御部４が共
用のバス５を介してメモリ７にアクセスするものであ
る。そして、バスモニタ部８の算出するバス５の使用割
合に応じて各ＤＭＡ制御部１〜３、およびアクセス制御
部４からバス５へのアクセスを調停するバス調停部６が
設けられている。また、ＤＭＡ制御部１にはプリンタ装
置１１が接続され、ＤＭＡ制御部２にはスキャナ装置１
２が接続され、ＤＭＡ制御部３にはハードディスク１３
が接続され、アクセス制御部４にはＣＰＵ１４が接続さ
れている。ＣＰＵ１４は、このシステムを含めた複写機
全体の制御を統括するものである。なお、プリンタ装置
１１、スキャナ装置１２、およびハードディスク１３は
それぞれＤＭＡ制御部１，２、および３によりＣＰＵ１
４を介さずメモリ７に直接アクセスできるようになって
いる。

【００１５】バスモニタ部８は、図２に示すように、バ
ス調停部６から出力されるバス使用許可信号ack1,ack2,
ack3のアクティブ期間をカウントし、そのカウント結果
に基づいて優先順位決定部１８に入力している制御変更
信号ＣＨＳをアクティブまたはインアクティブに切り替
えるものである。すなわち、このバスモニタ部８は、図
３に示すように、カウンタ２１，２２，２３と、遅延形
フリップフロップ（Delay Flip-Flop、以下「ＤＦＦ」
ともいう）３１，３２，３３と、加算器２５と、比較器
２６とを有する。カウンタ２１の端子ＥＮにはバス使用
許可信号ack1が入力され、端子ＣＬＫにはクロック信号
ＣＳが入力され、端子ＣＬＲにはカウンタクリア信号Ｃ
ＣＳが入力されている。一方、端子Ｑからはカウンタ２
１におけるカウント値Ｃ１が出力され、これがＤＦＦ３
１の端子ＩＮに入力されている。また、ＤＦＦ３１の端
子ＣＬＫには占有率セット信号ＳＳＳが入力され、端子
ＯＵＴからは占有率Ｓ１が出力され、これが加算器２５
に入力されている。

【００１６】カウンタ２１は、端子ＣＬＫに入力されて
いるクロック信号ＣＳの立ち上がりで、端子ＥＮに入力
されているバス使用許可信号ack1がアクティブであれば
カウントアップを行うとともに、そのカウント値Ｃ１を
端子Ｑから出力してＤＦＦ３１の端子ＩＮに入力するも
のである。そして所定周期ごとに発信されるカウンタク
リア信号ＣＣＳが端子ＣＬＫに入力されると、カウント
値Ｃ１をリセットするようになっている。なお、カウン
タ２２，２３も同様の作用をするものである。

【００１７】ＤＦＦ３１は、所定周期ごとに発信される
占有率セット信号ＳＳＳが端子ＣＬＫに入力されると、
カウンタ２１から入力されているカウント値Ｃ１を端子
ＯＵＴから出力するものである。すなわち、ＤＦＦ３１
は占有率セット信号ＳＳＳの入力周期におけるバス使用
許可信号ack1の発生割合、つまりＤＭＡ制御部１のバス
使用割合を算出しているのである。なお、ＤＦＦ３２，
３３も同様の作用をするものであり、ＤＦＦ３２がＤＭ
Ａ制御部２のバス使用割合を算出し、ＤＦＦ３３がＤＭ
Ａ制御部３のバス使用割合を算出するようになってい
る。また、クロック信号ＣＳ、カウンタクリア信号ＣＣ
Ｓ、および占有率セット信号ＳＳＳは、すべてバスモニ
タ８の内部で生成されるものである。

【００１８】加算器２５は、ＤＦＦ３１〜３３が算出し
たバス占有率Ｓ１〜Ｓ３の和を算出するものである。ま
た比較器２６は、加算器２５が算出した結果としきい値
（本実施の形態におけるしきい値は「５０」である）と
を比較し、その算出結果がしきい値よりも大きい場合に
バス調停部６に入力されている制御変更信号ＣＨＳをア
クティブにするものである。

【００１９】また、バス調停部６は、図４に示すよう
に、優先順位決定部１８とバス応答制御部１７とを備
え、各ＤＭＡ制御部１〜３、およびアクセス制御部４か
らそれぞれリクエスト信号req1,req2,req3,req4が入力
されると、優先順位決定部１８で決定された優先順位に
従い、バス応答制御部１７が各ＤＭＡ制御部１〜３、お
よびアクセス制御部４に対して適宜バス使用許可信号ac
k1,ack2,ack3,ack4を返信するものである。そして、バ
ス使用許可信号が返信された制御部は、バス使用許可信
号がアクティブである期間中だけバス５にアクセスでき
る。ここで、優先順位決定部１８は、図５に示す２種類
の優先順位テーブル、つまり第１テーブルＴ１と第２テ
ーブルＴ２とを備えている。そして、優先順位決定部１
８に入力されている制御変更信号ＣＨＳが、インアクテ
ィブである期間は第１テーブルＴ１が選択され、アクテ
ィブである期間中は第２テーブルＴ２が選択されるよう
になっている。

【００２０】なお、第１テーブルＴ１は、従来のＤＭＡ
装置１００で用いられている優先順位テーブルと同じで
あり、優先度はＤＭＡ制御部１、ＤＭＡ制御部２、ＤＭ
Ａ制御部３、アクセス制御部４の順になっている。ま
た、第２テーブルＴ２における優先度はＤＭＡ制御部
１、ＤＭＡ制御部２、アクセス制御部４、ＤＭＡ制御部
３の順になっている。

【００２１】従って、各ＤＭＡ制御部１〜３、およびア
クセス制御部４からのリクエスト信号req1,req2,req3、
およびreq4が一時期に集中してバス使用割合が高くな
り、制御変更信号ＣＨＳがアクティブとなった場合に
は、第２テーブルＴ２が選択されるため、アクセス制御
部４（ＣＰＵ１４）の優先順位が上げられ、ＤＭＡ制御
部３（ハードディスク３）の優先順位が下げられる。こ
れにより、優先順位の低いＣＰＵ４のバス５へのアクセ
ス時間を確保することが可能となっている。

【００２２】続いて、上記のように構成されたＤＭＡ制
御装置１０の動作について、図６を用いて説明する。図
６は各種信号の状態を示したタイミングチャート図であ
る。なお、本実施の形態では、占有率セット信号ＳＳ
Ｓ、カウンタクリア信号ＣＣＳともに１００μｓごとに
発信され、占有率セット信号ＳＳＳの発信直後（１２５
ns後）にカウンタクリア信号ＣＣＳが発信されるように
なっている。また、クロック信号ＣＳは１μｓ周期の信
号である。

【００２３】時刻ｔ₀以前においては、カウント値Ｃ
１，Ｃ２，Ｃ３はそれぞれ「５０」「２８」「９」とな
っている。また、各ＤＭＡ制御部１〜３のバス占有率Ｓ
１〜Ｓ３として、前回の占有率セット信号ＳＳＳの発信
時に読み込まれた値「１５」「８」「１０」が加算器２
５に入力されている。よって、加算器２５は、算出結果
として「３３」を出力している。そして、この出力は比
較器２６に入力されているが、しきい値「５０」を越え
ていないので、制御変更信号ＣＨＳはインアクティブ
（Lo）となっている。このため、バス調停部８における
バス調停制御の内容は変更されない。なお、バス占有率
とは、所定時間ごとのバスの使用割合を表したものであ
る。

【００２４】そして、時刻ｔ₀においてクロック信号Ｃ
Ｓが立ち上がり、このときバス使用許可信号のうちack2
のみがアクティブ（Hi）であるから、カウンタ２２がカ
ウントアップを行って、そのカウント値Ｃ２が更新され
て「２９」になる。一方、バス使用許可信号ack1および
ack3はインアクティブ（Lo）であるから、カウンタ２１
および２３はカウントアップしないので、それぞれのカ
ウント値Ｃ１およびＣ３は「５０」および「９」のまま
である。

【００２５】また、時刻ｔ₀から１μｓ経過した時刻ｔ
₁にも再びクロック信号ＣＳが立ち上がり、このときも
バス使用許可信号のうちack2のみがアクティブ（Hi）で
あるから、カウンタ２２がカウントアップを行って、そ
のカウント値Ｃ２が更新されて「３０」になる。一方、
バス使用許可信号ack1およびack3はインアクティブ（L
o）であるから、カウンタ２１および２３はカウントア
ップしないので、それぞれのカウント値Ｃ１およびＣ３
は「５０」および「９」のままである。

【００２６】時刻ｔ₁から５００ns経過した時刻ｔ₂に
おいて、バス使用許可信号ack2がインアクティブ（Lo）
になり、バス使用許可信号ack3がアクティブ（Hi）にな
ったとする。すると時刻ｔ₁から１μｓ経過した時刻ｔ
₃でクロック信号ＣＳが立ち上がるため、カウンタ２３
がカウントアップを行って、そのカウント値Ｃ３が更新
され「１０」になる。一方、バス使用許可信号ack1およ
びack2はインアクティブ（Lo）であるから、カウンタ２
１および２２はカウントアップしないので、それぞれの
カウント値Ｃ１およびＣ２は「５０」および「３０」の
ままである。

【００２７】時刻ｔ₃から３７５ns経過した時刻ｔ₄に
おいて、占有率セット信号ＳＳＳが各ＤＦＦ３１〜３３
に入力される。すると、ＤＦＦ３１〜３３は、時刻ｔ₄
時点におけるカウント値Ｃ１〜Ｃ３をバス占有率Ｓ１〜
Ｓ３として出力する。すなわち、ＤＦＦ３１からバス占
有率Ｓ１として「５０」が出力され、ＤＦＦ３２からバ
ス占有率Ｓ２として「３０」が出力され、ＤＦＦ３３か
らバス占有率Ｓ３として「１０」が出力される。このよ
うに、カウント値Ｃ１〜Ｃ３をバス占有率Ｓ１〜Ｓ３と
して出力できるのは、本実施の形態では占有率セット信
号ＳＳＳおよびカウンタクリア信号ＣＣＳを１００μｓ
周期で各ＤＦＦ３１〜３３および各カウンタ２１〜２３
に入力しているからである。

【００２８】そして、このようにして算出されたバス占
有率Ｓ１〜Ｓ３は、加算器２５に入力される。すると加
算器２５は、算出結果として「９０」を出力し、それを
比較器２６に入力する。比較器２６では、しきい値「５
０」を越えていると判断されるため、バスモニタ部８か
らバス調停部６に対して発せられる制御変更信号ＣＨＳ
がアクティブ（Hi）となる。この制御変更信号ＣＨＳが
アクティブ（Hi）である期間中は、優先順位決定部１８
では第２テーブルＴ２が選択されるため、アクセス制御
部４の優先順位が上がる（図６参照）。これにより、Ｃ
ＰＵ１４によるバス５へのアクセスが確実に確保され
る。このように、バス５の使用割合に応じて優先順位決
定部１８がバス調停に用いる最適な優先順位テーブルを
選択するため、各制御部がそれぞれ適切にバス５にアク
セスすることができる。

【００２９】さらに、時刻ｔ₄から１２５ns経過後の時
刻ｔ₅（時刻ｔ₃から５００ns経過）において、カウン
タクリア信号ＣＣＳが各カウンタ２１〜２３に入力され
る。これにより、各カウンタ２１〜２３のカウント値Ｃ
１〜Ｃ３はすべてクリアされて「０」になる。

【００３０】時刻ｔ₅から５００ns経過した時刻ｔ₆で
再びクロック信号ＣＳが立ち上がり、このときバス使用
許可信号のうちack3のみがアクティブ（Hi）であるか
ら、カウンタ２３がカウントアップを行って、そのカウ
ント値Ｃ３が更新されて「１」になる。一方、バス使用
許可信号ack1およびack2はインアクティブ（Lo）である
から、カウンタ２１および２２はカウントアップしない
ので、それぞれのカウント値Ｃ１およびＣ２は、ともに
「０」のままである。

【００３１】次いで、時刻ｔ₆から５００ns経過した時
刻ｔ₇において、バス使用許可信号ack1がアクティブ
（Hi）になり、バス使用許可信号ack3がインアクティブ
（Lo）になったとする。すると時刻ｔ₆から１μｓ経過
した時刻ｔ₈で再びクロック信号ＣＳが立ち上がり、こ
のときカウンタ２１がカウントアップを行って、そのカ
ウント値Ｃ１が更新されて「１」になる。一方、バス使
用許可信号ack2およびack3はインアクティブ（Lo）であ
るから、カウンタ２２および２３はカウントアップしな
いので、それぞれのカウント値Ｃ２およびＣ３は「０」
および「１」のままである。

【００３２】以後、同様にして各カウンタ２１〜２３に
おいてカウントアップが行われ、占有率セット信号ＳＳ
Ｓが各ＤＦＦ３１〜３３に入力されると、各ＤＭＡ制御
部１〜３の占有率Ｓ１〜Ｓ３が算出され、その算出結果
に応じて優先順位決定部１８において優先順位テーブル
の選択が行われる。そして、選択された優先順位テーブ
ルに従ってバス調停が行われる。このようにバス５の使
用割合に応じて優先順位テーブルが変更されるため、各
制御部がそれぞれ適切にバス５にアクセスすることがで
きる。

【００３３】以上、詳細に説明したように第１の実施の
形態に係るＤＭＡ制御装置１０によれば、バスモニタ部
８において、バス使用許可信号ack1〜ack3に基づきバス
５に接続されたＤＭＡ制御部１〜３のバス占有率Ｓ１〜
Ｓ３が算出される。さらに、算出された占有率Ｓ１〜Ｓ
３の合計が予め決められたしきい値「５０」を越えると
制御変更信号ＣＨＳがアクティブになり、優先順位決定
部１８において優先順位テーブルが第１テーブルＴ１か
ら第２テーブルＴ２へと変更される。これにより、バス
５の使用割合が高くなった場合には、優先順位が最も低
かったアクセス制御部４の優先順位が引き上げられるた
め、ＣＰＵ１４は確実にバス５へアクセスすることがで
きる。つまり、ＤＭＡ制御部１〜３、およびアクセス制
御部４がそれぞれ適切にバス５へアクセスすることがで
きるようになっている。

【００３４】（第２の実施の形態）次に、第２の実施の
形態について説明する。第２の実施の形態に係るＤＭＡ
制御装置は、第１の実施の形態に係るＤＭＡ制御装置と
基本的にほぼ同じ構成のものであるが、優先順位決定部
の構成が異なる。このため、第２の実施の形態では、第
１の実施の形態と同じところについての説明は省略し、
異なるところについて説明する。なお、第１の実施の形
態と同じ構成のものについては、同一符号を付するもの
とする。

【００３５】この第２の実施の形態に係るＤＭＡ制御装
置も、第１の実施の形態と同様、メモリ７と、各ＤＭＡ
制御部１，２，３、およびアクセス制御部４と、バスモ
ニタ部８とを有し、ＤＭＡ制御部１〜３、およびアクセ
ス制御部４が共用のバス５を介してメモリ７にアクセス
するものである。そして、各ＤＭＡ制御部１〜３、およ
びアクセス制御部４からバス５へのアクセスを調停する
バス調停部１５６が設けられている（図１参照）。

【００３６】このバス調停部１５６は、図７に示すよう
に、バスモニタ部８が算出するバス５の使用割合に応じ
てバス調停制御における優先順位を決定する優先順位決
定部１６８を備え、この優先順位決定部１６８で決定さ
れた優先順位に従いバス調停を行うようになっている。
また、優先順位決定部１６８には、テーブル変更部１６
０が備わっている。このテーブル変更部１６０は、バス
モニタ部８から発せられている制御変更信号ＣＨＳがア
クティブである期間中、ＤＭＡ制御部のうち優先度の低
いもののアクセス間隔を広くする、つまり優先順位テー
ブルＴのデータ内容を変更するものである。なお、制御
変更信号ＣＨＳは、バスモニタ部８によりバス使用許可
信号ack1〜ack3に基づき算出されたＤＭＡ制御部１〜３
のバス占有率の合計が予め決められたしきい値「５０」
を越えている場合にアクティブになるようになってい
る。また、優先順位テーブルＴは、初期状態において読
み込まれたテーブルデータであるが、その後テーブル変
更部１６０の作用によってデータ内容が変更される。

【００３７】テーブル変更部１６０は、次のようにして
優先順位テーブルＴのデータ内容を変更する。本実施の
形態では、優先順位テーブルＴとして、初期状態におい
て第１テーブルＴ１（図５参照）が読み込まれるものと
する。例えば、図６に示すように、各ＤＭＡ制御部１〜
３のバス占有率Ｓ１〜Ｓ３がそれぞれ「５０」「３０」
「１０」となり、バスモニタ部８によって制御変更信号
ＣＨＳがアクティブになったとする。そうすると、テー
ブル変更部１６０は、バス占有率が一番低いＤＭＡ制御
部３（ハードディスク装置１３）からのリクエスト信号
req3が１／３の割合でバス応答制御部１７へ出力され、
バス占有率が二番目に低いＤＭＡ制御部２（スキャナ装
置１２）からのリクエスト信号req2が２／３の割合でバ
ス応答制御部１７へ出力されるように、第１テーブルＴ
１のデータ内容を変更する。つまり、ＤＭＡ制御部１〜
３によるバス５の使用割合が高くなった場合には、その
ときのバス占有率が最も高いＤＭＡ制御部１を除いて、
バス占有率が低いＤＭＡ制御部３および２によるバス５
へのアクセス間隔をさらに広くするようにテーブルデー
タの内容を変更する。なお、テーブル変更部１６０は、
アクセス制御部４（ＣＰＵ１４）、およびバス占有率が
最も高いＤＭＡ制御部（上記した場合ではＤＭＡ制御４
が該当する）に対しては何ら作用しない。

【００３８】これにより、ＤＭＡ制御部１〜３によるバ
ス５の使用割合が高くなり、制御変更信号ＣＨＳがアク
ティブになると、ＤＭＡ制御部１の優先順位はそのまま
で、ＤＭＡ制御部２，３の優先順位が実質的に下がり、
アクセス制御部４の優先順位が上がることになる。従っ
て、各制御部からのリクエストが一時期に集中してバス
５の使用割合が高くなった場合、最も処理の優先度が高
いＤＭＡ制御部１によるバス５へのアクセスには影響を
与えずに、優先順位が最下位であるアクセス制御部４に
もバス５へのアクセス時間が確実に確保される。

【００３９】以上、詳細に説明したように第２の実施の
形態に係るＤＭＡ制御装置によれば、バスモニタ部８に
おいて算出されるＤＭＡ制御部１〜３のバス占有率Ｓ１
〜Ｓ３の合計が予め決められたしきい値「５０」を越え
ると制御変更信号ＣＨＳがアクティブになり、テーブル
変更部１６０により優先順位テーブルＴ（第１テーブル
Ｔ１）のデータ内容が変更される。これにより、バス５
の使用割合が高くなった場合には、優先順位が最も低い
アクセス制御部４の優先順位が実質的に引き上げられる
ため、ＣＰＵ１４は確実にバス５へアクセスすることが
できる。つまり、ＤＭＡ制御部１〜３、およびアクセス
制御部４がそれぞれ適切にバス５へアクセスすることが
できるようになっている。

【００４０】なお、上記実施の形態は単なる例示にすぎ
ず、本発明を何ら限定するものではない。従って本発明
は当然に、その要旨を逸脱しない範囲内で種々の改良、
変形が可能である。上記した第１および第２の実施の形
態として複写機におけるＤＭＡ制御装置を例示したが、
これに限らずＤＭＡ制御を行うものであればいずれのも
のにも本発明を適用することができる。また、ＤＭＡ制
御部１〜３のバス占有率が必要ない場合には、アクセス
制御部４のバス占有率を算出してその算出結果に基づき
制御変更信号ＣＨＳをアクティブにしたり、さらには、
所定時間ごとのバス使用許可信号ack1〜ack3の論理和に
基づき制御変更信号ＣＨＳをアクティブにするようにす
ることもできる。また、上記第２の実施の形態におい
て、テーブル変更部１６０はＤＭＡ制御部２，３からの
リクエスト信号req2,req3の出力回数に応じて第１テー
ブルＴ１のデータ内容を変更するようにしたが、リクエ
スト信号req2,req3が出力されている時間間隔に応じて
変更するようにしても良い。さらに、上記実施の形態に
おいて例示した具体的な数値は、単なる例示にすぎない
ことは言うまでもない。

【００４１】

【発明の効果】以上、説明した通り本発明のＤＭＡ制御
装置によれば、共有バスに接続された各デバイスによる
共有バスの使用割合に基づいて、バス調停制御における
優先順位が変更される。これにより、共有バスの使用割
合が高くなった場合でも、各デバイスがそれぞれ適切に
共有バスにアクセスすることができる。

【図面の簡単な説明】

【図１】第１の実施の形態に係るＤＭＡ制御装置の構成
を示すブロック図である。

【図２】図１のバスモニタ部の動作について説明するた
めの説明図である。

【図３】図１のバスモニタ部の構成を示すブロック図で
ある。

【図４】図１のバス調停部の構成を示すブロック図であ
る。

【図５】優先順位決定部に格納されている優先順位テー
ブルを説明するための説明図である。

【図６】各種信号の状態を示したタイミングチャートで
ある。

【図７】第２の実施の形態に係るＤＭＡ制御装置におけ
るバス調停部の構成を示すブロック図である。

【図８】従来のＤＭＡ制御装置の概略構成を示すブロッ
ク図である。

【図９】従来のバス調停部におけるバス調停制御を説明
するための説明図である。

【図１０】従来のバス調停部におけるバス調停制御の優
先順位を説明するための説明図である。

【符号の説明】

１，２，３ＤＭＡ制御部４アクセス制御部５バス６，１５６バス調停部７メモリ８，バスモニタ部１０ＤＭＡ制御装置１７バス応答制御部１８，１６８優先順位決定部 req リクエスト信号 ack バス使用許可信号ＳＳＳ占有率セット信号ＣＣＳカウンタクリア信号ＣＳクロック信号Ｃカウント値Ｓ占有率ＣＨＳ制御変更信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者南猛大阪府大阪市中央区安土町二丁目３番13号大阪国際ビルミノルタ株式会社内 (72)発明者亀井伸雄大阪府大阪市中央区安土町二丁目３番13号大阪国際ビルミノルタ株式会社内Ｆターム(参考） 5B060 CD14 5B061 BA03 BC02 DD11

Claims

【特許請求の範囲】

【請求項１】メモリと、前記メモリに接続された共有バスと、前記共有バスに接続されるとともに前記メモリにアクセ
スする複数のデバイスと、前記各デバイスによる所定時間ごとの前記共有バスの使
用割合を算出するバスモニタ手段と、前記バスモニタ手段の算出結果に応じて前記各デバイス
の優先順位を決定する優先順位決定手段と、前記各デバイスから前記共有バスへのアクセスを前記優
先順位に従って調停するバス調停手段と、を有すること
を特徴とするＤＭＡ制御装置。
【請求項２】請求項１に記載するＤＭＡ制御装置にお
いて、複数の異なる優先順位テーブルを有し、前記優先順位決定手段は、前記バスモニタ手段の算出結
果に応じて前記優先順位テーブルのうち１つを選択する
ことを特徴とするＤＭＡ制御装置。
【請求項３】請求項１に記載するＤＭＡ制御装置にお
いて、標準の優先順位テーブルを有し、前記優先順位決定手段は、前記バスモニタ手段の算出結
果に応じて前記標準優先順位テーブルをそのまま使用
し、あるいはこれを変更して使用することを特徴とする
ＤＭＡ制御装置。