JP4209648B2 - メモリ装置 - Google Patents
メモリ装置 Download PDFInfo
- Publication number
- JP4209648B2 JP4209648B2 JP2002260466A JP2002260466A JP4209648B2 JP 4209648 B2 JP4209648 B2 JP 4209648B2 JP 2002260466 A JP2002260466 A JP 2002260466A JP 2002260466 A JP2002260466 A JP 2002260466A JP 4209648 B2 JP4209648 B2 JP 4209648B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- processing means
- data transfer
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の処理手段と共有メモリとの間のデータ転送を実現するためのメモリ装置に関するものであり、特に、転送のリアルタイム性が追求されるシステムにおいて、より効果を奏するメモリ装置に関するものである。
【０００２】
【従来の技術】
それぞれが個別のメモリを有して処理を実行する処理手段を複数組み合わせてシステムを構築する場合、システムの低コスト化と低消費電力化を目的として、それぞれの処理手段が有している比較的小容量のメモリに代えて、１つの共有メモリをシステム内に備え、その共有メモリを複数の処理手段が効率的に利用できるようにするメモリ転送方法が一般的に用いられている。
【０００３】
上記のような方法を用いた従来のメモリ転送装置の一例を図２２に示す。
【０００４】
図２２に示す従来のメモリ転送装置１０１は、第１の処理手段１０２および第２の処理手段１０３と、第１の処理手段１０２と第２の処理手段１０３が処理を実行するために必要な共有メモリ１０４と、第１の処理手段１０２と第２の処理手段１０３からの転送要求を調停し、効率的に共有メモリ１０４とのデータ転送を制御するメモリ制御手段１０５とから構成される。ここでは説明を簡略化するため処理手段を２つ設けてメモリ転送装置を構成しているが、処理手段は２つに限らず複数備える場合もある。
【０００５】
第１の処理手段１０２、および第２の処理手段１０３は、共有メモリ１０４とのデータ転送を必要とするタイミングで、メモリ制御手段１０５に対してそれぞれ転送要求ＲＥＱａ、およびＲＥＱｂを出力する。
【０００６】
メモリ制御手段１０５は、第１の処理手段１０２、および第２の処理手段１０３からの転送要求ＲＥＱａ、ＲＥＱｂを入力とし、予め決められた転送要求の優先順位に従って共有メモリ１０４とのデータ転送を許可し、第１の処理手段１０２、および第２の処理手段１０３に対してそれぞれ転送許可ＡＣＫａ、ＡＣＫｂを出力し、共有メモリ１０４とのデータ転送を実行するように制御する。第１の処理手段１０２および第２の処理手段１０３が要求するデータ転送量は、予めメモリ制御手段１０５の内部で決定されており、その転送量に従いデータ転送を実行する。また、ここでは、第１の処理手段１０２からの転送要求ＲＥＱａの方が、第２の処理手段１０３からの転送要求ＲＥＱｂよりも優先順位が高いと仮定して、以後説明していく。
【０００７】
図２２のメモリ転送装置を用いたデータ転送のタイミングチャートを、図２３に示す。
【０００８】
時刻Ｔ１において、第１の処理手段１０２および第２の処理手段１０３から同時にメモリ制御手段１０５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段１０２からの転送要求ＲＥＱａが許可され、第１の処理手段１０２に対して転送許可ＡＣＫａが出力され、共有メモリ１０４とのデータ転送が実行される。
【０００９】
時刻Ｔ１において同時に出力された第２の処理手段１０３からの転送要求ＲＥＱｂは、第１の処理手段１０２と共有メモリ１０４とのデータ転送実行中は、転送が許可されないため、転送要求ＲＥＱｂをホールドする。
【００１０】
第１の処理手段１０２と共有メモリ１０４とのデータ転送が完了（時刻Ｔ２）した後、時刻Ｔ３において、第２の処理手段１０３からの転送要求ＲＥＱｂがメモリ制御手段１０５にて許可され（転送要求における優先順位の高いＲＥＱａが時刻Ｔ３において出力されていないため）、第２の処理手段１０３に対して、転送許可ＡＣＫｂが出力され、共有メモリ１０４とのデータ転送が実行される。
【００１１】
このような従来の方法では、第１の処理手段１０２と共有メモリ１０４とのデータ転送実行中（Ｔ４）は、第２の処理手段１０３からの転送要求ＲＥＱｂは許可されず、第２の処理手段のリアルタイム性が確保できない場合がある。また、第２の処理手段１０３と共有メモリ１０４とのデータ転送実行中に、第１の処理手段からの転送要求ＲＥＱａが出力された場合も同様に、データ転送が完了するまで転送許可ＡＣＫａが出力されず、第１の処理手段のリアルタイム性が確保できない場合が発生する。特に、第１の処理手段１０２および第２の処理手段１０３と、共有メモリ１０４とのデータ転送（Ｔ４）が、画像処理システムにおける画像データのライン転送の場合等は、このような問題は顕著に現れてしまい、結果的にシステムのパフォーマンスに大きな影響を及ぼす。
【００１２】
このため、図２４に示すように第１の処理手段１０２および第２の処理手段１０３からのデータ転送を複数回に分割して実行し、互いのリアルタイム性を損なうことのないように、メモリ制御部１０５に対して転送要求を複数回に分けて出力するといった手法も用いられている。
【００１３】
なお、システム全体の動作効率を向上させるために、データ転送動作中に、データ転送バスを使用しないタスクを優先して起動する従来技術が、以下に示す特許文献１に記載されている。ただし、この従来技術は、共有メモリに対する転送要求の調停とは異なるものである。
【００１４】
【特許文献１】
特開平５−２３３５２５号公報
【００１５】
【発明が解決しようとする課題】
しかし、上述した図２４に示す方法を採用する場合には、メモリ制御手段１０５の設計変更だけではなく、複数の処理手段（ここでは第１の処理手段１０２および第２の処理手段１０３）において、処理手段からの転送要求を複数回に分けて出力するといった設計変更まで行う必要があり、過去の設計資産を効率的にリユース（再利用）し、早期にシステム開発を行っていくという点で非常に大きな課題となっていた。
【００１６】
【課題を解決するための手段】
以上のような課題を解決するため、本発明にかかるメモリ装置は、複数の処理手段と、前記複数の処理手段がアクセスする共有メモリとを有し、前記複数の処理手段から前記共有メモリへの転送要求を調停し、前記複数の処理手段と前記共有メモリとの間のデータ転送を制御するメモリ制御手段を備え、前記メモリ制御手段に、前記処理手段と前記共有メモリとの間のデータ転送の実行サイクルを複数回に分割するための分割パラメータが設定される分割パラメータ設定レジスタが設けられ、前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求がある場合、当該他の処理手段が転送要求するデータを前記分割パラメータに従って分割し、分割データの少なくとも一単位の転送を割り込ませることを特徴とする。
【００１７】
【発明の実施の形態】
本発明のメモリ装置によれば、メモリ制御手段の新規設計あるいは設計変更だけでよく、複数の処理手段それぞれの転送方式まで設計変更する必要がないため、過去の設計資産を効率的にリユースした早期システム開発を実現することが可能となる。
【００１８】
本発明のメモリ装置において、分割パラメータは、転送の実行サイクルの分割回数、または、転送要求されたデータを複数回に分割するための１回分のデータ量であることが好ましい。
【００１９】
本発明のメモリ装置において、前記メモリ制御手段が、分割データの一単位の転送が終了する毎に、他の処理手段からのデータ転送要求の有無を確認し、他の処理手段からのデータ転送要求があれば、割り込ませるか否かを判断することが好ましい。
【００２０】
前記分割パラメータは、前記複数の処理手段の全てに共通の値であっても良いし、各処理手段毎に分割パラメータを設定するために、分割パラメータ設定レジスタが、前記複数の処理手段と同数設けられた構成としても良い。
【００２１】
本発明のメモリ装置において、前記メモリ制御手段に、前記複数の処理手段の優先順位を設定する優先度設定レジスタがさらに設けられたことが好ましい。また、メモリ制御手段が、他の処理手段からのデータ転送要求がある場合、データ転送を実行中の処理手段よりも優先順位の高い処理手段からのデータ転送要求であれば割り込ませる構成としても良い。あるいは、メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、当該処理手段よりも優先順位の高い処理手段からデータ転送要求があった場合、それまで実行していたデータ転送を中断し、各処理手段が転送要求するデータを前記分割パラメータに従って分割したデータ量を一単位として、各処理手段からのデータ転送要求を調停することとしても良い。
【００２２】
本発明のメモリ装置において、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中にデータ転送の割り込みを許可する他の処理手段を設定する転送許可テーブルがさらに設けられ、前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求があった場合、前記転送許可テーブルを参照して割り込みを許可するか否かを判断することが好ましい。
【００２３】
本発明のメモリ装置において、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中に他の処理手段のデータ転送の割り込みを許可する回数を設定する制限回数設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段のデータ転送に対して、前記制限回数設定レジスタに設定された回数を超えない回数だけ、他の処理手段のデータ転送を割り込ませることが好ましい。
【００２４】
本発明のメモリ装置において、各処理手段の転送実行時間を測定するタイマをさらに備えると共に、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段に対して、前記制限時間設定レジスタに設定された期間にのみ他の処理手段のデータ転送を割り込ませることが好ましい。
【００２５】
本発明のメモリ装置において、各処理手段の転送実行時間を測定するタイマをさらに備えると共に、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段のデータ転送を開始してから、前記制限時間設定レジスタに設定された期間が経過した後は、他の処理手段に対してデータ転送要求の出力を禁止することが好ましい。
【００２６】
以下、図面を参照し、本発明の具体的な実施形態について説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかるメモリ転送装置１１の構成を示すブロック図である。なお、ここでは説明を簡略化するため、複数の処理手段として、２個の処理手段を備えた構成を例示するが、処理手段の個数は２個に限定されない。
【００２８】
本実施形態のメモリ転送装置１１は、図１に示すように、共有メモリ４と、共有メモリ４とのデータ転送を必要とする複数の処理手段（第１の処理手段２および第２の処理手段３）と、メモリ制御手段５と、レジスタ設定端子６とを備えた構成である。
【００２９】
メモリ制御手段５は、分割回数設定レジスタＮと、優先度設定レジスタＰ0，Ｐ1とを備え、第１の処理手段２および第２の処理手段３から共有メモリ４への転送要求があった場合に、転送許可の調停を行う。レジスタ設定端子６は、メモリ制御手段５の動作制御に必要な、分割回数設定レジスタＮと優先度設定レジスタＰ0，Ｐ1の設定を行う。
【００３０】
分割回数設定レジスタＮは、複数の処理手段に共通に割り当てられる。分割回数設定レジスタＮには、共有メモリ４とのデータ転送をそれぞれ分割して許可するための回数が設定される。優先度設定レジスタＰ0、Ｐ1には、第１の処理手段２および第２の処理手段３からの転送要求の優先度が、個別に設定される。
【００３１】
図１のメモリ転送装置１１のメモリ制御手段５の動作フローを、図２（ａ）および（ｂ）に示す。図２（ａ）は、メモリ制御手段５の制御動作のフローを示す。図２（ｂ）は、図２（ａ）のフローチャート中の転送処理の詳細を示す。
【００３２】
まず、分割回数設定レジスタＮおよび優先度設定レジスタＰ0、Ｐ1をレジスタ設定端子６より設定する（ステップ０）。
【００３３】
ここでは、例えば、Ｎ＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定したものとして、以後の動作を説明する。
【００３４】
時刻Ｔ１において、第１の処理手段２および第２の処理手段３から、メモリ制御手段５に対して、転送要求が同時に出力された場合（ステップ１）、優先順位の高い第１の処理手段２からの転送要求ＲＥＱａをクリア（ステップ２−０）して、順番１に第１の処理手段２を設定して（ステップ２−１）、順番１である第１の処理手段２の転送処理を行う（ステップ２）。この「順番１」および後述の「順番２」は、メモリ制御手段５内に設けられたレジスタ（図示せず）に設定される。なお、このステップ２では、図２（ｂ）に示すように、転送許可のＡＣＫをセット（ステップ５）して、（全データ量÷分割回数（Ｎ））のデータ量を、第１の処理手段２と共有メモリ４との間で転送して（ステップ６）から、転送許可のＡＣＫをクリア（ステップ７）する。
【００３５】
図２（ａ）のステップ２の処理が終了すると、ステップ１へ戻り、ここではまだ、第２の処理手段３からメモリ制御手段５に対して転送要求が出力されているので（ステップ１）、第２の処理手段３からの転送要求ＲＥＱｂをクリア（ステップ２−０）して、順番２に第１の処理手段２、順番１に第２の処理手段３を設定して（ステップ２−１）、順番１である第２の処理手段３の転送処理を行う（ステップ２）。ここでも、（全データ量÷分割回数（Ｎ））のデータ量を、第２の処理手段３と共有メモリ４との間で転送して（ステップ６）から、転送許可のＡＣＫをクリア（ステップ７）する。
【００３６】
次に、ステップ１へ戻ると、ここでは転送要求ＲＥＱａ，ＲＥＱｂ共にクリアされているので、ステップ３−１へ進む。そして、ここでは、順番２に設定されている第１の処理手順２の転送がまだ完了していないので（ステップ３−１）、順番２である第１の処理手段２の転送処理を行う（ステップ３）。続いて、ここでは、順番１に設定されている第２の処理手順３の転送もまだ完了していないので（ステップ４−１）、順番１である第２の処理手段３の転送処理を行う（ステップ４）。このように、上記のステップ３および４の処理を、分割回数Ｎだけ繰り返すことにより、全データ量の転送が完了する。
【００３７】
図２（ａ）および（ｂ）のフローチャートに示した方法を用いた場合のタイミングチャートを、図３に示す。
【００３８】
図３に示す時刻Ｔ１−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【００３９】
時刻Ｔ１−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００４０】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ１−２）した後、時刻Ｔ１−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、共有メモリ４とのデータ転送が実行される。
【００４１】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、共有メモリ４とのデータ転送が実行される。
【００４２】
上述のように、本実施形態によれば、共有メモリ４とのデータ転送を行っている処理手段があるときに他の処理手段から転送要求があった場合に、共有メモリ４とのデータ転送を行っている処理手段へ転送許可されていない期間に、他の処理手段へ転送許可することができ、他の処理手段と共有メモリ４とのデータ転送を開始するまでの時間を短縮できる。また、システムにおいて、共有メモリ４とデータ転送する処理手段が新規に増設された場合でも、新規の処理手段の転送方式を変更することなく、メモリ制御手段５を変更することで対応が可能となり、過去の設計資産を効率的にリユースした早期システム開発を実現することができる。
【００４３】
（第２の実施形態）
図４は、第２の実施形態にかかるメモリ転送装置１２の構成を示すブロック図である。本実施形態のメモリ転送装置１２は、メモリ制御手段５の分割回数設定レジスタが、複数の処理手段からの転送要求ごとに分割回数をそれぞれ個別に設定できるように、処理手段別の分割回数設定レジスタＮ0、Ｎ1を備えている点において、第１の実施形態にかかるメモリ転送装置１１と異なる。
【００４４】
メモリ転送装置１２のメモリ制御手段５の動作フローを、図５（ａ）および（ｂ）に示す。図５（ａ）および（ｂ）のフローチャートは、図２（ａ）および（ｂ）のフローチャートとほぼ同じであるが、分割回数設定レジスタを、それぞれの処理ごとに個別に設定する（ステップ０）点が異なる。ここでは、例えば、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定する。
【００４５】
図５のフローチャートの処理方法を用いた場合のタイミングチャートを図６に示す。
【００４６】
時刻Ｔ２−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可される。これにより、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【００４７】
時刻Ｔ２−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００４８】
第１の処理手段２と共有メモリ４とのデータ転送が、（全データ量÷Ｎ0）を転送する時間Ｔ２1を経過した時刻Ｔ２−２の後、時刻Ｔ２−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して転送許可ＡＣＫｂが出力され、（全データ量÷Ｎ1）を転送する時間Ｔ２2の間、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【００４９】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、分割回数設定レジスタに設定した回数、共有メモリ４とのデータ転送が実行される。
【００５０】
本実施形態によれば、分割回数を転送要求ごとに個別に設定できるので、さらに、それぞれの処理手段に要求されるリアルタイム性を確実に保証でき、かつ、無駄に転送効率を低下させることもない。
【００５１】
（第３の実施形態）
第３の実施形態にかかるメモリ転送装置の構成は、第２の実施形態にかかるメモリ転送装置１２と同じである。ただし、本実施形態にかかるメモリ転送装置は、メモリ制御手段５の動作が、第２の実施形態と異なる。
【００５２】
本実施形態のメモリ転送装置におけるメモリ制御手段５の動作フローを、図７（ａ）および（ｂ）に示す。図７（ａ）は、メモリ制御手段５の制御動作のフローを示す。図７（ｂ）は、図７（ａ）のフローチャート中の転送処理の詳細を示す。
【００５３】
ここでは、第２の実施形態と異なる部分について説明する。第２の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定した場合について説明する。
【００５４】
１回目に第１の処理手段２の転送処理を行った（ステップ２）後に再びステップ１へ戻ったとき、まだ、第２の処理手段３からメモリ制御手段５に対して転送要求が出力されている（ステップ１）。ここで、第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも低い（ステップ８）ので、第１の処理手段２の転送処理を行う（ステップ４）。この処理を、第１の処理手段２の転送処理が終了するまで（ステップ４−１）繰り返す。第１の処理手段２の転送処理が終了したら、転送要求ありの中で第２の処理手段３の優先順位が高くなる（ステップ８）ので、第２の処理手段３の転送処理が行われる（ステップ２）。
【００５５】
第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも高ければ、第２の実施形態で説明したものと同様の動作となる。
【００５６】
図７（ａ）および（ｂ）に示す処理方法を用いた場合のタイミングチャートを、図８に示す。なお、ここでは、転送実行中の処理手段よりも優先順位が低い処理手段からの転送要求がある場合を例示する。
【００５７】
時刻Ｔ３−１において、第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが設定回数（この場合はＮ0＝４回）出力され、第１の処理手順２と共有メモリ４との間でデータ転送が実行される。
【００５８】
時刻Ｔ３−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００５９】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ３−２）した後、時刻Ｔ３−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して、転送許可ＡＣＫｂが設定回数（この場合はＮ1＝８回）出力される。これにより、第２の処理手段３と共有メモリ４との間のデータ転送が実行される。
【００６０】
以上のように、本実施形態によれば、実行中の転送要求よりも優先順位の高い処理手段からの転送要求が入ったときにのみ、その処理手段と共有メモリとのデータ転送を行うので、実行中の転送要求よりも優先順位の低い処理手段からの転送要求が入ったときの実行中の転送効率が劣化しない。
【００６１】
なお、本実施形態では、第２の実施形態と同じ構成を持ち、メモリ制御手段５の制御方法が異なるメモリ転送装置を例示したが、第１の実施形態と同様の構成を持ち、メモリ制御手段５が本実施形態で説明した制御方法を実行するメモリ転送装置も、本発明の範囲に含まれる。
【００６２】
（第４の実施形態）
第４の実施形態にかかるメモリ転送装置は、第２の実施形態にかかるメモリ転送装置１２と同じ構成を持つが、メモリ制御手段５の制御方法が異なる。
【００６３】
本実施形態のメモリ転送装置におけるメモリ制御手段５の動作を、図９（ａ）および（ｂ）に示す。図９（ａ）は、メモリ制御手段５の制御動作のフローを示す。図９（ｂ）は、図９（ａ）の実行中に、他の処理手段から転送要求の割り込みが出力されたときの割り込み処理のフローである。
【００６４】
ここでは、第２の実施形態と異なる部分について説明する。第２の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝１（優先順位：低）、Ｐ1＝０（優先順位：高）のように設定した場合について説明する。説明しやすいように、第１の処理手段２と第２の処理手段３の優先順位の高低を、前述の実施形態と変更した。
【００６５】
第１の処理手段２の転送処理を行っている途中で、第２の処理手段３の転送要求があった場合について説明する。第１の処理手段２の転送要求を確認して（ステップ１）、第１の処理手段２の転送処理を行っている（ステップ２ａ）途中、第２の処理手段３の転送要求は割り込みとして認識される。ここで、第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも高い（ステップ２−１）ので、第２の処理手段３の転送処理を行う（ステップ２）。その後は、第１の処理手段２の転送処理（ステップ３）と、第２の処理手段３の転送処理（ステップ４）とを交互に行う。
【００６６】
図９のフローチャートの方法を用いた場合で、途中で優先順位の高い処理手段から、転送要求割り込みが出力された場合のタイミングチャートを、図１０に示す。
【００６７】
時刻Ｔ４−１において、第１の処理手段２からメモリ制御手段５に対して転送要求ＲＥＱａが出力された場合、メモリ制御手段５は、この転送要求ＲＥＱａを許可し、第１の処理手段２に対して転送許可ＡＣＫａを出力し、第１の処理手段２と共有メモリ４との間でデータ転送を実行する。
【００６８】
時刻Ｔ４−２において、第２の処理手段３からメモリ制御手段５に対して転送要求ＲＥＱｂが出力された場合、メモリ制御手段５は、第１の処理手段２に対してＡＣＫａに転送禁止を出力してから、時刻Ｔ４−３において、第２の処理手段３からの転送要求ＲＥＱｂを許可し、第２の処理手段３に対して転送許可ＡＣＫｂを出力し、第２の処理手段３と共有メモリ４との間でデータ転送を実行する。
【００６９】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、共有メモリ４とのデータ転送が実行される。
【００７０】
本実施形態によれば、他の処理手段から転送要求が入るまで、共有メモリ４とのデータ転送の合間に他の転送要求が入ったか確認する処理を実行しないので、転送効率が向上する。
【００７１】
なお、本実施形態では、第２の実施形態と同じ構成を持ち、メモリ制御手段５の制御方法が異なるメモリ転送装置を例示したが、第１の実施形態と同様の構成を持ち、メモリ制御手段５が本実施形態で説明した制御方法を実行するメモリ転送装置も、本発明の範囲に含まれる。
【００７２】
（第５の実施形態）
図１１は、第５の実施形態にかかるメモリ転送装置の構成を示すブロック図である。図１１に示すように、本実施形態のメモリ転送装置１３は、第２の実施形態のメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な転送許可テーブル５１を加えた構成である。
【００７３】
転送許可テーブル５１には、それぞれの処理手段が共有メモリ４とデータ転送を実行している期間に他の処理手段から転送要求が出力された場合、その転送要求を許可する処理手段が記載されている。
【００７４】
図１１の例では、第１の処理手段のデータ転送実行中は、処理手段Ｍ１0、Ｍ１1…からの転送要求が許可される。この処理手段Ｍ１0、Ｍ１1…としては、例えば第１の処理手段よりもリアルタイム性の高い処理を実行する処理手段を設定することが好ましい。また、第２の処理手段のデータ転送実行中は、処理手段Ｍ２0、Ｍ２1…からの転送要求が許可される。この処理手段Ｍ２0、Ｍ２1…としては、例えば第２の処理手段よりもリアルタイム性の高い処理を実行する処理手段を設定することが好ましい。
【００７５】
図１１のメモリ転送装置１３におけるメモリ制御手段５の動作フローを、図１２に示す。図１２（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１２（ｂ）は、図１２（ａ）のフローチャート中の転送処理の詳細を示す。
【００７６】
ここでは、第３の実施形態と異なる部分について説明する。第３の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）と設定されているものとする。また、転送許可テーブル５１に、第１の処理手段２の転送要求を実行中に転送許可する処理手段を第２の処理手段３、第２の処理手段３の転送要求を実行中に転送許可する処理手段を第１の処理手段２、と設定した場合について説明する。
【００７７】
ある時刻に第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合（ステップ１）、優先順位の高い第１の処理手段２からの転送要求ＲＥＱａをクリア（ステップ２−０）して、順番１に第１の処理手段２を設定して（ステップ２−１）、順番１である第１の処理手段２の転送処理を行う（ステップ２）。次に、まだ、第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力されている（ステップ１）が、第１の処理手段２を実行中に第２の処理手段３は転送許可（ステップ９）されるので、第２の処理手段３の転送処理を行う（ステップ２）。その後は、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理（ステップ４）が交互に行われる。
【００７８】
図１２のフローチャートに示す方法を用いた場合のタイミングチャートは、図６と同様になる。
【００７９】
本実施形態によれば、実行中の処理手段ごとに、例えば実行中の転送要求よりもリアルタイム性の要求される転送要求を出力する処理手段を記述した転送許可テーブルを用いて、リアルタイム性の要求される転送要求が入った時だけ分割転送する。これにより、他の処理手段の優先順位が高くても不要に割り込み実行されないため、実行中の転送効率がさらに向上する。
【００８０】
なお、本実施形態では、第２の実施形態の構成に転送許可テーブル５１を追加したメモリ転送装置を例示したが、第１の実施形態の構成に転送許可テーブル５１を追加したメモリ転送装置も、本発明の範囲に含まれる。
【００８１】
（第６の実施形態）
図１３は、第６の実施形態にかかるメモリ転送装置１４の構成を示すブロック図である。メモリ転送装置１４は、第２の実施形態にかかるメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な挿入回数設定レジスタ５２を追加した構成である。挿入回数設定レジスタ５２は、第１の処理手段２が共有メモリ４とのデータ転送を行っている期間に、他の処理手段が割り込んでデータ転送できる回数を設定するレジスタＬ0と、第２の処理手段３が共有メモリ４とのデータ転送を行っている期間に、他の処理手段が割り込んでデータ転送できる回数を設定するレジスタＬ1とにより構成される。
【００８２】
メモリ転送装置１４におけるメモリ制御手段５の動作フローを、図１４（ａ）および（ｂ）に示す。図１４（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１４（ｂ）は、図１４（ａ）のフローチャート中の転送処理の詳細を示す。
【００８３】
ここでは、第２の実施形態と異なる部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｌ0＝２（２回まで他のデータ転送が割り込み可）、Ｌ1＝５（５回まで他のデータ転送が割り込み可）のように設定した場合について説明する。
【００８４】
ある時刻に、第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合（ステップ１）、メモリ制御手段５は、優先順位の高い第１の処理手段２の転送処理を行う（ステップ２）。そして、次に優先順位の高い第２の処理手段３の転送処理を行い（ステップ２）、さらに、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理を行う（ステップ４）。
【００８５】
この時点で、第１の処理手段２の転送処理に対する他の処理手段の転送処理の挿入回数が２以上（ステップ１０−１）になる。従って、これ以上他の処理手段の転送処理の割り込みを許さず、第１の処理手段２の転送処理を最後まで行う（ステップ１０−２）。第１の処理手段２の転送処理を完了した後、第２の処理手段３の転送処理を、最後まで行う（ステップ４）。
【００８６】
図１４のフローチャートに示す方法を用いた場合のタイミングチャートを、図１５に示す。
【００８７】
時刻Ｔ６−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａを出力し、共有メモリ４とのデータ転送が実行される。
【００８８】
時刻Ｔ６−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００８９】
第１の処理手段２と共有メモリ４との間で１回目の分割データ転送が完了（時刻Ｔ６−２）した後、時刻Ｔ６−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【００９０】
これにより、第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が、交互に行われる。
【００９１】
時刻Ｔ６−４のときに、第１の処理手段２のデータ転送に対する他の処理手段（第２の処理手段３）のデータ転送の挿入回数が２以上になる。従って、メモリ制御手段５は、これ以上他の処理手段の割り込みを許さず、第１の処理手段２と共有メモリ４とのデータ転送を、全データの転送が終了するまで行う。
【００９２】
第１の処理手段２と共有メモリ４とのデータ転送が全て終了（時刻Ｔ６−５）した後、第２の処理手段３と共有メモリ４とのデータ転送を、全データの転送が終了するまで行う。
【００９３】
本実施形態によれば、ある処理手段のデータ転送の実行中に、他の処理手段のデータ転送が挿入される回数を制限しているので、本来の転送が破綻することなく、システムの動作を保証できる。
【００９４】
なお、本実施形態では、第２の実施形態の構成に挿入回数設定レジスタ５２を追加したメモリ転送装置を例示したが、第１の実施形態の構成に挿入回数設定レジスタ５２を追加したメモリ転送装置も、本発明の範囲に含まれる。
【００９５】
（第７の実施形態）
図１６は、第７の実施形態にかかるメモリ転送装置１５の構成を示すブロック図である。メモリ転送装置１５は、第２の実施形態にかかるメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な制限時間設定レジスタ５３と、制限時間を測定するためのタイマ７とを加えた構成である。
【００９６】
制限時間設定レジスタ５３は、第１の処理手段２と共有メモリ４との間のデータ転送の制限時間を設定するレジスタＴ0と、第２の処理手段３と共有メモリ４との間のデータ転送の制限時間を設定するレジスタＴ1とにより構成される。
【００９７】
タイマ７は、第１の処理手段２と共有メモリ４との間のデータ転送時間を測定するタイマＡと、第２の処理手段３と共有メモリ４との間のデータ転送時間を測定するタイマＢとを備える。
【００９８】
メモリ転送装置１５におけるメモリ制御手段５の動作フローを図１７（ａ）および（ｂ）に示す。図１７（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１７（ｂ）は、図１７（ａ）のフローチャート中の転送処理の詳細を示す。
【００９９】
ここでは、第２の実施形態と違う部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｎ2＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｔ0＝５ｍｓ、Ｔ1＝３０ｍｓのように設定した場合について説明する。
【０１００】
ある時刻に、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合（ステップ１）、転送要求のあった第１の処理手段２および第２の処理手段３のタイマＡ、タイマＢの動作をスタートさせる（ステップ１１−１）。優先順位の高い第１の処理手段２の転送処理を行う（ステップ２）。そして、次に優先順位の高い第２の処理手段３の転送処理を行い（ステップ２）、そして、次に、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理を行う（ステップ４）。
【０１０１】
他の処理手段からの転送要求があるか確認する（ステップ１）前に、タイマＡと第１の処理手段２の制限時間Ｔ0を比較して、タイマＡの値のほうが大きければ（ステップ１１−２）、第１の処理手段２の転送処理を最後まで行う（ステップ１１−３）。または、タイマＢと第２の処理手段３の制限時間Ｔ1を比較して、タイマＢの値のほうが大きければ（ステップ１１−２）、第２の処理手段３の転送処理を最後まで行う（ステップ１１−３）。
【０１０２】
図１７のフローチャートに示す方法を用いた場合のタイミングチャートを、図１８に示す。
【０１０３】
時刻Ｔ７−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【０１０４】
時刻Ｔ７−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４との間のデータ転送実行中は転送が許可されないため、転送要求ＲＥＱｂをホールドする。
【０１０５】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ７−２）した後、時刻Ｔ７−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【０１０６】
第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が交互に行われ続ける。
【０１０７】
時刻Ｔ７−４のときに、第１の処理手段２の転送要求があった時刻Ｔ７−１からＴ0時間以上経過し、第１の処理手段２と共有メモリ４との間のデータ転送を、終了するまで行う。
【０１０８】
本実施形態によれば、転送実行制限時間をオーバーする前に分割転送を終了して連続転送に切り替えるので、本来の転送は破綻することなく、システムの動作を保証できる。
【０１０９】
なお、本実施形態では、第２の実施形態の構成に制限時間設定レジスタ５３とタイマ７とを追加したメモリ転送装置を例示したが、第１の実施形態の構成に制限時間設定レジスタ５３とタイマ７とを追加したメモリ転送装置も、本発明の範囲に含まれる。
【０１１０】
（第８の実施形態）
図１９は、第８の実施形態にかかるメモリ転送装置１６の構成を示すブロック図である。メモリ転送装置１６は、第７の実施形態にかかるメモリ転送装置１５の構成に、メモリ制御手段５からそれぞれの処理手段に対して転送要求の出力を禁止する手段（出力禁止制御手段）５４を追加した構成である。
【０１１１】
出力禁止制御手段５４は、第１の処理手段２へはＤＩＳａ、第２の処理手段３へはＤＩＳｂの信号ラインを備え、ＤＩＳａ、ＤＩＳｂを使用して、第１の処理手段２および第２の処理手段３の各々へ、転送要求禁止の信号を出力する。
【０１１２】
メモリ転送装置１６のメモリ制御手段５の動作フローを、図２０に示す。図２０（ａ）は、メモリ制御手段５の制御動作のフローを示す。図２０（ｂ）は、図２０（ａ）のフローチャート中の転送処理の詳細を示す。
【０１１３】
ここでは、第７の実施形態と違う部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｎ2＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｔ0＝５ｍｓ、Ｔ1＝３０ｍｓのように設定した場合について説明する。
【０１１４】
第７の実施形態と同様に、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理（ステップ４）を繰り返し行う。
【０１１５】
他の処理手段からの転送要求があるか確認する（ステップ１）前に、タイマＡと第１の処理手段２の制限時間Ｔ0を比較して、タイマＡの値のほうが大きければ（ステップ１１−２）、第２の処理手段３に対して、要求禁止ＤＩＳｂをセット（ステップ１２−１）し、第１の処理手段２の転送処理を最後まで行い（ステップ１１−３）、その後、第２の処理手段３に対して、要求禁止ＤＩＳｂをクリア（ステップ１２−２）する。タイマＢと第２の処理手段３の制限時間Ｔ1を比較して、タイマＢの値のほうが大きければ（ステップ１１−２）、第１の処理手段２に対して、要求禁止ＤＩＳａをセット（ステップ１２−１）し、第２の処理手段３の転送処理を最後まで行う（ステップ１１−３）。その後、第１の処理手段２に対して、要求禁止ＤＩＳａをクリア（ステップ１２−２）する。
【０１１６】
図２０のフローチャートに示す方法を用いた場合のタイミングチャートを、図２１に示す。
【０１１７】
時刻Ｔ８−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【０１１８】
時刻Ｔ８−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【０１１９】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ８−２）した後、時刻Ｔ８−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、共有メモリ４とのデータ転送が実行される。
【０１２０】
第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が交互に行われ続ける。
【０１２１】
時刻Ｔ８−４のときに、第１の処理手段２の転送要求があった時刻Ｔ８−１からＴ0時間以上経過しているので、第２の処理手段３の要求禁止ＤＩＳｂをセットし、第１の処理手段２と共有メモリ４とのデータ転送が終了した時刻Ｔ８−５のときに、第２の処理手段３の要求禁止ＤＩＳｂをクリアする。
【０１２２】
時刻Ｔ８−６のときに、第２の処理手段３の転送要求があった時刻Ｔ８−１からＴ1時間以上経過しているので、第１の処理手段２の要求禁止ＤＩＳａをセットし、第２の処理手段３と共有メモリ４とのデータ転送が終了した時刻Ｔ８−７のときに、第１の処理手段２の要求禁止ＤＩＳａをクリアする。
【０１２３】
本実施形態によれば、転送実行制限時間をオーバーする前に、他の処理手段に転送の要求禁止を出力し、他の処理手段は転送の要求禁止が出力されている期間は転送要求を出力しないので、本来の転送は破綻することなく、システムの動作を保証できる。
【０１２４】
本実施形態では、第２の実施形態の構成に制限時間設定レジスタ５３、出力禁止制御手段５４、およびタイマ７を追加したメモリ転送装置を例示したが、第１の実施形態の構成に制限時間設定レジスタ５３、出力禁止制御手段５４、およびタイマ７を追加したメモリ転送装置も、本発明の範囲に含まれる。
【０１２５】
なお、上述の第１〜第８の実施形態では、メモリ制御手段に分割回数設定レジスタが設けられた構成を例示したが、分割回数設定レジスタの代わりに、転送要求されたデータを複数回に分割する際の１回分のデータ量を設定するレジスタを設けた構成としても良い。
【０１２６】
【発明の効果】
上述のように、本発明によれば、ある処理手段が共有メモリとのデータ転送を行っているときに他の処理手段から転送要求があった場合に、共有メモリとのデータ転送を行っている処理手段へ転送許可されていない期間に、他の処理手段へ転送許可することができる。これにより、他の処理手段と共有メモリとのデータ転送を開始するまでの時間を短縮できる。また、システムにおいて、共有メモリとデータ転送する処理手段が新規に増設された場合でも、新規の処理手段の転送方式を変更することなく、メモリ制御手段にて対応することが可能となる。この結果、過去の設計資産を効率的にリユースした早期システム開発を実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態におけるメモリ転送装置の構成を示すブロック図である。
【図２】 本発明の第１の実施形態におけるメモリ転送方法を示すフローチャートである。
【図３】 本発明の第１の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図４】 本発明の第２、第３、第４の実施形態におけるメモリ転送装置の構成を示すブロック図である。
【図５】 本発明の第２の実施形態におけるメモリ転送方法を示すフローチャートである。
【図６】 本発明の第２、第５の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図７】 本発明の第３の実施形態におけるメモリ転送方法を示すフローチャートである。
【図８】 本発明の第３の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図９】 本発明の第４の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１０】 本発明の第４の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１１】 本発明の第５の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１２】 本発明の第５の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１３】 本発明の第６の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１４】 本発明の第６の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１５】 本発明の第６の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１６】 本発明の第７の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１７】 本発明の第７の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１８】 本発明の第７の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１９】 本発明の第８の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図２０】 本発明の第８の実施形態におけるメモリ転送方法を示すフローチャートである。
【図２１】 本発明の第８の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図２２】 従来のメモリ転送装置の構成を示すブロック図である。
【図２３】 従来のメモリ転送方法の一例を示すフローチャートである。
【図２４】 従来のメモリ転送方法の他の例を示すフローチャートである。
【符号の説明】
１１、１２、１３、１４、１５、１６ メモリ転送装置
２ 第１の処理手段
３ 第２の処理手段
４ 共有メモリ
５ メモリ制御手段
５１ 転送許可テーブル
５２ 挿入回数設定レジスタ
５３ 制限時間設定レジスタ
５４ 転送要求出力禁止の制御手段
６ レジスタ設定端子
７ タイマ
【発明の属する技術分野】
本発明は、複数の処理手段と共有メモリとの間のデータ転送を実現するためのメモリ装置に関するものであり、特に、転送のリアルタイム性が追求されるシステムにおいて、より効果を奏するメモリ装置に関するものである。
【０００２】
【従来の技術】
それぞれが個別のメモリを有して処理を実行する処理手段を複数組み合わせてシステムを構築する場合、システムの低コスト化と低消費電力化を目的として、それぞれの処理手段が有している比較的小容量のメモリに代えて、１つの共有メモリをシステム内に備え、その共有メモリを複数の処理手段が効率的に利用できるようにするメモリ転送方法が一般的に用いられている。
【０００３】
上記のような方法を用いた従来のメモリ転送装置の一例を図２２に示す。
【０００４】
図２２に示す従来のメモリ転送装置１０１は、第１の処理手段１０２および第２の処理手段１０３と、第１の処理手段１０２と第２の処理手段１０３が処理を実行するために必要な共有メモリ１０４と、第１の処理手段１０２と第２の処理手段１０３からの転送要求を調停し、効率的に共有メモリ１０４とのデータ転送を制御するメモリ制御手段１０５とから構成される。ここでは説明を簡略化するため処理手段を２つ設けてメモリ転送装置を構成しているが、処理手段は２つに限らず複数備える場合もある。
【０００５】
第１の処理手段１０２、および第２の処理手段１０３は、共有メモリ１０４とのデータ転送を必要とするタイミングで、メモリ制御手段１０５に対してそれぞれ転送要求ＲＥＱａ、およびＲＥＱｂを出力する。
【０００６】
メモリ制御手段１０５は、第１の処理手段１０２、および第２の処理手段１０３からの転送要求ＲＥＱａ、ＲＥＱｂを入力とし、予め決められた転送要求の優先順位に従って共有メモリ１０４とのデータ転送を許可し、第１の処理手段１０２、および第２の処理手段１０３に対してそれぞれ転送許可ＡＣＫａ、ＡＣＫｂを出力し、共有メモリ１０４とのデータ転送を実行するように制御する。第１の処理手段１０２および第２の処理手段１０３が要求するデータ転送量は、予めメモリ制御手段１０５の内部で決定されており、その転送量に従いデータ転送を実行する。また、ここでは、第１の処理手段１０２からの転送要求ＲＥＱａの方が、第２の処理手段１０３からの転送要求ＲＥＱｂよりも優先順位が高いと仮定して、以後説明していく。
【０００７】
図２２のメモリ転送装置を用いたデータ転送のタイミングチャートを、図２３に示す。
【０００８】
時刻Ｔ１において、第１の処理手段１０２および第２の処理手段１０３から同時にメモリ制御手段１０５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段１０２からの転送要求ＲＥＱａが許可され、第１の処理手段１０２に対して転送許可ＡＣＫａが出力され、共有メモリ１０４とのデータ転送が実行される。
【０００９】
時刻Ｔ１において同時に出力された第２の処理手段１０３からの転送要求ＲＥＱｂは、第１の処理手段１０２と共有メモリ１０４とのデータ転送実行中は、転送が許可されないため、転送要求ＲＥＱｂをホールドする。
【００１０】
第１の処理手段１０２と共有メモリ１０４とのデータ転送が完了（時刻Ｔ２）した後、時刻Ｔ３において、第２の処理手段１０３からの転送要求ＲＥＱｂがメモリ制御手段１０５にて許可され（転送要求における優先順位の高いＲＥＱａが時刻Ｔ３において出力されていないため）、第２の処理手段１０３に対して、転送許可ＡＣＫｂが出力され、共有メモリ１０４とのデータ転送が実行される。
【００１１】
このような従来の方法では、第１の処理手段１０２と共有メモリ１０４とのデータ転送実行中（Ｔ４）は、第２の処理手段１０３からの転送要求ＲＥＱｂは許可されず、第２の処理手段のリアルタイム性が確保できない場合がある。また、第２の処理手段１０３と共有メモリ１０４とのデータ転送実行中に、第１の処理手段からの転送要求ＲＥＱａが出力された場合も同様に、データ転送が完了するまで転送許可ＡＣＫａが出力されず、第１の処理手段のリアルタイム性が確保できない場合が発生する。特に、第１の処理手段１０２および第２の処理手段１０３と、共有メモリ１０４とのデータ転送（Ｔ４）が、画像処理システムにおける画像データのライン転送の場合等は、このような問題は顕著に現れてしまい、結果的にシステムのパフォーマンスに大きな影響を及ぼす。
【００１２】
このため、図２４に示すように第１の処理手段１０２および第２の処理手段１０３からのデータ転送を複数回に分割して実行し、互いのリアルタイム性を損なうことのないように、メモリ制御部１０５に対して転送要求を複数回に分けて出力するといった手法も用いられている。
【００１３】
なお、システム全体の動作効率を向上させるために、データ転送動作中に、データ転送バスを使用しないタスクを優先して起動する従来技術が、以下に示す特許文献１に記載されている。ただし、この従来技術は、共有メモリに対する転送要求の調停とは異なるものである。
【００１４】
【特許文献１】
特開平５−２３３５２５号公報
【００１５】
【発明が解決しようとする課題】
しかし、上述した図２４に示す方法を採用する場合には、メモリ制御手段１０５の設計変更だけではなく、複数の処理手段（ここでは第１の処理手段１０２および第２の処理手段１０３）において、処理手段からの転送要求を複数回に分けて出力するといった設計変更まで行う必要があり、過去の設計資産を効率的にリユース（再利用）し、早期にシステム開発を行っていくという点で非常に大きな課題となっていた。
【００１６】
【課題を解決するための手段】
以上のような課題を解決するため、本発明にかかるメモリ装置は、複数の処理手段と、前記複数の処理手段がアクセスする共有メモリとを有し、前記複数の処理手段から前記共有メモリへの転送要求を調停し、前記複数の処理手段と前記共有メモリとの間のデータ転送を制御するメモリ制御手段を備え、前記メモリ制御手段に、前記処理手段と前記共有メモリとの間のデータ転送の実行サイクルを複数回に分割するための分割パラメータが設定される分割パラメータ設定レジスタが設けられ、前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求がある場合、当該他の処理手段が転送要求するデータを前記分割パラメータに従って分割し、分割データの少なくとも一単位の転送を割り込ませることを特徴とする。
【００１７】
【発明の実施の形態】
本発明のメモリ装置によれば、メモリ制御手段の新規設計あるいは設計変更だけでよく、複数の処理手段それぞれの転送方式まで設計変更する必要がないため、過去の設計資産を効率的にリユースした早期システム開発を実現することが可能となる。
【００１８】
本発明のメモリ装置において、分割パラメータは、転送の実行サイクルの分割回数、または、転送要求されたデータを複数回に分割するための１回分のデータ量であることが好ましい。
【００１９】
本発明のメモリ装置において、前記メモリ制御手段が、分割データの一単位の転送が終了する毎に、他の処理手段からのデータ転送要求の有無を確認し、他の処理手段からのデータ転送要求があれば、割り込ませるか否かを判断することが好ましい。
【００２０】
前記分割パラメータは、前記複数の処理手段の全てに共通の値であっても良いし、各処理手段毎に分割パラメータを設定するために、分割パラメータ設定レジスタが、前記複数の処理手段と同数設けられた構成としても良い。
【００２１】
本発明のメモリ装置において、前記メモリ制御手段に、前記複数の処理手段の優先順位を設定する優先度設定レジスタがさらに設けられたことが好ましい。また、メモリ制御手段が、他の処理手段からのデータ転送要求がある場合、データ転送を実行中の処理手段よりも優先順位の高い処理手段からのデータ転送要求であれば割り込ませる構成としても良い。あるいは、メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、当該処理手段よりも優先順位の高い処理手段からデータ転送要求があった場合、それまで実行していたデータ転送を中断し、各処理手段が転送要求するデータを前記分割パラメータに従って分割したデータ量を一単位として、各処理手段からのデータ転送要求を調停することとしても良い。
【００２２】
本発明のメモリ装置において、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中にデータ転送の割り込みを許可する他の処理手段を設定する転送許可テーブルがさらに設けられ、前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求があった場合、前記転送許可テーブルを参照して割り込みを許可するか否かを判断することが好ましい。
【００２３】
本発明のメモリ装置において、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中に他の処理手段のデータ転送の割り込みを許可する回数を設定する制限回数設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段のデータ転送に対して、前記制限回数設定レジスタに設定された回数を超えない回数だけ、他の処理手段のデータ転送を割り込ませることが好ましい。
【００２４】
本発明のメモリ装置において、各処理手段の転送実行時間を測定するタイマをさらに備えると共に、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段に対して、前記制限時間設定レジスタに設定された期間にのみ他の処理手段のデータ転送を割り込ませることが好ましい。
【００２５】
本発明のメモリ装置において、各処理手段の転送実行時間を測定するタイマをさらに備えると共に、前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、前記メモリ制御手段が、各処理手段のデータ転送を開始してから、前記制限時間設定レジスタに設定された期間が経過した後は、他の処理手段に対してデータ転送要求の出力を禁止することが好ましい。
【００２６】
以下、図面を参照し、本発明の具体的な実施形態について説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかるメモリ転送装置１１の構成を示すブロック図である。なお、ここでは説明を簡略化するため、複数の処理手段として、２個の処理手段を備えた構成を例示するが、処理手段の個数は２個に限定されない。
【００２８】
本実施形態のメモリ転送装置１１は、図１に示すように、共有メモリ４と、共有メモリ４とのデータ転送を必要とする複数の処理手段（第１の処理手段２および第２の処理手段３）と、メモリ制御手段５と、レジスタ設定端子６とを備えた構成である。
【００２９】
メモリ制御手段５は、分割回数設定レジスタＮと、優先度設定レジスタＰ0，Ｐ1とを備え、第１の処理手段２および第２の処理手段３から共有メモリ４への転送要求があった場合に、転送許可の調停を行う。レジスタ設定端子６は、メモリ制御手段５の動作制御に必要な、分割回数設定レジスタＮと優先度設定レジスタＰ0，Ｐ1の設定を行う。
【００３０】
分割回数設定レジスタＮは、複数の処理手段に共通に割り当てられる。分割回数設定レジスタＮには、共有メモリ４とのデータ転送をそれぞれ分割して許可するための回数が設定される。優先度設定レジスタＰ0、Ｐ1には、第１の処理手段２および第２の処理手段３からの転送要求の優先度が、個別に設定される。
【００３１】
図１のメモリ転送装置１１のメモリ制御手段５の動作フローを、図２（ａ）および（ｂ）に示す。図２（ａ）は、メモリ制御手段５の制御動作のフローを示す。図２（ｂ）は、図２（ａ）のフローチャート中の転送処理の詳細を示す。
【００３２】
まず、分割回数設定レジスタＮおよび優先度設定レジスタＰ0、Ｐ1をレジスタ設定端子６より設定する（ステップ０）。
【００３３】
ここでは、例えば、Ｎ＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定したものとして、以後の動作を説明する。
【００３４】
時刻Ｔ１において、第１の処理手段２および第２の処理手段３から、メモリ制御手段５に対して、転送要求が同時に出力された場合（ステップ１）、優先順位の高い第１の処理手段２からの転送要求ＲＥＱａをクリア（ステップ２−０）して、順番１に第１の処理手段２を設定して（ステップ２−１）、順番１である第１の処理手段２の転送処理を行う（ステップ２）。この「順番１」および後述の「順番２」は、メモリ制御手段５内に設けられたレジスタ（図示せず）に設定される。なお、このステップ２では、図２（ｂ）に示すように、転送許可のＡＣＫをセット（ステップ５）して、（全データ量÷分割回数（Ｎ））のデータ量を、第１の処理手段２と共有メモリ４との間で転送して（ステップ６）から、転送許可のＡＣＫをクリア（ステップ７）する。
【００３５】
図２（ａ）のステップ２の処理が終了すると、ステップ１へ戻り、ここではまだ、第２の処理手段３からメモリ制御手段５に対して転送要求が出力されているので（ステップ１）、第２の処理手段３からの転送要求ＲＥＱｂをクリア（ステップ２−０）して、順番２に第１の処理手段２、順番１に第２の処理手段３を設定して（ステップ２−１）、順番１である第２の処理手段３の転送処理を行う（ステップ２）。ここでも、（全データ量÷分割回数（Ｎ））のデータ量を、第２の処理手段３と共有メモリ４との間で転送して（ステップ６）から、転送許可のＡＣＫをクリア（ステップ７）する。
【００３６】
次に、ステップ１へ戻ると、ここでは転送要求ＲＥＱａ，ＲＥＱｂ共にクリアされているので、ステップ３−１へ進む。そして、ここでは、順番２に設定されている第１の処理手順２の転送がまだ完了していないので（ステップ３−１）、順番２である第１の処理手段２の転送処理を行う（ステップ３）。続いて、ここでは、順番１に設定されている第２の処理手順３の転送もまだ完了していないので（ステップ４−１）、順番１である第２の処理手段３の転送処理を行う（ステップ４）。このように、上記のステップ３および４の処理を、分割回数Ｎだけ繰り返すことにより、全データ量の転送が完了する。
【００３７】
図２（ａ）および（ｂ）のフローチャートに示した方法を用いた場合のタイミングチャートを、図３に示す。
【００３８】
図３に示す時刻Ｔ１−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【００３９】
時刻Ｔ１−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００４０】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ１−２）した後、時刻Ｔ１−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、共有メモリ４とのデータ転送が実行される。
【００４１】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、共有メモリ４とのデータ転送が実行される。
【００４２】
上述のように、本実施形態によれば、共有メモリ４とのデータ転送を行っている処理手段があるときに他の処理手段から転送要求があった場合に、共有メモリ４とのデータ転送を行っている処理手段へ転送許可されていない期間に、他の処理手段へ転送許可することができ、他の処理手段と共有メモリ４とのデータ転送を開始するまでの時間を短縮できる。また、システムにおいて、共有メモリ４とデータ転送する処理手段が新規に増設された場合でも、新規の処理手段の転送方式を変更することなく、メモリ制御手段５を変更することで対応が可能となり、過去の設計資産を効率的にリユースした早期システム開発を実現することができる。
【００４３】
（第２の実施形態）
図４は、第２の実施形態にかかるメモリ転送装置１２の構成を示すブロック図である。本実施形態のメモリ転送装置１２は、メモリ制御手段５の分割回数設定レジスタが、複数の処理手段からの転送要求ごとに分割回数をそれぞれ個別に設定できるように、処理手段別の分割回数設定レジスタＮ0、Ｎ1を備えている点において、第１の実施形態にかかるメモリ転送装置１１と異なる。
【００４４】
メモリ転送装置１２のメモリ制御手段５の動作フローを、図５（ａ）および（ｂ）に示す。図５（ａ）および（ｂ）のフローチャートは、図２（ａ）および（ｂ）のフローチャートとほぼ同じであるが、分割回数設定レジスタを、それぞれの処理ごとに個別に設定する（ステップ０）点が異なる。ここでは、例えば、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定する。
【００４５】
図５のフローチャートの処理方法を用いた場合のタイミングチャートを図６に示す。
【００４６】
時刻Ｔ２−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可される。これにより、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【００４７】
時刻Ｔ２−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００４８】
第１の処理手段２と共有メモリ４とのデータ転送が、（全データ量÷Ｎ0）を転送する時間Ｔ２1を経過した時刻Ｔ２−２の後、時刻Ｔ２−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して転送許可ＡＣＫｂが出力され、（全データ量÷Ｎ1）を転送する時間Ｔ２2の間、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【００４９】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、分割回数設定レジスタに設定した回数、共有メモリ４とのデータ転送が実行される。
【００５０】
本実施形態によれば、分割回数を転送要求ごとに個別に設定できるので、さらに、それぞれの処理手段に要求されるリアルタイム性を確実に保証でき、かつ、無駄に転送効率を低下させることもない。
【００５１】
（第３の実施形態）
第３の実施形態にかかるメモリ転送装置の構成は、第２の実施形態にかかるメモリ転送装置１２と同じである。ただし、本実施形態にかかるメモリ転送装置は、メモリ制御手段５の動作が、第２の実施形態と異なる。
【００５２】
本実施形態のメモリ転送装置におけるメモリ制御手段５の動作フローを、図７（ａ）および（ｂ）に示す。図７（ａ）は、メモリ制御手段５の制御動作のフローを示す。図７（ｂ）は、図７（ａ）のフローチャート中の転送処理の詳細を示す。
【００５３】
ここでは、第２の実施形態と異なる部分について説明する。第２の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）のように設定した場合について説明する。
【００５４】
１回目に第１の処理手段２の転送処理を行った（ステップ２）後に再びステップ１へ戻ったとき、まだ、第２の処理手段３からメモリ制御手段５に対して転送要求が出力されている（ステップ１）。ここで、第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも低い（ステップ８）ので、第１の処理手段２の転送処理を行う（ステップ４）。この処理を、第１の処理手段２の転送処理が終了するまで（ステップ４−１）繰り返す。第１の処理手段２の転送処理が終了したら、転送要求ありの中で第２の処理手段３の優先順位が高くなる（ステップ８）ので、第２の処理手段３の転送処理が行われる（ステップ２）。
【００５５】
第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも高ければ、第２の実施形態で説明したものと同様の動作となる。
【００５６】
図７（ａ）および（ｂ）に示す処理方法を用いた場合のタイミングチャートを、図８に示す。なお、ここでは、転送実行中の処理手段よりも優先順位が低い処理手段からの転送要求がある場合を例示する。
【００５７】
時刻Ｔ３−１において、第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが設定回数（この場合はＮ0＝４回）出力され、第１の処理手順２と共有メモリ４との間でデータ転送が実行される。
【００５８】
時刻Ｔ３−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００５９】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ３−２）した後、時刻Ｔ３−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可され、第２の処理手段３に対して、転送許可ＡＣＫｂが設定回数（この場合はＮ1＝８回）出力される。これにより、第２の処理手段３と共有メモリ４との間のデータ転送が実行される。
【００６０】
以上のように、本実施形態によれば、実行中の転送要求よりも優先順位の高い処理手段からの転送要求が入ったときにのみ、その処理手段と共有メモリとのデータ転送を行うので、実行中の転送要求よりも優先順位の低い処理手段からの転送要求が入ったときの実行中の転送効率が劣化しない。
【００６１】
なお、本実施形態では、第２の実施形態と同じ構成を持ち、メモリ制御手段５の制御方法が異なるメモリ転送装置を例示したが、第１の実施形態と同様の構成を持ち、メモリ制御手段５が本実施形態で説明した制御方法を実行するメモリ転送装置も、本発明の範囲に含まれる。
【００６２】
（第４の実施形態）
第４の実施形態にかかるメモリ転送装置は、第２の実施形態にかかるメモリ転送装置１２と同じ構成を持つが、メモリ制御手段５の制御方法が異なる。
【００６３】
本実施形態のメモリ転送装置におけるメモリ制御手段５の動作を、図９（ａ）および（ｂ）に示す。図９（ａ）は、メモリ制御手段５の制御動作のフローを示す。図９（ｂ）は、図９（ａ）の実行中に、他の処理手段から転送要求の割り込みが出力されたときの割り込み処理のフローである。
【００６４】
ここでは、第２の実施形態と異なる部分について説明する。第２の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝１（優先順位：低）、Ｐ1＝０（優先順位：高）のように設定した場合について説明する。説明しやすいように、第１の処理手段２と第２の処理手段３の優先順位の高低を、前述の実施形態と変更した。
【００６５】
第１の処理手段２の転送処理を行っている途中で、第２の処理手段３の転送要求があった場合について説明する。第１の処理手段２の転送要求を確認して（ステップ１）、第１の処理手段２の転送処理を行っている（ステップ２ａ）途中、第２の処理手段３の転送要求は割り込みとして認識される。ここで、第２の処理手段３の優先順位が、第１の処理手段２の優先順位よりも高い（ステップ２−１）ので、第２の処理手段３の転送処理を行う（ステップ２）。その後は、第１の処理手段２の転送処理（ステップ３）と、第２の処理手段３の転送処理（ステップ４）とを交互に行う。
【００６６】
図９のフローチャートの方法を用いた場合で、途中で優先順位の高い処理手段から、転送要求割り込みが出力された場合のタイミングチャートを、図１０に示す。
【００６７】
時刻Ｔ４−１において、第１の処理手段２からメモリ制御手段５に対して転送要求ＲＥＱａが出力された場合、メモリ制御手段５は、この転送要求ＲＥＱａを許可し、第１の処理手段２に対して転送許可ＡＣＫａを出力し、第１の処理手段２と共有メモリ４との間でデータ転送を実行する。
【００６８】
時刻Ｔ４−２において、第２の処理手段３からメモリ制御手段５に対して転送要求ＲＥＱｂが出力された場合、メモリ制御手段５は、第１の処理手段２に対してＡＣＫａに転送禁止を出力してから、時刻Ｔ４−３において、第２の処理手段３からの転送要求ＲＥＱｂを許可し、第２の処理手段３に対して転送許可ＡＣＫｂを出力し、第２の処理手段３と共有メモリ４との間でデータ転送を実行する。
【００６９】
その後は、メモリ制御手段５から第１の処理手段２への転送許可ＡＣＫａ、第２の処理手段３への転送許可ＡＣＫｂが交互に出力されて、共有メモリ４とのデータ転送が実行される。
【００７０】
本実施形態によれば、他の処理手段から転送要求が入るまで、共有メモリ４とのデータ転送の合間に他の転送要求が入ったか確認する処理を実行しないので、転送効率が向上する。
【００７１】
なお、本実施形態では、第２の実施形態と同じ構成を持ち、メモリ制御手段５の制御方法が異なるメモリ転送装置を例示したが、第１の実施形態と同様の構成を持ち、メモリ制御手段５が本実施形態で説明した制御方法を実行するメモリ転送装置も、本発明の範囲に含まれる。
【００７２】
（第５の実施形態）
図１１は、第５の実施形態にかかるメモリ転送装置の構成を示すブロック図である。図１１に示すように、本実施形態のメモリ転送装置１３は、第２の実施形態のメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な転送許可テーブル５１を加えた構成である。
【００７３】
転送許可テーブル５１には、それぞれの処理手段が共有メモリ４とデータ転送を実行している期間に他の処理手段から転送要求が出力された場合、その転送要求を許可する処理手段が記載されている。
【００７４】
図１１の例では、第１の処理手段のデータ転送実行中は、処理手段Ｍ１0、Ｍ１1…からの転送要求が許可される。この処理手段Ｍ１0、Ｍ１1…としては、例えば第１の処理手段よりもリアルタイム性の高い処理を実行する処理手段を設定することが好ましい。また、第２の処理手段のデータ転送実行中は、処理手段Ｍ２0、Ｍ２1…からの転送要求が許可される。この処理手段Ｍ２0、Ｍ２1…としては、例えば第２の処理手段よりもリアルタイム性の高い処理を実行する処理手段を設定することが好ましい。
【００７５】
図１１のメモリ転送装置１３におけるメモリ制御手段５の動作フローを、図１２に示す。図１２（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１２（ｂ）は、図１２（ａ）のフローチャート中の転送処理の詳細を示す。
【００７６】
ここでは、第３の実施形態と異なる部分について説明する。第３の実施形態と同様に、Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）と設定されているものとする。また、転送許可テーブル５１に、第１の処理手段２の転送要求を実行中に転送許可する処理手段を第２の処理手段３、第２の処理手段３の転送要求を実行中に転送許可する処理手段を第１の処理手段２、と設定した場合について説明する。
【００７７】
ある時刻に第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合（ステップ１）、優先順位の高い第１の処理手段２からの転送要求ＲＥＱａをクリア（ステップ２−０）して、順番１に第１の処理手段２を設定して（ステップ２−１）、順番１である第１の処理手段２の転送処理を行う（ステップ２）。次に、まだ、第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力されている（ステップ１）が、第１の処理手段２を実行中に第２の処理手段３は転送許可（ステップ９）されるので、第２の処理手段３の転送処理を行う（ステップ２）。その後は、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理（ステップ４）が交互に行われる。
【００７８】
図１２のフローチャートに示す方法を用いた場合のタイミングチャートは、図６と同様になる。
【００７９】
本実施形態によれば、実行中の処理手段ごとに、例えば実行中の転送要求よりもリアルタイム性の要求される転送要求を出力する処理手段を記述した転送許可テーブルを用いて、リアルタイム性の要求される転送要求が入った時だけ分割転送する。これにより、他の処理手段の優先順位が高くても不要に割り込み実行されないため、実行中の転送効率がさらに向上する。
【００８０】
なお、本実施形態では、第２の実施形態の構成に転送許可テーブル５１を追加したメモリ転送装置を例示したが、第１の実施形態の構成に転送許可テーブル５１を追加したメモリ転送装置も、本発明の範囲に含まれる。
【００８１】
（第６の実施形態）
図１３は、第６の実施形態にかかるメモリ転送装置１４の構成を示すブロック図である。メモリ転送装置１４は、第２の実施形態にかかるメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な挿入回数設定レジスタ５２を追加した構成である。挿入回数設定レジスタ５２は、第１の処理手段２が共有メモリ４とのデータ転送を行っている期間に、他の処理手段が割り込んでデータ転送できる回数を設定するレジスタＬ0と、第２の処理手段３が共有メモリ４とのデータ転送を行っている期間に、他の処理手段が割り込んでデータ転送できる回数を設定するレジスタＬ1とにより構成される。
【００８２】
メモリ転送装置１４におけるメモリ制御手段５の動作フローを、図１４（ａ）および（ｂ）に示す。図１４（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１４（ｂ）は、図１４（ａ）のフローチャート中の転送処理の詳細を示す。
【００８３】
ここでは、第２の実施形態と異なる部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｌ0＝２（２回まで他のデータ転送が割り込み可）、Ｌ1＝５（５回まで他のデータ転送が割り込み可）のように設定した場合について説明する。
【００８４】
ある時刻に、第１の処理手段２および第２の処理手段３から同時に、メモリ制御手段５に対して転送要求が出力された場合（ステップ１）、メモリ制御手段５は、優先順位の高い第１の処理手段２の転送処理を行う（ステップ２）。そして、次に優先順位の高い第２の処理手段３の転送処理を行い（ステップ２）、さらに、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理を行う（ステップ４）。
【００８５】
この時点で、第１の処理手段２の転送処理に対する他の処理手段の転送処理の挿入回数が２以上（ステップ１０−１）になる。従って、これ以上他の処理手段の転送処理の割り込みを許さず、第１の処理手段２の転送処理を最後まで行う（ステップ１０−２）。第１の処理手段２の転送処理を完了した後、第２の処理手段３の転送処理を、最後まで行う（ステップ４）。
【００８６】
図１４のフローチャートに示す方法を用いた場合のタイミングチャートを、図１５に示す。
【００８７】
時刻Ｔ６−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａを出力し、共有メモリ４とのデータ転送が実行される。
【００８８】
時刻Ｔ６−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【００８９】
第１の処理手段２と共有メモリ４との間で１回目の分割データ転送が完了（時刻Ｔ６−２）した後、時刻Ｔ６−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【００９０】
これにより、第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が、交互に行われる。
【００９１】
時刻Ｔ６−４のときに、第１の処理手段２のデータ転送に対する他の処理手段（第２の処理手段３）のデータ転送の挿入回数が２以上になる。従って、メモリ制御手段５は、これ以上他の処理手段の割り込みを許さず、第１の処理手段２と共有メモリ４とのデータ転送を、全データの転送が終了するまで行う。
【００９２】
第１の処理手段２と共有メモリ４とのデータ転送が全て終了（時刻Ｔ６−５）した後、第２の処理手段３と共有メモリ４とのデータ転送を、全データの転送が終了するまで行う。
【００９３】
本実施形態によれば、ある処理手段のデータ転送の実行中に、他の処理手段のデータ転送が挿入される回数を制限しているので、本来の転送が破綻することなく、システムの動作を保証できる。
【００９４】
なお、本実施形態では、第２の実施形態の構成に挿入回数設定レジスタ５２を追加したメモリ転送装置を例示したが、第１の実施形態の構成に挿入回数設定レジスタ５２を追加したメモリ転送装置も、本発明の範囲に含まれる。
【００９５】
（第７の実施形態）
図１６は、第７の実施形態にかかるメモリ転送装置１５の構成を示すブロック図である。メモリ転送装置１５は、第２の実施形態にかかるメモリ転送装置１２の構成に、メモリ制御手段５の動作に必要な制限時間設定レジスタ５３と、制限時間を測定するためのタイマ７とを加えた構成である。
【００９６】
制限時間設定レジスタ５３は、第１の処理手段２と共有メモリ４との間のデータ転送の制限時間を設定するレジスタＴ0と、第２の処理手段３と共有メモリ４との間のデータ転送の制限時間を設定するレジスタＴ1とにより構成される。
【００９７】
タイマ７は、第１の処理手段２と共有メモリ４との間のデータ転送時間を測定するタイマＡと、第２の処理手段３と共有メモリ４との間のデータ転送時間を測定するタイマＢとを備える。
【００９８】
メモリ転送装置１５におけるメモリ制御手段５の動作フローを図１７（ａ）および（ｂ）に示す。図１７（ａ）は、メモリ制御手段５の制御動作のフローを示す。図１７（ｂ）は、図１７（ａ）のフローチャート中の転送処理の詳細を示す。
【００９９】
ここでは、第２の実施形態と違う部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｎ2＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｔ0＝５ｍｓ、Ｔ1＝３０ｍｓのように設定した場合について説明する。
【０１００】
ある時刻に、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合（ステップ１）、転送要求のあった第１の処理手段２および第２の処理手段３のタイマＡ、タイマＢの動作をスタートさせる（ステップ１１−１）。優先順位の高い第１の処理手段２の転送処理を行う（ステップ２）。そして、次に優先順位の高い第２の処理手段３の転送処理を行い（ステップ２）、そして、次に、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理を行う（ステップ４）。
【０１０１】
他の処理手段からの転送要求があるか確認する（ステップ１）前に、タイマＡと第１の処理手段２の制限時間Ｔ0を比較して、タイマＡの値のほうが大きければ（ステップ１１−２）、第１の処理手段２の転送処理を最後まで行う（ステップ１１−３）。または、タイマＢと第２の処理手段３の制限時間Ｔ1を比較して、タイマＢの値のほうが大きければ（ステップ１１−２）、第２の処理手段３の転送処理を最後まで行う（ステップ１１−３）。
【０１０２】
図１７のフローチャートに示す方法を用いた場合のタイミングチャートを、図１８に示す。
【０１０３】
時刻Ｔ７−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【０１０４】
時刻Ｔ７−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４との間のデータ転送実行中は転送が許可されないため、転送要求ＲＥＱｂをホールドする。
【０１０５】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ７−２）した後、時刻Ｔ７−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、第２の処理手段３と共有メモリ４との間でデータ転送が実行される。
【０１０６】
第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が交互に行われ続ける。
【０１０７】
時刻Ｔ７−４のときに、第１の処理手段２の転送要求があった時刻Ｔ７−１からＴ0時間以上経過し、第１の処理手段２と共有メモリ４との間のデータ転送を、終了するまで行う。
【０１０８】
本実施形態によれば、転送実行制限時間をオーバーする前に分割転送を終了して連続転送に切り替えるので、本来の転送は破綻することなく、システムの動作を保証できる。
【０１０９】
なお、本実施形態では、第２の実施形態の構成に制限時間設定レジスタ５３とタイマ７とを追加したメモリ転送装置を例示したが、第１の実施形態の構成に制限時間設定レジスタ５３とタイマ７とを追加したメモリ転送装置も、本発明の範囲に含まれる。
【０１１０】
（第８の実施形態）
図１９は、第８の実施形態にかかるメモリ転送装置１６の構成を示すブロック図である。メモリ転送装置１６は、第７の実施形態にかかるメモリ転送装置１５の構成に、メモリ制御手段５からそれぞれの処理手段に対して転送要求の出力を禁止する手段（出力禁止制御手段）５４を追加した構成である。
【０１１１】
出力禁止制御手段５４は、第１の処理手段２へはＤＩＳａ、第２の処理手段３へはＤＩＳｂの信号ラインを備え、ＤＩＳａ、ＤＩＳｂを使用して、第１の処理手段２および第２の処理手段３の各々へ、転送要求禁止の信号を出力する。
【０１１２】
メモリ転送装置１６のメモリ制御手段５の動作フローを、図２０に示す。図２０（ａ）は、メモリ制御手段５の制御動作のフローを示す。図２０（ｂ）は、図２０（ａ）のフローチャート中の転送処理の詳細を示す。
【０１１３】
ここでは、第７の実施形態と違う部分について説明する。Ｎ0＝４（４分割）、Ｎ1＝８（８分割）、Ｎ2＝４（４分割）、Ｐ0＝０（優先順位：高）、Ｐ1＝１（優先順位：低）、Ｔ0＝５ｍｓ、Ｔ1＝３０ｍｓのように設定した場合について説明する。
【０１１４】
第７の実施形態と同様に、第１の処理手段２の転送処理（ステップ３）、第２の処理手段３の転送処理（ステップ４）を繰り返し行う。
【０１１５】
他の処理手段からの転送要求があるか確認する（ステップ１）前に、タイマＡと第１の処理手段２の制限時間Ｔ0を比較して、タイマＡの値のほうが大きければ（ステップ１１−２）、第２の処理手段３に対して、要求禁止ＤＩＳｂをセット（ステップ１２−１）し、第１の処理手段２の転送処理を最後まで行い（ステップ１１−３）、その後、第２の処理手段３に対して、要求禁止ＤＩＳｂをクリア（ステップ１２−２）する。タイマＢと第２の処理手段３の制限時間Ｔ1を比較して、タイマＢの値のほうが大きければ（ステップ１１−２）、第１の処理手段２に対して、要求禁止ＤＩＳａをセット（ステップ１２−１）し、第２の処理手段３の転送処理を最後まで行う（ステップ１１−３）。その後、第１の処理手段２に対して、要求禁止ＤＩＳａをクリア（ステップ１２−２）する。
【０１１６】
図２０のフローチャートに示す方法を用いた場合のタイミングチャートを、図２１に示す。
【０１１７】
時刻Ｔ８−１において、第１の処理手段２および第２の処理手段３から同時にメモリ制御手段５に対して転送要求が出力された場合、転送要求における優先順位の高い第１の処理手段２からの転送要求ＲＥＱａが許可され、第１の処理手段２に対して転送許可ＡＣＫａが出力され、共有メモリ４とのデータ転送が実行される。
【０１１８】
時刻Ｔ８−１において同時に出力された第２の処理手段３からの転送要求ＲＥＱｂは、第１の処理手段２と共有メモリ４とのデータ転送実行中は転送が許可されないため、ホールドされる。
【０１１９】
第１の処理手段２と共有メモリ４とのデータ転送が完了（時刻Ｔ８−２）した後、時刻Ｔ８−３において、第２の処理手段３からの転送要求ＲＥＱｂがメモリ制御手段５にて許可される。これにより、第２の処理手段３に対して、転送許可ＡＣＫｂが出力され、共有メモリ４とのデータ転送が実行される。
【０１２０】
第１の処理手段２と共有メモリ４とのデータ転送と、第２の処理手段３と共有メモリ４とのデータ転送が交互に行われ続ける。
【０１２１】
時刻Ｔ８−４のときに、第１の処理手段２の転送要求があった時刻Ｔ８−１からＴ0時間以上経過しているので、第２の処理手段３の要求禁止ＤＩＳｂをセットし、第１の処理手段２と共有メモリ４とのデータ転送が終了した時刻Ｔ８−５のときに、第２の処理手段３の要求禁止ＤＩＳｂをクリアする。
【０１２２】
時刻Ｔ８−６のときに、第２の処理手段３の転送要求があった時刻Ｔ８−１からＴ1時間以上経過しているので、第１の処理手段２の要求禁止ＤＩＳａをセットし、第２の処理手段３と共有メモリ４とのデータ転送が終了した時刻Ｔ８−７のときに、第１の処理手段２の要求禁止ＤＩＳａをクリアする。
【０１２３】
本実施形態によれば、転送実行制限時間をオーバーする前に、他の処理手段に転送の要求禁止を出力し、他の処理手段は転送の要求禁止が出力されている期間は転送要求を出力しないので、本来の転送は破綻することなく、システムの動作を保証できる。
【０１２４】
本実施形態では、第２の実施形態の構成に制限時間設定レジスタ５３、出力禁止制御手段５４、およびタイマ７を追加したメモリ転送装置を例示したが、第１の実施形態の構成に制限時間設定レジスタ５３、出力禁止制御手段５４、およびタイマ７を追加したメモリ転送装置も、本発明の範囲に含まれる。
【０１２５】
なお、上述の第１〜第８の実施形態では、メモリ制御手段に分割回数設定レジスタが設けられた構成を例示したが、分割回数設定レジスタの代わりに、転送要求されたデータを複数回に分割する際の１回分のデータ量を設定するレジスタを設けた構成としても良い。
【０１２６】
【発明の効果】
上述のように、本発明によれば、ある処理手段が共有メモリとのデータ転送を行っているときに他の処理手段から転送要求があった場合に、共有メモリとのデータ転送を行っている処理手段へ転送許可されていない期間に、他の処理手段へ転送許可することができる。これにより、他の処理手段と共有メモリとのデータ転送を開始するまでの時間を短縮できる。また、システムにおいて、共有メモリとデータ転送する処理手段が新規に増設された場合でも、新規の処理手段の転送方式を変更することなく、メモリ制御手段にて対応することが可能となる。この結果、過去の設計資産を効率的にリユースした早期システム開発を実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態におけるメモリ転送装置の構成を示すブロック図である。
【図２】 本発明の第１の実施形態におけるメモリ転送方法を示すフローチャートである。
【図３】 本発明の第１の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図４】 本発明の第２、第３、第４の実施形態におけるメモリ転送装置の構成を示すブロック図である。
【図５】 本発明の第２の実施形態におけるメモリ転送方法を示すフローチャートである。
【図６】 本発明の第２、第５の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図７】 本発明の第３の実施形態におけるメモリ転送方法を示すフローチャートである。
【図８】 本発明の第３の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図９】 本発明の第４の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１０】 本発明の第４の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１１】 本発明の第５の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１２】 本発明の第５の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１３】 本発明の第６の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１４】 本発明の第６の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１５】 本発明の第６の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１６】 本発明の第７の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図１７】 本発明の第７の実施形態におけるメモリ転送方法を示すフローチャートである。
【図１８】 本発明の第７の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図１９】 本発明の第８の実施形態として示すメモリ転送装置の構成を示すブロック図である。
【図２０】 本発明の第８の実施形態におけるメモリ転送方法を示すフローチャートである。
【図２１】 本発明の第８の実施形態におけるメモリ転送方法で動作した場合のタイミング図である。
【図２２】 従来のメモリ転送装置の構成を示すブロック図である。
【図２３】 従来のメモリ転送方法の一例を示すフローチャートである。
【図２４】 従来のメモリ転送方法の他の例を示すフローチャートである。
【符号の説明】
１１、１２、１３、１４、１５、１６ メモリ転送装置
２ 第１の処理手段
３ 第２の処理手段
４ 共有メモリ
５ メモリ制御手段
５１ 転送許可テーブル
５２ 挿入回数設定レジスタ
５３ 制限時間設定レジスタ
５４ 転送要求出力禁止の制御手段
６ レジスタ設定端子
７ タイマ
Claims (12)
- 複数の処理手段と、前記複数の処理手段がアクセスする共有メモリとを有するメモリ装置において、
前記複数の処理手段から前記共有メモリへの転送要求を調停し、前記複数の処理手段と前記共有メモリとの間のデータ転送を制御するメモリ制御手段を備え、
前記メモリ制御手段に、前記処理手段と前記共有メモリとの間のデータ転送の実行サイクルを複数回に分割するための分割パラメータが設定される分割パラメータ設定レジスタ、及び、前記複数の処理手段の優先順位を設定する優先度設定レジスタが設けられ、
前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求があり、前記データ転送要求が、実行中の処理手段よりも優先順位の高い処理手段からのデータ転送要求である場合、当該実行中の処理手段及び当該他の処理手段が転送要求するデータを前記分割パラメータに従って分割し、当該他の処理手段が転送要求する分割データの少なくとも一単位の転送を、当該実行中の処理手段が転送要求する分割データの転送の前に割り込ませることを特徴とするメモリ装置。 - 前記分割パラメータが、転送の実行サイクルの分割回数である、請求項１に記載のメモリ装置。
- 前記分割パラメータが、転送要求されたデータを複数回に分割するための１回分のデータ量である、請求項１に記載のメモリ装置。
- 前記分割パラメータが、前記複数の処理手段の全てに共通の値である、請求項１に記載のメモリ装置。
- 前記メモリ制御手段に、各処理手段毎に分割パラメータを設定するための分割パラメータ設定レジスタが、前記複数の処理手段と同数設けられた、請求項１に記載のメモリ装置。
- 前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、当該処理手段よりも優先順位の高い処理手段からデータ転送要求があった場合、それまで実行していたデータ転送を中断し、各処理手段が転送要求するデータを前記分割パラメータに従って分割したデータ量を一単位として、各処理手段からのデータ転送要求を調停する、請求項１に記載のメモリ装置。
- 前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中にデータ転送の割り込みを許可する他の処理手段を設定する転送許可テーブルがさらに設けられ、
前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求があった場合、前記転送許可テーブルを参照して割り込みを許可するか否かを判断する、請求項１に記載のメモリ装置。 - 前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送の実行中に他の処理手段のデータ転送の割り込みを許可する回数を設定する挿入回数設定レジスタがさらに設けられ、
前記メモリ制御手段が、各処理手段のデータ転送に対して、前記挿入回数設定レジスタに設定された回数を超えない回数だけ、他の処理手段のデータ転送を割り込ませる、請求項１に記載のメモリ装置。 - 各処理手段の転送実行時間を測定するタイマをさらに備えると共に、
前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、
前記メモリ制御手段が、各処理手段に対して、前記制限時間設定レジスタに設定された期間にのみ他の処理手段のデータ転送を割り込ませる、請求項１に記載のメモリ装置。 - 各処理手段の転送実行時間を測定するタイマをさらに備えると共に、
前記メモリ制御手段に、各処理手段に対応して、当該処理手段のデータ転送を開始した後に他の処理手段のデータ転送の割り込みを許可する期間を設定する制限時間設定レジスタがさらに設けられ、
前記メモリ制御手段が、各処理手段のデータ転送を開始してから、前記制限時間設定レジスタに設定された期間が経過した後は、他の処理手段に対してデータ転送要求の出力を禁止する、請求項１に記載のメモリ装置。 - 複数の処理手段と、前記複数の処理手段がアクセスする共有メモリとを有するメモリ装置において、
前記複数の処理手段から前記共有メモリへの転送要求を調停し、前記複数の処理手段と前記共有メモリとの間のデータ転送を制御するメモリ制御手段を備え、
前記メモリ制御手段に、前記処理手段と前記共有メモリとの間のデータ転送の実行サイクルを複数回に分割するための分割パラメータが設定される分割パラメータ設定レジスタ、及び、各処理手段に対応して当該処理手段のデータ転送の実行中にデータ転送の割り込みを許可する他の処理手段を設定する転送許可テーブルが設けられ、
前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求がある場合、前記転送許可テーブルを参照して割り込みを許可するか否かを判断し、当該他の処理手段が転送要求するデータを前記分割パラメータに従って分割し、分割データの少なくとも一単位の転送を割り込ませることを特徴とするメモリ装置。 - 複数の処理手段と、前記複数の処理手段がアクセスする共有メモリとを有するメモリ装置において、
前記複数の処理手段から前記共有メモリへの転送要求を調停し、前記複数の処理手段と前記共有メモリとの間のデータ転送を制御するメモリ制御手段を備え、
前記メモリ制御手段に、前記処理手段と前記共有メモリとの間のデータ転送の実行サイクルを複数回に分割するための分割パラメータが設定される分割パラメータ設定レジスタ、及び、各処理手段に対応して当該処理手段のデータ転送の実行中に他の処理手段のデータ転送の割り込みを許可する回数を設定する挿入回数設定レジスタが設けられ、
前記メモリ制御手段が、前記複数の処理手段のいずれかと前記共有メモリとの間のデータ転送を許可した後に、他の処理手段からのデータ転送要求がある場合、当該他の処理手段が転送要求するデータを前記分割パラメータに従って分割し、分割データの少なくとも一単位の転送を割り込ませ、各処理手段のデータ転送に対して、前記挿入回数設定レジスタに設定された回数を超えない回数だけ、他の処理手段のデータ転送を割り込ませることを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260466A JP4209648B2 (ja) | 2002-09-05 | 2002-09-05 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260466A JP4209648B2 (ja) | 2002-09-05 | 2002-09-05 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004102452A JP2004102452A (ja) | 2004-04-02 |
| JP4209648B2 true JP4209648B2 (ja) | 2009-01-14 |
Family
ID=32261179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002260466A Expired - Fee Related JP4209648B2 (ja) | 2002-09-05 | 2002-09-05 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4209648B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI716424B (zh) | 2015-07-27 | 2021-01-21 | 日商Ａｄｅｋａ股份有限公司 | 樹脂組成物及硬化物 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816038B1 (ko) | 2006-11-21 | 2008-03-21 | 엠텍비젼 주식회사 | 멀티 프로세서 시스템의 공유 메모리 접근 방법 |
| JP4715801B2 (ja) * | 2007-04-26 | 2011-07-06 | 日本電気株式会社 | メモリアクセス制御装置 |
-
2002
- 2002-09-05 JP JP2002260466A patent/JP4209648B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI716424B (zh) | 2015-07-27 | 2021-01-21 | 日商Ａｄｅｋａ股份有限公司 | 樹脂組成物及硬化物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004102452A (ja) | 2004-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402688B (zh) | 高速pci資料鏈結層傳輸器及其傳輸方法與操作方法、優先權分配方法以及優先權系統 | |
| US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
| JP4233373B2 (ja) | データ転送制御装置 | |
| JP4209648B2 (ja) | メモリ装置 | |
| JP4809497B2 (ja) | 複数の独立したシーケンスプログラムを並列実行するプログラマブルコントローラ | |
| JPH05504014A (ja) | チャネル選択アービトレーション | |
| US8301816B2 (en) | Memory access controller, system, and method | |
| JP4451010B2 (ja) | プログラマブルコントローラ | |
| JP4245852B2 (ja) | ダイレクトメモリアクセス装置 | |
| JP2006024134A (ja) | Ｄｍａ転送装置及びｄｍａ転送方法 | |
| JP4282297B2 (ja) | バス調停機能を備える装置及び数値制御装置 | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| JP4620880B2 (ja) | 半導体装置、及びデータ転送方法 | |
| KR20060084949A (ko) | 직접 메모리 억세스 제어방법 및 그 장치 | |
| JP2529720B2 (ja) | ダイレクトメモリアクセス装置 | |
| JP2009151487A (ja) | Ｄｍａ転送制御装置及びデータ転送装置 | |
| JP3916446B2 (ja) | 装置制御用コントローラ開発用通信方式 | |
| JP2004038767A (ja) | バス調停装置 | |
| JP2005215980A (ja) | バス制御システムおよびバス制御方法 | |
| JP3450549B2 (ja) | 画像処理方法及び装置 | |
| JP2004021713A (ja) | 半導体記憶装置 | |
| JPH04205118A (ja) | データ処理システム | |
| JPH02170253A (ja) | データ処理装置の入出力制御方式 | |
| JPH0240752A (ja) | 装置情報転送方式 | |
| JP2004252693A (ja) | Ｄｍａコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081023 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |