JPH0240752A - 装置情報転送方式 - Google Patents

装置情報転送方式

Info

Publication number
JPH0240752A
JPH0240752A JP63191506A JP19150688A JPH0240752A JP H0240752 A JPH0240752 A JP H0240752A JP 63191506 A JP63191506 A JP 63191506A JP 19150688 A JP19150688 A JP 19150688A JP H0240752 A JPH0240752 A JP H0240752A
Authority
JP
Japan
Prior art keywords
attribute information
sending
input
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63191506A
Other languages
English (en)
Inventor
Shigeo Kobayashi
小林 成夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63191506A priority Critical patent/JPH0240752A/ja
Publication of JPH0240752A publication Critical patent/JPH0240752A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムに関し、特にシステム立上げ
時における装置情報転送方式に関する。
〔従来の技術〕
従来、この種の装置情報転送方式としては、外部記憶装
置からその保有するシステム構成要素それぞれのデータ
を主記憶装置にロードするか、中央処理装置からシステ
ムに接続されている各周辺装置へ個々にアクセスし、ア
クセスされた周辺装置からそれぞれの装置情報を主記憶
装置へ転送する方式がある。
〔発明が解決しようとする課題〕
上述した従来の装置情報転送方式は、システム立ち上げ
時にシステム構成要素の装置情報を人手を介して登録す
るため、システム構成の認識に手間がかかるという欠点
がある。
〔課題を解決するための手段〕
本発明の装置情報転送方式は、 複数の周辺装置のうちから指定装置を設定する選択手段
と、 周辺装置の装置情報を主記憶装置に書き込むことを指示
するロード指令の出力手段と、前記ロード指令を受けて
周辺装置の属性情報を送出すべきコマンドを、また前記
選択手段を参照して指定装置の属性情報を生成し、それ
ぞれを属性情報送出コマンドおよび送出属性情報として
主記憶装置に書き込んだ後、送出属性情報の転送を指示
する開始信号を出力する主制御手段と、各周辺装置ごと
に、それぞれの周辺装置の属性情報と機番データとが設
定されて、前記属性情報送出コマンドを受けたとき送出
属性情報を跣み込み、自身の属性情報と読み込んだ送出
属性情報とを比較して、両者が一致したときその旨を通
知する一致信号を出力し、機番データの転送要求を受け
たとき11番データを出力する周辺装置制御手段と、 主制御手段から前記開始信号を受けて主記憶装置より属
性情報送出コマンドおよび送出属性情報を読み出して全
周辺装置制御手段に通知し、設定された時間後に各周辺
装置制御手段から一致信号が出力されているか否かを調
べ、一致信号を出力している周辺装置制御手段に対して
その機番データの転送を指示し、受領した機番データを
主記憶装置へ転送して処理を終了する入出力制御手段と
を有している。
〔作用〕
情報処理システムの立ち上げ時に、オペレータにより各
周辺装置から一つを指定してその装置の装置情報のイニ
シャルロード指令を行い、主制御手段はこれを受けて属
性情報送出コマンドと指定装置の属性情報である送出属
性情報とを生成して主記憶装置内に書き込み、かつ、入
出力1iIli111手段に送出属性情報の転送を要求
する。入出力制御手段はこれらの情報をすべての周辺装
置制御手段に通知し□、各周辺装置制御手段はそれぞれ
、自身の属性情報と通知を受けた送出属性情報とを比較
して、両者が一致した場合のみ一致信号を出力する。
入出力制御手段は転送要求後一定時間を経て、各周辺装
置制御手段からの一致信号の出力の有無を順に調べて、
一致信号を出力中の周辺装置制御手段に対してのみ、そ
の機番データの主記憶装置への転送を指示する。そこで
、この周辺装置制御手段が主記憶装置へその機番データ
を転送して処理を終了する。
このようにして、指定した周辺装置の機番データを自動
的に得ることができる。
〔実施例〕
本発明の実施例を図面を用いて説明する。
第1図は本発明の装置情報転送方式の一実施例を用いる
情報処理システムの構成を示すブロック図、第2図は第
1図中の装置制御部100の詳細。
構成を示すブロック図、第3図は第1図中のCPU4と
入出力lll111回路10の処理手順を示す流れ図、
第4図は第1図中の装置制御部100の処理手順を示す
流れ図である。
情報処理システムは、初期設定パネル1と、CPu4と
、主記憶装置5と、複数の周辺装置(不図示)およびそ
れらにそれぞれ接続してデータの入出力を制御する装置
制御部100,200.300および400と、CPU
4または主記憶装置5と各装置t制御部100〜400
との間の命令やデータの転送を制御する入出力制御回路
10と、タイマ13と、CPu4および主記憶装w5と
入出力制御回路10との間を接続する共通バス6とより
なる。
初期設定パネル1はオペレータの操作用パネルで、その
上に情報処理システムの電源スィッチ3と、装置情報を
取り込むべき周辺装置を指定するための装置指定切替ス
イッチ2とを有している。
主記憶vi115は装置情報のイニシャル・ロードに必
要な各種の制御情報が格納される制御情報格納エリアを
有し、CPLI4は初期設定パネル1の指定を受けて、
周辺装置の属性情報を送出すべきコマンド(以下、属性
情報送出コマンドと称する)と、指定された周辺装置の
属性情報(以下、送出属性情報と称する)を生成すると
ともに、情報処理システム全体の制御を行う。装置制御
部100はコンソール装置を接続して入出力制御回路1
0との間のデータ入出力をチャネル信号線110を通し
て仲介するもので、データ入出力線1iII111回路
120と装置情報送出回路150と装置情報処理回路1
60より構成される。装置情報送出回路150はコンソ
ール装置に対応してその装置の属性情報と機番データを
それぞれジャンパー線130゜140により固定的に設
定しており、指令に応じてこれらのデータを出力する。
装置情報処理回路160は論理演算プロセッサ161と
バス制御回路162とリア記憶袋N163より構成され
、指示により装置情報送出回路150から属性情報と機
番データを取り込み、その属性情報とデータ入出力線制
御回路120からデータ入出力線170を通して取り込
んだ送出属性情報とが一致するかどうかを判定し、一致
したときその機番データを出力する。データ入出力線制
御回路120は論理演算プロセッサ121とバス制御回
路122とサブ記憶装置123より構成され、入出力制
御回路10から入力された属性情報送出コマンドと送出
属性情報を装置情報処理回路160に転送し、装置情報
処理回路160から入力された機番データを格納して、
入出力制御回路10に属性情報が一致したことを示す一
致信号を通知し、その要求により機番データを入出力制
御回路10へ転送する。
装置制御部200.300および400はそれぞれ、7
0ツビーデイスク装置、プリンタ装置および磁気テープ
装置を接続して、いずれも装置制御部100と同様の構
成を有しているので、説明と図中の記載を省略する。入
出力制御回路10は人出力制御コント0−ラ11と入出
力制御プロセッサ12より構成され、CPU4および主
記憶装置との間の共通バス6と、各装置制御部100〜
400それぞれとの間のチャネル信号線110,210
.310,410とを用いて命令やデータ転送を制御す
る。タイマ13はタイマ入出力信号線9を介して入出力
制御回路10からのカウント開始指令を受けて起動し、
一定時間後に入出力制御回路10に持ち時間の終了を通
知する。
次に、本実施例による処理手順を説明する。
情報処理システムの立ち上げのため、オペレータが初期
設定パネル1上の電源スィッチ3を押すとシステム電源
が投入され、電源投入信号線7を介してCPU4に属性
情報送出コマンドと送出属性情報との作成が指示される
。CPU4は属性情報送出コマンドと送出属性情報の作
成指示を受けると、装置指定データ118を介して装置
指定切替スイッチ2で設定されたデータを読み込み、ど
の周辺装置について送出属性情報を作成するかを判別す
る(ステップ30)。装置指定切替スイッチ2の設定に
より、コンソール装置。フロッピーディスク装置、プリ
ンタ装置、磁気テープ装置のいずれをも選定出来るが、
ここではコンソール装置を選定することとして説明を行
う。そこで、CPU4は属性情報送出コマンドとコンソ
ール装置の属性情報とを作成して主記憶装置a5に書き
込む(ステップ31)。次にCPu4は、共通バス6と
入出力コントローラ11を介して入出力制御ブ0セッサ
12に属性情報送出コマンドと送出属性情報を読み込む
ように指示する(ステップ32)。
入出力制御プロセッサ12は共通バス6と入出力コント
ローラ11を介して主記憶装[5から属性情報送出コマ
ンドと送出属性情報(コンソール装置の属性情報)を読
み込み、各チャネル信号線110.210,310.4
10を介して@置制御部100,200,300.40
0すべてに対して同時に送出するとともに、入出力コン
トローラ11とタイマ入出力信号線9を介してタイマ1
3にタイムカウントの開始指令を通知する(ステップ3
3)。
次に、第4図を用いて装置制御部100の処理手順を説
明する。
装置制御部100のデータ人出力線制御回路120が入
出力制御回路10から属性情報送出コマンドおよび送出
属性情報を受は取ると、その送出属性情報はバスIII
御回路122とデータ入出力$11170と装置情報処
理回路160のバス制御回路162とを介して、サブ記
憶装置163の番地Aに格納される(ステップ41)。
サブ記憶装置163に送出属性情報が格納されると、論
理演算プロセッサ161はバス制御回路162を介して
装置情報送出回路150に装置情報(属性情報。
機番)のデータ転送を要求する。装置情報送出回路15
0は装置情報のデータ転送要求を受けると、ジャンパー
線130で設定した装置の属性情報とジャンパー線14
0で設定した機番の値を、バス制御回路162を介して
それぞれサブ記憶装置1163の番地Bと番地Cに転送
する(ステップ42)。次に、論理演算プロセッサ16
1はバスIII御回路162を介してサブ記憶装置の番
地Aと番地8の内容を読み出し、両者の値が等しいか否
かをチエツクする(ステップ43)。いまの場合、両者
の値が等しいので論理演算プロセッサ161はサブ記憶
装!163の番地Cから機番データの値を読み出し、バ
ス制御回路162とデータ入出力線170と、バス制御
回路122を介してサブ記憶装置123の番地Oに転送
して、論理演算プロセッサ121に機番データの転送の
終了信号を出力する(ステップ44)。論理演算プロセ
ッサ121は、論理演算プロセッサ161から機番デー
タの転送の終了信号を受けると、バス制御回路122と
、チャネル信号線110とを介して入出力制御回路10
へ属性情報の一致を示す一致信号を出力して(ステップ
45)処理を終る。
なお、上述した処理例では、ステップ43においてサブ
記憶装置163に格納されている送出属性情報(番地A
)と装置情報送出回路150から読み込まれた属性情報
(番地B)の値が等しい場合について説明したが、もし
両方の値が等しくなければ、論理演算プロセッサ161
はサブ記憶装置163に機番データの転送要求を行なわ
ず演算処理を終了するので、論理演算プロセッサ121
は入出力制御回路10へ属性情報の一致M号を出力しな
い。装置制御部200,300,400はいずれも上述
した装置制御部100と同様の一連の動作を行なうが、
入出力制御回路10から送出されたコンソール装置の送
出属性情報と各装置200〜400ごとに設定された属
性情報とが一致しないので、他の装置制御部200,3
00゜400からは属性情報の一致信号は出力されない
次に、再び第3図の流れ図に戻り、タイマ13は入出カ
プロセッサ12から前記開始指令を受けてタイムカウン
トを開始してから一定時間後に、前記タイマ入出力信号
線9と入出力コントローラ11とを介して入出力制御プ
ロセッサ12に持ち時間の終了を報告する(ステップ3
4)。タイマ13から持ち時間の終了が報告されると、
入出力制御プロセッサ12は入出力コントローラ11を
介してチャネル信号線110の状態を調べる(ステップ
35)。いまの場合、チャネル信号線110が装置制御
部100から属性情報の一致信号が出力された状態であ
るので(ステップ36)、入出力制御プロセッサ12は
入出力コントローラ11とデータ入出力線制御回路12
0内のバス制御回路122とを介して論理演算プロセッ
サ121に機番データの主記憶装置5への転送要求を通
知する。第1の論理演算プ[]セッサ121は機番デー
タの転送要求を受けるとサブ記憶装置123は番地0に
格納されたコンソール装置の機番データをバス制御回路
122とチャネル信号線110と入出力コントローラ1
1と共通バス6とを介して主記憶袋fa5に転送すると
ともに、入出力制御プロセッサ12に機番データの転送
終了を報告しくステップ48)、入出力制御プロセッサ
12によるチャネル信号線110の状態チエツクは終了
となり、入出力制御プロセッサ12は次のチャネル信号
線210の状態チエツクに入り(ステップ389、ステ
ップ39)、同様のチエツクを繰り返す。いまの場合、
もしチャネル信号線110が装歓制陣部100からの属
性情報の一致信号が出力されている状態でなければ、入
出力制御プ【】セッサ12は論理演算プロセッサ121
に機番データの転送要求を行なわず、チャネル信号線1
10の状態のチエツクは終了となり、次のチャネル信号
線210の状態チエツクを行なう。チャネル信号線21
0,310.410の状態チエツクはチャネル信号線1
10のチエツクと同じ方法であり、装置制御部200〜
400はすべて装置制御部100と同じ動作機能を有し
ているので、ここでは説明を省略する。チャネル信号線
410までのチエツクがすべて終了すると(ステップ3
8)、入出力制御プロセッサ12は入出力コントローラ
11を介してCPtJ4に属性情報送出処理の終了を報
告する(ステップ40)。
いまの場合、上述したように、入出力制御回路10に属
性情報の一致信号が出力されているのはコンソール装置
の属性情報の設定されている装置制御部100のみであ
るので、装置制御部100の機番データのみが主記憶装
置i5に転送されている。
上述した一連の動作により、本実施例はシステム電源投
入時にシステムを構成している一つの周辺装置の送出属
性情報をすべての装置制御部100〜400に同時に送
出し、送出属性情報が装置制御部100〜400内で設
定された属性情報と一致すれば、その装置制御部のみ機
番データを主記憶装f15に転送することにより、シス
テムを構成している任意の周辺装置の機番情報を自動的
に得ることが出来る。
〔発明の効果〕
以上説明したように本発明は、システム電源投入時に指
定した特定の周辺装置の属性情報をすべての周辺装置制
御手段に同時に送出し、送出された属性情報と周辺装置
制御手段で設定された属性情報とを比較して、両者が一
致すればその周辺装置の機番データのみを主記憶装置に
転送することにより、必要とするシスデム内の周辺装置
の機番データを自動的に得ることができる効果がある。
【図面の簡単な説明】
第1図は本発明の装置情報転送方式の一実施例を用いる
情報処理システムの構成を示すブロック図、第2図は第
1図中の装置制御部100の詳細構成を示すブロック図
、第3図は第1図中のCPU4と入出力制御回路10の
処理手順を示す流れ図、第4図は第1図中の装置制御部
100の処理手順を示す流れ図である。 1・・・初期設定パネル、 2・・・装置指定切替スイッチ、 3・・・電源スィッチ、 4・・・cpu。 5・・・主記憶装置、  6・・・共通バス、7・・・
電源投入信号線、 8・・・装置指定データ線、 9・・・タイマ入出力信号線、 10・・・入出力制御回路、 11・・・入出力コントローラ、 12・・・入出力制御プロセッサ、 13・・・タイマ、 100.200,300.400−・・装W1關御部、
110.210,310.410・・・チャネル信号線
、 120・・・データ入出力線制御回路、121・・・論
理演算プロセッサ、 122・・・バス制御回路、 123・・・サブ記憶装置、 130.140・・・ジャンパー線、 150・・・装置情報送出回路、 160・・・装置情報処理回路、 161・・・論理演算ブ【1セツサ、 162・・・バス制御回路、 163・・・サブ記憶装置、 170・・・データ入出力線、 A、B、C・・・番地、 30〜40.41〜45・・・ステップ。

Claims (1)

  1. 【特許請求の範囲】 1、複数の周辺装置を有する情報処理システムにおいて
    、 複数の周辺装置のうちから指定装置を設定する選択手段
    と、 周辺装置の装置情報を主記憶装置に書き込むことを指示
    するロード指令の出力手段と、 前記ロード指令を受けて周辺装置の属性情報を送出すべ
    きコマンドを、また前記選択手段を参照して指定装置の
    属性情報を生成し、それぞれを属性情報送出コマンドお
    よび送出属性情報として主記憶装置に書き込んだ後、送
    出属性情報の転送を指示する開始信号を出力する主制御
    手段と、各周辺装置ごとに、それぞれの周辺装置の属性
    情報と機番データとが設定されて、前記属性情報送出コ
    マンドを受けたとき送出属性情報を読み込み、自身の属
    性情報と読み込んだ送出属性情報とを比較して、両者が
    一致したときその旨を通知する一致信号を出力し、機番
    データの転送要求を受けたとき機番データを出力する周
    辺装置制御手段と、 主制御手段から前記開始信号を受けて主記憶装置より属
    性情報送出コマンドおよび送出属性情報を読み出して全
    周辺装置制御手段に通知し、設定された時間後に各周辺
    装置制御手段から一致信号が出力されているか否かを調
    べ、一致信号を出力している周辺装置制御手段に対して
    その機番データの転送を指示し、受領した機番データを
    主記憶装置へ転送して処理を終了する入出力制御手段と
    を有する装置情報転送方式。
JP63191506A 1988-07-29 1988-07-29 装置情報転送方式 Pending JPH0240752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191506A JPH0240752A (ja) 1988-07-29 1988-07-29 装置情報転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191506A JPH0240752A (ja) 1988-07-29 1988-07-29 装置情報転送方式

Publications (1)

Publication Number Publication Date
JPH0240752A true JPH0240752A (ja) 1990-02-09

Family

ID=16275785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191506A Pending JPH0240752A (ja) 1988-07-29 1988-07-29 装置情報転送方式

Country Status (1)

Country Link
JP (1) JPH0240752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113821472A (zh) * 2020-06-19 2021-12-21 新唐科技股份有限公司 系统单芯片及控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113821472A (zh) * 2020-06-19 2021-12-21 新唐科技股份有限公司 系统单芯片及控制方法
CN113821472B (zh) * 2020-06-19 2023-07-07 新唐科技股份有限公司 系统单芯片及控制方法

Similar Documents

Publication Publication Date Title
JPH04363746A (ja) Dma機能を有するマイクロコンピュータシステム
JPH0240752A (ja) 装置情報転送方式
JPH02500692A (ja) マルチプロセッサコンピュータにおける演算要素の統合
JPS59723A (ja) 入出力インタ−フエ−ス制御方式
JPS581454B2 (ja) 入出力制御方式
JP2002259326A (ja) Dmaコントローラ及びdma転送方法
JP2973811B2 (ja) 分散形制御装置
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JP2584903B2 (ja) 外部装置制御方式
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JP3201439B2 (ja) ダイレクト・メモリ・アクセス・制御回路
JPH04199449A (ja) デバイス制御装置
JPH05204830A (ja) 入出力制御装置
JP3025287B2 (ja) Dma制御方式
JPH03219354A (ja) Dma機能診断装置
JPH0261749A (ja) データ転送装置
JPH02307149A (ja) 直接メモリアクセス制御方式
JPS61107457A (ja) デ−タ転送制御方式
JPS5849903B2 (ja) 計算機並列接続システム
JPS62192843A (ja) メモリ制御装置
JPS63300346A (ja) Dma制御方式
JPS61216053A (ja) ロ−カルメモリ方式及び装置
JPH08297916A (ja) データ記録装置
JPS5931737B2 (ja) 多重制御デ−タ処理システム
JPH01159752A (ja) 入出力制御装置アドレス設定方式