JPS5931737B2 - 多重制御デ−タ処理システム - Google Patents

Description

【発明の詳細な説明】 本発明はデータ処理システムに関し、特に互に独立した
多数の連続動作を時分割で多重制御するデータ処理シス
テムの、多重制御に適した装置間機能配分を持つデータ
処理システムに関する。

従来データ処理システムに於ける各装置は、他装置に対
して動作要求を行なう場合、その動作終了時に再開すべ
き動作に関する情報を声装置内で管理していた。したが
つて、単位動作装置を最大ｍ個接続しうる装置において
、ｍ個より少ない複数の単位動作装置を接続した場合、
その各々に対し動作要求を行なう際、その動作要求の発
生間隔は比較的短い期間で行なうことができ、要求され
た単位動作には比較的長い時間を要求するときでも、複
数の単位動作装置を同時に動作させようとすると、少な
くともｍ個の格納手段をデータ処理装置に具備しなけれ
ぱならなかつた。

これに対し、実際に使用する必要のある格納手段は接続
された単位動作装置の数だけあれば十分である。本発明
は、この点に着目したものである。

本発明は、単位動作装置への動作要求と共に、要求発生
装置の動作再開情報を送り、単位動作装置より返却され
る再開情報に従つて動作の再開を制御する事により、簡
単な制御で多数の単位動作装置に動作要求を送出し、同
時に動作させるデータ処理システムを提供するものであ
る。

本発明の他の目的は、特に大規模なデータ処理システム
に於て、単位動作装置に少量の再開情報保持用回路を増
加させる事により、従来技術ではデータ処理装置が持た
なければならなかつた多量の再開情報保持用回路を大幅
に減少させたデータフ処理システムを提供させる事であ
る。

本発明は少なくとも１つのデータ処理装置から発生する
複数の要求のそれぞれにもとづいて指示された処理動作
を行なう複数の単位動作装置のそれぞれに、要求が供給
された単位動作装置がそのτ処理動作を終了した後に前
記データ処理装置が次に行なうべき処理動作を指示した
再開情報を格納する格納手段を含み、この格納手段は要
求時に供給される再開情報を前記処理動作が終了するま
で一時格納し、前記処理終了時に前記データ処理装０置
に送出することを特徴とする多重制御データ処理システ
ムを構成する。

本発明の一実施例を説明する前に、ここで使用される再
開情報について説明する。

いま、マイクロプログラムで第１ステップでＡ処理をし
た後、５第２ステップでＢ処理であるアクセス要求をす
る場合、第３ステップで行なわれるＣ処理の第３ステッ
プアドレス情報が再開情報となる。また、チヤネル装置
で複数のチヤネルを考える場合においても、そのうちの
どのチヤネルに情報を送出するかが再開情報となる。次
に本発明の一実施例について、図面を参照して説明する
。

第１図に示す如く、データ処理装置１０，２０と、単位
動作装置３０，４０とは、バス１００，２００，３００
を通して夫々接続される。

データ処理装置１０，２０は再開情報制御部１１，２１
と、主処理部１２，２２とより成り、主処理蔀１２，２
２は従来技術により実現される各種データ処理装置と同
様の構造を持つたものとして実現が可能であり、本実施
例では、中央処理装置１２及びデータ転送装置２２とし
て示される。単位動作装置３０，４０は再開情報保持部
３１，４１と、単位動作部３２，４２とより成り、単位
動作部３２，４２は、他装置からの要求を受付けて特定
の動作を行ない、動作結果を要求元に報告する。

従来技術により実現される各種単位動作装置として実現
可能であり、本実施例では主記憶装置３２，４２として
示される。バス３００及びバス３０１，３０２，３０３
，３０４は、従来技術に於ける主記障インターフエース
に含まれる情報と同様の情報を含み、要求コード、番地
情報書込データを単位動作装置３０，４０に送り、返答
信号、読出データをデータ処理装置１０，２０に送る為
に使われる。

バス１００及びバス１０１，１０２，１０３，１０４は
、バス３００を使つてデータ処理装置１０，２０が単位
動作装置に動作要求する時に、再開情報を同様のルート
で送る為に使用され、バス２００及び２０１，２０２，
２０３，２０４は、バス３００を使つて単位動作装置３
０，４０が動作結果の報告をデータ処理装置１０，２０
に送る時に、再開情報を同様のルートで送る為に使用さ
れる。

再開情報制御部１１，２１は同様の構造を有しており、
第２図に再開情報制御部１１として示す。

再開情報制御部１１は、再開情報レジスタＲＳＲｌ３と
、ＲＳＲタイミング制御部ＲＴＣｌ４とにより成り、Ｒ
ＴＣｌ４はパス１４１により単位動作装置３０，４０へ
の動作要求タイミング信号を受け取ると、パス１３１及
び１３２で与えられる再開情報を再開情報レジスタ１３
にセツトし、パス１０１を開いて再開情報を送出する。
又、ＲＴＣｌ４は、パス１４１により単位動作終了のタ
イミング信号を受信すると、パス２０１から返送されて
くる再開情報を再開情報レジスタ１３にセツトすると共
にパス１３３，１３４により主処理部１２に送出する。
第３図は、単位動作装置３０の再開情報保持部３１を説
明する図である。

再開情報保持部３１は、再開情報保持レジスタＲＨＲ３
３と、ＲＨＲタイミング制御部ＨＴＣ３４とより成り、
ＨＴＣ３４はパス３４１より単位動作部３２の制御部か
ら動作開始のタイミング信号を受けると再開情報保持レ
ジスタ３３にパス１０３から送られる再開情報をセツト
し、保持させておく。又、ＨＴＣ３４はパス３４１より
動作終了のタイミング信号を受けると、ＲＨＲ３３に保
持している再開情報をパス２０３に送出する。パス１３
１，１３２，１３３，１３４により主処理部１２，２２
と、再開情報制御部１１，２１との間で通信される再開
情報Ａ，Ｂを、第４図、第５図、第１表、第２表により
具体的に示す。

本実施例に於て、中央処理装置としての機能を具備する
ものとして示される主処理部１２は第４図に示す如く、
命令先取部ＰＦＵｌ５、演算部ＥＸＵｌ６、キヤツシユ
制御部ＭＢＵｌｒｌ主記憶制御部ＭＣＵｌ８より成る。
キヤツシユ制御部ＭＢＵｌ７は、命令先取部ＰＦＵｌ５
或は演算部ＥＸＵｌ６から要求される主記憶アクセス要
求を受け付け、該当要求が、内部に持つキヤツシユに対
するアクセスで満足されるかどうかを調べ、そうでない
時に、主記憶制御部ＭＣＵｌ８に主記憶アクセスを要求
する。キヤツシユ制御部ＭＢＣｌｒから主記憶部ＭＣＵ
ｌ８に要求される。主記憶アクセス要求には、第１表に
示す５通りの種類があり、主記憶制御部ＭＣＵｌ８は、
この要求元種別情報を、再開情報の一部としてパス１３
２により再開情報制御部１１に、主記憶アクセス要求に
従つて単位動作装置３０或は４０へ動作要求を行なう時
に送出し、同時にパス１４１により動作要求タイミング
信号を送る。

キヤツシユ制御部ＭＢＵｌｒは、キヤツシユのアドレス
レジスタを持ち、この内容を常にパス１３１に送出して
いる。主記憶制御部ＭＣＵｌ８は、単位動作終了をノ５
ぐス３０１から報告されると、パス１４１により単位動
作終了のタイミング信号を送り、パス１３３で送られる
再開情報を受け取つて、再開すべき動作であるキヤツシ
ユ制御部ＭＢＵｌｒへの終了報告をこの情報と共に行な
う。

キヤツシユ匍脚部ＭＢＵｌｒは、主記憶制御部ＭＣＵｌ
８から終了報告を受けると、パス１３４から送られる再
開情報をキヤツシユのアドレスレジスタにセツトした後
、再開情報により指示される動作を行なう。本実施例に
於て、データ転送装置としての機能を具備するものとし
て示される主処理部２２は、第５図に示す如く、起動報
告制御部１ＲＵ２５、１／Ｏインタフエース制御部ＣＨ
Ｕ２６、マイクロプログラム制御部ＭＰＵ２γ、データ
バツフアＤＢＵ２８、主記憶アクセス制御回路ＭＡＣ２
９より成る。主処理部２２は、チヤネルＣＨ番号で区別
される複数のチヤネルを有し、各チヤネルは独立に動作
し、マイクロプログラム制御部ＭＰＵ２ｒ、データバツ
フアＤＢＵ２８は、時分割制御によりチヤネルの同時動
作制御を行なう。

マイクロプログラム制御部ＭＰＵ２Ｔは、起動報告制御
部１ＲＵ２５或はＩ／０インタフエース制御部ＣＨＵ２
６からのマイクロプログラム開始要求を受け付けて対応
するチヤネルの制御動作を行ない、主記憶アクセスの必
要が生じると主記憶アクセス制御回路ＭＡＣ２９にＣＨ
番号を付して主記憶アクセス要求を出すと共に、次のマ
イクロプログラムアドレスをパス１３１により再開情報
制御部２１に送る。

主記憶アクセス制御回路２９は、主記憶アクセス要求を
受けて単位動作装置３０或は４０に動作要求を行なうと
共にパス１３２に第２表に示すＣＨ番号及び動作種別を
送フ出し、パス１４１に動作要求タイミング信号を送る
。

主記憶アクセス制御回路ＭＡＣ２９は、単位動作終了を
パス３０２により報告されると、パス１４１に単位動作
終了のタイミング信号を送り、パス１３３で送られる再
開情報を受信し、要求元であるマイクロプログラム制御
部ＭＰＵ２ｒに終了報告と共に送出する。

マイクロプログラム制御部ＭＰＵ２ｒは、主記憶アクセ
ス制御回路ＭＡＣ２９から終了報告と再開情報を受け取
ると、パス１３４から受け取る再開情報をマイクロプロ
グラムの開始アドレスとして、受信したＣＨ番号に対す
る制御動作を再開する。データバツフアＤＢＵ２８は、
Ｉ／Ｏインタフエイス制御部ＣＨＵ２６からＣＨ番号と
共に要求されるデータ転送要求に従つてデータのバツフ
アリングを制御し、主記憶アクセスの必要が生じると、
主記憶アクセス制御回路ＭＡＣ２９にＣＨ番号と共に主
記憶アクセス要求を行なう。

データバツフアＤＢＵ２８から要求された主記憶アクセ
ス要求に対する主記憶アクセス制御回路ＭＡＣ２９の動
作は、終了報告の送出先が異なる事を除いて、マイクロ
プログラム制御部ＭＰＵ２ｒからの主記憶アクセス要求
による動作と同じである。データバツフアＤＢＵ２８か
らの主記憶アクセス要求による再開情報の扱いに於ては
、マイクロプログラムアドレスＡは全く意味を持たない
が、マイクロプログラム制御部ＭＰＵ２ｒがパス１３４
上の情報を受け取らない事を除いて、情報の流れはマイ
クロプログラム制御部ＭＰＵ２ｒからの主記臆アクセス
要求の場合と同じである。

本発明は、以上説明したように、再開情報を単位動作装
置のそれぞれが一時的に保持する格納手段を具備するこ
とにより、最大接続数で単位動作装置が接続されていな
い場合、この最大接続数有しなければならなかつた格納
手段が、総合的に接続された単位動作装置数分だけ格納
手段を有すればよいという効果をもたらす。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成図、第２
図はデータ処理装置の再開情報制御部を示すプロツク図
、第３図は単位動作装置の再開情報保持部を説明するプ
ロツク図、第４図はデータ処理装置の主処理部が中央処
理装置機能を持つ時のプロツク図、第５図は、主処理部
がデータ転送装置機能を持つ時のプロツク図である。 １０，２０・・・・・・データ処理装置、３０，４０・
・・・・・単位動作装置、１１，２１・・・・・・再開
情報制御部、１２，２２・・・・・・主処理部、３１，
４１・・・・・・再開情報保持部、３２，４２・・・・
・・単位動作部、１３・・・・・・再開情報レジスタＲ
ＳＲｌｌ４・・・・・・ＲＳＲタイミング制御部ＲＴＣ
ｌｌ５・・・・・・命令先取部ＰＦＵ、１６・・・．・
・・演算部ＥＸＵｌｌｒ・・・・・・キヤツシユ制御部
ＭＢＵｌｌ８・・・・・・主記憶制御部ＭＣＵｌ２５・
・・・・・起動報告制御部ＲＵｌ２６・・・・・・Ｉ／
０インタフエース制御部ＣＨＵｌ２ｒ・・・・・・マイ
クロプログラム制御部ＭＰＵｌ２８・・・・・・データ
バツフアＤＢＵ、２９・・・・・・主記憶アクセス制御
回路ＭＡＣｌ３３・・・・・・再開情報保持レジスタＲ
ＨＲｌ３４・・・・・・ＲＨＲタイミングＦｂｌ卿部Ｈ
ＴＣｌｌＯＯ，２ＯＯ，３ＯＯ・・・・・・バス、１０
１，１０２，１０３，１０４，２０１，２０２，２０３
，２０４，３０１，３０２，３０３，３０４，１３１，
１３２，１３３，１３４，１４１，１５１，１５２，１
６１，１ｒ１，２５１，２６１，２６２，２ｒ１，２ｒ
２，２８１，３４１・・・・・ソマス、１４２，３４２
・・・・・・制御パス。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも１つのデータ処理装置から発生する複数
   の要求のそれぞれにもとづいて指示された処理動作を行
   なう複数の単位動作装置のそれぞれに、要求が供給され
   た装置がその処理動作を終了した後に前記データ処理装
   置が次に行なうべき処理動作を指示した再開情報を格納
   する格能手段を含み、この格納手段は要求時に供給され
   る再開情報を前記処理動作が終了するまで一時格納し、
   前記処理動作終了時に前記データ処理装置に送出するこ
   とを特徴とする多重制御データ処理システム。