JPH06348582A - マルチコンピュータシステム - Google Patents

Abstract

(57)【要約】 【目的】 システム全体において処理の高速化を図るマ
ルチコンピュータシステムを提供する。 【構成】 複数のコンピュータ２０、３０は１つの共通
バス４に接続される。各コンピュータはほぼ同様な構成
を有する。コンピュータ２０は、ＣＰＵ２１と、他のコ
ンピュータと同じ内容のデータを有する共通メモリ２２
と、二操作位置に切換え可能なバス切換えスイッチ２３
と、バス切換えスイッチ２３の切換え制御を行うスイッ
チ制御部２４と、を有する。バス切換えスイッチ２３の
共通接点は共通メモリ２２に、一方の切換え接点２３ａ
はＣＰＵ２１に、他方の切換え接点２３ｂは共通バス４
にそれぞれ接続されており、切換え接点２３ｂに接続し
た場合、全てのコンピュータの共通メモリ２２、３２は
共通バス４を介して接続されることになる。全てのスイ
ッチ制御部２４、３４は制御線４０で接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチコンピュータシス
テム、特に小型のコンピュータを複数台接続して、繰返
しのリアルタイム処理を行うシステム全体における処理
の高速化を図るマルチコンピュータシステムに関する。

【０００２】

【従来の技術】図８は、複数のコンピュータが１つのメ
モリを共有し、データの受け渡しを行う従来のマルチコ
ンピュータシステムのブロック構成図である。このマル
チコンピュータシステムは、航空機シミュレータ、操船
シミュレータ等の制御装置として使用される。図８にお
ける従来例では共通バス４に２台のコンピュータ１、２
と、１つの共通メモリ３が接続されている。各コンピュ
ータ１、２はそれぞれに、ＣＰＵ５、６と、二操作位置
に切換え可能なバス切換えスイッチ９、１０と、バス切
換えスイッチ９、１０を制御するスイッチ制御部７、８
と、を有している。

【０００３】以下、従来のマルチコンピュータシステム
の動作について説明する。

【０００４】全てのコンピュータ１、２のバス切換えス
イッチ９、１０は、通常、接点９ａ、１０ａ側に接続さ
れており、ＣＰＵ５、６と共通バス４は切り離されてい
る。ここで、コンピュータ１が共通メモリ３にアクセス
する場合、バス切換えスイッチ９が接点９ｂ側に切り換
わることでＣＰＵ５は共通バス４に接続される。これに
より、ＣＰＵ５は共通メモリ３に接続され、アクセス可
能となる。いま、コンピュータ１が共通メモリ３にアク
セスしている時にコンピュータ２が共通メモリ３にアク
セスしようとした場合、コンピュータ２は、コンピュー
タ１の共通メモリ３へのアクセスが終了するまで待たさ
れることになる。コンピュータ１は、共通メモリ３への
アクセスが終了すると、バス切換えスイッチ９は接点９
ａ側に切り換わる。これと同時に、バス切換えスイッチ
１０が接点１０ａ側から接点１０ｂ側に切り換わること
でＣＰＵ６は共通バス４に接続され、共通メモリ３に対
してアクセス可能となる。この切換え処理はスイッチ制
御部７、８において行われる。

【０００５】また、従来のマルチコンピュータシステム
において、複数のコンピュータ間でデータの受け渡しを
する場合、各コンピュータが所有するソフトウェアによ
り同期を取るための次のような処理が行われる。図９
は、４台のコンピュータのうち、コンピュータ１が処理
結果を共通メモリに書込みをして、その他のコンピュー
タがその書き込まれたデータを読み出すという共通メモ
リへのアクセスに関するリアルタイム並列処理のタイミ
ングチャートである。図９において、コンピュータ１が
Ｔ1 〜Ｔ2 間で共通メモリに書込みをし、書込み終了時
点Ｔ2 で終了した旨をコンピュータ２に通知する。コン
ピュータ２は、コンピュータ１の共通メモリへの書込み
の終了を確認すると、共通メモリからデータを読み込
み、読込み終了時点Ｔ3 で読込み終了の旨をコンピュー
タ３に通知する。以下同様に繰り返して、コンピュータ
３、４は、それぞれＴ3 〜Ｔ4 、Ｔ4 〜Ｔ5 間で共通メ
モリからデータを読込む。なお、上記タイムチャートに
おいて共通メモリへのアクセス終了を通知する時間等制
御にかかる時間は省略する。

【０００６】

【発明が解決しようとする課題】上記のように、従来の
マルチコンピュータシステムにおいては、１台のコンピ
ュータが共通メモリにアクセスしていると、他のコンピ
ュータは、そのコンピュータのアクセスが終了するまで
待たされることになる。図９の場合だと、コンピュータ
４は、Ｔ2 〜Ｔ4 の間待つことになる。この待ち時間は
共通メモリへのアクセス量に比例し、数μｓ〜数十μｓ
のオーダーであるが、リアルタイム処理を行っているＣ
ＰＵにとっては無駄な時間であり、その分処理が遅延し
てしまうという問題があった。

【０００７】また、複数のコンピュータ間でデータの受
け渡しをする場合、同期を取るために双方のコンピュー
タにソフトウェアが余分に必要となる。

【０００８】本発明は以上のような問題を解決するため
になされたものであり、その目的は、システム全体にお
いて処理の高速化を図るマルチコンピュータシステムを
提供することにある。

【０００９】

【課題を解決するための手段】以上のような目的を達成
するために、本発明におけるマルチコンピュータシステ
ムは、１つの共通バスに複数のコンピュータが接続さ
れ、各コンピュータ間で共通なデータを使用させるマル
チコンピュータシステムにおいて、前記各コンピュータ
は、ＣＰＵと、全ての前記コンピュータと同じ内容のデ
ータを記憶する共通メモリと、二操作位置に切換え可能
で、共通接点は前記共通メモリに、第一切換え接点は前
記ＣＰＵに、第二切換え接点は前記共通バスにそれぞれ
接続されたバス切換えスイッチと、前記バス切換えスイ
ッチの切換え制御を行うスイッチ制御手段と、を有し、
全ての前記コンピュータの有する全ての前記切換えスイ
ッチは、ほぼ同時に第二切換え接点に切り換わることに
より全ての前記共通メモリが前記共通バスに接続され、
その間に前記各共通メモリ独自のデータが順次他の共通
メモリに転送されることを特徴とする。

【００１０】

【作用】以上のような構成を有する本発明に係るマルチ
コンピュータシステムにおいては、全てのコンピュータ
のバス切換えスイッチが、各スイッチ制御手段が連動し
て制御することにより、第二切換え接点側に切り換わ
る。これにより、全てのコンピュータの共通メモリは、
共通バスを介して接続される。この状態において、各共
通メモリ上の転送すべきデータは、他のコンピュータの
共通メモリに転送され書き込まれる。この処理が全ての
共通メモリ上のデータにおいて行われることにより、転
送完了時の全ての共通メモリの内容は同じになる。この
後、再度バス切換えスイッチを第一切換え接点側に切り
換えることで各ＣＰＵは、他のコンピュータから独立し
て共通メモリをアクセスすることができる。

【００１１】

【実施例】以下、図面に基づいて、本発明の好適な実施
例を説明する。なお、本実施例において、従来例とほぼ
同様の構成要素には、同じ符号を付ける。

【００１２】図１には、本実施例におけるマルチコンピ
ュータシステムのブロック構成図が示されている。図１
においては、ｎ台のコンピュータが１つの共通バス４に
接続されている。各コンピュータ２０、３０はそれぞ
れ、ＣＰＵ２１、３１と、詳細は後述する共通メモリ２
２、３２と、二操作位置に切換え可能なバス切換えスイ
ッチ２３、３３と、バス切換えスイッチ２３、３３の切
換え制御を行うスイッチ制御部２４、３４と、を有す
る。バス切換えスイッチ２３、３３の共通接点は共通メ
モリ２２、３２に、一方の切換え接点２３ａ、３３ａは
ＣＰＵ２１、３１に、他方の切換え接点２３ｂ、３３ｂ
は共通バス４にそれぞれ接続されている。また、全ての
スイッチ制御部２４、３４を専用の制御線４０で接続す
ることで、全てのバス切換えスイッチ２３、３３の切換
え制御を連動させて行わせる。図示していない他のコン
ピュータに関しても上記構成とほぼ同様な構成を有す
る。

【００１３】以下、本実施例におけるマルチコンピュー
タシステムの動作を説明する。

【００１４】図１に示されているように、全てのバス切
換えスイッチ２３、３３は、切換え接点２３ａ、３３ａ
に接続されている、すなわち共通メモリ２２、３２は、
ＣＰＵ２１、３１に接続されている状態においては、各
コンピュータ２０、３０が閉じた状態で作動している。
したがって、各ＣＰＵ２１、３１は他のコンピュータと
は全く独立して各コンピュータ２０、３０内の共通メモ
リ２２、３２に対して任意のタイミングでアクセス可能
である。通常の計算処理時は、この状態で作動してい
る。ここで、主となるコンピュータ、例えば、コンピュ
ータ２０を主となるコンピュータとすると、コンピュー
タ２０が一定の間隔（数１０ｍｓ〜数１００ｍｓ）でデ
ータを他のコンピュータへ転送しようとしたとき、全て
のバス切換えスイッチ２３、３３は、同時に切換え接点
２３ｂ、３３ｂ側に切り換わる。これにより、全ての共
通メモリ２２、３２は、共通バス４を介して接続される
ことになる。この状態で、コンピュータ２０の共通メモ
リ２２から後述する所定のデータを一度に他のコンピュ
ータ内の各共通メモリ３２にＤＭＡ（ＤｉｒｅｃｔＭｅ
ｍｏｒｙ Ａｃｃｅｓｓ）転送される。転送にかかる時
間は、転送データ数に依存する。なお、上記切換え制御
及びＤＭＡ転送制御は、各コンピュータの有するスイッ
チ制御部２４、３４により行われる。ここで、上記説明
において、コンピュータｎは、主となるコンピュータ１
以外のコンピュータ２〜ｎを代表するものとして表わさ
れ、以降においても特に示さない限り同様とする。

【００１５】本実施例において特徴的なことは、前述し
たように、全ての共通メモリ２２、３２が共通バス４を
介して接続され共通メモリ２２上のデータがＤＭＡ転送
されることにより、各コンピュータ２０、３０は、共通
したデータを保持することができることである。更に、
コンピュータ２０以外のコンピュータの有する共通メモ
リ３２上のデータをも同様にＤＭＡ転送することによ
り、ＤＭＡ転送完了後の全ての共通メモリ２２、３２の
データは同じ内容になることである。これにより、ＤＭ
Ａ転送完了後、全てのコンピュータ２０、３０は、他の
コンピュータのアクセスに依存することなく各自所有す
る共通メモリ２２、３２をアクセスすればよいので、シ
ステム全体の性能を向上させることができる。

【００１６】以下、全ての共通メモリ２２、３２の内容
を同じにする動作を説明する。

【００１７】図２は、共通メモリ２２の内容を示す図で
ある。共通メモリ２２は、コンピュータ毎に書き込まれ
るブロックに分割されている。図２においては、２２ａ
はコンピュータ１用のデータブロック、２２ｂはコンピ
ュータ２用のデータブロック、２２ｎはコンピュータｎ
用のデータブロックであり、それぞれ任意の大きさで割
り当てられる。コンピュータ１にとってみると、データ
ブロック２２ａは、他のコンピュータへ出力するデータ
ブロックで、その他のデータブロック２２ｂ〜２２ｎ
は、全て入力となる。他のコンピュータ２〜ｎの有する
共通メモリ３２においても上記と同様の構成である。

【００１８】ＤＭＡ転送は、次の手順で行われる。すな
わち、コンピュータ１（主となるコンピュータ）がＤＭ
Ａ転送を開始すべく指令をスイッチ制御部２４に送る
と、切換えスイッチ２３は切り換わり、共通メモリ２２
を共通バス４に接続する。これと同時にスイッチ制御部
２４は、全てのスイッチ制御部３４にも指令信号を送
る。これにより、残りの全てのコンピュータ２〜ｎの切
換えスイッチ３３は切り換わり、全ての共通メモリ３２
は、共通バス４に接続される。この状態において、スイ
ッチ制御部２４の制御により、コンピュータ１は出力状
態になっており、データブロック２２ａ内のデータは順
次共通バス４に転送される。この時、コンピュータ２〜
ｎのスイッチ制御部３４の制御により、コンピュータ２
〜ｎは入力状態になっており、コンピュータ２〜ｎは共
通バス４上のデータを順次入力すると各コンピュータ２
〜ｎの共通メモリ３４のコンピュータ１用のデータブロ
ックに書き込む。

【００１９】このようにして、コンピュータ１のデータ
が全て転送されると、スイッチ制御部２４の制御によ
り、コンピュータ１は入力状態に切り換わる。これとと
もに、次はコンピュータ２が出力状態になる。そして、
コンピュータ２の共通メモリ３２のコンピュータ２用デ
ータブロック内のデータは順次共通バス４に転送され
る。入力状態にあるコンピュータ１、３〜ｎは、共通バ
ス４上のデータを順次入力すると各コンピュータ１、３
〜ｎの共通メモリ３２、３４のコンピュータ２用のデー
タブロックに書き込む。以下、同様にしてコンピュータ
ｎ用データブロック内のデータが転送されるまで続けら
れる。

【００２０】以上のように、ＤＭＡ転送完了後の全ての
共通メモリ２２、３２の内容は同じになり、切換えスイ
ッチ２３、３３を切り換え、共通メモリ２２、３２をＣ
ＰＵ２１、３１に接続することで、各コンピュータ２
０、３０は独立して各コンピュータ共通のデータをアク
セスすることができる。

【００２１】図３は、従来例と比較するために、コンピ
ュータ１のみのデータを転送した場合の共通メモリへの
アクセスに関するリアルタイム並列処理のタイミングチ
ャートである。なお、従来例と同様、制御にかかる時間
は省略する。コンピュータ１がＴ6 〜Ｔ7 間でＤＭＡ転
送することでコンピュータ２〜４の全ての共通メモリ３
２に書き込まれる。その後、コンピュータ２〜４は、余
分な待ち時間を要せずしてＴ7 の時点でコンピュータ１
の算出されたデータを用いることができる。したがっ
て、再度コンピュータ１がデータを転送する場合、従来
例では、Ｔ5 以降でないとできないのに対し、本実施例
においては、Ｔ8 の時点で転送することができる。

【００２２】次に、本実施例における共通バス４に転送
される各信号の定義及び動作についての詳細を説明す
る。図４は、転送タイミングを示したタイミングチャー
トであり、これに基づいて手順を説明する。なお、図５
は、各信号の種類及び機能をまとめた表である。

【００２３】（１）主となるコンピュータ２０のスイッ
チ制御部２４は、転送を開始するため、転送モード（Ｘ
ＦＲ−）ラインをアクティブ（ＬＯＷレベル）にする。

【００２４】（２）スイッチ制御部２４は、コンピュー
タ２０の先頭アドレス（最初の場合）を共通バス４（Ｄ
００＋〜Ｄ１５＋）上に出力させる。

【００２５】（３）同じバスサイクル中にアドレススト
ローブ（ＡＳＴＢ−）を出力させる。

【００２６】（４）アドレスストローブがアクティブに
なるとその立上がりのタイミングで全てのスイッチ制御
部３４は共通バス４上のアドレスをラッチする。

【００２７】（５）各コンピュータ１〜ｎにおいて、そ
れが自コンピュータ用のデータブロックの先頭アドレス
かどうかを比較する。

【００２８】（６）（５）において比較した結果、異な
った場合は受信態勢となり、以後、データストローブ
（ＤＳＴＢ−）の立上がりのタイミングで共通バス４上
のテキストデータを次々取り込み、先頭アドレスから順
次共通メモリ３２の前述した所定のデータブロックに格
納する。（２）で示したように、コンピュータ２０の先
頭アドレスの場合、コンピュータ２〜ｎがこのケースに
相当する。

【００２９】（７）また、（５）において比較した結
果、一致した場合は、逆に送信態勢となり、以後、デー
タストローブの立上がりのタイミングで共通バス４上に
共通メモリ２２の前述した所定のテキストデータを先頭
アドレスから順次出力する。（２）で示したように、コ
ンピュータ２０の先頭アドレスの場合、コンピュータ１
がこのケースに相当する。

【００３０】（８）主となるコンピュータ２０のスイッ
チ制御部２４は、各データブロック２２ａ〜２２ｎの転
送ワード数を予め知っており、転送すべきデータが最終
ワードに達した時、同時にブロック最終データ信号（Ｅ
ＯＴ−）を出力する。そして、次のサイクルにてデータ
ストローブを止め、次にデータ転送すべきコンピュー
タ、この手順で示す場合はコンピュータ２に相当するの
で、データブロック２２ｂの先頭アドレスを共通バス４
上に出力させる。

【００３１】（９）以後、（３）〜（８）の処理を繰り
返し、全てのデータブロック２２ａ〜２２ｎの転送が終
了した時点で、スイッチ制御部２４は転送モードライン
をディアクティブにする。

【００３２】（１０）続いて同期信号（ＳＹＮＣ−）バ
スを出力する。

【００３３】以上の手順により、各コンピュータ１〜ｎ
の有する共通メモリ２２、３２のデータは転送される。
なお、図６は、各信号の立上げ立下げのタイミングの詳
細を示した図であり、図７は、そのタイミングの時間値
を示した表である。

【００３４】以上のように、各コンピュータ１〜ｎ用の
データブロック内のデータを転送することにより、全て
の共通メモリ２２、３２のデータを同じ内容にすること
ができる。この転送する処理をリアルタイムクロック等
の一定の周期で繰り返し行えば、データ受け渡しのため
のソフトウェアは不要となる。

【００３５】

【発明の効果】以上のように、本発明のマルチコンピュ
ータシステムは、各コンピュータが有する共通メモリ上
のデータを効率よく同じ内容にすることができる。した
がって、システム全体で共通のデータを各ＣＰＵが任意
のタイミングでアクセスすることができる。これによ
り、各コンピュータは、共通メモリへアクセスするため
の待ち時間が回避でき、システム全体として処理の高速
化を図ることが可能となる。

【００３６】また、以上の処理をリアルタイムクロック
等の一定の周期で繰り返し行うようにすることで、デー
タ受け渡しのためのソフトウェアは不要となる。

【図面の簡単な説明】

【図１】本発明に係るマルチコンピュータシステムの実
施例を示すブロック構成図である。

【図２】本発明に係る共通メモリの内容を示す図であ
る。

【図３】本発明に係るマルチコンピュータシステムにお
ける各コンピュータが共通メモリへのアクセスするリア
ルタイム並列処理のタイミングチャートである。

【図４】本発明に係るマルチコンピュータシステムにお
けるデータ転送タイミングを示したタイミングチャート
である。

【図５】データ転送の際に使用する各信号の種類及び機
能の表である。

【図６】データ転送の際に使用する各信号の立上げ立下
げのタイミングの詳細を示した図である。

【図７】各信号の立上げ立下げのタイミングの時間値を
示した表である。

【図８】従来のマルチコンピュータシステムを示すブロ
ック構成図である。

【図９】従来のマルチコンピュータシステムにおける各
コンピュータが共通メモリへのアクセスするリアルタイ
ム並列処理のタイミングチャートである。

【符号の説明】

２０、３０ コンピュータ ２１、３１ ＣＰＵ ２２、３２ 共通メモリ ２３、３３ バス切換えスイッチ ２４、３４ スイッチ制御部 ４０ 制御線

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １つの共通バスに複数のコンピュータが
   接続され、各コンピュータ間で共通なデータを使用させ
   るマルチコンピュータシステムにおいて、 前記各コンピュータは、 ＣＰＵと、 全ての前記コンピュータと同じ内容のデータを記憶する
   共通メモリと、 二操作位置に切換え可能で、共通接点は前記共通メモリ
   に、第一切換え接点は前記ＣＰＵに、第二切換え接点は
   前記共通バスにそれぞれ接続されたバス切換えスイッチ
   と、 前記バス切換えスイッチの切換え制御を行うスイッチ制
   御手段と、 を有し、 全ての前記コンピュータの有する全ての前記切換えスイ
   ッチは、ほぼ同時に第二切換え接点に切り換わることに
   より全ての前記共通メモリが前記共通バスに接続され、
   その間に前記各共通メモリ独自のデータが順次他の共通
   メモリに転送されることを特徴とするマルチコンピュー
   タシステム。