JP2000010900A - ディスクアレイ制御装置、及びディスクアレイ - Google Patents

Abstract

(57)【要約】 【課題】 高い内部バス性能に見合った高いメモリスル
ープットを持つディスクアレイ制御装置を提供すること
にある。 【解決手段】 ディスクアレイ制御装置１は、ホストコ
ンピュータ１０１との１つ以上のインターフェース部１
１１と、複数の磁気ディスク装置１２０との１つ以上の
インターフェース部１１２と、磁気ディスク装置１２０
のデータ及びディスクアレイ制御装置１に関する制御情
報を格納する物理的に独立した１つ以上の共有メモリ部
１１４を備えている。上記共有メモリ部１１４は、１つ
以上のマルチプレクサと、該マルチプレクサに繋がる１
つ以上のメモリコントローラ１４２と、該メモリコント
ローラ１４２に繋がる１つ以上のメモリ部１４３を有
し、前記メモリコントローラ１４２を１つのマルチプレ
クサ部１４０を介して上記インターフェース部１１１ま
たはインターフェース部１１２に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データを分割して
複数の磁気ディスク装置に格納するディスクアレイ装置
の制御装置に関する。

【０００２】

【従来の技術】コンピュータの主記憶のＩ／Ｏ性能に比
べて、２次記憶装置として用いられる磁気ディスク装置
を使ったサブシステムのＩ／Ｏ性能は３〜４桁程度小さ
く、従来からこの差を縮めること、すなわちサブシステ
ムのＩ／Ｏ性能を向上する努力が各所でなされている。
サブシステムのＩ／Ｏ性能を向上させるための１つの方
法として、複数の磁気ディスク装置でサブシステムを構
成し、データを分割して複数の磁気ディスク装置に格納
する手段、いわゆるディスクアレイと呼ばれるシステム
が知られている。

【０００３】例えば、１つの従来技術（以下、従来技術
１という）では、図２に示すようにホストコンピュータ
１０１とディスク制御装置２間のデータ転送を実行する
複数のチャネルＩ／Ｆ部１１１と、磁気ディスク装置１
２０とディスク制御装置２間のデータ転送を実行する複
数のディスクＩ／Ｆ部１１２と、磁気ディスク装置１２
０のデータを一時的に格納するキャッシュメモリ部１１
５と、磁気ディスク１２０のデータ及びディスク制御装
置２に関する制御情報を格納する共有メモリ部１１４を
備え、キャッシュメモリ部１１５および共有メモリ部１
１４は全チャネルＩ／Ｆ部１１１及びディスクＩ／Ｆ部
１１２からアクセス可能な構成となっている。この従来
技術１では、チャネルＩ／Ｆ部１１１及びディスクＩ／
Ｆ部１１２と共有メモリ部１１４間、またチャネルＩ／
Ｆ部１１１及びディスクＩ／Ｆ部１１２とキャッシュメ
モリ部１１５間は１：１に接続されている。

【０００４】また、他の１つの従来技術（以下、従来技
術２という）では、図３に示すようにホストコンピュー
タ１０１とディスク制御装置３間のデータ転送を実行す
る複数のチャネルＩ／Ｆ部１１１と、磁気ディスク装置
１２０とディスク制御装置３間のデータ転送を実行する
複数のディスクＩ／Ｆ部１１２と、磁気ディスク装置１
２０のデータを一時的に格納するキャッシュメモリ部１
１５と、磁気ディスク１２０のデータ及びディスク制御
装置２に関する制御情報を格納する共有メモリ部１１４
を備える。そして、各チャネルＩ／Ｆ部１１１及びディ
スクＩ／Ｆ部１１２と共有メモリ部１１４間は共有バス
１３０で接続され、各チャネルＩ／Ｆ１１１部及びディ
スクＩ／Ｆ部１１２とキャッシュメモリ部１１５間は共
有バス１３０により接続されている。

【０００５】

【発明が解決しようとする課題】ディスクアレイシステ
ムに対する高性能化要求に対して、これまではディスク
アレイ制御装置の大規模化や構成要素の高速化、例えば
プロセッサ数やキャッシュ容量の増大、高性能プロセッ
サの適用、内部バス幅の拡大やバス転送能力の向上など
で対応してきた。しかしながら、前記従来技術２では、
内部バスの転送能力がシステムの大規模化および性能向
上に追従するのが困難になりつつある。

【０００６】そこで内部バス性能を向上させて高いメモ
リアクセス性能を得るために、前記従来技術１のよう
に、プロセッサとメモリ間を１：１に接続する方法が考
えられる。この方法によれば、メモリに接続したアクセ
スパス数に比例して内部バス性能が増加する。しかしな
がら、搭載するプロセッサ数の増大に比例して、共有メ
モリおよびキャッシュメモリに接続するアクセスパス数
も増加する。したがって、アクセスパス数の増加により
向上した内部バス性能を有効に利用するため、メモリの
スループットも向上させる必要がある。本発明の目的は
上述の課題を解消し、高い内部バス性能に見合った高い
メモリスループットを持つディスクアレイ制御装置を提
供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、ホストコンピュータとの１つ以上のイン
ターフェース部と、複数の磁気ディスク装置との１つ以
上のインターフェース部と、磁気ディスク装置のデータ
及びディスクアレイ制御装置に関する制御情報を格納す
る物理的に独立した１つ以上の共有メモリ部を有するデ
ィスクアレイ制御装置であり、前記共有メモリ部は、１
つ以上のマルチプレクサと、該マルチプレクサに繋がる
１つ以上のメモリコントローラと、該メモリコントロー
ラに繋がる１つ以上のメモリモジュールを有しており、
前記メモリコントローラは１つのマルチプレクサを介し
て前記ホストコンピュータとのインターフェース部、ま
たは前記複数の磁気ディスク装置とのインターフェース
部に接続されているようにしている。

【０００８】また、ホストコンピュータとのインターフ
ェース部と、複数の磁気ディスク装置とのインターフェ
ース部と、磁気ディスク装置のデータ及びディスクアレ
イ制御装置に関する制御情報を格納する物理的に独立し
た１つ以上の共有メモリ部を有するディスクアレイ制御
装置であり、ホストコンピュータとのインターフェース
部、及び複数の磁気ディスク装置とのインターフェース
部は、前記共有メモリ部と複数のアクセスパスで接続さ
れており、前記共有メモリ部は、１つ以上のマルチプレ
クサと、該マルチプレクサに繋がる１つ以上のメモリコ
ントローラと、該メモリコントローラに繋がる１つ以上
のメモリモジュールを有しており、前記メモリコントロ
ーラは１つのマルチプレクサを介して前記ホストコンピ
ュータとのインターフェース部、または前記複数の磁気
ディスク装置とのインターフェース部に接続されている
ようにしている。

【０００９】また、ホストコンピュータとの１つ以上の
インターフェース部と、複数の磁気ディスク装置との１
つ以上のインターフェース部と、磁気ディスク装置のデ
ータ及びディスクアレイ制御装置に関する制御情報を格
納する物理的に独立した１つ以上の共有メモリ部を有す
るディスクアレイ制御装置であり、前記ホストコンピュ
ータとのインターフェース部、または前記複数の磁気デ
ィスク装置とのインターフェース部からは、セレクタを
介して前記共有メモリ部にアクセス可能であり、前記ホ
ストコンピュータとのインターフェース部、または前記
複数の磁気ディスク装置とのインターフェース部と前記
セレクタ間と、前記セレクタと前記共有メモリ部間はア
クセスパスにより接続されており、前記共有メモリ部
は、１つ以上のマルチプレクサと、該マルチプレクサに
繋がる１つ以上のメモリコントローラと、該メモリコン
トローラに繋がる１つ以上のメモリモジュールを有して
おり、前記メモリコントローラは１つのマルチプレクサ
を介して前記セレクタに接続されているようにしてい
る。

【００１０】また、前記共有メモリ部が、磁気ディスク
装置のデータを一時的に格納するキャッシュメモリ部
と、前記キャッシュメモリ部及び前記ディスクアレイ制
御装置に関する制御情報を格納する共有メモリ部に物理
的に分割されており、前記ホストコンピュータとのイン
ターフェース部、及び前記複数の磁気ディスク装置との
インターフェース部から、前記キャッシュメモリ部、ま
たは前記共有メモリ部へのアクセスパスが物理的に独立
しているようにしている。

【００１１】また、前記共有メモリ部が、磁気ディスク
装置のデータを一時的に格納するキャッシュメモリ部
と、前記キャッシュメモリ部及び前記ディスクアレイ制
御装置に関する制御情報を格納する共有メモリ部に物理
的に分割されており、キャッシュメモリ部に繋がるセレ
クタと、共有メモリ部に繋がるセレクタが物理的に独立
しており、前記ホストコンピュータとのインターフェー
ス部、及び前記複数の磁気ディスク装置とのインターフ
ェース部から、前記キャッシュメモリ部、または前記共
有メモリ部へのアクセスパスが物理的に独立しているよ
うにしている。

【００１２】また、前記共有メモリ部、または前記キャ
ッシュメモリ部は、各々物理的に独立した前記共有メモ
リ部間、または前記キャッシュメモリ部間で二重化され
ているようにしている。また、前記ホストコンピュータ
とのインターフェース部、または前記複数の磁気ディス
ク装置とのインターフェース部から、前記共有メモリ
部、または前記キャッシュメモリ部へのアクセスの際
に、最初にアドレスとコマンドを連続して送出し、前記
共有メモリ部、または前記キャッシュメモリ部までのア
クセスパスが確立した後に、データを送出するようにし
ている。

【００１３】

【発明の実施の形態】本発明の実施例について、以下詳
細に説明する。 《実施例１》図１に、本発明の一実施例を示す。ディス
クアレイ制御装置１は、チャネルＩ／Ｆ部１１１、ディ
スクＩ／Ｆ部１１２、共有メモリ部１１４と、アクセス
パス０ １３５から構成される。図１５に示すように、
チャネルＩ／Ｆ部１１１は、ホストコンピュータとの１
つのＩ／Ｆ（ホストＩ／Ｆ）５１と、１つのマイクロプ
ロセッサ５０と、１つの共有メモリアクセス回路５２
と、共有メモリ部１１４への２つのアクセスパスＩ／Ｆ
から構成される。データ書き込み時は、ホストＩ／Ｆ５
１は、ホストコンピュータ１０１から送られてきたデー
タをパケットに分割して共有メモリアクセス回路５２へ
送出する。共有メモリアクセス回路５２は、ホストＩ／
Ｆ５１から送られてくる複数のパケットを２つのアクセ
スパスを使用して共有メモリ部１１４へ送出する。デー
タ読み出し時は、共有メモリアクセス回路５２は、共有
メモリ部１１４から送られてきた複数のパケットをホス
トＩ／Ｆ５１へ送出する。ホストＩ／Ｆ５１は、共有メ
モリアクセス回路５２から送られてきた複数のパケット
を１つのデータにまとめ、ホストコンピュータ１０１へ
送出する。マイクロプロセッサ５０は、ホストＩ／Ｆ５
１及び共有メモリアクセス回路５２でのデータの送受信
を制御する。ディスクＩ／Ｆ部１１２は、複数の磁気デ
ィスク装置１２０との１つのＩ／Ｆ（ドライブＩ／
Ｆ）、１つのマイクロプロセッサ、共有メモリ部１１４
への１つのアクセス回路と、共有メモリ部１１４への２
つのアクセスパスＩ／Ｆから構成されている。図１５に
示すホストＩ／Ｆ５１をドライブＩ／Ｆで置き換えた構
成となる。データの書き込みおよび読み出し時には、チ
ャネルＩ／Ｆ部１１１の説明で述べた処理と少なくとも
同様の処理が行われる。ここで、上記に示した個数は一
実施例に過ぎず、上記に限定するものではない。共有メ
モリ部１１４は、ホストコンピュータ１０１からの入出
力要求を処理するための制御情報等を格納する。より具
体的には、磁気ディスク装置１２０へ記録するデータ
や、そのデータの管理情報及びディスクアレイ制御装置
１の制御情報などの管理情報を格納する。

【００１４】図４に共有メモリ部１１４内の構成を示
す。共有メモリ部１１４は、２つのマルチプレクサ部１
４０と、４つのメモリコントローラ１４２と、８つのメ
モリモジュール１４３から成る。４つのメモリコントロ
ーラ１４２は、独立に動作するように構成される。１つ
のメモリコントローラ１４２には２つのメモリモジュー
ル１４３が繋がる。また、１つのメモリコントローラ１
４２は、２つのマルチプレクサ部１４０全てに繋がる。
メモリコントローラ１４２とそれに繋がるメモリモジュ
ール１４３をまとめてメモリ部１４１と呼ぶ。これは、
図１の共有メモリ部１１４内のＭで表す部分に相当して
いる。

【００１５】図５にマルチプレクサ部１４０内の構成を
示す。マルチプレクサ部１４０は、チャネルＩ／Ｆ部１
１１またはディスクＩ／Ｆ部１１２とのＩ／Ｆポート２
１０と、メモリコントローラ１４２とのＩ／Ｆポート２
１１と、両者間を互いに接続するマルチプレクサ２０６
と、Ｉ／Ｆポート２１０及び２１１で入出力を行う際の
データのエラーチェック部２０１と、バッファ２０２
と、チャネルＩ／Ｆ部１１１またはディスクＩ／Ｆ部１
１２から送出されたアドレス及びコマンドを解析するア
ドレス・コマンド（ａｄｒ、ｃｍｄ）解析部２０３と、
そこでの解析結果をメモリコントローラ１４２とのＩ／
Ｆポート２１１への接続要求として、到着順に自バッフ
ァ内（アービトレーション部２０５のバッファ内）に格
納し、このバッファ内に格納された接続要求に基づいて
アービトレーションを行い、メモリコントローラ１４２
とのＩ／Ｆポート２１１への接続権を決定するアービト
レーション部２０５を有する。接続が行われると、接続
された経路で以後のデータ等の転送が両方向で行われ
る。本実施例では、チャネルＩ／Ｆ部１１１またはディ
スクＩ／Ｆ部１１２とのＩ／Ｆポート２１０の数を４
つ、メモリコントローラ１４２とのＩ／Ｆポート２１１
の数を４つとした。ここで、Ｉ／Ｆポートの数は一実施
例に過ぎず、上記に限定するものではない。

【００１６】図１２は、アドレス・コマンド（ａｄｒ、
ｃｍｄ）解析部２０３及びアービトレーション部２０５
の詳細構成について示している。アドレス・コマンド
（ａｄｒ、ｃｍｄ）解析部２０３は、チャネルＩ／Ｆ部
１１１、またはディスクＩ／Ｆ部１１２とのＩ／Ｆポー
ト２１０の数に相当する４つのバッファ２２０を有し、
バッファ内に各Ｉ／Ｆポート２１０からのアドレス（ａ
ｄｒ）及びコマンド（ｃｍｄ）を格納する。アドレスは
長さが４バイトで最初の１バイトに出力ポート番号（ｐ
ｏｒｔ Ｎｏ．）が示されている。コマンドは長さが４
バイトで最初の１バイトにデータ長が示されている。ｐ
ｏｒｔ Ｎｏ．抽出部２２１では、アドレスから出力ポ
ート番号を取り出す。本実施例では、ｐｏｒｔ０、１、
２、３に“０００”、“００１”、“０１０”、“０１
１”をそれぞれ割り当てた。データ長抽出部２２２で
は、コマンドからデータ長を取り出す。

【００１７】メモリコントローラ選択部２２３では、管
理しているメモリモジュール１４３のアドレスが隣り合
っている２つのメモリコントローラ１４２に、アクセス
がまたがるかどうかを、アクセス開始アドレスとデータ
長から判断する。使用ｐｏｒｔ決定部２２４では、アク
セスが２つのメモリコントローラ１４２にまたがらない
ない場合には、ｐｏｒｔ Ｎｏ．をそのまま出力し、ま
たがる場合それを示す“１００”〜“１１１”の４種類
のコードを出力する。本実施例では、アクセスが最大２
つのメモリコントローラ１４２にまたがるように、転送
するデータ長とメモリコントローラ１４２が管理するメ
モリモジュール１４３のアドレス領域の関係を決めた。
したがって、４つのメモリコントローラ１４２の中で２
つのメモリコントローラ１４２にまたがる組み合わせは
４種類となる。このことから、アクセスが２つのメモリ
コントローラ１４２にまたがる場合に、使用ｐｏｒｔ決
定部２２３が出力するコードを、“１００”〜“１１
１”の４種類とした。

【００１８】アービトレーション部２０５では、まずア
ドレス・コマンド（ａｄｒ、ｃｍｄ）解析部２０３から
出力されたｐｏｒｔ Ｎｏ．を到着順にバッファ２２６
内の管理テーブル２２５に登録する。次に、管理テーブ
ル２２４の先頭から取り出した要求ｐｏｒｔ Ｎｏ．
と、バッファ２２７から取り出した使用中のｐｏｒｔ
Ｎｏ．を比較器２２８で比較する。ｐｏｒｔ Ｎｏ．が
異なる場合、その番号をセレクタ切り替え信号ＳＥＬ０
〜３としてマルチプレクサ２０６へ出力し、バッファ２
２６へ管理テーブル２２５内のキューの順番を１つ進め
るように指示する。ｐｏｒｔ Ｎｏ．が等しい場合、要
求ポートが空くまで待機する。ここで、アドレス、コマ
ンドの長さ、アドレスまたはコマンド内のｐｏｒｔＮ
ｏ．またはデータ長がそれぞれ示されている場所、使用
ｐｏｒｔ Ｎｏ．へのビットの割り当て方は一実施例に
過ぎず、上記に限定するものではない。

【００１９】次に、マルチプレクサ部１４０での処理の
手順について述べる。図６は、チャネルＩ／Ｆ部１１１
またはディスクＩ／Ｆ部１１２とのＩ／Ｆポート２１０
の内の１つにおける処理フローを示している。まず、ス
テップ３０１で、チャネルＩ／Ｆ部１１１またはディス
クＩ／Ｆ部１１２内の共有メモリ（ＳＭ）アクセス回路
からアクセス要求（ＲＥＱ ＯＮ）が来るまで待機す
る。アクセス要求が来たら、ステップ３０２でアドレス
（ａｄｒ）及びコマンド（ｃｍｄ）を解析する。ステッ
プ３０３でアドレス（ａｄｒ）、コマンド（ｃｍｄ）に
エラーがないかどうかチェックし、エラーがあった場合
ステップ３１５でエラー処理を行い、ステップ３０１の
アクセス要求待機状態に戻る。

【００２０】エラーがなかった場合、ステップ３０４
で、メモリコントローラ１４２とのＩ／Ｆポート２１１
への接続要求として、キューに登録する。そして、その
キューの内容に基づいてアービトレーションを行う。ア
ービトレーションでは早い者勝ちの制御を行う。ステッ
プ３０５で、要求したメモリコントローラ１４２とのＩ
／Ｆポート２１１が獲得できるまで待機する。獲得でき
たら、ステップ３０６でマルチプレクサ２０６を切り替
えて要求を出したＩ／Ｆポート２１０と獲得したＩ／Ｆ
ポート２１１を接続する。

【００２１】次に、ステップ３０７でメモリコントロー
ラ（ＭＥＭ ｃｏｎ）１４２へアクセス要求（ＲＥＱ Ｏ
Ｎ）を出し、アドレス（ａｄｒ）とコマンド（ｃｍｄ）
を送出する。ステップ３０８で、メモリコントローラ
（ＭＥＭ ｃｏｎ）１４２からアクセス承認（ＡＣＫ Ｏ
Ｎ）が返ってくるまで待機する。アクセス承認（ＡＣＫ
ＯＮ）が返ってきたら、ステップ３０９でチャネルＩ
／Ｆ部１１１またはディスクＩ／Ｆ部１１２内の共有メ
モリ（ＳＭ）アクセス回路へアクセス承認（ＡＣＫ Ｏ
Ｎ）を返す。ステップ３１０で、データの書き込み時は
共有メモリ（ＳＭ）アクセス回路から送られてきたデー
タをメモリコントローラ１４２へ送信する。また、デー
タの読み出し時はメモリコントローラ１４２から送られ
てきたデータを共有メモリ（ＳＭ）アクセス回路へ送信
する。

【００２２】その際、ステップ３１１でエラーのチェッ
クを行う。エラーを発見した場合、ステップ３１５でエ
ラー処理を行い、ステップ３０１のアクセス要求待機状
態へ戻る。エラーが無い場合、ステップ３１２でステー
タス（Ｓｔａｔｕｓ）が届くのをチェックし、ステータ
ス（Ｓｔａｔｕｓ）が届くまでデータを送信する。ステ
ータス（Ｓｔａｔｕｓ）が届いたら、ステップ３１３で
メモリコントローラ１４２へアクセス承認（ＡＣＫ Ｏ
Ｎ）を取り下げるように指示し、ステップ３０１のアク
セス要求待機状態に戻る。

【００２３】上記のように、共有メモリ部１１４を複数
のメモリコントローラ１４２とそれに繋がる複数のメモ
リモジュール１４３から構成することにより、共有メモ
リ部１１４へ接続された複数のアクセスパスからのアク
セス要求の内、少なくともメモリコントローラ１４２の
数だけの要求に独立に対応することが可能となる。ま
た、メモリコントローラ１４２に繋がる複数のメモリモ
ジュール１４３を独立に制御するようにメモリコントロ
ーラ１４２を構成すれば（これは、例えば複数のメモリ
コントローラを１つのＬＳＩの中に実装すれば可能とな
る）、メモリコントローラ１４２の数にコントローラが
独立に制御可能なメモリモジュール１４３の数を乗じた
数だけのアクセス要求に独立に対応可能となる。

【００２４】ここで、上記個数は一実施例に過ぎず、個
数を上記に限定するものではない。上記個数は、共有メ
モリ部に要求されるスループット及び共有メモリ部を実
装するパッケージ内に実装できるＬＳＩの個数によって
決定される。また上記のように、メモリコントローラ１
４２をマルチプレクサ部１４０を介してチャネルＩ／Ｆ
部１１１またはディスクＩ／Ｆ部１１２に接続すること
により、共有メモリ部１１４に繋がる複数のアクセスパ
ス１ １３５から共有メモリ部１１４へのアクセス要求
を複数のメモリコントローラ１４２に効率よく振り分け
ることが可能となる。特に、共有メモリ部１１４に繋が
るアクセスパス１ １３５の数がメモリコントローラの
数と異なる場合、両者間の接続を効率よく制御すること
が可能となる。

【００２５】《実施例２》図１３に、本発明の他の実施
例を示す。ディスクアレイ制御装置１は、チャネルＩ／
Ｆ部１１１と、ディスクＩ／Ｆ部１１２と、共有メモリ
部１１４とアクセスパス０ １３５かから構成される。

【００２６】図１４に示すように、チャネルＩ／Ｆ１１
１は、ホストコンピュータとの２つのＩ／Ｆ（ホストＩ
／Ｆ）５１と、２つのマイクロプロセッサ５０と、２つ
の共有メモリアクセス回路５２と、共有メモリ部１１４
への８つのアクセスパスＩ／Ｆから構成される。データ
の書き込み時は、ホストＩ／Ｆ５１は、ホストコンピュ
ータ１０１から送られてきたデータをパケットに分割し
て共有メモリアクセス回路５２へ送出する。共有メモリ
アクセス回路５２は、ホストＩ／Ｆ５１から送られてく
る複数のパケットを４つのアクセスパスを使用して共有
メモリ部１１４へ送出する。データの読み出し時は、共
有メモリアクセス回路５２は、共有メモリ部１１４から
送られてきた複数のパケットをホストＩ／Ｆ５１へ送出
する。ホストＩ／Ｆ５１は、共有メモリアクセス回路５
２から送られてきた複数のパケットを１つのデータにま
とめ、ホストコンピュータ１０１へ送出する。

【００２７】マイクロプロセッサ５０は、ホストＩ／Ｆ
５１および共有メモリアクセス回路５２でのデータの送
受信を制御する。ディスクＩ／Ｆ部１１２は、複数の磁
気ディスク装置１２０との２つのＩ／Ｆ（ドライブＩ
Ｆ）と、２つのマイクロプロセッサと、共有メモリ部１
１４への２つのアクセス回路と、共有メモリ部１１４へ
の８つのアクセスパスＩ／Ｆから構成されている。図１
４に示すホストＩ／Ｆ５１をドライブＩＦで置き換えた
構成となる。データの書き込みおよび読み出し時には、
チャネルＩ／Ｆ部１１１の説明で述べた処理と少なくと
も同様の処理が行われる。ここで、上記に示した個数は
一実施例に過ぎず、上記のように限定するものではな
い。共有メモリ部１１４は、磁気ディスク装置１２０へ
記録するデータや、そのデータ管理情報及びディスクア
レイ制御装置１の制御情報などの管理情報を格納する。

【００２８】システム性能のバランスをとるためには、
チャネルＩ／Ｆ部１１１及びディスクＩ／Ｆ部１１２か
ら共有メモリ部１１４へのアクセスパスのスループット
を、ホストＩ／Ｆ及びドライブＩ／Ｆのスループット以
上にする必要がある。ホストＩ／Ｆ及びドライブＩ／Ｆ
としては、今後はファイバーチャネル等のスループット
が１００ＭＢ／ｓ以上の高速のＩ／Ｆが使用されること
が多くなると考えられる。しかし、例えば実装上の制約
等により１本アクセスパスのスループットをホストＩ／
ＦあるいはドライブＩ／Ｆのスループット以上にできな
い場合、図１３に示すように、１つのチャネルＩ／Ｆ部
１１１あるいは１つのディスクＩ／Ｆ部１１２と、１つ
の共有メモリ部１１４の間を複数のアクセスパスで繋
ぎ、それらを並列に動作させることにより、アクセスパ
スのスループットをホストＩ／ＦあるいはドライブＩ／
Ｆのスループット以上にすることが可能となる。

【００２９】《実施例３》図９に、本発明の他の一実施
例を示す。ディスクアレイ制御装置４は、チャネルＩ／
Ｆ部１１１、ディスクＩ／Ｆ部１１２、セレクタ部１１
３、共有メモリ部１１４と、アクセスパス０ １３５、
アクセスパス１ １３６から構成される。チャネルＩ／
Ｆ部１１１は、ホストコンピュータとの少なくとも１つ
のＩ／Ｆ、少なくとも１つのマイクロプロセッサ、共有
メモリ部１１４への少なくとも１つのアクセス回路と、
共有メモリ部１１４への少なくとも１つのアクセスパス
Ｉ／Ｆ（いずれも図示していない）から構成されてお
り、ホストコンピュータ１０１と共有メモリ部１１４間
のデータ転送を実行する。ディスクＩ／Ｆ部１１２は、
複数の磁気ディスク装置１２０との少なくとも１つのＩ
／Ｆ、少なくとも１つのマイクロプロセッサ、共有メモ
リ部１１４への少なくとも１つのアクセス回路と、共有
メモリ部１１４への少なくとも１つのアクセスパスＩ／
Ｆ（いずれも図示していない）から構成されており、複
数の磁気ディスク装置１２０と共有メモリ部１１４間の
データ転送を実行する。共有メモリ部１１４は、磁気デ
ィスク装置１２０へ記録するデータや、そのデータの管
理情報及びディスクアレイ制御装置１の制御情報などの
管理情報を格納する。

【００３０】セレクタ部１１３には、２つのチャネルＩ
／Ｆ部１１１、２つのディスクＩ／Ｆ部１１２からそれ
ぞれ１本ずつ、計４本のアクセスパス０ １３５が接続
されている。また、セレクタ部１１３には、２つの共有
メモリ部１１４へのアクセスパス１１３６が１本ずつ、
計２本接続されている。これら１つのセレクタ部１１３
とそれに繋がる２つのチャネルＩ／Ｆ部１１１及び２つ
のディスクＩ／Ｆ部１１２で１つのグループを形成し、
セレクタグループ１５０と呼ぶ。本実施例では、ディス
クアレイ制御装置１が４つのセレクタグループ１５０を
有する。上記のようなアクセスパス数の関係があるた
め、セレクタ部１１３ではチャネルＩ／Ｆ部１１１及び
ディスクＩ／Ｆ部１１２からの４本のアクセスパス０
１３５からの要求の内、共有メモリ部１１４へのアクセ
スパス１ １３６の数に相当する２個だけを選択して実
行する機能を持つ。ここで、上記個数は一実施例に過ぎ
ず、個数を上記に限定するものではない。

【００３１】１つのセレクタ部１１３から共有メモリ部
１１４へ接続されるアクセスパスの数を、チャネルＩ／
Ｆ部１１１及びディスクＩ／Ｆ部１１２から１つのセレ
クタ部１１３に接続されるアクセスパスの数より少なく
し、チャネルＩ／Ｆ部１１１とディスクＩ／Ｆ部１１２
の合計数よりもセレクタ部１１３の数が少なくなるよう
に上記個数を設定することにより、共有メモリ部１１４
それぞれへ接続されるアクセスパス数を削減することが
できる。これにより、共有メモリ部のＬＳＩピンネック
及びパッケージのコネクタネックという問題が生じた場
合、ＬＳＩピンネック及びパッケージのコネクタネック
を解消することが可能となる。

【００３２】《実施例４》図９に示す構成のディスクア
レイ制御装置４の共有メモリ部１１４を、図１０に示す
ように、磁気ディスク装置１２０のデータを一時的に格
納するキャッシュメモリ部１１５と、キャッシュメモリ
部１１５及び前記ディスクアレイ制御装置５に関する制
御情報を格納する共有メモリ部１１４に物理的に分割す
る。そして、キャッシュメモリ部１１５に繋がるセレク
タ部（ＣＭセレクタ部）１２３と、共有メモリ部１１４
に繋がるセレクタ部（ＳＭセレクタ部）１１３を物理的
に独立させ、チャネルＩ／Ｆ部１１１、及びディスクＩ
／Ｆ部１１２から、キャッシュメモリ部１１５、または
共有メモリ部１１４へのアクセスパス０ １３５及びア
クセスパス１ １３６を物理的に独立させる。そして、
共有メモリ部１１４及びキャッシュメモリ部１１５を実
施例２と同じように構成する。

【００３３】これよって、共有メモリ部１１４とキャッ
シュメモリ部１１５それぞれに要求される性能に見合う
だけのメモリコントローラ１４２及びメモリモジュール
１４３の数を、それぞれ独立に設定することが可能とな
る。また、図１１に示すように、共有メモリ部１１４、
及びキャッシュメモリ部１１５を、各々物理的に独立し
た共有メモリ部１１４間、及びキャッシュメモリ部１１
５間で二重化して、二重化領域１６０を形成する。すな
わち、２個の共有メモリ部１１４を２重化した場合には
各共有メモリ部に同一のデータが書き込まれる。また、
各共有メモリ部全体を二重化したり、各共有メモリ部の
一部分を二重化したりすることができる。これにより、
一方のメモリ部に障害が発生した場合、他方のメモリ部
でシステムの運転を続けることが可能となるため、耐障
害性が向上する。本実施例を実施例１に示すディスクア
レイ制御装置１に適用しても何ら問題はなく、本実施例
と同様の効果が得られる。

【００３４】《実施例５》図７は、実施例４のディスク
アレイ制御装置４における、チャネルＩ／Ｆ部１１１ま
たはディスクＩ／Ｆ部１１２内の共有メモリ（ＳＭ）ア
クセス回路またはキャッシュメモリ（ＣＭ）アクセス回
路から、共有メモリ部１１４またはキャッシュメモリ部
１１５内のメモリコントローラ１４２へデータの書き込
みを行うときの処理の流れを示している。データの書き
込み時は、ステップ５０１でＳＭまたはＣＭアクセス回
路からセレクタ部１１３または１２３へアクセス要求
（ＲＥＱ）を出し、続けてステップ５０２、５０３でア
ドレス（ＡＤＲ）、コマンド（ＣＭＤ）を送出する。セ
レクタ部１１３または１２３では、ステップ５０２、５
０３でアドレス（ＡＤＲ）、コマンド（ＣＭＤ）を受け
取ると、複数のマルチプレクサ部１４０の内のどれにア
クセスするかをアドレス（ＡＤＲ）、コマンド（ＣＭ
Ｄ）から割り出し、当該マルチプレクサ部１４０への出
力ポートのキューに接続要求を登録する。次に、ステッ
プ５０４でアービトレーションを行い、要求ポートへの
接続が許可されると、ステップ５０５でセレクタを切り
替えて共有メモリ部１１４またはキャッシュメモリ部１
１５内のマルチプレクサ部１４０へのポートを割り当て
る。ステップ５０６で、セレクタ部１１３または１２３
からマルチプレクサ部１４０へアクセス要求（ＲＥＱ）
を出し、続けてステップ５０７、５０９でアドレス（Ａ
ＤＲ）、コマンド（ＣＭＤ）を送出する。

【００３５】マルチプレクサ部１４０では、ステップ５
０７、５０９でアドレス（ＡＤＲ）、コマンド（ＣＭ
Ｄ）を受け取ると、複数のメモリコントローラ１４２の
内のどれにアクセスするかをアドレス（ＡＤＲ）、コマ
ンド（ＣＭＤ）から割り出し、当該メモリコントローラ
１４２への出力ポートのキューに接続要求を登録する。
次に、ステップ５０８でアービトレーションを行い、要
求ポートへの接続が許可されると、ステップ５１０でマ
ルチプレクサを切り替えて当該メモリコントローラ１４
２へのポートを割り当てる。ステップ５１１で、マルチ
プレクサ部１４０からメモリコントローラ１４２へアク
セス要求（ＲＥＱ）を出し、続けてステップ５１２、５
１４でアドレス（ＡＤＲ）、コマンド（ＣＭＤ）を送出
する。

【００３６】共有メモリ部１１４またはキャッシュメモ
リ部１１５内のメモリコントローラ部１４２では、ステ
ップ５１２でアドレス（ＡＤＲ）を受け取ると、ステッ
プ５１３でアクセスするメモリモジュールの選択を行
い、選択後、ステップ５１５でマルチプレクサ部１４
０、セレクタ部１１３または１２３を経由してＳＭまた
はＣＭアクセス回路へアクセス承認（ＡＣＫ ＯＮ）を
返す。ＳＭまたはＣＭアクセス回路はＡＣＫ ＯＮを受
けたら、ステップ５１６でデータを送出する。共有メモ
リ部１１４またはキャッシュメモリ部１１５内のメモリ
コントローラ１４２はデータを全て受け取ったら、ステ
ップ５１７で後処理を行い、ステップ５１８でマルチプ
レクサ部１４０、セレクタ部１１３または１２３を経由
してＳＭまたはＣＭアクセス回路へステータス（ＳＴＡ
ＴＵＳ）を返す。マルチプレクサ部１４０はＳＴＡＴＵ
Ｓを受けたら、ステップ５１９でメモリコントローラ１
４２へアクセス承認を取り下げる（ＡＣＫ ＯＦＦ）よ
うに指示する。セレクタ部１１３または１２３はＳＴＡ
ＴＵＳを受けたら、ステップ５２０でマルチプレクサ部
１４０へアクセス承認を取り下げる（ＡＣＫ ＯＦＦ）
ように指示する。ＳＭまたはＣＭアクセス回路はＳＴＡ
ＴＵＳを受けたら、ステップ５２１でセレクタ部１１３
へアクセス承認を取り下げる（ＡＣＫ ＯＦＦ）ように
指示する。実施例１のディスクアレイ制御装置１におい
て本実施例を適用する場合は、セレクタ部での処理を省
略すればよい。

【００３７】図８は、実施例４のディスクアレイ制御装
置４における、チャネルＩ／Ｆ部１１１またはディスク
Ｉ／Ｆ部１１２内の共有メモリアクセス回路へメモリコ
ントローラ１４２から、またはチャネルＩ／Ｆ部１１１
またはディスクＩ／Ｆ部１１２内のキャッシュメモリア
クセス回路へメモリコントローラ１４２からデータの読
み出しを行うときの処理の流れを示している。データの
読み出し時の処理ステップ６０１〜６１５までは、デー
タの書き込み時の処理ステップ５０１〜５１５までと同
じである。

【００３８】その後、共有メモリ部１１４またはキャッ
シュメモリ部１１５内のメモリコントローラ１４２にお
いて、ステップ６１６で読み出しの前処理を行う。ステ
ップ６１７で、マルチプレクサ部１４０、セレクタ部１
１３または１２３を経由してＳＭまたはＣＭアクセス回
路へデータを送出する。データの送出が終了したら、共
有メモリ部１１４またはキャッシュメモリ部１１５内の
メモリコントローラ１４２において、ステップ６１８で
後処理を行い、ステップ６１９でマルチプレクサ部１４
０、セレクタ部１１３または１２３を経由してＳＭまた
はＣＭアクセス回路へＳＴＡＴＵＳを返す。マルチプレ
クサ部１４０はＳＴＡＴＵＳを受けたら、ステップ６２
０でメモリコントローラ１４２へアクセス承認を取り下
げる（ＡＣＫ ＯＦＦ）ように指示する。セレクタ部１
１３または１２３はＳＴＡＴＵＳを受けたら、ステップ
６２１でマルチプレクサ部１４０へアクセス承認を取り
下げる（ＡＣＫ ＯＦＦ）ように指示する。ＳＭまたは
ＣＭアクセス回路はＳＴＡＴＵＳを受けたら、ステップ
６２２でセレクタ部１１３へアクセス承認を取り下げる
（ＡＣＫ ＯＦＦ）ように指示する。実施例１のディス
クアレイ制御装置１において本実施例を適用する場合
は、セレクタ部での処理を省略すればよい。

【００３９】上記のように、チャネルＩ／Ｆ部１１１、
またはディスクＩ／Ｆ部１１２から、共有メモリ部１１
４またはキャッシュメモリ部１１５内のメモリコントロ
ーラ１４２へのアクセスの際に、最初にアドレスとコマ
ンドを連続して送出し、メモリコントローラ１４２まで
のアクセスパスが確立した（ステップ５１５または６１
５）後、データを送出することによって、セレクタ部１
１３または１２３及びマルチプレクサ部１４０におい
て、転送データをバッファリングする必要がなくなり、
セレクタ部１１３または１２３及びマルチプレクサ部１
４０での制御が簡単化され、メモリへのアクセススルー
プットの向上が可能となる。

【００４０】

【発明の効果】本発明によれば、チャネルＩ／Ｆ部及び
ディスクＩ／Ｆ部から共有メモリ部へのアクセスパス数
の増加に伴う内部パススループットの増加に対応して、
ディスクアレイ制御装置の共有メモリ部内のスループッ
トを向上することが可能となる。それによって、ディス
クアレイ制御装置全体のデータ転送のスループットを向
上することができる。

【図面の簡単な説明】

【図１】本発明によるディスクアレイ制御装置の構成を
示す図である。

【図２】従来のディスクアレイ制御装置の構成を示す図
である。

【図３】従来のディスクアレイ制御装置の構成を示す図
である。

【図４】本発明によるディスクアレイ制御装置内の共有
メモリ部の構成を示す図である。

【図５】本発明によるディスクアレイ制御装置内のマル
チプレクサ部の構成を示す図である。

【図６】マルチプレクサ部での動作フローを示す図であ
る。

【図７】共有メモリ部またはキャッシュメモリ部へデー
タの書き込みを行うときのシーケンスを示す図である。

【図８】共有メモリ部またはキャッシュメモリ部からデ
ータの読み出しを行うときのシーケンスを示す図であ
る。

【図９】本発明によるディスクアレイ制御装置の他の構
成を示す図である。

【図１０】本発明によるディスクアレイ制御装置の他の
構成を示す図である。

【図１１】本発明によるディスクアレイ制御装置の他の
構成を示す図である。

【図１２】本発明によるディスクアレイ制御装置内のマ
ルチプレクサ部の詳細構成を示す図である。

【図１３】本発明によるディスクアレイ制御装置の他の
構成を示す図である。

【図１４】チャネルＩ／Ｆ部の構成を示す図である。

【図１５】チャネルＩ／Ｆ部の他の構成を示す図であ
る。

【符号の説明】

１、４、５、６ ディスクアレイ制御装置 ５０ マイクロプロセッサ ５１ ホストＩ／Ｆ ５２ 共有メモリアクセス回路 １０１ ホストコンピュータ １１１ チャネルＩ／Ｆ部 １１２ ディスクＩ／Ｆ部 １１３ セレクタ部（ＳＭセレクタ部） １１４ 共有メモリ部 １１５ キャッシュメモリ部 １２０ 磁気ディスク装置 １２３ ＣＭセレクタ部 １３５ アクセスパス０ １３６ アクセスパス１ １４０ マルチプレクサ部 １４１ メモリ部 １４２ メモリコントローラ １４３ メモリもジュール １５０ セレクタグループ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータとのインターフェー
   ス部と、複数の磁気ディスク装置とのインターフェース
   部と、前記ホストコンピュータからの入出力要求を処理
   するための制御情報を格納する共有メモリ部とを有する
   ディスクアレイ制御装置であって、 前記共有メモリ部は、マルチプレクサと、該マルチプレ
   クサに繋がるメモリコントローラと、該メモリコントロ
   ーラに繋がるメモリモジュールとを有しており、前記メ
   モリコントローラは前記マルチプレクサを介して前記ホ
   ストコンピュータとのインターフェース部、または前記
   複数の磁気ディスク装置とのインターフェース部に接続
   されていることを特徴とするディスクアレイ制御装置。
2. 【請求項２】 ホストコンピュータとのインターフェー
   ス部と、複数の磁気ディスク装置とのインターフェース
   部と、前記ホストコンピュータからの入出力要求を処理
   するための制御情報を格納する共有メモリ部とを有する
   ディスクアレイ制御装置であって、 前記ホストコンピュータとのインターフェース部と、及
   び前記複数の磁気ディスク装置とのインターフェース部
   とは、前記共有メモリ部と複数のアクセスパスで接続さ
   れており、前記共有メモリ部は、マルチプレクサと、該
   マルチプレクサに繋がるメモリコントローラと、該メモ
   リコントローラに繋がるメモリモジュールとを有してお
   り、前記メモリコントローラは前記マルチプレクサを介
   して前記ホストコンピュータとのインターフェース部、
   または前記複数の磁気ディスク装置とのインターフェー
   ス部に接続されていることを特徴とするディスクアレイ
   制御装置。
3. 【請求項３】 ホストコンピュータとのインターフェー
   ス部と、複数の磁気ディスク装置との１つ以上のインタ
   ーフェース部と、前記ホストコンピュータからの入出力
   要求を処理するための制御情報を格納する共有メモリ部
   とを有するディスクアレイ制御装置であって、 前記ホストコンピュータとのインターフェース部、また
   は前記複数の磁気ディスク装置とのインターフェース部
   と前記共有メモリ部とに接続されたセレクタを有し、前
   記ホストコンピュータとのインターフェース部、または
   前記複数の磁気ディスク装置とのインターフェース部と
   前記セレクタ間と、前記セレクタと前記共有メモリ部間
   はアクセスパスにより接続されており、前記共有メモリ
   部は、マルチプレクサと、該マルチプレクサに繋がるメ
   モリコントローラと、該メモリコントローラに繋がるメ
   モリモジュールとを有しており、前記メモリコントロー
   ラは前記マルチプレクサを介して前記セレクタに接続さ
   れていることを特徴とするディスクアレイ制御装置。
4. 【請求項４】 請求項１乃至請求項３のいずれかの請求
   項記載のディスクアレイ制御装置において、 前記共有メモリ部は、物理的に独立した複数の共有メモ
   リを有し、該複数の共有メモリで二重化されていること
   を特徴とするディスクアレイ制御装置。
5. 【請求項５】 請求項１乃至請求項４のいずれかの請求
   項記載のディスクアレイ制御装置において、 前記ホストコンピュータとのインターフェース部、また
   は前記複数の磁気ディスク装置とのインターフェース部
   から、前記共有メモリ部へのアクセスの際に、最初にア
   ドレスとコマンドを連続して送出し、前記共有メモリ部
   までのアクセスパスが確立した後に、データを送出する
   ことを特徴とするディスクアレイ制御装置。
6. 【請求項６】 請求項１または請求項２記載のディスク
   アレイ制御装置において、 磁気ディスク装置に格納されるデータを一時的に格納す
   るキャッシュメモリ部を有し、前記ホストコンピュータ
   とのインターフェース部、及び前記複数の磁気ディスク
   装置とのインターフェース部から前記キャッシュメモリ
   部へのアクセスパスと、前記ホストコンピュータとのイ
   ンターフェース部及び前記複数の磁気ディスク装置との
   インターフェース部から前記共有メモリ部へのアクセス
   パスとが物理的に独立していることを特徴とするディス
   クアレイ制御装置。
7. 【請求項７】 請求項３記載のディスクアレイ制御装置
   において、 磁気ディスク装置に格納されるデータを一時的に格納す
   るキャッシュメモリ部と、前記ホストコンピュータとの
   インターフェース部、または前記複数の磁気ディスク装
   置とのインターフェース部と前記キャッシュメモリ部と
   に接続され前記共有メモリ部に接続された前記セレクタ
   と物理的に独立したセレクタとを有し、前記ホストコン
   ピュータとのインターフェース部、及び前記複数の磁気
   ディスク装置とのインターフェース部から、前記キャッ
   シュメモリ部及び前記共有メモリ部へのアクセスパスが
   それぞれ物理的に独立していることを特徴とするディス
   クアレイ制御装置。
8. 【請求項８】 請求項６または請求項７記載のディスク
   アレイ制御装置において、 前記共有メモリ部は複数の共有メモリを有し、該複数の
   共有メモリで二重化され、前記キャッシュメモリ部は複
   数のキャッシュメモリを有し、該複数のキャッシュメモ
   リで二重化されていることを特徴とするディスクアレイ
   制御装置。
9. 【請求項９】 請求項６乃至請求項８のいずれかの請求
   項記載のディスクアレイ制御装置において、 前記ホストコンピュータとのインターフェース部、また
   は前記複数の磁気ディスク装置とのインターフェース部
   から、前記共有メモリ部、または前記キャッシュメモリ
   部へのアクセスの際に、最初にアドレスとコマンドを連
   続して送出し、前記共有メモリ部、または前記キャッシ
   ュメモリ部までのアクセスパスが確立した後に、データ
   を送出することを特徴とするディスクアレイ制御装置。
10. 【請求項１０】 ホストコンピュータとのインターフェ
    ース部と、複数の磁気ディスク装置とのインターフェー
    ス部と、前記ホストコンピュータからの入出力要求を処
    理するための制御情報を格納する共有メモリ部とを有す
    るディスクアレイ制御装置において、 前記共有メモリ部は、マルチプレクサと、該マルチプレ
    クサに接続された複数のメモリコントローラと、該複数
    のメモリコントローラの各メモリコントローラに接続さ
    れたメモリモジュールとを有し、 前記複数のメモリコントローラは、前記マルチプレクサ
    を介して前記ホストコンピュータとのインターフェース
    部又は複数の磁気ディスク装置とのインターフェース部
    に接続されており、互いに独立して動作することを特徴
    とするディスクアレイ制御装置。
11. 【請求項１１】 複数の磁気ディスク装置と、 ホストコンピュータとのインターフェース部と、前記複
    数の磁気ディスク装置とのインターフェース部と、前記
    ホストコンピュータからの入出力要求を処理するための
    制御情報を格納する共有メモリ部とを有するディスクア
    レイ制御装置とを備えるディスクアレイにおいて、 前記共有メモリ部は、マルチプレクサと、該マルチプレ
    クサに接続されたメモリコントローラと、該メモリコン
    トローラに接続されたメモリモジュールとを有し、 前記メモリコントローラは、前記マルチプレクサを介し
    て前記ホストコンピュータとのインターフェース部又は
    複数の磁気ディスク装置とのインターフェース部に接続
    されていることを特徴とするディスクアレイ。
12. 【請求項１２】 複数の磁気ディスク装置と、ホストコ
    ンピュータとのインターフェース部と、前記複数の磁気
    ディスク装置とのインターフェース部と、前記ホストコ
    ンピュータからの入出力要求を処理するための制御情報
    を格納する共有メモリ部とを有するディスクアレイ制御
    装置とを備えるディスクアレイにおいて、 前記共有メモリ部は、マルチプレクサと、該マルチプレ
    クサに接続された複数のメモリコントローラと、該複数
    のメモリコントローラの各メモリコントローラに接続さ
    れたメモリモジュールとを有し、 前記複数のメモリコントローラは、前記マルチプレクサ
    を介して前記ホストコンピュータとのインターフェース
    部又は複数の磁気ディスク装置とのインターフェース部
    に接続されており、互いに独立して動作することを特徴
    とするディスクアレイ。