JP2003263278A

JP2003263278A - ディスクアレイ制御装置

Info

Publication number: JP2003263278A
Application number: JP2003084079A
Authority: JP
Inventors: Kazuhisa Fujimoto; 和久藤本; Atsushi Tanaka; 淳田中; Akira Fujibayashi; 昭藤林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2003-03-26
Filing date: 2003-03-26
Publication date: 2003-09-19

Abstract

(57)【要約】【課題】チャネルＩＦ部、ディスクＩＦ部−キャッシ
ュメモリ間の全てのアクセスパスを効率的に使用するこ
とを可能とし、キャッシュメモリへのデータ転送スルー
プットの高いディスクアレイ制御装置を提供することで
ある。【解決手段】ホストコンピュータ５０と第１の種類の
チャネルで接続するためのチャネルインターフェース部
４１１と、ホストコンピュータ５１と第２の種類のチャ
ネルで接続するためのチャネルインターフェース部４１
３と、磁気ディスク装置とのインターフェースを有する
複数のディスクインターフェース部４１４、４１５と、
キャッシュメモリ部１４と、共有メモリ部１５とを設
け、前記キャッシュメモリ部に接続されるアクセスパス
の本数は、前記共有メモリ部に接続されるアクセスパス
の本数より少なくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データを複数の磁
気ディスク装置に格納するディスクアレイ制御装置に関
する。

【０００２】

【従来の技術】半導体記憶装置を記憶媒体とするコンピ
ュータの主記憶のＩ／Ｏ性能に比べて、磁気ディスクを
記憶媒体とするディスクサブシステム（以下「サブシス
テム」という。）のＩ／Ｏ性能は３〜４桁程度小さく、
従来からこの差を縮めること、すなわちサブシステムの
Ｉ／Ｏ性能を向上させる努力がなされている。サブシス
テムのＩ／Ｏ性能を向上させるための１つの方法とし
て、複数の磁気ディスク装置でサブシステムを構成し、
データを複数の磁気ディスク装置に格納する、いわゆる
ディスクアレイと呼ばれるシステムが知られている。

【０００３】図２は、従来のディスクアレイの構成を示
す。ホストコンピュータ５０とディスクアレイ制御装置
２との間のデータ転送を実行する複数のチャネルＩＦ部
１１と、磁気ディスク装置２０とディスクアレイ制御装
置２間のデータ転送を実行する複数のディスクＩＦ部１
２と、磁気ディスク装置２０のデータを一時的に格納す
るキャッシュメモリ部１４と、ディスクアレイ制御装置
２に関する制御情報（例えば、チャネルＩＦ部及びディ
スクＩＦ部とキャッシュメモリ部１４との間のデータ転
送制御に関する情報）を格納する共有メモリ部１５とを
備え、キャッシュメモリ部１４および共有メモリ部１５
は全てのチャネルＩＦ部１１及びディスクＩＦ部１２か
らアクセス可能な構成となっている。このディスクアレ
イでは、チャネルＩＦ部１１及びディスクＩＦ部１２と
共有メモリ部１５との間、及び、チャネルＩＦ部１１及
びディスクＩＦ部１２とキャッシュメモリ部１４との間
は１対１に接続される。以下、このような接続形態をス
ター接続と呼ぶ。

【０００４】チャネルＩＦ部１１は、ホストコンピュー
タ５０と接続するためのインターフェース及びホストコ
ンピュータ５０に対する入出力を制御するマイクロプロ
セッサ（図示せず）を有している。また、ディスクＩＦ
部１２は、磁気ディスク装置２０と接続するためのイン
ターフェース及び磁気ディスク装置２０に対する入出力
を制御するマイクロプロセッサ（図示せず）を有してい
る。また、ディスクＩＦ部１２は、RAID機能の実行も行
う。

【０００５】図３は、他の従来のディスクアレイの構成
を示す。ホストコンピュータ５０とディスクアレイ制御
装置３間のデータ転送を実行する複数のチャネルＩＦ部
１１と、磁気ディスク装置２０とディスクアレイ制御装
置３間のデータ転送を実行する複数のディスクＩＦ部１
２と、磁気ディスク装置２０のデータを一時的に格納す
るキャッシュメモリ部１４と、ディスクアレイ制御装置
３に関する制御情報（例えば、チャネルＩＦ部及びディ
スクＩＦ部とキャッシュメモリ部１４との間のデータ転
送制御に関する情報）を格納する共有メモリ部１５を備
え、各チャネルＩＦ部１１及びディスクＩＦ部１２と共
有メモリ部１５間は共有バス１３０で接続され、各チャ
ネルＩＦ１１部及びディスクＩＦ部１２とキャッシュメ
モリ部１４間は共有バス１３１で接続される。以下、こ
のような接続形態を共有バス接続形式と呼ぶ。

【０００６】

【発明が解決しようとする課題】ディスクアレイのアー
キテクチャーをスケーラブルなものとするには、ディス
ク制御装置に接続するディスク容量（論理ボリューム
数）に応じ、ディスクＩＦ部を増設し、また、必要なホ
ストコンピュータとのチャネル数に応じて、ディスクア
レイ装置内のチャネルＩＦ部を増設する必要がある。し
かし、共有バス接続形式のディスクアレイ制御装置で
は、チャネルＩＦ部、ディスクＩＦ部の増設すると、共
有バスがボトルネックとなり、チャネルＩＦ部及びディ
スクＩＦ部とキャッシュメモリ部との間のアクセスパ
ス、又はチャネルＩＦ部及びディスクＩＦ部と共有メモ
リ部との間のアクセスパスのスループットを、チャネル
ＩＦ部又はディスクＩＦ部の増設に対応してスケーラブ
ルなものとすることができない。

【０００７】また、共有バス接続形式では、チャネルＩ
Ｆ部に設けられたマイクロプロセッサ、及びディスクＩ
Ｆ部に設けられたマイクロプロセッサに高性能なプロセ
ッサを使用した場合に、こららのプロセッサの性能に比
べて、共有バスの転送能力がボトルネックになり、プロ
セッサの高速化に追従することが困難となる。

【０００８】さらに、共有バス接続形式では、共有バス
に接続された複数のチャネルＩＦ部（または複数のディ
スクＩＦ部）の何れかのチャネルＩＦ部（またはディス
クＩＦ部）に障害が発生した場合に、障害の発生したチ
ャネルＩＦ部（またはディスクＩＦ部）を特定すること
が困難である。

【０００９】一方、スター接続形式のディスクアレイ制
御装置では、共有メモリ部またはキャッシュメモリ部に
接続したアクセスパス数に比例して内部パス性能が増加
させることができるので、チャネルＩＦ部、ディスクＩ
Ｆ部の増設、または使用するプロセッサの性能に応じ
て、内部パス性能を増加させることが可能である。ま
た、チャネルＩＦ部及びディスクＩＦ部とキャッシュメ
モリ部との間、チャネルＩＦ部及びディスクＩＦ部と共
有メモリ部との間がスター接続されているため、障害の
発生したチャネルＩＦ部（またはディスクＩＦ部）を特
定することも容易である。

【００１０】スター接続形式のディスクアレイ制御装置
では、ディスクアレイ制御装置に搭載されるチャネルＩ
Ｆ部またはディスクＩＦ部の数を増やした場合、チャネ
ルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との
間、及びチャネルＩＦ部及びディスクＩＦ部と共有メモ
リとの間のアクセスパス数も増えることになる。また、
ホストコンピュータとディスクアレイ制御装置との間の
接続にファイバチャネル等の高速チャネルの採用等によ
り、ディスクアレイ制御装置に要求されるスループット
はさらに増大する方向にあり、このスループットの向上
の要求を満たすためには、チャネルＩＦ部及びディスク
ＩＦ部とキャッシュメモリ部との間、及びチャネルＩＦ
部及びディスクＩＦ部と共有メモリとの間のアクセスパ
ス数を増やし、内部パス性能を向上させることが有効で
ある。

【００１１】しかし、キャッシュメモリに格納される１
つのデータのデータ量は、共有メモリに格納される１つ
の制御情報のデータ量よりもかなり大きい。一例を挙げ
れば、メインフレームに接続されるディスク制御装置で
は、キャッシュメモリに格納される１つのデータは数Ｋ
バイト程度（例えば２Ｋバイト）であるのに対し、共有
メモリに格納される１つの制御情報は数バイト程度（例
えば、４バイト）である。また、オープン系のホストコ
ンピュータに接続されるディスク制御装置では、キャッ
シュメモリに格納される１つのデータは数十バイト程度
（例えば、６４Ｋバイト）であるのに対し、共有メモリ
に格納される１つの制御情報は数バイト程度（例えば、
４バイト）である。したがって、チャネルＩＦ部及びデ
ィスクＩＦ部とキャッシュメモリ部との間で転送される
データ量は、チャネルＩＦ部及びディスクＩＦ部と共有
メモリ部との間で転送されるデータ量に比べかなり大き
いので、チャネルＩＦ部及びディスクＩＦ部とキャッシ
ュメモリ部との間のアクセスバスのデータ幅は、チャネ
ルＩＦ部及びディスクＩＦ部と共有メモリ部との間のア
クセスパスのデータ幅より広くとる必要がある。例え
ば、前者のアクセスパスは１６ビットのバスで構成さ
れ、後者は４ビットのバスで構成される。そのため、チ
ャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部
との間のアクセスパスの本数を増やすと、キャッシュメ
モリ部のＬＳＩピンネック及びパッケージのコネクタネ
ックという問題が生じる。

【００１２】一方、ディスクアレイ制御装置のホストコ
ンピュータへの応答時間を短くするためには、共有メモ
リ部に格納された制御情報へのアクセス時間をできるだ
け短くすることも必要である。

【００１３】また、近年のオープンシステム化の流れを
受け、マルチプラットフォーム対応のストレージサブシ
ステムが求められている。すなわち、ファイバチャネル
のような、高速インターフェースと、スループットが数
十ＭＢ／ｓｅｃである低速のＥＳＣＯＮ（エンタープラ
イズ・システムズ・コネクション；ＥＳＣＯＮは米国In
ternational Business Machines, Corp.の登録商標）チ
ャネルやＳＣＳＩ（スモール・コンピュータ・システム
・インターフェース）チャネル等の低速インターフェー
スとを、同じディスクアレイ制御装置でサポートする必
要がある。このため例えば、スループットの高いファイ
バチャネル用のチャネルＩＦ部やディスクＩＦ部と、ス
ループットの低いＳＣＳＩチャネル用のチャネルＩＦ部
やディスクＩＦ部を同じディスクアレイ装置内に搭載
し、同時に動作させる必要がある。そのためには、種類
の異なるインターフェースを備えたチャネルＩＦ部及び
ディスクＩＦ部とキャッシュメモリ間において効率的な
アクセスが行われるようにする必要がある。

【００１４】本発明の目的は、上述の課題を解消し、チ
ャネルＩＦ部、ディスクＩＦ部−キャッシュメモリ間の
全てのアクセスパスを効率的に使用することを可能と
し、キャッシュメモリへのデータ転送スループットの高
いディスクアレイ制御装置を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を解決するため
に、本発明のディスクアレイ制御装置では、第１のホス
トコンピュータと第１の種類のチャネルで接続するため
の第１のチャネルインターフェース部と、第２のホスト
コンピュータと前記第１の種類と異なる第２の種類のチ
ャネルで接続するための第２のチャネルインターフェー
ス部と、磁気ディスク装置とのインターフェースを有す
る複数のディスクインターフェース部と、前記複数のチ
ャネルインターフェース部と前記複数のディスクインタ
ーフェース部とに接続され、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、前記複数のチャネルインターフェー
ス部と前記複数のディスクインターフェース部とに接続
され、チャネルインターフェース部及びディスクインタ
ーフェース部と前記キャッシュメモリとの間のデータ転
送に関する制御情報を格納する共有メモリ部とを有し、
前記キャッシュメモリ部に接続されるアクセスパスの本
数は、前記共有メモリ部に接続されるアクセスパスの本
数より少なくする。

【００１６】さらに、前記第１のチャネルインターフェ
ース部と、前記第２のチャネルインターフェース部と、
前記ディスクインターフェース部と、前記キャッシュメ
モリ部とに接続されるセレクタ部を設け、前記第１のチ
ャネルインターフェース部、前記第２のチャネルインタ
ーフェース部、及び前記ディスクインターフェース部と
前記セレクタ部との間は、それぞれアクセスパスにより
１対１に接続し、前記セレクタ部と前記キャッシュメモ
リ部とは、アクセスパスにより接続し、前記第１のチャ
ネルインターフェース部、前記第２のチャネルインター
フェース部、及び前記ディスクインターフェース部と前
記セレクタ部とを接続するアクセスパスの総数は、前記
セレクタ部と前記キャッシュメモリ部とを接続するアク
セスパスの総数より多く、前記第１のチャネルインター
フェース部、前記第２のチャネルインターフェース部、
及び前記ディスクインターフェース部と前記セレクタ部
と前記共有メモリ部との間はそれぞれアクセスパスによ
り１対１に接続することが望ましい。

【００１７】前記セレクタ部を複数設け、前記第１のチ
ャネルインターフェース部と前記第２のチャネルインタ
ーフェース部とをそれぞれ異なるセレクタ部に接続する
ことが望ましい。

【００１８】また、他の発明のディスクアレイ制御装置
では、第１のホストコンピュータと第１の種類のチャネ
ルで接続するための第１のチャネルインターフェース部
と、第２のホストコンピュータと前記第１の種類と異な
る第２の種類のチャネルで接続するための第２のチャネ
ルインターフェース部と、磁気ディスク装置とのインタ
ーフェースを有する複数のディスクインターフェース部
と、前記複数のチャネルインターフェース部と前記複数
のディスクインターフェース部とに接続され、前記磁気
ディスク装置に対しリード／ライトされるデータを一時
的に格納するキャッシュメモリ部と、前記複数のチャネ
ルインターフェース部と前記複数のディスクインターフ
ェース部とに接続され、チャネルインターフェース部及
びディスクインターフェース部と前記キャッシュメモリ
との間のデータ転送に関する制御情報を格納する共有メ
モリ部とを有し、各キャッシュメモリアクセス制御部と
前記キャッシュメモリ部との間は、セレクタ部を介して
アクセスパスにより接続し、各共有メモリアクセス制御
部と前記共有メモリ部との間は、それぞれアクセスパス
により直接接続する。

【００１９】さらに、前記第１のチャネルインターフェ
ース部、前記第２のチャネルインターフェース部、及び
前記ディスクインターフェース部と前記セレクタ部との
間を接続するアクセスパスの数と、前記第１のチャネル
インターフェース部、前記第２のチャネルインターフェ
ース部、及び前記ディスクインターフェース部と前記共
有メモリ部との間を接続するアクセスパスの数とは等し
く、前記セレクタ部と前記キャッシュメモリ部と接続す
るアクセスパスの数は、前記第１のチャネルインターフ
ェース部、前記第２のチャネルインターフェース部、及
び前記ディスクインターフェース部と前記セレクタ部と
の間を接続するアクセスパスの数より少なくすることが
望ましい。

【００２０】また、他の発明のディスクアレイ制御装置
では、第１のホストインターフェース群と、第２のホス
トインターフェース群と、第１のディスクインターフェ
ース群と、第２のディスクインターフェース群と、前記
第１のホストインターフェース群と、前記第１のディス
クインターフェース群とに、第１のアクセスパスで接続
される第１のセレクタ部と、前記第２のホストインター
フェース群と、前記第１のディスクインターフェース群
とに、第２のアクセスパスで接続される第２のセレクタ
部と、前記第１のセレクタ群と前記第２のセレクタ群と
に接続されるキャッシュメモリ部とを有し、前記第１の
アクセスパスの帯域幅と前記第２のアクセスパスの帯域
幅とを等しくする。

【００２１】前記第１及び第２のホストインターフェー
ス群には、第１の種類のチャネル用のホストインターフ
ェースと、前記第１の種類のチャネルの帯域幅より狭い
第２の種類のチャネル用のホストインターフェースが含
まれ、前記第１及び第２のディスクインターフェース群
には、前記第１の種類のチャネル用のディスクインター
フェースと、前記第１の種類のチャネルの帯域幅より狭
い第３の種類のチャネル用のディスクインターフェース
が含まれるようにすることが望ましい。

【００２２】また、他の発明のディスクアレイ制御装置
では、第１の種類のチャネル用のホストインターフェー
ス部がｋ個（ｋは自然数）、第２の種類のチャネル用の
ホストインターフェース部がｌ個（ｌは自然数）、前記
第１の種類のチャネル用のディスクインターフェース部
がｍ個（ｍは自然数）、第３の種類のチャネル用のホス
トインターフェース部がｎ個（ｎは自然数）接続される
第１のセレクタ部と、前記第１のセレクタ部に接続され
たホストインターフェース部とは異なる前記第１の種類
のチャネル用のホストインターフェース部がｋ個、前記
第１のセレクタ部に接続されたホストインターフェース
部とは異なる前記第２の種類のチャネル用のホストイン
ターフェース部がｌ個、前記第１のセレクタ部に接続さ
れたディスクインターフェース部とは異なる前記第１の
種類のチャネル用のディスクインターフェース部がｍ
個、前記第１のセレクタ部に接続されたディスクインタ
ーフェース部とは異なる前記第３の種類のチャネル用の
ホストインターフェース部がｎ個接続される第２のセレ
クタ部と、前記第１のセレクタ部と前記第２のセレクタ
部とに接続されるキャッシュメモリ部とを設ける。

【００２３】また、他の発明のディスクアレイ制御装置
では、第１の種類のチャネル用のホストインターフェー
ス部と、前記第１の種類のチャネル用のディスクインタ
ーフェース部のみが接続される第１のセレクタ部と、前
記第１の種類とは異なる種類のチャネル用のホストイン
ターフェース部と、前記第１の種類とは異なるチャネル
用のディスクインターフェース部とが接続される第２の
セレクタ部と、前記第１のセレクタ部と前記第２のセレ
クタ部とが接続されるキャッシュメモリ部とを設ける。

【００２４】前記第１の種類のチャネルの帯域幅は、前
記第１の種類とは異なる種類のチャネルの帯域幅よりも
広くすることが望ましい。

【００２５】また、上記第１のセレクタ部と上記キャッ
シュメモリ部とを接続するアクセスパスの帯域幅は、上
記第２のセレクタ部と上記キャッシュメモリ部とを接続
するアクセスパスの帯域幅より広くすることが望まし
い。

【００２６】

【発明の実施の形態】本発明のディスクアレイ制御装置
の実施例について、以下、図面を用いて説明する。

【００２７】図１に、本発明のディスクアレイ制御装置
の一実施例を示す。

【００２８】ディスクアレイ制御装置１は、大別する
と、メインフレーム５０に接続するための２つのメイン
フレーム用チャネルＩＦ部４１１、ワークステーション
５１に接続するための２つＦＣ（Fiber Channel）用チ
ャネルＩＦ部４１３、磁気ディスク２０に接続するため
の２つのＳＣＳＩ用ディスクＩＦ部４１４、磁気ディス
ク２０に接続するための２つのＦＣ用ディスクＩＦ部４
１５、４つのセレクタ部１３、２つのキャッシュメモリ
部１４、及び２つの共有メモリ部、アクセスパス０：１
３５、アクセスパス１：１３６、及びアクセスパス２：
１３７とを有する。本実施例では、アクセスパス０：１
３５及びアクセスパス１：１３６の１本当りの帯域幅は
全て等しい（例えば、２００ＭＢ／ｓｅｃ）と仮定す
る。なお、以下では、説明の便宜上、メインフレーム５
０とワークステーション５１とをホストコンピュータと
呼ぶ場合もある。

【００２９】メインフレーム用チャネルＩＦ部４１１及
びＦＣ用チャネルＩＦ部４１３は、ホストコンピュータ
との２つのＩＦ（ホストＩＦ）１０２と、ホストコンピ
ュータに対する入出力を制御する２つのマイクロプロセ
ッサ１０１と、キャッシュメモリ部１４へのアクセスを
制御するアクセス制御部（ＣＭアクセス制御部）１０４
と、共有メモリ部１５へのアクセスを制御するアクセス
制御部（ＳＭアクセス制御部）１０５とを有し、ホスト
コンピュータ５０とキャッシュメモリ部１４間のデータ
転送、及びマイクロプロセッサ１０１と共有メモリ部１
５間の制御情報の転送を実行する。マイクロプロセッサ
１０１及びホストＩＦ１０２は内部バス１０６によって
接続され、ＣＭアクセス制御部１０４及びＳＭアクセス
制御部１０５は、２つのホストＩＦ１０２に接続されて
いる。

【００３０】ＳＣＳＩ用ディスクＩＦ部４１４及びＦＣ
用ディスクＩＦ部４１５は、磁気ディスク装置２０との
２つのＩＦ（ドライブＩＦ）１０３と、磁気ディスク装
置２０に対する入出力を制御する２つのマイクロプロセ
ッサ１０１と、キャッシュメモリ部１４へのアクセスを
制御するアクセス制御部（ＣＭアクセス制御部）１０４
と、共有メモリ部１５への１つのアクセス制御部（ＳＭ
アクセス制御部）１０５とを有し、磁気ディスク装置２
０とキャッシュメモリ部１４間のデータ転送、及びマイ
クロプロセッサ１０１と共有メモリ部１５間の制御情報
の転送を実行する。マイクロプロセッサ１０１及びドラ
イブＩＦ１０３は内部バス１０６によって接続され、Ｃ
Ｍアクセス制御部１０４及びＳＭアクセス制御部１０５
は、２つのドライブＩＦ１０３に接続されている。ディ
スクＩＦ部はRAID機能の実行も行う。

【００３１】キャッシュメモリ部１４は、キャッシュメ
モリ（ＣＭ）コントローラ１０５とメモリモジュール１
０６とを有し、磁気ディスク装置２０へ記録するデータ
を格納する。また、共有メモリ部１５は、共有メモリ
（ＳＭ）コントローラ１１５とメモリモジュール１０６
とを有し、制御情報を格納する。

【００３２】次に、本実施例の特徴のひとつである、メ
インフレーム用チャネルＩＦ部４１１、ＦＣ用チャネル
ＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ部４１４、及び
ＦＣ用ディスクＩＦ部４１５と、キャッシュメモリ部１
４及び共有メモリ部１５との接続形態について説明す
る。

【００３３】メインフレーム用チャネルＩＦ部４１１、
ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ
部４１４、及びＦＣ用ディスクＩＦ部４１５内の各ＣＭ
アクセス制御部１０４にはそれぞれ２本のアクセスパス
０：１３５が接続され、それらは、２重化されたセレク
タ部１３に接続される。１つのセレクタ部１３には、１
つのメインフレーム用チャネルＩＦ部４１１と１つのＦ
Ｃ用チャネルＩＦ部４１３とから、及びＳＣＳＩ用ディ
スクＩＦ部４１４及びＦＣ用ディスクＩＦ部４１５とか
ら、計４本のアクセスパス０：１３５が接続される。ま
た、１つのセレクタ部１３には２本のアクセスパス１：
１３６が接続され、それらは、２重化されたキャッシュ
メモリ部１４内のＣＭコントローラ１０７に接続され
る。したがってＣＭコントローラ１０７には、４つのセ
レクタ部１３から、計４本のアクセスパス１：１３６が
接続される。

【００３４】セレクタ部１３は、メインフレーム用チャ
ネルＩＦ部４１１、ＦＣ用チャネルＩＦ部４１３、ＳＣ
ＳＩ用ディスクＩＦ部４１４、ＦＣ用ディスクＩＦ部４
１５チャネルＩＦ部１１、又はディスクＩＦ部１２から
のアクセス要求が、キャッシュメモリ部１４へのアクセ
スパス１：１３６の数に相当する２個より多い場合に
は、それらのアクセス要求の内２個だけを選択して実行
する機能を有している。

【００３５】ディスクアレイ制御装置１のスループット
を向上させるためには、メインフレーム用チャネルＩＦ
部４１１、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ用デ
ィスクＩＦ部４１４、及びＦＣ用ディスクＩＦ部４１５
とキャッシュメモリ部との間のアクセスパス数を増や
し、内部パス性能を向上させることが有効である。しか
し、そのアクセスパス数を増やしていくと、上述のよう
に、メインフレーム用チャネルＩＦ部４１１、ＦＣ用チ
ャネルＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ部４１
４、及びＦＣ用ディスクＩＦ部４１５とキャッシュメモ
リ部１４との間のアクセスパスのデータ幅は広くとる必
要があるので、キャッシュメモリ部１４のＬＳＩピンネ
ック及びパッケージのコネクタネックという問題が生じ
る。そこで、本実施例では、１つのセレクタ部１３から
キャッシュメモリ部１４へ接続されるアクセスパスの数
を、メインフレーム用チャネルＩＦ部４１１、ＦＣ用チ
ャネルＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ部４１
４、及びＦＣ用ディスクＩＦ部４１５から１つのセレク
タ部１３に接続されるアクセスパスの数より少なくし、
メインフレーム用チャネルＩＦ部４１１、ＦＣ用チャネ
ルＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ部４１４、及
びＦＣ用ディスクＩＦ部４１５の合計数よりもセレクタ
部１３の合計数が少なくなるようにすることにより、キ
ャッシュメモリ部１４に接続されるアクセスパス数を削
減している。

【００３６】なお、セレクタ部１３を２重化し、１つの
メインフレーム用チャネルＩＦ部４１１、１つのＦＣ用
チャネルＩＦ部４１３、１つのＳＣＳＩ用ディスクＩＦ
部４１４、及び１つのＦＣ用ディスクＩＦ部４１５から
１つのキャッシュメモリ部１４へのアクセスルートを２
つ設けているのは、一方のアクセスルートに障害が発生
した場合でも、もう一方のアクセスルートによりキャッ
シュメモリ部１４へアクセス可能とし、耐障害性を向上
させるためである。

【００３７】一方、ディスクアレイ制御装置１のホスト
コンピュータへの応答時間を短くするためには、共有メ
モリ部１５に格納される制御情報へのアクセス時間をで
きるだけ短くする必要がある。図１に示したＣＭアクセ
ス制御部１０４とＣＭコントローラ１０５との間のよう
に、ＳＭアクセス制御部１０５とＳＭコントローラ１０
８との間をセレクタ部を介して接続すると、セレクタ部
での処理のオーバーヘッドにより、共有メモリ部１５に
格納される制御情報へのアクセス時間を短くすることが
できない。また、上述したように、共有メモリ部１５に
格納される１つの制御情報のデータ長はキャッシュメモ
リ部１４に格納する１つのデータのデータ長に比べかな
り小さいので、アクセスパス２：１３７のデータ幅は、
アクセスパス０：１３５のデータ幅の半分以下とするこ
とが可能である。したがって、共有メモリ部１５へのア
クセスパス数を増やしても共有メモリ部内の共有メモリ
メモリコントローラ（図２では共有メモリコントローラ
を図示していない）のＬＳＩのピン数不足等の問題が生
じることは少ない。そこで、メインフレーム用チャネル
ＩＦ部４１１、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ
用ディスクＩＦ部４１４、及びＦＣ用ディスクＩＦ部４
１５内の各ＳＭアクセス制御部１１４と、共有メモリ部
１５内のＳＭコントローラ１１５との間はアクセスパス
２：１３７により直接接続している。

【００３８】次に、メインフレーム用チャネルＩＦ部４
１１、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ用ディス
クＩＦ部４１４、及びＦＣ用ディスクＩＦ部４１５から
キャッシュメモリ部１４へのアクセスについて説明す
る。

【００３９】図４に、ＣＭアクセス制御部１０４内の構
成を示す。ＣＭアクセス制御部１０４は、セレクタ３０
２と、アドレス、コマンド、データを一時格納するパケ
ットバッファ３０３と、セレクタ部１３に繋がるアクセ
スパス０：１３５とのパスＩＦ３０１と、データのエラ
ーチェック部３００と、データ転送制御部３１０とを有
する。セレクタ３０２の２つのポートはデータ線２１０
でホストＩＦ１０２あるいはドライブＩＦ１０３に接続
される。また、セレクタ３０２の他の２つのポートはパ
スＩＦ３０１に接続される。パスＩＦ３０１はアクセス
パス０：１３５でセレクタ部１３に接続される。データ
転送制御部３１０は、制御線１：２１１でホストＩＦ１
０２あるいはドライブＩＦ１０３に接続され、制御線
２：２１２でセレクタ部１３内のデータ転送制御部３１
５に接続される。また、データ転送制御部３１０は、ア
ービタ３０８によりホストＩＦ１０２あるいはドライブ
ＩＦ１０３からのアクセス要求のアービトレーションを
行い、セレクタ３０２の切り替えを行う。

【００４０】図５に、セレクタ部１３内の構成を示す。
セレクタ部１３は、チャネルＩＦ部１１及びディスクＩ
Ｆ部１２に繋がるアクセスパス０：１３５との８つのパ
スＩＦ３０１と、ＣＭコントローラ１０５に繋がるアク
セスパス１：１３６との４つのパスＩＦ３０１と、両者
間を互いに接続するセレクタ３０６と、パケットバッフ
ァ３０３と、データのエラーチェック部３００と、ＣＭ
アクセス制御部１０４から送出されたアドレス及びコマ
ンドを解析するアドレス・コマンド（ａｄｒ、ｃｍｄ）
解析部３０５と、データ転送制御部３１５を有する。デ
ータ転送制御部３１５は、制御線２：２１２でＣＭアク
セス制御部１０４内のデータ転送制御部３１０に接続さ
れ、制御線３：２１３でＣＭコントローラ１０５内のデ
ータ転送制御部３１５に接続される。また、データ転送
制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍ
ｄ解析部３０５で解析した８本のアクセスパス０：１３
５からのアクセス要求のアービトレーションを行い、セ
レクタ３０６の切り替えを行う。パケットバッファ３０
３は、アクセスパス０：１３５側のパスとアクセスパス
１：１３６側のパスでデータ転送速度に差がある場合、
速度差を吸収するために、転送するデータの一部または
全部をバッファリングする。

【００４１】ａｄｒ、ｃｍｄ解析部３０５は、アドレス
及びコマンドを格納するバッファと、ａｄｒ抽出部と、
ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃ
ｍｄ解析部３０５では、ＣＭアクセス制御部１０４に接
続される８本のアクセスパス０：１３５それぞれに１つ
ずつ割り当てられたバッファに、アドレス、コマンドを
格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセ
スするＣＭコントローラ１０５とアクセスの種類を割り
出し、データ転送制御部３１５内のアービタ３０８へ送
出する。

【００４２】図６は、キャッシュメモリ部１４内の構成
を示している。キャッシュメモリ部１４は、ＣＭコント
ローラ１０５とメモリモジュール１０６を有する。ＣＭ
コントローラ１０５は、セレクタ部１３に繋がるアクセ
スパス１：１３６との４つのパスＩＦ３０１と、セレク
タ３０４と、データを一時格納するパケットバッファ３
０３と、データのエラーチェック部３００と、メモリモ
ジュール１０６へのアクセスを制御するメモリ制御部３
０７と、ＣＭアクセス制御部１０４から送出されたアド
レス及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０
５と、データ転送制御部３１５を有する。データ転送制
御部３１５は、制御線３：２１３でセレクタ部１３内の
データ転送制御部３１５に接続される。また、データ転
送制御部３１５は、アービタ３０８により、ａｄｒ、ｃ
ｍｄ解析部３０５で解析した４本のアクセスパス１：１
３６からのアクセス要求のアービトレーションを行い、
セレクタ３０４の切り替えを行う。

【００４３】ａｄｒ、ｃｍｄ解析部３０５は、バッファ
と、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示して
いない）。ａｄｒ、ｃｍｄ解析部３０５では、ＣＭコン
トローラ１０５に接続される４本のアクセスパス１：１
３６それぞれに１つずつ割り当てられたバッファに、ア
ドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ
抽出部では、アクセスするメモリのアドレスとアクセス
の種類を割り出し、メモリ制御部３０７へ送出する。ま
た、４本のアクセスパス１：１３６からのアクセス要求
をデータ転送制御部３１５内のアービタ３０８へ送出す
る。

【００４４】次に、キャッシュメモリ部１４へのアクセ
ス時の手順について述べる。キャッシュメモリ部１４へ
アクセスする場合、マイクロプロセッサ１０１は、ホス
トＩＦ１０２あるいはドライブＩＦ１０３へ、キャッシ
ュメモリ部１４へのアクセス開始を指示する。

【００４５】アクセス開始の指示を受けたホストＩＦ１
０２あるいはドライブＩＦ１０３は、制御線１：２１１
によりＣＭアクセス制御部１０４内のデータ転送制御部
３１０へアクセス開始を示す信号を送出する。それとと
もに、データ線２１０を通してアドレス、コマンド、デ
ータ（データの書き込み時のみ）を送出する。

【００４６】ＣＭアクセス制御部１０４は、データ線２
１０を通して送られてきたアドレス、コマンド、データ
（データの書き込み時のみ）をパケットバッファ３０３
に格納する。データ転送制御部３１０はアービトレーシ
ョンを行ってパスＩＦ３０１の使用権を決定し、セレク
タ３０２を切り替える。

【００４７】図７は、キャッシュメモリ部１４へデータ
を書き込む場合の、ＣＭアクセス制御部１０４からＣＭ
コントローラ１０５へのアクセスの流れを示している。
ＣＭアクセス制御部１０４内のデータ転送制御部３１０
は、アービトレーションによってアクセスパス０：１３
５の使用権が決定されると、制御線２：２１２によって
セレクタ部１３内のデータ転送制御部３１５へアクセス
開始を示す信号（ＲＥＱ）を出す（ステップ５０１）。
続いて、アドレス（ＡＤＲ）及びコマンド（ＣＭＤ）を
送出する（ステップ５０２）。

【００４８】セレクタ部１３内のデータ転送制御部３１
５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け
取ると、次にアクセスパス０：１３５を通して送られて
くるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解
析部３０５で解析したアクセス要求に基づいてアービト
レーションを行う（ステップ５０３）。アービトレーシ
ョンの結果、アクセスパス１：１３６への接続権を得た
ら、データ転送制御部３１５はセレクタ３０６を切り替
える（ステップ５０４）とともに、制御線２：２１２に
より、ＣＭアクセス制御部１０４内のデータ転送制御部
３１０へ、アクセスパス１：１３６への接続権が得られ
たことを示す信号（ＡＣＫ）を返す（ステップ５０
５）。次にデータ転送制御部３１５は、制御線３：２１
３によってＣＭコントローラ１０５内のデータ転送制御
部３１５へアクセス開始を示す信号（ＲＥＱ）を出す
（ステップ５０６）。続いて、アドレス及びコマンドを
送出する（ステップ５０７）。

【００４９】ＣＭアクセス制御部１０４はＡＣＫ信号を
受けると、パケットバッファ３０３からデータ（ＤＡＴ
Ａ）を読み出し、セレクタ３０２、パスＩＦ３０１を介
してアクセスパス０：１３５へ送出する。セレクタ部１
３は、アクセスパス０：１３５を通して送られてきたデ
ータを、パスＩＦ３０１及びセレクタ３０６を介してア
クセスパス１：１３６へ送出する（ステップ５０９）。

【００５０】ＣＭコントローラ１０５内のデータ転送制
御部３１５は、制御線３：２１３によってＲＥＱ信号を
受け取ると、次にアクセスパス１：１３６を通して送ら
れてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍ
ｄ解析部３０５で解析したアクセス要求に基づいてアー
ビトレーションを行い（ステップ５０８）、セレクタ３
０４を切り替える。アクセスパス１：１３６を通して送
られてくるデータはパケットバッファ３０３に格納す
る。アービトレーションの結果、メモリモジュール１０
６へのアクセス権を得たら、メモリの制御情報をメモリ
制御部３０７へ送出し、メモリアクセスのための前処理
を行う（ステップ５１０）。次に、パケットバッファ３
０３からデータを読み出し、セレクタ３０４を介してメ
モリモジュール１０６へ書き込む（ステップ５１１）。

【００５１】メモリモジュール１０６へのアクセスが終
了すると、メモリアクセスの後処理を行い、データ転送
制御部３１５においてアクセス状況を示すステータス
（ＳＴＡＴＵＳ）を生成する（ステップ５１２）。次
に、ステータスをセレクタ部１３を介してＣＭアクセス
制御部１０４へ送出する（ステップ５１３）。セレクタ
部１３内のデータ転送制御部３１５はステータスを受け
取ると、ＣＭコントローラ１０５へのＲＥＱ信号をオフ
する（ステップ５１４）。ＣＭアクセス制御部１０４内
のデータ転送制御部３１０はステータスを受け取ると、
セレクタ部１３へのＲＥＱ信号をオフする（ステップ５
１５）。セレクタ部１３内のデータ転送制御部３１５は
ＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確
認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号を
オフする（ステップ５１６）。

【００５２】ＣＭアクセス制御部１０４内のデータ転送
制御部３１０はステータスを受け取ると、制御線１：２
１１により、ホストＩＦ１０２あるいはドライブＩＦ１
０３へキャッシュメモリ部１４へのアクセスの終了を報
告する。

【００５３】キャッシュメモリ部１４からデータを読み
出す場合の、ＣＭアクセス制御部１０４からＣＭコント
ローラ１０５へのアクセスの流れは、ステップ５０１か
ら５０８までとステップ５１２以降は、データの書き込
みの場合と同じである。

【００５４】ここでＣＭアクセス制御部１０４は、ステ
ップ５０５でＡＣＫ信号を受けると、データの受信待ち
状態に入る。

【００５５】ステップ５０８でメモリアクセス権を得る
と、ＣＭコントローラ１０５はメモリモジュール１０６
からデータを読み出し、セレクタ３０４、パスＩＦ３０
１を介してアクセスパス１：１３６にデータを送出す
る。

【００５６】セレクタ部１３は、アクセスパス１：１３
６を通してデータを受信すると、パスＩＦ３０１及びセ
レクタ３０６を介してアクセスパス０：１３５にデータ
を送出する。

【００５７】ＣＭアクセス制御部１０４は、アクセスパ
ス０：１３５を通してデータを受信すると、セレクタ３
０２、データ線２１０を介してホストＩＦ１０２あるい
はドライブＩＦ１０３へデータを送出する。

【００５８】次に、メインフレーム用チャネルＩＦ部４
１１、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ用ディス
クＩＦ部４１４、及びＦＣ用ディスクＩＦ部４１５から
共有メモリ部１５へのアクセスについて説明する。

【００５９】図８に、ＳＭアクセス制御部１０５内の構
成を示す。ＳＭアクセス制御部１０４は、セレクタ３０
２と、アドレス、コマンド、データを一時格納するパケ
ットバッファ３０３と、ＳＭコントローラ１０８に繋が
るアクセスパス２：１３７とのパスＩＦ３０１と、デー
タのエラーチェック部３００と、データ転送制御部３１
０を有する。セレクタ３０２の２つのポートはデータ線
２２０でマイクロプロセッサ１０１に接続される。ま
た、セレクタ３０２の他の２つのポートはパスＩＦ３０
１に接続される。パスＩＦ３０１はアクセスパス２：１
３７でＳＭコントローラ１０８に接続される。データ転
送制御部３１０は、制御線５：２２１でマイクロプロセ
ッサ１０１に接続され、制御線６：２２２でＳＭコント
ローラ１０８内のデータ転送制御部３１５に接続され
る。また、データ転送制御部３１０は、アービタ３０８
によりマイクロプロセッサ１０１からのアクセス要求の
アービトレーションを行い、セレクタ３０２の切り替え
を行う。

【００６０】図９に、共有メモリ部１５内の構成を示
す。共有メモリ部１５は、ＳＭコントローラ１０８とメ
モリモジュール１０９を有する。ＳＭコントローラ１０
８は、ＳＭアクセス制御部１０５に繋がるアクセスパス
２：１３７との４つのパスＩＦ３０１と、セレクタ３０
９と、データを一時格納するパケットバッファ３０３
と、データのエラーチェック部３００と、メモリモジュ
ール１０９へのアクセスを制御するメモリ制御部３０７
と、ＳＭアクセス制御部１０５から送出されたアドレス
及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０５
と、データ転送制御部３１５を有する。データ転送制御
部３１５は、制御線６：２２２でＳＭアクセス制御部１
０５内のデータ転送制御部３１０に接続される。また、
データ転送制御部３１５は、アービタ３０８により、ａ
ｄｒ、ｃｍｄ解析部３０５で解析した４本のアクセスパ
ス２：１３７からのアクセス要求のアービトレーション
を行い、セレクタ３０９の切り替えを行う。

【００６１】ａｄｒ、ｃｍｄ解析部３０５は、バッファ
と、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示して
いない）。ａｄｒ、ｃｍｄ解析部３０５では、ＳＭコン
トローラ１０８に接続される４本のアクセスパス２：１
３７それぞれに１つずつ割り当てられたバッファに、ア
ドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ
抽出部では、アクセスするメモリのアドレスとアクセス
の種類を割り出し、メモリ制御部３０７へ送出する。ま
た、４本のアクセスパス２：１３７からのアクセス要求
をデータ転送制御部３１５内のアービタ３０８へ送出す
る。

【００６２】次に、共有メモリ部１５へのアクセス時の
手順について述べる。共有メモリ部１５へアクセスする
場合、マイクロプロセッサ１０１は、制御線５：２２１
によりＳＭアクセス制御部１０５内のデータ転送制御部
３１０へアクセス開始を示す信号を送出する。それとと
もに、データ線２２０を通してアドレス、コマンド、デ
ータ（データの書き込み時のみ）を送出する。

【００６３】ＳＭアクセス制御部１０５は、データ線２
２０を通して送られてきたアドレス、コマンド、データ
（データの書き込み時のみ）をパケットバッファ３０３
に格納する。データ転送制御部３１０はアービトレーシ
ョンを行ってパスＩＦ３０１の使用権を決定し、セレク
タ３０２を切り替える。

【００６４】図１０に、共有メモリ部１５へデータを書
き込む場合の、ＳＭアクセス制御部１０５からＳＭコン
トローラ１０８へのアクセスの流れを示す。ＳＭアクセ
ス制御部１０５内のデータ転送制御部３１０は、アービ
トレーションによってアクセスパス２：１３７の使用権
が決定されると、制御線６：２２２によってＳＭコント
ローラ１０８へアクセス開始を示す信号（ＲＥＱ）を出
す（ステップ６０１）。続いて、アドレス、コマンド、
及びデータを連続して送出する（ステップ６０２）。

【００６５】ＳＭコントローラ１０８内のデータ転送制
御部３１５は、制御線６：２２２によってＲＥＱ信号を
受け取ると、次にアクセスパス２：１３７を通して送ら
れてくるアドレス、コマンド、及びデータを受信する。
アドレスとコマンドは、ａｄｒ、ｃｍｄ解析部３０５で
解析し、アクセス要求に基づいてアービトレーションを
行い（ステップ６０３）、セレクタ３０９を切り替え
る。データはパケットバッファ３０３に格納する。アー
ビトレーションの結果、メモリモジュール１０９へのア
クセス権を得たら、メモリの制御情報をメモリ制御部３
０７へ送出し、メモリアクセスのための前処理を行う
（ステップ６０４）。次に、パケットバッファ３０３か
らデータを読み出し、セレクタ３０９を介してメモリモ
ジュール１０９へ書き込む（ステップ６０５）。

【００６６】メモリモジュール１０９へのアクセスが終
了すると、メモリアクセスの後処理を行い、データ転送
制御部３１５においてアクセス状況を示すステータス
（ＳＴＡＴＵＳ）を生成する（ステップ６０６）。次
に、ステータスをＳＭアクセス制御部１０５へ送出する
（ステップ６０７）。ＳＭアクセス制御部１０５内のデ
ータ転送制御部３１０はステータスを受け取ると、ＳＭ
コントローラ１０８へのＲＥＱ信号をオフする（ステッ
プ６０８）。

【００６７】ＳＭアクセス制御部１０５内のデータ転送
制御部３１０はステータスを受け取ると、制御線５：２
２１により、マイクロプロセッサ１０１へ共有メモリ部
１５へのアクセスの終了を報告する。

【００６８】共有メモリ部１５からデータを読み出す場
合のＳＭアクセス制御部１０５からＳＭコントローラ１
０８へのアクセスの流れは、ステップ６０１から６０４
までとステップ６０６以降は、データの書き込みの場合
と同じである。

【００６９】ステップ６０４でメモリアクセスの前処理
を行った後、ＳＭコントローラ１０８はメモリモジュー
ル１０９からデータを読み出し、セレクタ３０９、パス
ＩＦ３０１を介してアクセスパス２：１３７にデータを
送出する。

【００７０】ＳＭアクセス制御部１０５は、アクセスパ
ス２：１３７を通してデータを受信すると、セレクタ３
０２、データ線２２０を介してマイクロプロセッサ１０
１へデータを送出する。

【００７１】次に本実施例の他の特徴について説明す
る。

【００７２】各セレクタ部１３の帯域幅が異なると、帯
域幅が狭いセレクタ部１３に繋がったメインフレーム用
チャネルＩＦ部４１１、ＦＣ用チャネルＩＦ部４１３、
ＳＣＳＩ用ディスクＩＦ部４１４、又はＦＣ用ディスク
ＩＦ部４１５のデータ転送スループットが、帯域幅の広
いセレクタ部１３に繋がったメインフレーム用チャネル
ＩＦ部４１１、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ
用ディスクＩＦ部４１４、又はＦＣ用ディスクＩＦ部４
１５のデータ転送スループットより低くなるという問題
がある。このような場合、２つのメインフレーム用チャ
ネルＩＦ部４１１との間、２つのＦＣ用チャネルＩＦ部
４１３との間、２つのＳＣＳＩ用ディスクＩＦ部４１４
との間、又はＦＣ用ディスクＩＦ部４１５との間に性能
差が生じ、ディスクアレイ装置１全体でデータ転送性能
がアンバランスとなる。

【００７３】そこで、本実施例では、セレクタ部１３が
有する帯域幅を、各セレクタ部１３でほぼ等しくしてい
る。より詳細には、いずれのセレクタ部１３にも、メイ
ンフレーム用チャネルＩＦ部４１１、ＦＣ用チャネルＩ
Ｆ部４１３、ＳＣＳＩ用ディスクＩＦ部４１４、及びＦ
Ｃ用ディスクＩＦ部４１５からのアクセスパス０：１３
５を１つずつ接続し、キャッシュメモリ部１４へのアク
セスパス１：１３６を２つ接続する。言い換えれば、本
実施例の特徴は、各セレクタ部１３に繋がっているチャ
ネルＩＦ部の種類（チャネルＩＦ部の種類とは、ホスト
コンピュータとのインターフェースの種類で分類した種
類であり、本実施例では、メインフレーム用チャネルＩ
Ｆ部４１１、ＦＣ用チャネルＩＦ部４１３の２種類を想
定）とそれら数の組み合わせ、及びディスクＩＦ部の種
類（ディスクＩＦ部の種類とは、磁気ディスク装置との
インターフェースの種類で分類した種類であり、本実施
例では、ＳＣＳＩ用ディスクＩＦ部４１４、又はＦＣ用
ディスクＩＦ部４１５の２種類を想定）とその数の組み
合わせを、各セレクタ部１３で同一にするという点にあ
る。本実施例では、アクセスパス０：１３５及びアクセ
スパス１：１３６の１本当りの帯域幅は全て等しい（例
えば、２００ＭＢ／ｓｅｃ）と仮定しているので、この
ようにすることで、各セレクタ部１３の帯域幅を等しく
することができる。また、例えば、メインフレーム用チ
ャネルＩＦ部４１１に接続されるアクセスパス０：１３
５の帯域幅を１００ＭＢ／ｓｅｃとし、ＦＣ用チャネル
ＩＦ部４１３に接続されるアクセスパス０：１３５の帯
域幅を２００ＭＢ／ｓｅｃとし、これらの帯域幅を異な
らしめた場合であっても、本実施例のように構成するこ
とにより、各セレクタ部１３の帯域幅を等しくすること
が可能である。この結果、同種類のチャネルＩＦ部の
間、又は同種類のディスクＩＦ部の間で性能を均等にす
ることが可能になる。

【００７４】本実施例によれば、、各ホストコンピュー
タからのアクセス頻度が同程度である場合には、各セレ
クタ部１３に対するアクセス頻度はほぼ等しくなる。言
い換えると、各セレクタ部１３の使用率はほぼ等しくな
る。したがって、２つのメインフレーム用チャネルＩＦ
部４１１の間、２つのＦＣ用チャネルＩＦ部４１３の
間、２つのＳＣＳＩ用ディスクＩＦ部４１４間、又は２
つのＦＣ用ディスクＩＦ部４１５間でスループットに差
が生じにくくなる。その結果、ディスクアレイ制御装置
１全体で、データ転送スループットのバランスを取るこ
とができ、データ転送スループットの高いディスクアレ
イ制御装置を提供できる。なお、チャネルＩＦ部の種類
としては、本実施例で示した以外にも、ＳＣＳＩチャネ
ル、メタルチャネル等が考えられる。

【００７５】次に、本実施例のいくつかの変形例を示
す。なお、以下の変形例では、上述の実施例１と異なる
点のみを説明する。また、以下の変形例では共有メモリ
部の記載を省略している。

【００７６】［変形例１］図１１に示したディスクアレ
イ制御装置１では、左側の２つのセレクタ部１３には、
それぞれ、１つのメインフレーム用ＦＣチャネルＩＦ部
４１０、１つのＳＣＳＩ用チャネルＩＦ部４１２、１つ
のＳＣＳＩ用ディスクＩＦ部４１４、及び１つのＦＣ用
ディスクＩＦ部４１５から計８本のアクセスパス０：１
３５で接続されている。また、右側の２つのセレクタ部
１３には、それぞれ、１つのＳＣＳＩ用チャネルＩＦ部
４１２、１つのＦＣ用チャネルＩＦ部４１３、１つのＳ
ＣＳＩ用ディスクＩＦ部４１４、及び１つのＦＣ用ディ
スクＩＦ部４１５から計８本のアクセスパス０：１３５
で接続されている。さらに、セレクタ部１３には、４つ
のキャッシュメモリ部１４へのアクセスパス１：１３６
がそれぞれ１本ずつ、計４本接続されるている。

【００７７】セレクタ部１３は、メインフレーム用チャ
ネルＩＦ部４１１、ＦＣ用チャネルＩＦ部４１３、ＳＣ
ＳＩ用ディスクＩＦ部４１４、ＦＣ用ディスクＩＦ部４
１５チャネルＩＦ部１１、又はディスクＩＦ部１２から
のアクセス要求が、キャッシュメモリ部１４へのアクセ
スパス１：１３６の数に相当する２個より多い場合に
は、それらのアクセス要求の内２個だけを選択して実行
する機能を有している。

【００７８】本変形例２においても、セレクタ部１３を
設けることにより、キャッシュメモリ部１４のＬＳＩピ
ンネック及びパッケージのコネクタネックという問題を
解消することができる。

【００７９】また、どのセレクタ部１３にも、ファイバ
チャネル１８０と接続されるチャネルＩＦ部及びディス
クＩＦ部と、ＳＣＳＩチャネルと接続されるチャネルＩ
Ｆ部及びディスクＩＦ部とが接続されており、各セレク
タ部１３に繋がっているチャネルＩＦ部１１の種類と数
及びディスクＩＦ部１２の種類と数を各セレクタで同一
にし、帯域幅を揃えてある。これにより、上述したよう
にディスクアレイ制御装置１全体で、データ転送スルー
プットのバランスを取ることができ、データ転送スルー
プットの高いディスクアレイ制御装置を提供できる。

【００８０】［変形例２］図１２に示したディスクアレ
イ制御装置１においても、各セレクタ部１３には、２つ
のメインフレーム用チャネルＩＦ部、１つのＳＣＳＩ用
チャネルＩＦ部４１２、１つのＦＣ用チャネルＩＦ部４
１３、２つのＳＣＳＩ用ディスクＩＦ部４１４、２つの
ＦＣ用ディスクＩＦ部４１５が接続されており、各セレ
クタ部１３に繋がっているチャネルＩＦ部１１の種類と
数及びディスクＩＦ部１２の種類と数を各セレクタで同
一にし、帯域幅を揃えてある。

【００８１】また、本変形例２では、メインフレーム用
チャネルＩＦ部４１１、ＳＣＳＩ用チャネルＩＦ部４１
２、ＦＣ用チャネルＩＦ部４１３、ＳＣＳＩ用ディスク
ＩＦ部４１４、及びＦＣ用ディスクＩＦ部４１５にそれ
ぞれ２本のアクセスパス０：１３５を接続し、それらを
２つの異なるセレクタ部１３に１本ずつ接続している。
こうすることにより、１つのチャネルＩＦ部あるいはデ
ィスクＩＦ部から１つのキャッシュメモリ部１４へのア
クセスルートが２つとなる。これにより、１つのアクセ
スパス０：１３５、アクセスパス１：１３６、またはセ
レクタ部１３に障害が発生した場合でも、もう１つのア
クセスルートによりキャッシュメモリ部１４へアクセス
することが可能となるため、耐障害性を向上させること
ができる。

【００８２】［変形例３］図１３に示すディスクアレイ
制御装置１では、ＳＣＳＩ用チャネルＩＦ部４１２、Ｆ
Ｃ用チャネルＩＦ部４１３、ＳＣＳＩ用ディスクＩＦ部
４１４、ＦＣ用ディスクＩＦ部４１５とキャッシュメモ
リ部１４との間を、複数のスイッチスイッチ（ＳＷ）１
６で構成した相互結合網１４０で接続している。この場
合にも、各ＳＷ間で、その帯域幅を等しくすることによ
り、ディスクアレイ制御装置１全体のデータ転送スルー
プットのバランスをとることが可能となる。

【００８３】［変形例４］図１４に示すディスクアレイ
制御装置１では、ホストコンピュータ又は磁気ディスク
装置と、帯域幅の広いファイバチャネルで接続されるメ
インフレーム用ＦＣチャネルＩＦ部４１０、ＦＣ用チャ
ネルＩＦ部４１３、ＦＣ用ディスクＩＦ部４１５をセレ
クタ部１３ａに接続し、ホストコンピュータ又は磁気デ
ィスク装置と、帯域幅の狭いＥＳＣＯＮチャネル１８１
又はＳＣＳＩチャネル１８２で接続されるメインフレー
ム用チャネルＩＦ部４１１、ＳＣＳＩ用チャネルＩＦ部
４１２、ＳＣＳＩ用ディスクＩＦ部４１４をセレクタ部
１３ｂに接続している。

【００８４】また、各セレクタ部１３ａには８本のアク
セスパス１：１３６を接続し、それらを２本ずつ、４つ
のキャッシュメモリ部１４へ接続し、各セレクタ部１３
ｂにはアクセスパス１：１３６を４本接続し、それらを
１本ずつ、４つのキャッシュメモリ部１４へ接続してい
る。アクセスパス０：１３５及びアクセスパス１：１３
６の１本当りの帯域幅は２００ＭＢ／ｓｅｃと仮定して
いるので、セレクタ部１３ａの帯域幅は、セレクタ部１
３ｂの帯域幅より広くなる。

【００８５】このように、ホストコンピュータとの間の
帯域幅が広いチャネルＩＦ部及び磁気ディスク装置２０
との帯域幅が広いディスクＩＦ部が接続されるセレクタ
部と、ホストコンピュータとの間の帯域幅が狭いチャネ
ルＩＦ部及び磁気ディスク装置との帯域幅が狭いディス
クＩＦ部が接続されるセレクタ部とを分け、各セレクタ
部の帯域幅を、該セレクタ部に繋がるチャネルＩＦ部及
びディスクＩＦ部の帯域幅に見合うように設定すること
で、ディスクアレイ制御装置１全体のデータ転送スルー
プットのバランスを取ることが可能である。また、一部
のセレクタ部の帯域幅がネックとなってデータ転送スル
ープットが抑えられるのを防ぐことが可能となる。

【００８６】なお、チャネルＩＦ部が繋がるセレクタ部
とディスクＩＦ部が繋がるセレクタ部とを分けてもよ
い。

【００８７】［変形例５］図１５に示すディスクアレイ
制御装置においても、変形例４と同様に、ホストコンピ
ュータとの間の帯域幅が広いチャネルＩＦ部及び磁気デ
ィスク装置２０との帯域幅が広いディスクＩＦ部が接続
されるセレクタ部１３ａとキャッシュメモリ部１４との
間の帯域幅を、ホストコンピュータとの間の帯域幅が狭
いチャネルＩＦ部及び磁気ディスク装置との帯域幅が狭
いディスクＩＦ部が接続されるセレクタ部１３ｂとキャ
ッシュメモリ部１４との間の帯域幅よりも広くしてい
る。

【００８８】また、本変形例では、メインフレーム用Ｆ
ＣチャネルＩＦ部４１０、ＦＣ用チャネルＩＦ部４１
３、及びＦＣ用ディスクＩＦ部４１５にそれぞれ２本の
アクセスパス０：１３５を接続し、それらを２つの異な
るセレクタ部１３ａに１本ずつ接続し、メインフレーム
用チャネルＩＦ部４１１、ＳＣＳＩ用チャネルＩＦ部４
１２、及びＳＣＳＩ用ディスクＩＦ部４１４にそれぞれ
２本のアクセスパス０：１３５を接続し、それらを２つ
の異なるセレクタ部１３ｂに１本ずつ接続している。こ
うすることにより、１つのチャネルＩＦ部あるいはディ
スクＩＦ部から１つのキャッシュメモリ部１４へのアク
セスルートが２つとなる。これにより、１つのアクセス
パス０：１３５、アクセスパス１：１３６、またはセレ
クタ部１３に障害が発生した場合でも、もう１つのアク
セスルートによりキャッシュメモリ部１４へアクセスす
ることが可能となるため、耐障害性を向上させることが
できる。

【００８９】［変形例６］図１６に示すディスクアレイ
制御装置１では、変形例４と同様に、ホストコンピュー
タとの間の帯域幅が広いチャネルＩＦ部及び磁気ディス
ク装置２０との帯域幅が広いディスクＩＦ部が接続され
るセレクタ部と、ホストコンピュータとの間の帯域幅が
狭いチャネルＩＦ部及び磁気ディスク装置との帯域幅が
狭いディスクＩＦ部が接続されるセレクタ部とを分けて
いる。

【００９０】本変形例では、セレクタ部１３ｂに接続さ
れるアクセスパス０：１３５ｂの１本当たりの帯域幅、
及びアクセスパス１：１３６ｂの１本当たりの帯域幅
を、セレクタ部１３ａに接続されるアクセスパス０：１
３５ｂの１本当たりの帯域幅、及びアクセスパス１：１
３６ｂの１本当たりの帯域幅より狭くしている。例え
ば、セレクタ部１３ａに接続されるアクセスパス０：１
３５ｂの１本当たりの帯域幅、及びアクセスパス１：１
３６ｂの１本当たりの帯域幅を上述の例と同様に２００
ＭＢ／ｓｅｃ（例えば、アクセスパスの幅を２Ｂ、周波
数１００ＭＨｚ）と仮定した場合、セレクタ部１３ｂに
接続されるアクセスパス０：１３５ｂの１本当たりの帯
域幅、及びアクセスパス１：１３６ｂの１本当たりの帯
域幅を例えば１００ＭＢ／ｓｅｃ（例えば、アクセスパ
スの幅を１Ｂ、周波数１００ＭＨｚ、又は、アクセスパ
スの幅を２Ｂ、周波数５０ＭＨｚ）とする。従って、セ
レクタ部１３ａとチャネルＩＦ部及びディスクＩＦ部と
の間の帯域幅、及びセレクタ部１３ａとキャッシュメモ
リ部１４との間の帯域幅は、セレクタ部１３ｂとチャネ
ルＩＦ部及びディスクＩＦ部との間の帯域幅、及びセレ
クタ部１３ｂとキャッシュメモリ部１４との間の帯域幅
より広くなる。

【００９１】このように、ホストコンピュータとの間の
帯域幅が広いチャネルＩＦ部及び磁気ディスク装置２０
との帯域幅が広いディスクＩＦ部が接続されるセレクタ
部１３ａと、ホストコンピュータとの間の帯域幅が狭い
チャネルＩＦ部及び磁気ディスク装置との帯域幅が狭い
ディスクＩＦ部が接続されるセレクタ部１３ｂとを分
け、各セレクタ部の帯域幅を、該セレクタ部に繋がるチ
ャネルＩＦ部及びディスクＩＦ部の帯域幅に見合うよう
に設定することで、ディスクアレイ制御装置１全体のデ
ータ転送スループットのバランスを取ることが可能であ
る。また、一部のセレクタ部の帯域幅がネックとなって
データ転送スループットが抑えられるのを防ぐことが可
能となる。

【００９２】［変形例７］図１７に示すディスクアレイ
制御装置においても、変形例６と同様に、本変形例で
は、セレクタ部１３ｂに接続されるアクセスパス０：１
３５ｂの１本当たりの帯域幅、及びアクセスパス１：１
３６ｂの１本当たりの帯域幅を、セレクタ部１３ａに接
続されるアクセスパス０：１３５ｂの１本当たりの帯域
幅、及びアクセスパス１：１３６ｂの１本当たりの帯域
幅より狭くしている。

【００９３】また、本変形例では、メインフレーム用Ｆ
ＣチャネルＩＦ部４１０、ＦＣ用チャネルＩＦ部４１
３、及びＦＣ用ディスクＩＦ部４１５にそれぞれ２本の
アクセスパス０：１３５を接続し、それらを２つの異な
るセレクタ部１３ａに１本ずつ接続し、メインフレーム
用チャネルＩＦ部４１１、ＳＣＳＩ用チャネルＩＦ部４
１２、及びＳＣＳＩ用ディスクＩＦ部４１４にそれぞれ
２本のアクセスパス０：１３５を接続し、それらを２つ
の異なるセレクタ部１３ｂに１本ずつ接続している。こ
うすることにより、１つのチャネルＩＦ部あるいはディ
スクＩＦ部から１つのキャッシュメモリ部１４へのアク
セスルートが２つとなる。これにより、１つのアクセス
パス０：１３５、アクセスパス１：１３６、またはセレ
クタ部１３に障害が発生した場合でも、もう１つのアク
セスルートによりキャッシュメモリ部１４へアクセスす
ることが可能となるため、耐障害性を向上させることが
できる。

【００９４】

【発明の効果】以上、本発明によれば、ディスクアレイ
制御装置１内のあるセレクタ部１３及びそれに繋がるア
クセスパスの帯域幅がネックとなって、ディスクアレイ
装置全体のデータ転送スループットが制限されることを
防ぐことが可能となる。それによって、ディスクアレイ
制御装置のデータ転送スループットが向上する。

【図面の簡単な説明】

【図１】本発明のディスクアレイ制御装置の一実施例を
示す図である。

【図２】従来のディスクアレイ制御装置の構成を示す図
である。

【図３】従来のディスクアレイ制御装置の構成を示す図
である。

【図４】本発明のディスクアレイ制御装置内のＣＭアク
セス制御部の構成を示す図である。

【図５】本発明のディスクアレイ制御装置内のセレクタ
部の構成を示す図である。

【図６】本発明のディスクアレイ制御装置内のキャッシ
ュメモリ部の構成を示す図である。

【図７】キャッシュメモリ部へのデータの書き込み時の
手順を示す図である。

【図８】本発明のディスクアレイ制御装置内のＳＭアク
セス制御部の構成を示す図である。

【図９】本発明のディスクアレイ制御装置内の共有メモ
リ部の構成を示す図である。

【図１０】共有メモリ部へのデータの書き込み時の手順
を示す図である。

【図１１】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１２】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１３】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１４】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１５】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１６】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【図１７】本発明のディスクアレイ制御装置の他の構成
を示す図である。

【符号の説明】

１・・・ディスクアレイ制御装置、４１１・・・メインフレー
ム用チャネルＩＦ部、４１３・・・ＦＣ用チャネルＩＦ
部、４１４・・・ＳＣＳＩ用ディスクＩＦ部、４１５・・・Ｆ
Ｃ用ディスクＩＦ部、１３・・・セレクタ部、１４・・・キャ
ッシュメモリ部、２０・・・磁気ディスク装置、５０・・・メ
インフレーム、５１・・・ワークステーション、１０１・・・
マイクロプロセッサ、１０２・・・ホストＩＦ、１０３・・・
ドライブＩＦ、１０４・・・ＣＭアクセス制御部、１０５・
・・ＣＭコントローラ、１０６・・・メモリモジュール、１
１０、１１１・・・内部バス、１３５・・・アクセスパス０、
１３６・・・アクセスパス１、１３７・・・アクセスパス２。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 12/08 ５５７Ｇ０６Ｆ 12/08 ５５７ (72)発明者藤林昭東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 5B005 JJ01 JJ12 MM12 WW12 5B065 BA01 CA02 CA07 CA30 CE02 CE12 CH01 CH13

Claims

【特許請求の範囲】

【請求項１】第１のホストコンピュータと第１の種類の
チャネルで接続するための第１のチャネルインターフェ
ース部と、第２のホストコンピュータと前記第１の種類
と異なる第２の種類のチャネルで接続するための第２の
チャネルインターフェース部と、磁気ディスク装置との
インターフェースを有する複数のディスクインターフェ
ース部と、前記第１及び前記第２のチャネルインターフ
ェース部と前記複数のディスクインターフェース部とに
接続され、前記磁気ディスク装置に対しリード／ライト
されるデータを一時的に格納するキャッシュメモリ部
と、前記第１及び前記第２のチャネルインターフェース
部と前記複数のディスクインターフェース部とに接続さ
れ、前記第１及び前記第２のチャネルインターフェース
部及び前記ディスクインターフェース部と前記キャッシ
ュメモリとの間のデータ転送に関する制御情報を格納す
る共有メモリ部とを有し、前記キャッシュメモリ部に接
続されるアクセスパスの本数は、前記共有メモリ部に接
続されるアクセスパスの本数より少ないことを特徴とす
るディスクアレイ制御装置。
【請求項２】前記第１のチャネルインターフェース部
と、前記第２のチャネルインターフェース部と、前記デ
ィスクインターフェース部と、前記キャッシュメモリ部
とに接続されるセレクタ部を有し、前記第１のチャネル
インターフェース部、前記第２のチャネルインターフェ
ース部、及び前記ディスクインターフェース部と前記セ
レクタ部との間は、それぞれアクセスパスにより１対１
に接続され、前記セレクタ部と前記キャッシュメモリ部
とは、アクセスパスにより接続され、前記第１のチャネ
ルインターフェース部、前記第２のチャネルインターフ
ェース部、及び前記ディスクインターフェース部と前記
セレクタ部とを接続するアクセスパスの総数は、前記セ
レクタ部と前記キャッシュメモリ部とを接続するアクセ
スパスの総数より多く、前記第１のチャネルインターフ
ェース部、前記第２のチャネルインターフェース部、及
び前記ディスクインターフェース部と前記セレクタ部と
前記共有メモリ部との間はそれぞれアクセスパスにより
１対１に接続されていることを特徴とする請求項１に記
載のディスクアレイ制御装置。
【請求項３】第１のホストコンピュータと第１の種類の
チャネルで接続するための第１のチャネルインターフェ
ース部と、第２のホストコンピュータと前記第１の種類
と異なる第２の種類のチャネルで接続するための第２の
チャネルインターフェース部と、磁気ディスク装置との
インターフェースを有する複数のディスクインターフェ
ース部と、前記第１及び前記第２のチャネルインターフ
ェース部と前記複数のディスクインターフェース部とに
接続され、前記磁気ディスク装置に対しリード／ライト
されるデータを一時的に格納するキャッシュメモリ部
と、前記第１及び前記第２のチャネルインターフェース
部と前記複数のディスクインターフェース部とに接続さ
れ、前記第１及び前記第２のチャネルインターフェース
部及び前記ディスクインターフェース部と前記キャッシ
ュメモリとの間のデータ転送に関する制御情報を格納す
る共有メモリ部とを有し、各キャッシュメモリアクセス
制御部と前記キャッシュメモリ部との間は、セレクタ部
を介してアクセスパスにより接続されており、各共有メ
モリアクセス制御部と前記共有メモリ部との間は、それ
ぞれアクセスパスにより直接接続されていることを特徴
とするディスクアレイ制御装置。
【請求項４】前記第１のチャネルインターフェース部、
前記第２のチャネルインターフェース部、及び前記ディ
スクインターフェース部と前記セレクタ部との間を接続
するアクセスパスの数と、前記第１のチャネルインター
フェース部、前記第２のチャネルインターフェース部、
及び前記ディスクインターフェース部と前記共有メモリ
部との間を接続するアクセスパスの数とは等しく、前記
セレクタ部と前記キャッシュメモリ部と接続するアクセ
スパスの数は、前記第１のチャネルインターフェース
部、前記第２のチャネルインターフェース部、及び前記
ディスクインターフェース部と前記セレクタ部との間を
接続するアクセスパスの数より少ないことを特徴とする
請求項３に記載のディスクアレイ制御装置。
【請求項５】前記セレクタ部を複数有し、前記第１のチ
ャネルインターフェース部と前記第２のチャネルインタ
ーフェース部とをそれぞれ異なる前記セレクタ部に接続
することを特徴とする請求項１乃至請求項４の何れかに
記載のディスクアレイ制御装置。
【請求項６】第１のホストインターフェース群と、第２
のホストインターフェース群と、第１のディスクインタ
ーフェース群と、第２のディスクインターフェース群
と、前記第１のホストインターフェース群と、前記第１
のディスクインターフェース群とに、第１のアクセスパ
スで接続される第１のセレクタ部と、前記第２のホスト
インターフェース群と、前記第１のディスクインターフ
ェース群とに、第２のアクセスパスで接続される第２の
セレクタ部と、前記第１のホストインターフェース群及
び前記第１のディスクインターフェース群と、前記第１
のセレクタ群を介するが前記第２のセレクタ群は介さず
に接続され、また、前記第２のホストインターフェース
群及び前記第２のディスクインターフェース群と、前記
第２のセレクタ群を介するが前記第１のセレクタ群は介
さずに接続されるキャッシュメモリ部とを有し、前記第
１のアクセスパスの帯域幅と前記第２のアクセスパスの
帯域幅とが等しいことを特徴とするディスクアレイ制御
装置。
【請求項７】前記第１及び第２のホストインターフェー
ス群には、第１の種類のチャネル用のホストインターフ
ェースと、前記第１の種類のチャネルの帯域幅より狭い
第２の種類のチャネル用のホストインターフェースが含
まれ、前記第１及び第２のディスクインターフェース群
には、前記第１の種類のチャネル用のディスクインター
フェースと、前記第１の種類のチャネルの帯域幅より狭
い第３の種類のチャネル用のディスクインターフェース
が含まれることを特徴とする請求項６に記載のディスク
アレイ制御装置。
【請求項８】第１の種類のチャネル用のホストインター
フェース部がｋ個（ｋは自然数）、第２の種類のチャネ
ル用のホストインターフェース部がｌ個（ｌは自然
数）、前記第１の種類のチャネル用のディスクインター
フェース部がｍ個（ｍは自然数）、第３の種類のチャネ
ル用のホストインターフェース部がｎ個（ｎは自然数）
接続される第１のセレクタ部と、前記第１のセレクタ部
に接続されたホストインターフェース部とは異なる前記
第１の種類のチャネル用のホストインターフェース部が
ｋ個、前記第１のセレクタ部に接続されたホストインタ
ーフェース部とは異なる前記第２の種類のチャネル用の
ホストインターフェース部がｌ個、前記第１のセレクタ
部に接続されたディスクインターフェース部とは異なる
前記第１の種類のチャネル用のディスクインターフェー
ス部がｍ個、前記第１のセレクタ部に接続されたディス
クインターフェース部とは異なる前記第３の種類のチャ
ネル用のホストインターフェース部がｎ個接続される第
２のセレクタ部と、前記第１のセレクタに接続された前
記ホストインターフェース部及び前記ディスクインター
フェース部と、前記第１のセレクタ部を介するが前記第
２のセレクタ部は介さずに接続され、また、前記第２の
セレクタに接続された前記ホストインターフェース部及
び前記ディスクインターフェース部と、前記第２のセレ
クタ部を介するが前記第１のセレクタ部は介さずに接続
されるキャッシュメモリ部とを有するディスクアレイ制
御装置。
【請求項９】第１の種類のチャネル用のホストインター
フェース部と、前記第１の種類のチャネル用のディスク
インターフェース部のみが接続される第１のセレクタ部
と、前記第１の種類とは異なる種類のチャネル用のホス
トインターフェース部と、前記第１の種類とは異なるチ
ャネル用のディスクインターフェース部とが接続される
第２のセレクタ部と、前記第１のセレクタに接続された
前記ホストインターフェース部及び前記ディスクインタ
ーフェース部と、前記第１のセレクタ部を介するが前記
第２のセレクタ部は介さずに接続され、また、前記第２
のセレクタに接続された前記ホストインターフェース部
及び前記ディスクインターフェース部と、前記第２のセ
レクタ部を介するが前記第１のセレクタ部は介さずに接
続されるキャッシュメモリ部とを有することを特徴とす
るディスクアレイ制御装置。
【請求項１０】前記第１の種類のチャネルの帯域幅は、
前記第１の種類とは異なる種類のチャネルの帯域幅より
も広いことを特徴とする請求項９記載のディスクアレイ
制御装置。
【請求項１１】上記第１のセレクタ部と上記キャッシュ
メモリ部とを接続するアクセスパスの帯域幅は、上記第
２のセレクタ部と上記キャッシュメモリ部とを接続する
アクセスパスの帯域幅より広いことを特徴とする請求項
１０記載のディスクアレイ制御装置。