CN101218567B - 访问控制装置、访问控制集成电路以及访问控制方法 - Google Patents

访问控制装置、访问控制集成电路以及访问控制方法 Download PDF

Info

Publication number
CN101218567B
CN101218567B CN2006800244993A CN200680024499A CN101218567B CN 101218567 B CN101218567 B CN 101218567B CN 2006800244993 A CN2006800244993 A CN 2006800244993A CN 200680024499 A CN200680024499 A CN 200680024499A CN 101218567 B CN101218567 B CN 101218567B
Authority
CN
China
Prior art keywords
access
visit
main equipment
request
given pace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800244993A
Other languages
English (en)
Other versions
CN101218567A (zh
Inventor
持田哲司
中西龙太
田中卓敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101218567A publication Critical patent/CN101218567A/zh
Application granted granted Critical
Publication of CN101218567B publication Critical patent/CN101218567B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic

Abstract

本发明提供访问控制装置、访问控制集成电路以及访问控制方法。在要保证以一定速率的访问的主设备和要求对访问请求的适应性的处理器访问共享存储器的装置中，保证主设备的一定速率的访问，并与以往相比提高处理器的对应于访问请求的适应性。在主设备上存在着用于向共享存储器访问的资源剩余的状态下，利用给予该主设备的资源以上的资源执行一定速率以上的访问，在执行该一定速率以上的访问的情况下，处理器利用本来分配给该主设备的资源执行向共享存储器的访问。

Description

访问控制装置、访问控制集成电路以及访问控制方法
技术领域
本发明涉及多个主设备(master)对共享存储器访问情况中的执行访问控制的访问控制装置，特别涉及提高相对于访问请求的发生难以预测的主设备的访问请求的适应性的技术。
背景技术
存在有在预定期间内需要保证一定速率的访问的主设备和向存储器的访问请求的频率不定期的、预测困难的主设备(以下称为处理器)共享同一个存储器的系统。在这样的系统的情况下，为了防止主设备和存储器的向存储器的访问竞争，具备有进行主设备和处理器的协调的电路。在这样的协调电路中，确定关于主设备和处理器的访问的优先顺序而进行访问控制的情况居多。在以下的专利文献1以及专利文献2中，公开有在这样的系统中，改善相对于处理器的访问请求的适应性的技术。
例如在专利文献1中，公开有这样的技术，即相对于主设备只允许预定频率的访问，通常优先处理器的访问的技术。另外，在专利文献2中，公开有如下的技术，即，通常处理器的访问优先顺序设定得低，主设备的访问优先顺序设定得高，但是在发生处理器的访问请求、对共享存储器进行了访问的情况下，对于接下来的处理器的访问请求，通过比其他主设备的优先顺序设定得高，而提高相对于处理器的访问请求的适应性的技术。
专利文献1：日本国特许公开2000-207355号公报
专利文献2；日本国特许公开2002-304368号公报
但是，如上述专利文献1地周期性地进行访问控制的情况下，对于来自突发地发生访问请求的类型的处理器的访问请求，在需要周期性的访问控制的主设备的访问间歇进行处理。在分配给主设备的时间带中发生来自处理器的访问请求的情况下，该访问请求延迟，在相对于访问请求的适应性上存在着问题。另外，在专利文献2公开的技术的情况下，由于优先处理器的访问请求可能会不能保证主设备的一定速率的访问。
发明内容
因此，本发明是鉴于上述问题而提出的，其目的在于，提供一种与以往相比可以提高相对于来自处理器的访问请求的适应性的访问控制装置。
为了解决上述问题，本发明为一种访问控制装置，对多个主设备向共享存储器的访问进行控制，其特征在于：具有第一访问单元和第二访问单元，第一访问单元，为了保证第一主设备以一定速率(rate)向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；第二访问单元，在通过所述第一访问单元执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问单元中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
发明的效果：
通过上述的构成，第一访问单元，相对于以一定速率执行访问的第一主设备，在用于访问共享存储器的资源有剩余，存在下面的访问请求的情况下，超过本来设定的速率而执行访问。这样，对于第一主设备，比本来过剩地执行了向共享存储器的访问，需要周期地执行的访问产生了空白。因此，在该空白存在的状态下，在存在来自第二主设备的访问请求的情况下，将分配给第一主设备的资源分配给第二主设备，由此，可以提高相对于第二主设备的对访问请求的适应性。这样，在第二主设备为对共享存储器的访问请求的发生是不可预测的处理器的情况下，可以比以往提高相对于处理器的访问请求的适应性。
另外，所述访问控制装置，其特征在于：所述访问控制装置还具有先行访问计数单元，该先行访问计数单元在所述第一主设备执行所述一定速率以上的访问的情况下，对所述第一主设备超过一定速率地向所述共享存储器访问的次数进行计数，所述第二访问单元在所述先行访问计数单元计数的次数为1以上的情况下，使所述第二主设备访问所述共享存储器。
由此，访问控制装置对执行一定速率以上的访问的访问次数进行计数，通过该访问计数器，判断是否通过第二主设备的访问请求。
另外，所述先行访问计数单元，在所述第二访问单元使所述第二主设备访问所述共享存储器的情况下，减少计数的访问次数，或复位为0。
由此，访问控制装置，可以防止第二主设备过剩的访问共享存储器，保证第一主设备以一定速率向共享存储器的访问。
另外，所述访问控制装置还具有参数保持单元，该参数保持单元保持有用于指定所述一定速率的速率参数，所述第一访问单元基于所述参数保持单元保持的一定速率，使所述第一主设备执行所述一定速率的访问。
通过具有该参数保持单元，第一访问单元可以不出错地保证一定速率的访问，另外，若为用户可以自由设定参数保持单元保持的参数的构成，则可以提高作为控制数据访问的装置的通用性。
另外，所述访问控制装置还具有访问总括单元，所述第一主设备以及所述第二主设备共享所述访问用资源，在共享的资源的范围内，所述访问总括单元使所述第一主设备向所述第二主设备借出向所述共享存储器的访问权、或使所述第一主设备从所述第二主设备借入向所述共享存储器的访问权，并访问所述共享存储器。
通过具有该访问总括单元，在第一主设备的访问和第二主设备的访问中，可以进行资源的借贷，可以提高相对于第二主设备的访问请求的适应性。
另外，所述访问控制装置还具有借入参数保持单元，该借入参数保持单元保持有所述第一主设备以及第二主设备的访问保证期间的信息、表示访问保证期间可以容许的最大的访问数的容许访问频率信息、可以进行访问权的借入的最大期间的信息、从一旦借入访问权到下一次可以借入为止的时间信息，所述访问总括单元基于所述借入参数保持单元中保持的各信息，执行访问权的借出或借入并访问所述共享存储器。
通过具有该借入参数保持单元，若为用户可以自由设定该参数的构成，则可以提高作为控制数据访问的装置的通用性。
另外，本发明为一种访问控制集成电路，对多个主设备向共享存储器的访问进行控制，其特征在于：具有第一访问单元和第二访问单元，第一访问单元，为了保证第一主设备以一定速率向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；第二访问单元，在通过所述第一访问单元执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问单元中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
通过该集成电路，对来自多个主设备的访问请求进行控制，在第一主设备执行一定速率以上的访问的情况下，可以优先通过第二主设备的访问请求信号，因此在第二主设备是尽量追求的适应性的处理器的情况下，可以提高其适应性。
另外，本发明为一种访问控制方法，对多个主设备向共享存储器的访问进行控制，其特征在于：具有第一访问步骤和第二访问步骤，
第一访问步骤，为了保证第一主设备以一定速率向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；第二访问步骤，在所述第一访问步骤中执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问步骤中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
通过执行该方法，在多个主设备间，在其他的主设备正在以本来一定速率进行访问的时候，超过该速率执行了访问的情况下，可以执行相对于要求适应性的主设备的访问，可以不延迟要求适应性的主设备的访问定时而执行。
附图说明
图1是表示本发明的访问控制装置100的功能构成的功能框图；
图2(a)是表示现有的访问的定时的定时图，(b)是表示本发明中的访问定时的定时图；
图3是表示请求限制部130的功能构成的功能框图；
图4是表示1个访问保证期间内的主设备选择部的动作的流程图；
图5是表示协调部140的访问请求的协调动作的流程图；
图6是表示接受请求限制部的访问请求时的动作的流程图；
图7是表示实施方式1的访问中在各信号线中流动的数据的状态的具体例的时刻图；
图8是表示实施方式2中的访问控制装置的功能构成的功能框图；
图9是表示实施方式2中的总括请求限制部的功能构成的功能框图；
图10是表示请求限制部中的访问权的状态的迁移的状态迁移图。
具体实施方式
下面，利用附图对本发明的一实施方式的访问控制装置进行说明。
(概要)
存在有在图1所示的多个访问装置对共享存储器进行访问的情况下，为了防止访问竞争进行协调的装置。
图1中的处理器为对共享存储器的访问请求难以预测何时发生的访问装置。另外，主设备为在访问保证期间内，必须保证一定速率的对共享存储器的访问的访问装置。具体例为，在BD(Blu-ray Disc)播放器中，处理器执行相对于来自用户的远程操作的应答，主设备例如执行动画的解码。
在这样的多个访问装置对共享存储器进行访问的情况下，在以往，如图2(a)所示，存在有将各主设备执行访问的时间带分配给各个主设备而进行控制，由此回避访问竞争的方法。图2(a)的时间T0～T4表示的期间为访问保证期间TC，处理器(P)、主设备(M1)、主设备(M2)、主设备(M3)依次地执行访问。
但是，由于各主设备上设定的速率存在着一定程度的富裕，因此在访问保证期间内被保证的时间带不一定会被完全使用而进行访问。例如，如时间T4～T9所示的访问保证期间TC的时间T7～T8，在M2向共享存储器进行访问的时间带中由于没有来自M2的访问请求，因此存在着空白期间而产生了浪费。
因此，在本发明中，如图2(b)所示，在访问保证期间内TC内，在用于访问的资源空闲的状态下，发生访问请求的情况下，主设备进行自己设定的速率以上的访问。这样，一定速率地进行的作业可以有富裕。如图2(b)所示的情况下，在时间T7～T8中，由于本来在时间T10～T13进行的M1的访问先行进行，因此在时间T9以后，对于M1存在有与访问有关的空白(margin)。这样，使用M1的访问保证期间的一定速率的访问中所利用的资源，通过来自处理器的访问请求，由此可以提高相对于来自处理器的访问请求的适应性。
另外，在此，在以往T9以后进行的访问中，先行的访问为M1进行，但是并不限定于M1，只要有访问请求，M2、M3的任一个也可以。另外，在附图上，为了便于与以往的情况进行比较，在时间T7～T8上，执行了本来在时间T10～T13上M1进行的访问，但是，通常地，从T6开始执行本来M2的访问、执行M3的访问，之后进行M1，这是通常的控制。
(实施方式1)
(构成)
图1是表示本发明的访问控制装置的功能构成的功能框图。
如图1所示，访问控制装置100为控制处理器110、主设备111、主设备112、主设备113向共享存储器的访问的装置，包括：主设备选择部121、122、123、请求限制部130、131、132、133以及协调部140。
上述第一主设备相当于主设备111、主设备112、主设备113，第二主设备相当于处理器110。在第一主设备为主设备111的情况下，在第一访问单元中，用于一定速率的访问的资源确保由请求限制部131进行，对于一定速率以上的访问，通过对不通过请求限制部131直接从主设备111向协调部140直接输出的访问请求的访问许可而实现。第二访问单元通过主设备选择部121和请求控制部131以及协调部140的组合而实现。另外，上述先行访问计数单元，在第一主设备为主设备111的情况下，通过主设备选择部121实现。
处理器110为向共享存储器的访问请求不定期且不规则发生的装置，如图所示，经由信号线10和12与访问控制装置100的各部连接。
主设备111需要在某访问保证期间TC内保证一定的访问，即，为应该以一定速率执行向共享存储器的访问的访问装置，经由信号线20、22与主设备选择部121以及协调部140连接。
主设备112需要在访问保证期间TC内保证一定的访问，即，为应该以一定速率执行向共享存储器的访问的访问装置，经由信号线30、32与主设备选择部122以及协调部140连接。
主设备113需要在访问保证期间TC内保证一定的访问，即，为应该以一定速率执行向共享存储器的访问的访问装置，经由信号线40、42与主设备选择部123以及协调部140连接。
在此，访问保证期间TC按照各主设备分别设定，但是，在本实施方式中，为了简化，利用全部的主设备通用10时钟(clock)的情况的例子进行说明。
主设备选择部121与处理器110、请求限制部131和协调部140连接，具有在存在来自主设备112的访问请求和来自处理器110的访问请求的情况下，选择将哪个访问请求向请求限制部131发送并发送的功能。具体地，主设备选择部121具有对设定在主设备111的访问保证期间即10时钟进行计数的功能。另外，具有对通过请求限制部131而被许可的访问次数(以下也称为访问计数器)基于来自协调部140的访问许可信号23进行计数的功能。另外，具有对没有通过请求限制部131被许可的访问次数(以下也成为先行访问计数器)基于从协调部140接受的访问许可信号51进行计数的功能。在先行访问计数器为1以上、与访问计数器的和为与主设备111的访问保证期间内需要的访问次数同值的时刻，阻止来自主设备111的访问请求，总是让来自处理器110的访问请求通过，在接受了来自处理器110的访问请求的情况下，代替来自主设备111的访问请求，将来自处理器110的访问请求向请求限制部131输出。另外，经由请求限制部131，从协调部140接受相对于处理器110的访问许可信号的情况下，具有对先行访问计数器减1的功能。另外，每经过访问保证期间即10时钟时，从先行访问计数器中，减去从主设备111的访问保证期间内需要的访问次数减去访问计数器的数值后得到的值，并且，对访问计数器复位为0。但是，在先行访问计数器为负数的情况下，复位为0。
主设备选择部122与处理器110、请求限制部132和协调部140连接，具有在存在来自主设备112的访问请求和来自处理器110的访问请求的情况下，选择将哪个访问请求向请求限制部132发送并发送的功能。具体地，主设备选择部122具有对设定在主设备112中的访问保证期间即10时钟进行计数的功能。另外，具有基于从协调部140接受的访问许可信号33对访问计数器计数的功能。另外，具有基于来自协调部140的访问许可信号52对主设备112的先行计数器进行计数的功能。在先行访问计数器为1以上、与访问计数器的和为与主设备112的访问保证期间内需要的访问次数同值的时刻，阻止来自主设备112的访问请求，总是让来自处理器110的访问请求通过，在接受了来自处理器110的访问请求的情况下，代替来自主设备112的访问请求，将来自处理器110的访问请求向请求限制部132输出。另外，经由请求限制部132，从协调部140接受相对于处理器110的访问许可信号35的情况下，具有对先行访问计数器减1的功能。另外，在每经过访问保证期间即10时钟时，从先行访问计数器中，减去从主设备112的访问保证期间内需要的访问次数减去访问计数器的数值后得到的值，并且，对访问计数器复位为0。但是，在先行访问计数器为负数的情况下，复位为0。
主设备选择部123与处理器110、请求限制部133和协调部140连接，具有在存在来自主设备113的访问请求和来自处理器110的访问请求的情况下，选择将哪个访问请求向请求限制部133发送并发送的功能。具体地，主设备选择部123具有对设定在主设备113的访问保证期间即10时钟进行计数的功能。另外，具有基于从协调部140接受的访问许可信号43对访问计数器计数的功能。另外，具有基于来自协调部140的访问许可信号53对主设备113的先行计数器进行计数的功能。在先行访问计数器为1以上、与访问计数器的和为与主设备113的访问保证期间内需要的访问次数同值的时刻，阻止来自主设备113的访问请求，总是让来自处理器110的访问请求通过，在接受了来自处理器110的访问请求的情况下，代替来自主设备113的访问请求，将来自处理器110的访问请求向请求限制部133输出。另外，经由请求限制部133，从协调部140接受相对于处理器110的访问许可信号45的情况下，具有对先行访问计数器减1的功能。另外，在每经过访问保证期间即10时钟时，从先行访问计数器中，减去从主设备113的访问保证期间内需要的访问次数减去访问计数器的数值后得到的值，并且，对访问计数器复位为0。但是，在先行访问计数器为负数的情况下，复位为0。
请求限制部130存储有在处理器110的访问保证期间内需要的访问次数，具有基于实际的访问次数是否超过该值，判定是否将来自处理器110的访问请求向协调部140输出并输出的功能。在此，请求限制部130将来自处理器110的访问请求以10时钟中的1时钟的比例向协调部140输出访问请求。在此外的定时中，屏蔽访问请求，即不向协调部140输出。另外，在此处理器以10时钟中1次的比例进行访问，但是对于来自处理器的访问请求可以不必特别地设定访问保证期间，总是在请求限制部130中进行对访问请求的屏蔽控制。在该情况下，向处理器分配需要其他的屏蔽的速率的剩余的资源。
请求限制部131存储有主设备111的访问保证期间内需要的访问次数，具有基于实际的访问次数是否超过该值，判定是否将来自主设备111的访问请求向协调部140输出，在判定结果为可以输出的情况下，将访问请求输出的功能。在此，请求限制部131将1个访问保证期间作为10时钟进行管理，输出主设备112向共享存储器的访问，直到10时钟中接受3次来自协调部140的访问许可信号，对10时钟中以后的访问请求进行屏蔽，即不向协调部140输出。请求限制部131对相对于输出的访问请求的来自协调部140的访问许可信号23的次数进行计数，通过该计数次数进行上述判断。另外，请求限制部131具有将来自协调部140的访问许可信号23向主设备选择部121输出的功能。在此，访问许可信号中，有相对于处理器110的情况，也有相对于主设备111的情况。
请求限制部132存储有主设备112的访问保证期间内需要的访问次数，具有基于实际的访问次数是否超过该值，判定是否将来自主设备112的访问请求向协调部140输出，在判定结果为可以输出的情况下，将访问请求输出的功能。在此，请求限制部132输出主设备112向共享存储器的访问，直到10时钟中接受3次来自协调部140的访问许可信号，对10时钟中以后的访问请求进行屏蔽，即不向协调部140输出。请求限制部132对相对于输出的访问请求的来自协调部140的访问许可信号33的次数进行计数，通过该计数次数进行上述判断。另外，请求限制部132也具有将来自协调部140的访问许可信号33向主设备选择部122输出的功能。在此，访问许可信号中，有相对于处理器110的情况，也有相对于主设备112的情况。
请求限制部133存储有主设备113的访问保证期间内需要的访问次数，具有基于实际的访问次数是否超过该值，判定是否将来自主设备113的访问请求向协调部140输出，在判定结果为可以输出的情况下，将访问请求输出的功能。在此，请求限制部133输出主设备113向共享存储器的访问，直到10时钟中接受3次来自协调部140的访问许可信号，对10时钟中以后的访问请求进行屏蔽，即不向协调部140输出。请求限制部133对相对于输出的访问请求的来自协调部140的访问许可信号43的次数进行计数，通过该计数次数进行上述判断。另外，请求限制部133具有将来自协调部140的访问许可信号43向主设备选择部123输出的功能。在此，访问许可信号中，有相对于处理器110的情况，也有相对于主设备113的情况。
在图3中表示了请求限制部更加详细的框图。在此，对请求限制部130进行说明，对于其他的请求限制部，由于具有大致相同的构成，省略了说明。
如图3所示，请求限制部130具有参数保持部310、访问频率管理部320以及请求屏蔽部330。
参数保持部310保持有决定各主设备的保证速率的访问保证期间的值和访问保证期间内需要的访问次数，具有经由信号线311将这些参数向访问频率管理部320输出的功能。在此，访问保持期间内需要的访问次数为1，访问保持期间为10。
访问频率管理部320具有对通过请求限制部130执行访问的次数进行计数的功能。具体地，在每次经由信号线13从协调部140接受访问许可信号时，对访问计数器加1。在经由信号线10接受访问请求信号的情况下，在访问计数器为3以上的情况下，将信号线321的电位设定为Hi等级，由此告知不能许可对请求屏蔽部330访问。另外，访问频率管理部320也具有对访问保证期间的10时钟进行计数、在每次经过了10时钟时将访问计数器复位为0的功能。
请求屏蔽部330具有基于从访问频率管理部320经由信号线321接受的屏蔽信号，向协调部140输出访问请求的功能。具体地，在信号线321的电位为Low等级的情况下，请求屏蔽部330将经由信号线10接受的来自处理器110的访问请求信号原样地向协调部140输出。在信号线321的电位为Hi等级的请况下，请求屏蔽部330不向协调部140输出访问请求信号。
协调部140具有接受从处理器110、主设备111、112、113的各访问装置向共享存储器的访问请求，相对于各访问请求，基于预定的基准，协调执行访问的顺序的功能。基本地，协调部140以按照信号线11、21、31、41、10、20、30、40的顺序接受的访问请求的顺序许可访问。在上位的访问请求存在的情况下，下位的访问请求等待。另外，协调部140具有向许可访问请求的处理器或主设备输出表示访问许可的访问许可信号的功能。另外，相对于从请求限制部输出的访问请求，在向该请求限制部输出访问许可信号，从请求信制部没有接受访问请求的情况下，直接利用信号线50～53向处理器或主设备输出访问许可信号。另外，在相对于不经由请求限制部的来自主设备的访问请求输出访问许可信号的请况下，也向对应于该主设备的主设备选择部输出访问许可信号。
以上对访问控制装置100的各部的功能进行了说明。
(动作)
在此，利用图4所示的流程图对本实施方式的访问控制装置的主设备选择部的动作进行说明。在此所示的主设备选择部的动作，为1时钟的动作。另外利用主设备选择部121作为例子进行说明，对于其他的主设备选择部，由于大致与主设备选择部121执行相同动作，因此省略了说明。
首先，主设备选择部121判定自己内进行计数的先行访问计数器是否为0(步骤S401)。另外，先行访问计数器的初始值为0。在先行访问计数器为0的情况下(步骤S401)，然后主设备选择部121根据是否有来自信号线20的输入而判定是否有来自主设备111的访问请求(步骤S403)。在不存在来自主设备111的访问请求的情况下(步骤S403为NO)，转移到步骤S417，进行以后的处理。在存在来自主设备111的访问请求的情况下(步骤S403为YES)，然后判定访问计数器和先行访问计数器的值的和是否不到N(步骤S405)。在此N为各主设备的访问保证期间内需要的访问次数，在本实施方式中，N为3。在访问计数器和先行访问计数器的值的和不到N的情况下(步骤S405为YES)，主设备选择部121向请求限制部输出主设备111的访问请求(步骤S407)。在访问计数器和先行访问计数器的值的和不是不到N的情况下(步骤S405为NO)，转移到步骤S409，进行以后的处理。
主设备选择部121判定是否从协调部140接受表示访问许可的访问许可信号(步骤S409)。在此，访问许可信号经由信号线25或信号线51接受。在不存在来自协调部140的访问许可信号的情况下(步骤S409为NO)，转移到步骤S417，执行以后的处理。在接受访问许可信号的情况下(步骤S409为YES)，主设备选择部121判定接受的访问许可信号是否为经由请求限制部131接受的请求许可信号(步骤S411)。该判定基于是否经由信号线23接受了访问许可信号而进行。在所接受的访问许可信号为经由请求限制部131而接受的情况下(步骤S411为YES)，对主设备选择部121中计数的访问计数器加1(步骤S413)。另外，在步骤S409中，在主设备选择部121接受的访问许可信号不为经由请求限制部131而接受的情况下(步骤S411为NO)，即，没有经由信号线51接受的情况下，主设备选择部121，对先行访问计数器加1(步骤S412)，向主设备111输出访问许可信号(步骤S415)。
另外，在先行访问计数器不为0的情况下(步骤S401为NO)，主设备选择部121看是否经由信号线10接受了来自处理器110的访问请求信号(步骤S402)。在没有处理器110的访问请求的情况下(步骤S402为NO)，转移到步骤S403，执行以后的处理。在存在来自处理器110的访问请求的情况下(步骤S402为YES)，将该访问请求信号向请求限制部131输出(步骤S404)。主设备选择部121判定是否接受来自协调部140的访问许可信号23(步骤S406)，在没有接受的情况下(步骤S406为NO)，转移到步骤S417，执行以后的处理。在接受了来自协调部140的访问许可信号的情况下(步骤S406为YES)，主设备选择部121对访问计数器的值加1，对先行访问计数器的值减1(步骤S408)。向处理器110输出访问许可信号(步骤S410)。
主设备选择部121判定通过自己内部的时钟计数器计数的访问保证期间时间的值是否为10(步骤S417)。在没有经过访问保证期间，即保证期间时间不到10的情况下(步骤S417为NO)，结束1时钟的动作。在经过保证期间，即保证期间时间为10的情况下(步骤S417为YES)，将保证期间时间和访问计数器复位为0。另外，将先行访问计数器的计数更新为从该时刻的先行访问记数器减去许可主设备111的访问的次数即N和访问计数器的差分的值。但是，在通过该计算先行访问记数器为负的情况下将先行访问计数器更新为0(步骤S419)。这样，结束1时钟中的动作。
另外，各主设备选择部使用的访问保证期间以及访问保证期间内需要的访问次数(N)，利用分别连接的请求限制部内的参数保持部保持的参数。
然后，利用图5说明协调部140的动作。如图5所示，协调部140判断在接受访问请求的情况下是否经由信号线11接受了访问请求(步骤S501)。在为经由信号线11的访问请求的情况下(步骤S501为YES)，向信号线13输出相对于处理器110的访问许可信号(步骤S502)。返回到步骤S501执行以后的处理。
在访问请求不为经由信号线11接受的访问请求的情况下(步骤S501为NO)，然后判断是否经由信号线21接受了访问请求(步骤S503)。在为经由信号线21的访问请求的情况下(步骤S503为YES)，向信号线23输出相对于主设备111的访问许可信号(步骤S504)。返回到步骤S501执行以后的处理。
在访问请求不为经由信号线21接受的访问请求的情况下(步骤S503为NO)，然后判断是否经由信号线31接受了访问请求(步骤S505)。在为经由信号线31的访问请求的情况下(步骤505为YES)，向信号线33输出相对于主设备112的访问许可信号(步骤S506)。返回到步骤S501执行后面的处理。
在访问请求不为经由信号线31接受的访问请求的情况下(步骤S505为NO)，然后判断是否经由信号线41接受了访问请求(步骤S507)。在为经由信号线41的访问请求的情况下(步骤507为YES)，向信号线43输出相对于主设备113的访问许可信号(步骤S508)。返回到步骤S501执行后面的处理。
在访问请求不为经由信号线41接受的访问请求的情况下(步骤S507为NO)，然后判断是否经由信号线10接受了访问请求(步骤S509)。在为经由信号线10的访问请求的情况下(步骤509为YES)，向信号线50输出相对于处理器110的访问许可信号(步骤S510)。返回到步骤S501执行后面的处理。
在访问请求不为经由信号线10接受的访问请求的情况下(步骤S509为NO)，然后判断是否经由信号线20接受了访问请求(步骤S511)。在为经由信号线20的访问请求的情况下(步骤511为YES)，向信号线51输出相对于主设备111的访问许可信号(步骤S512)。返回到步骤S501执行后面的处理。
在访问请求不为经由信号线20接受的访问请求的情况下(步骤S511为NO)，然后判断是否经由信号线30接受了访问请求(步骤S513)。在为经由信号线30的访问请求的情况下(步骤513为YES)，向信号线52输出相对于主设备112的访问许可信号(步骤S514)。返回到步骤S501执行后面的处理。
在访问请求不为经由信号线30接受的访问请求的情况下(步骤S513为NO)，然后判断是否经由信号线40接受了访问请求(步骤S515)。在为经由信号线40的访问请求的情况下(步骤515为YES)，向信号线53输出相对于主设备113的访问许可信号(步骤S516)。返回到步骤S501执行后面的处理。
以上为协调部140的动作。
最后，利用图6对请求限制部的动作进行说明。
请求限制部在每个时钟判断是否存在来自处理器或主设备的访问请求(步骤S601)，在不存在的情况下(步骤S601为NO)，执行步骤S611以后的处理。在存在访问请求的情况下(步骤S601为YES)，接受访问请求的访问频率管理部判定自己存储的访问计数器是否不到N(步骤S603)。在此，N为请求限制部的参数保持部保持的、处理器或主设备在访问保证期间内需要的访问次数。在访问计数器不到N的情况下(步骤S603为YES)，访问频率管理部不输出屏蔽信号，因此请求屏蔽部将接受的访问请求信号直接向协调部140输出(步骤S605)。
请求限制部判定是否从协调部140接受了表示相对于输出的访问请求信号的访问许可的访问许可信号(步骤S607)。在没有接受访问许可信号的情况下(步骤S607为NO)，转移到步骤611，执行以后的处理。在接受了访问许可信号的情况下(步骤S607为YES)，请求限制部的访问频率管理部对访问计数器加1(步骤S609)。请求限制部向主设备选择部输出从协调部140接受的访问许可信号。
判断是否经过了访问保证期间，即是否访问保证期间的计数器成为10(步骤S611)。在访问保证期间的计数器没有成为10的情况下(步骤S611为NO)，结束1时钟中的动作。在访问保证期间的计数器成为10的情况下(步骤S611为YES)，将访问计数器复位为0(步骤S613)。结束1时钟中的动作。
另外，在访问计数器为N的情况下(步骤S603为NO)，访问频率管理部，向请求屏蔽部输出屏蔽信号(步骤S604)。接受该屏蔽信号的请求屏蔽部不向协调部140输出访问请求信号(步骤S606)，执行步骤S611以后的处理。
以上为1时钟中的请求限制部的动作。
然后，利用图7所示的定时图对访问控制装置100中的各种信号的状态进行说明。该图7所示的定时图表示了显现本发明的特征的情况下的流过信号线的信号的状态以及时间计数的值等，在此表示的信号的状态为一具体例。
图7的第一行的信号为请求限制部以及主设备选择部计数的访问保证期间的时间计数。第二行表示示出来自处理器110的访问请求的访问请求信号。第三行表示示出来自主设备111的访问请求的访问请求信号。第四行表示示出来自主设备112的访问请求的访问请求信号。第五行表示示出来自主设备113的访问请求的访问请求信号。第六行表示示出主设备选择部121以及请求限制部131计数的访问计数器。第七行表示请求限制部131的访问频率管理部输出的屏蔽信号。第八行表示请求限制部130接受访问请求的情况下的向协调部140输出的访问请求信号。第九行表示请求限制部131接受了访问请求的情况下的向协调部140输出的访问请求信号。第十行表示请求限制部132接受访问请求的情况下的向协调部140输出的访问请求信号。第十一行表示请求限制部133接受了访问请求的情况下的向协调部140输出的访问请求信号。第十二行表示协调部140输出的访问许可信号的输出目的地，在此，表示在各定时向哪个处理器或哪个主设备输出。第十三行表示ack信号，该ack信号表示协调部140经由信号线51向主设备111和主设备选择部121输出的访问许可。第十四行表示ack信号，该ack信号表示协调部140经由信号线52向主设备112和主设备选择部122输出的访问许可。第十四行也表示ack信号，该ack信号表示协调部140经由信号线53向主设备113和主设备选择部123输出的访问许可。第十五行表示主设备选择部121中计数的先行访问记数器的值。第十六行表示将主设备选择部121中对处理器110和主设备111的哪一个的访问请求优先。
在时间t0中，处理器110以及主设备111～113，分别输出访问请求信号。接受来自处理器110的访问请求，请求限制部130，如请求限制部130输出信号所示，在时间t0～t1内，将访问请求向协调部140输出。同样地，从主设备111接受访问请求信号，如请求限制部131输出信号所示，在时间t0～t4内将访问请求信号向协调部140输出。从主设备112接受访问请求信号，如请求限制部132输出信号所示，在时间t0～t6内将访问请求信号向协调部140输出。从主设备113接受访问请求信号，如请求限制部133输出信号所示，请求限制部133在时间t0～t9内将访问请求信号向协调部140输出。
如图7所示，接受来自各请求限制部的输出，协调部140按照自己设定的优先顺序输出访问许可信号。协调部140，在时间t0～t1内对处理器110、在时间t1～t4内对主设备111、在时间t4～t6内对主设备112、在时间t6～t9内对主设备113输出访问许可信号。本来，对于主设备112来说，许可通常访问保证期间的10时钟中的3时钟量的访问，但是，相对于来自主设备112的访问请求，2时钟量的访问许可从协调部140输出，在进行访问的时刻没有来自主设备112的访问请求，因此请求限制部132不输出输出信号。其结果，相对于下一个优先顺序高的主设备113输出访问许可信号。从t9到t10中，由于全部主设备的请求限制部输出信号都为Low，因此，空出了1时钟的量的用于对共享存储器访问的资源。
在此，从时间t8从主设备111输出访问请求信号。主设备111在时间t1～t4执行向共享存储器的需要的访问，因此，不能进行经由请求限制部131的访问。上述情况通过以下方式实现，即，由于时间t8～t10中请求限制部131屏蔽信号设定为High，访问请求信号不会从请求限制部131向协调部140输出。从信号线20直接输出相对于协调部140的访问请求，在该时刻，信号线11、21、31、41、50上没有输出访问请求。由此，在时间t9～t10中，空出了用于访问的资源，并且，不存在比来自主设备111的直接的访问请求上位的访问请求，因此，协调部140经由信号线51向主设备111输出表示访问许可信号的ack信号。从图7可以了解到，在访问许可信号的输出目的地中也指定了主设备111(M1)。
经由信号线51接受ack信号的主设备选择部121，对先行访问计数器进行加1计算。如图7所示，从时间t10开始先行访问计数器成为1。在时间t10中，保证期间时间被复位，接下来的访问保证期间1～10被计数。
主设备111，在时间t8到时间t23继续输出访问请求信号。但是，该访问请求信号，在时间t13到时间t20，不会被主设备选择部121输出到请求限制部。时间t13为，访问计数器和先行访问计数器的合计值与主设备111在访问保证期间内可以向共享存储器访问的次数即3同值的定时。主设备选择部121不向请求限制部131输出主设备111的访问请求，是因为先行访问计数器为1以上，在访问计数器和先行访问计数器的合计值与访问许可次数同值时，优先处理器100的访问，不输出主设备111的访问请求。
另外，处理器100在时间t10～t11和时间t15～t16中，输出访问请求。t10～t11的处理器110的访问请求通常地经由请求限制部130向协调部140输出，但是，关于t15～t16的访问请求，如请求限制部130输出信号所示，被屏蔽而不能输出。
但是，来自处理器110的访问请求，不仅是请求限制部130，也向各主设备选择部和协调部140输出。在时间t15～t16中，在主设备选择部121中先行访问计数器为1。于是，主设备选择部121优先处理器的访问请求，向请求限制部131输出。请求限制部131，由于自己设定的访问计数器还没有达到3，将从主设备选择部121接受的处理器110的访问请求向协调部140输出。在时间t10以后，也从请求限制部132输出来自主设备112的访问请求，在时间t13～t15协调部140也输出相对于主设备112的访问许可，但是，在时间t15中，由于从具有更上位的访问权的请求限制部131输出访问请求，因此协调部140经由请求限制部131将访问许可向主设备选择部121输出。接受了来自协调部140的访问许可信号的主设备选择部121，在时间t15中由于选择处理器，将访问许可信号向处理器110输出，不向主设备111输出访问许可信号。通过该动作，在时间t15～t16中，处理器接受了访问许可。
接受来自协调部140的访问许可信号，请求限制部131对访问计数器加1，访问频率管理部输出屏蔽信号，到以后时间t20为止不从请求限制部131输出访问请求信号。从时间t16开始，接受从请求限制部132输出的主设备112的访问请求，协调部140相对于主设备112输出访问许可，从时间t17开始，不从请求限制部130、131、132输出访问请求，因此接受经由请求限制部133输出的主设备113的访问请求。
从时间t20开始为接下来的访问保证期间。另外，在此对于实际的处理器或主设备的向共享存储器的访问没有特别讲述。但是，处理器或主设备分别接受了访问许可信号12、22、32、42后执行访问。
如图7所示，在时间t9～t10中主设备111，只承认本来访问保证期间即10时钟中的3次为止的访问，但是，在向共享存储器的访问用的资源空闲的情况下，利用访问请求不通过请求限制部131的路径实现超过通常速率的访问。在该时间t9～t10中，主设备111执行的访问通常情况下应该在接下来的访问保证期间t10～t20之间执行，因此周期执行的访问中有富余。在存在该富余的情况下，如时间t15～t16所示，主设备选择部121输出本来只在10时钟进行1次的处理器110的访问请求，接受该访问请求后请求限制部131将处理器110的访问请求向协调部140输出。以往在时间t15～t16中，不通过处理器110的访问请求，等待到时间t20，但是，在本发明中，通过请求限制部131输出访问请求，以代替主设备111的访问请求，从协调部140接受访问许可，与从前相比，可以提高对应于来自处理器110的访问请求的适应性。
(实施方式2)
在实施方式2中，与实施方式1不同，不是由与主设备和处理器的合计数相同数量的请求限制部构成，以使请求限制部与各主设备或处理器对应，而是表示将多个主设备或处理器总括并利用一个请求限制部限制访问的情况的实施方式。
(构成)
首先，利用图8所示的功能框图对实施方式2的访问控制装置进行说明。
如图8所示，访问控制装置800具有：主设备选择部821、总括请求限制部830、协调部840。处理器810经由信号线60、62与访问控制装置800连接。另外，主设备811经由信号线70、72与访问控制装置800连接。
主设备选择部821，实现与实施方式1中所示的主设备选择部121相同的功能，因此省略说明。另外，尽管与访问控制装置800连接的主设备的数量不同，但是协调部840实现与实施方式1所示的协调部140大致相同的功能，因此省略说明。
本实施方式的特征为具有总括请求限制部830，图9中准备了表示其详细内结构的框图。如图9所示，总括请求限制部830，具有参数保持部910、访问频率管理部911、请求屏蔽部912、参数保持部920、访问频率管理部921、请求屏蔽部922、借入参数保持部923、访问权借入控制部930。总括请求限制部830的各部如图9所示利用信号线连接。
参数保持部910具有以下功能：在处理器810的访问保证期间，从处理器810接受访问保证期间中的容许访问频率信息并进行保持，向访问频率管理部911输出。
访问频率管理部911具有以下功能：基于从协调部840接受的访问许可信号对访问计数器计数的功能，以及将计数的访问计数器向访问权借入控制部930输出。
请求屏蔽部912具有以下功能：在接受来自访问权借入控制部930的访问信号的情况下，将来自处理器810的访问请求信号直接向协调部840输出，在接受屏蔽信号的情况下，来自处理器810的访问请求信号不向协调部840输出。
参数保持部920具有以下功能：在主设备811的访问保证期间，从主设备811接受并保持表示访问保证期间中可以被容许的访问频率的容许访问频率信息，并向访问频率管理部921输出。
访问频率管理部921具有：基于从协调部840接受的访问许可信号对访问计数器计数的功能，以及将计数的访问计数器向访问权借入控制部930输出的功能。
请求屏蔽部922具有以下功能：在接受来自访问权借入控制部930的屏蔽信号的情况下，将来自主设备811的访问请求信号直接向协调部840输出，在接受屏蔽信号的情况下，来自主设备811的访问请求信号不向协调部840输出。
借入参数保持部923具有：用户从外部设定并保持各种信息的参数的功能以及将这些各种信息向访问权借入控制部930输出的功能，该各种信息为：处理器810以及主设备811的访问期间中的容许访问频率信息、可以进行访问权借入的最大期间的信息、从借入访问权到下一次可以借入的时间信息。
访问权借入控制部930具有以下功能：基于从借入参数保持部接受的借入参数和从访问频率管理部911和访问频率管理部921接受的访问频率的信息，将屏蔽信号向请求屏蔽部912和请求屏蔽部922输出。利用图10所示的状态迁移图在后面对访问权借入控制部930的访问权的借贷的详细动作进行说明。
(动作)
对图10所示的状态迁移图进行说明。
首先，对图10所示的各状态和其迁移条件进行简单的说明，之后，利用该状态迁移图对请求限制部830的动作进行说明。
访问权借入控制部930，具有图10所示的等级1～4的状态。各等级的状态表示如下的状态。
等级0为没有访问权的借贷，各主设备在预先设定的访问频率内进行动作的状态。
等级1为处理器810的访问从主设备811借入访问权，在设定的自己的访问频率以上的速率执行访问的状态。等级1的情况下，主设备811的访问不进行。
等级2为正在将处理器810借入的访问权返还给借入处的主设备的状态。等级2的情况不进行处理器810的访问。
等级3为将处理器810借入的访问权全部返还完的状态，并且在处理器810执行访问的情况下不能从主设备借入访问权的状态。
在各等级中，向其他等级转移的条件为如下。
从等级0向等级1转移的条件1为，处理器810进行预先设定的访问频率以上的访问。该条件1基于从访问频率管理部911输出的访问频率信息而被检测出。
从等级1向等级2转移的条件2为，处理器810进行访问权的借入，经过了可以进行访问权的借入的最大期间。该条件2中，最大期间的经过基于访问权借入控制部930计数的时钟计数和借入参数保持部923而检测出。
从等级2向等级3转移的条件3为，将处理器810借入的访问权全部返还。该条件3通过主设备811是否执行了相当于访问权借入控制部930中处理器810借入的访问权的访问而检测出。
从等级3向等级0转移的条件4为，处理器810进行访问权的借入后，到可再次借入为止的时间经过。该条件4通过访问权借入控制部930将从借入参数保持部923输出的该时间向时钟计数器计数而检测出。
另外，从等级2向等级0转移的虚线表示的条件3，表示没有设定等级4的情况，该情况下，按照上述条件3的条件，从等级2向等级0转移。
按照图10的状态迁移图，对访问权借入控制部930的动作进行说明。
访问权借入控制部930在默认的情况下为等级0的状态。在该状态下，相对于请求屏蔽部912的屏蔽信号总是在信号线67输出Low。另外，请求屏蔽部922，对从访问频率管理部921输出的访问频率信息和从借入参数保持部923输出的容许访问频率进行比较，在访问频率信息超过该容许访问频率的情况下，在信号线77上输出Hi，在访问频率信息没有超过该容许访问频率的情况下，在信号线77上输出Low。
在等级1的状态下，访问权借入控制部930，将相对于请求屏蔽部922的信号总是设定为Hi，向信号线77输出。另外，关于相对于请求屏蔽部912的屏蔽信号，将来自访问频率管理部911的访问频率信息、和来自借入参数保持部923的处理器810的容许访问频率与访问权的借入的最大借入次数额总和进行比较，在访问频率信息超过该总和的情况下，在信号线67上输出Hi，在没有超过的情况下，在信号线67上输出Low。
在等级2的状态下，访问权借入控制部930，将相对于请求屏蔽部912的屏蔽信号总是向信号线67输出。另外，关于请求屏蔽部922，将从访问频率管理部921输出的访问频率信息和从借入参数保持部923输出的容许访问频率进行比较，在访问频率信息超过该容许访问频率的情况下，向信号线77输出Hi，在访问频率信息没有超过该容许访问频率的情况下，在信号线77上输出Low。
在等级3的状态下，访问权借入控制部930，关于相对于请求屏蔽部912的屏蔽信号，对从访问频率管理部911输出的访问频率信息和从借入参数保持部923输出的处理器810的访问容许频率进行比较，在访问频率超过访问容许频率的情况下，在信号线67上输出Hi，在访问频率没有超过访问容许频率的情况下，在信号线67上输出Low。另外，对于请求屏蔽部922，对从访问频率管理部921输出的访问频率信息和从借入参数保持部923输出的主设备811的容许访问频率进行比较，在访问频率信息超过该容许访问频率的情况下，在信号线77上输出Hi，在访问频率信息没有超过该容许访问频率的情况下，在信号线77上输出Low。
以上为综合请求控制部830的动作，但是，在本发明中，在访问控制装置800上具有主设备选择部821，在主设备811执行一定速率以上的访问、先行访问计数器为1以上的情况下，主设备选择部821优先输出处理器810的访问请求，因此，对总括请求限制部830上，只输入来自处理器810的访问请求，因此，一定是处理器810的访问请求通过，执行处理器810的向共享存储器的访问。
另外，在产生处理器的访问时，即使在主设备选择部821的主设备的先行访问计数器为0的情况下，总括请求限制部830，在主设备频带宽度可以保证的范围内，执行将主设备的访问权分割给处理器的控制，因此，可以在协调部840上优先输出处理器的访问。
即，在本实施方式中，在发生处理器的访问时，在之前主设备执行访问，预定速率的访问中有富余的情况下，在主设备选择部821中，优先处理器的访问，在总括请求限制部830上，输出处理器的访问请求，执行处理器的访问，另外，即使主设备不执行先行访问，在总括请求限制部830中，在可以保证主设备的预定速率的访问的范围内，暂时将分配给主设备的资源分割给处理器，由此输出处理器的访问请求，与主设备选择部821相配合，在双重意义上提高相对于处理器的访问请求。
(补充)
基于上述实施方式对本发明的访问控制装置进行了说明，当然，访问控制装置的实施方式不限于此。下面，对其变形例进行说明。
(1)在上述实施方式中，共享存储器、处理器以及各主设备包含在访问控制装置100中，但是它们也可以不包含在访问控制装置100中。
(2)在上述实施方式1中，表示了处理器1台、主设备3台的构成，在实施方式2中，表示了处理器1台、主设备1台的构成，但是，该台数只是一例，处理器、主设备可以为任意台，例如，处理器2台主设备4台的构成。该情况，在与各主设备连接的主设备选择部上，连接有接受来自两个处理器双方的访问请求的信号线。
(3)在上述实施方式中，各主设备选择部进行了处理器和主设备的选择，但是，也可以进行与需要图形的高性能的主设备的选择，而代替处理器。在执行图形处理等的主设备中，由于越进行向共享存储器的访问越可以提高处理效率，因此，主设备选择部执行与这样的主设备的选择，提高资源分配的优先度，例如在DVD播放器等中，即可以提高处理效率。
(4)在上述实施方式的主设备选择部中，可以通过寄存器对可以使用由先行访问确保的资源的处理器和其他主设备进行选择。具体地，设置对应于各处理器或主设备的on/off切换寄存器，在主设备选择部上，执行本来访问的主设备直接输入访问请求信号，该其他的处理器或主设备可以在自己的访问请求上，根据各所述on/off切换寄存器上设定的值而输入屏蔽信号。
通过这样构成的寄存器的设定值，可以任意选择提高对应于访问请求的主设备，例如，通过系统的执行应用程序的变化，可以切换得到本功能的效果的主设备。具体地，例如，在EPG显示时分配给图形主设备，在Java(注册商标)应用程序动作时分配给CPU。
(5)在上述实施方式中，在先行访问计数器为1以上的情况下，只有处理器介入而执行访问，但是，第一主设备也可以介入到第二主设备的访问中而执行访问。
(6)在上述实施方式中，请求限制部的参数保持部预先保持各参数，但是，也可以另外地从控制访问控制装置整体的CPU接受，或者是在访问控制装置上设置接受用户进行的输入操作的操作面板等，用户在参数保持部上输入参数。
另外，对于借入参数保持部，用户从外部进行输入，但是也可以从控制访问控制装置整体的CPU接受。
另外，可以将参数保持部和借入参数保持部作为一个保持部保持各参数。
(7)在上述实施方式中，访问保证期间为10时钟，但是，可以为任意时钟，可以为规定对于主设备在X时钟中执行Y时钟量的访问的情况下的X，例如，为100时钟。另外，各主设备不同，访问保证期间可以不同，例如，可以将主设备1的访问保证期间设定为20时钟，将主设备2的访问保证期间设定为50时钟等。
另外，在上述实施方式中规定为，各主设备的访问的速率设定为10时钟中3次，但是，也可以为2次或5次。另外，在各主设备的访问保证期间中，需要的访问次数可以根据执行作业而不同，因此可以为根据各主设备而速率不同的构成。
(8)在上述实施方式中，利用访问次数，对各主设备向共享存储器的访问进行了控制，不仅是访问次数，也可以将主设备对共享存储器进行访问、传送数据情况下的传送字节数作为单位而进行更加正确的速率控制。该情况下，请求限制部的访问频率管理部，可以接受相对于来自连接的主设备或处理器的访问请求的传送字节数。
(9)在上述的实施方式中，参数保持部设置在请求限制部内，但是，可以独立地设置在请求限制部外，成为需要参数保持部内保持的参数的控制块参照的构成。
(10)访问控制装置的各功能部，可以通过1或多个的LSI(LargeScale Integration)、VLSI(Very Large Scale Integration)实现，也可以为一个LSI可以实现各功能部的全部功能的系统LSI。
(11)本发明可以为用于提高相对于上述实施方式所示的处理器的访问请求的适应性的方法，也可以为表示在计算机上执行该方法的处理顺序的计算机程序。
产业上的可利用性
本发明的访问控制装置，在BD播放器等执行多个作业的装置上，可以作为提高相对于来自用户的突发要求的反应的适应性的装置而进行活用。

Claims (8)

1.一种访问控制装置，对多个主设备向共享存储器的访问进行控制，其特征在于：
具有第一访问单元和第二访问单元，
第一访问单元，为了保证第一主设备以一定速率向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；
第二访问单元，在通过所述第一访问单元执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问单元中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
2.如权利要求1所述的访问控制装置，其特征在于：
所述访问控制装置还具有先行访问计数单元，该先行访问计数单元在所述第一主设备执行所述一定速率以上的访问的情况下，对所述第一主设备超过一定速率地向所述共享存储器访问的次数进行计数，
所述第二访问单元在所述先行访问计数单元计数的次数为1以上的情况下，使所述第二主设备访问所述共享存储器。
3.如权利要求2所述的访问控制装置，其特征在于：
所述先行访问计数单元，在所述第二访问单元使所述第二主设备访问所述共享存储器的情况下，减少计数的访问次数，或复位为0。
4.如权利要求1所述的访问控制装置，其特征在于：
所述访问控制装置还具有参数保持单元，该参数保持单元保持有用于指定所述一定速率的速率参数，
所述第一访问单元基于所述参数保持单元保持的一定速率，使所述第一主设备执行所述一定速率的访问。
5.如权利要求1所述的访问控制装置，其特征在于：
所述访问控制装置还具有访问总括单元，所述第一主设备以及所述第二主设备共享所述访问用资源，在共享的资源的范围内，所述访问总括单元使所述第一主设备向所述第二主设备借出向所述共享存储器的访问权、或使所述第一主设备从所述第二主设备借入向所述共享存储器的访问权，并访问所述共享存储器。
6.如权利要求5所述的访问控制装置，其特征在于：
所述访问控制装置还具有借入参数保持单元，该借入参数保持单元保持有所述第一主设备以及第二主设备的访问保证期间的信息、表示访问保证期间可以容许的最大的访问数的容许访问频率信息、可以进行访问权的借入的最大期间的信息、从一旦借入访问权到下一次可以借入为止的时间信息，
所述访问总括单元基于所述借入参数保持单元中保持的各信息，执行访问权的借出或借入并访问所述共享存储器。
7.一种访问控制集成电路，对多个主设备向共享存储器的访问进行控制，其特征在于：
具有第一访问单元和第二访问单元，
第一访问单元，为了保证第一主设备以一定速率向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；
第二访问单元，在通过所述第一访问单元执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问单元中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
8.一种访问控制方法，对多个主设备向共享存储器的访问进行控制，其特征在于：
具有第一访问步骤和第二访问步骤，
第一访问步骤，为了保证第一主设备以一定速率向所述共享存储器的访问而确保向该共享存储器的访问用的资源，从而执行访问，在以所述一定速率的访问用的资源以外的资源可以利用的情况下，也确保以所述一定速率的访问用的资源以外的资源，使所述第一主设备执行所述一定速率以上的访问；
第二访问步骤，在所述第一访问步骤中执行了所述第一主设备的所述一定速率以上的访问的情况下，将超过该一定速率的访问中进行的数据传送中、仅超过了该一定速率的访问中进行的数据传送量的部分的传送量作为上限，将所述第一访问步骤中确保为以所述一定速率的访问用的资源，确保为用于与所述第一主设备不同的第二主设备执行向所述共享存储器的访问的资源，使所述第二主设备执行向所述共享存储器的访问。
CN2006800244993A 2005-07-06 2006-07-06 访问控制装置、访问控制集成电路以及访问控制方法 Expired - Fee Related CN101218567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005197141 2005-07-06
JP197141/2005 2005-07-06
PCT/JP2006/313462 WO2007004696A1 (ja) 2005-07-06 2006-07-06 アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101504500A Division CN101819555B (zh) 2005-07-06 2006-07-06 访问控制装置、访问控制集成电路以及访问控制方法

Publications (2)

Publication Number Publication Date
CN101218567A CN101218567A (zh) 2008-07-09
CN101218567B true CN101218567B (zh) 2010-05-19

Family

ID=37604553

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800244993A Expired - Fee Related CN101218567B (zh) 2005-07-06 2006-07-06 访问控制装置、访问控制集成电路以及访问控制方法
CN2010101504500A Expired - Fee Related CN101819555B (zh) 2005-07-06 2006-07-06 访问控制装置、访问控制集成电路以及访问控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101504500A Expired - Fee Related CN101819555B (zh) 2005-07-06 2006-07-06 访问控制装置、访问控制集成电路以及访问控制方法

Country Status (5)

Country Link
US (1) US7904666B2 (zh)
EP (1) EP1909183A4 (zh)
JP (2) JP4485574B2 (zh)
CN (2) CN101218567B (zh)
WO (1) WO2007004696A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105376A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 集積回路、及び集積回路システム
JP4715801B2 (ja) * 2007-04-26 2011-07-06 日本電気株式会社 メモリアクセス制御装置
US20080270658A1 (en) * 2007-04-27 2008-10-30 Matsushita Electric Industrial Co., Ltd. Processor system, bus controlling method, and semiconductor device
JP5330264B2 (ja) * 2008-03-27 2013-10-30 パナソニック株式会社 アクセス制御装置
JP5422984B2 (ja) * 2008-12-08 2014-02-19 富士通株式会社 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
JP5434812B2 (ja) * 2010-06-21 2014-03-05 富士通セミコンダクター株式会社 データ処理システム
JP5485055B2 (ja) * 2010-07-16 2014-05-07 パナソニック株式会社 共有メモリシステム及びその制御方法
US8930641B1 (en) * 2011-06-14 2015-01-06 Altera Corporation Systems and methods for providing memory controllers with scheduler bypassing capabilities
WO2013046607A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 制御装置
EP2783286B1 (en) * 2011-11-24 2018-04-04 NXP USA, Inc. Data processing system and method of controlling access to a shared memory unit
WO2014018037A1 (en) * 2012-07-26 2014-01-30 Hewlett Packard Development Company, L. P. Periodic access of a hardware resource
CN103858117B (zh) * 2012-08-13 2017-09-15 松下知识产权经营株式会社 访问控制装置、中继装置、访问控制方法
CN104137083B (zh) 2012-12-28 2018-08-28 松下知识产权经营株式会社 接口装置及存储器总线系统
KR102416465B1 (ko) * 2015-11-30 2022-07-04 삼성전자주식회사 공유 자원을 효율적으로 관리하는 데이터 처리 시스템
FR3082029B1 (fr) * 2018-06-05 2020-07-10 Thales Controleur de partage de ressources d'une plate-forme informatique et procede associe de partage des ressources
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396606A (en) * 1991-07-31 1995-03-07 Franklin Electronic Publishers, Incorporated Address bus switching between sequential and non-sequential ROM searches
CN1205477A (zh) * 1998-07-16 1999-01-20 英业达股份有限公司 存储器替代方法及其装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153268A (ja) * 1993-11-29 1995-06-16 Fuji Xerox Co Ltd 情報記録装置
JPH11120124A (ja) * 1997-10-14 1999-04-30 Toshiba Corp バスアクセス装置、バス調停システム、ｃｄ−ｒｏｍデコーダ、ｄｖｄ−ｒｏｍデコーダ及びｃｄ−ｒｏｍドライブ
JP2000207355A (ja) 1999-01-13 2000-07-28 Toshiba Corp デ―タ転送制御装置
WO2002054238A2 (en) * 2000-12-29 2002-07-11 Honeywell International Inc. Methods and apparatus for sharing slack in a time-partitioned system
JP4633290B2 (ja) 2001-04-05 2011-02-16 オリンパス株式会社 データ処理装置及びその装置におけるアクセス調停方法
US6804738B2 (en) * 2001-10-12 2004-10-12 Sonics, Inc. Method and apparatus for scheduling a resource to meet quality-of-service restrictions
JP4344163B2 (ja) * 2002-04-17 2009-10-14 パナソニック株式会社 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
US7007138B2 (en) * 2002-04-17 2006-02-28 Matsushita Electric Industiral Co., Ltd. Apparatus, method, and computer program for resource request arbitration
DE60314347T2 (de) * 2002-09-30 2007-09-27 Matsushita Electric Industrial Co., Ltd., Kadoma Betriebsmittelverwaltungsgerät
WO2005048097A2 (en) * 2003-11-13 2005-05-26 Koninklijke Philips Electronics N.V. Method and system for restrained budget use
JP3962370B2 (ja) * 2003-11-28 2007-08-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 資源予約システムおよび資源予約方法および該方法を実行するためのプログラムが記録された記録媒体
WO2006001245A1 (ja) * 2004-06-24 2006-01-05 Matsushita Electric Industrial Co., Ltd. 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396606A (en) * 1991-07-31 1995-03-07 Franklin Electronic Publishers, Incorporated Address bus switching between sequential and non-sequential ROM searches
CN1205477A (zh) * 1998-07-16 1999-01-20 英业达股份有限公司 存储器替代方法及其装置

Also Published As

Publication number Publication date
CN101819555A (zh) 2010-09-01
CN101218567A (zh) 2008-07-09
CN101819555B (zh) 2011-11-02
WO2007004696A1 (ja) 2007-01-11
JPWO2007004696A1 (ja) 2009-01-29
JP4485599B2 (ja) 2010-06-23
US20090313441A1 (en) 2009-12-17
US7904666B2 (en) 2011-03-08
JP4485574B2 (ja) 2010-06-23
EP1909183A1 (en) 2008-04-09
EP1909183A4 (en) 2009-07-22
JP2009301588A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
CN101218567B (zh) 访问控制装置、访问控制集成电路以及访问控制方法
TWI496005B (zh) 共享資源的仲裁方法及裝置
CN104933370B (zh) 安全意识主机的系统和方法
US6820152B2 (en) Memory control device and LSI
CN107493314A (zh) 基于多租户的服务提供系统及方法
CN104461707B (zh) 一种锁请求处理方法及装置
US20040078339A1 (en) Priority based licensing
KR20050113638A (ko) 주변기 액세스 보호를 구비한 데이터 액세싱 시스템 및이를 위한 방법
JP2009025866A (ja) メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。
JPH0461381B2 (zh)
US5530903A (en) System for reassigning a higher priority to an interrupted user by inhibiting the access of other users until the interrupted user has completed its task
CN107209690A (zh) 共享资源访问控制方法和装置
CN106293869A (zh) 一种资源分配方法和装置
CN115242752A (zh) 电池管理系统的地址分配方法、装置、设备及介质
CN110059035B (zh) 半导体装置和总线发生器
US7392495B1 (en) Method and system for providing hybrid clock distribution
CN113886305B (zh) 一种基于总线的仲裁方法、系统、存储介质及设备
US9367493B2 (en) Method and system of communicating between peer processors in SoC environment
WO2017133421A1 (zh) 一种多租户资源共享的方法及装置
Cazorla et al. Reconciling time predictability and performance in future computing systems
CN107783813A (zh) 虚拟机监控和分配方法及装置
WO2020224256A1 (zh) 身份确认
US6484243B1 (en) Shared memory tracing apparatus
CN101739341A (zh) 具有处理器及输入/输出控制器的系统
JP2011059915A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20180706

CF01 Termination of patent right due to non-payment of annual fee