JPWO2007004696A1 - アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 - Google Patents
アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 Download PDFInfo
- Publication number
- JPWO2007004696A1 JPWO2007004696A1 JP2007523444A JP2007523444A JPWO2007004696A1 JP WO2007004696 A1 JPWO2007004696 A1 JP WO2007004696A1 JP 2007523444 A JP2007523444 A JP 2007523444A JP 2007523444 A JP2007523444 A JP 2007523444A JP WO2007004696 A1 JPWO2007004696 A1 JP WO2007004696A1
- Authority
- JP
- Japan
- Prior art keywords
- access
- master
- request
- unit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Storage Device Security (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
また、前記先行アクセスカウント手段は、前記第2アクセス手段が、前記第2マスタに前記共有メモリにアクセスさせた場合に、カウントしているアクセス回数をデクリメント、もしくは0にリセットすることとしてもよい。
また、前記アクセス制御装置は、更に、前記一定レートを指定するためのレートパラメータを保持するパラメータ保持手段を備え、前記第1アクセス手段は、前記パラメータ保持手段に保持されている一定レートに基づいて、前記第1マスタに前記一定レートのアクセスを実行させることとしてもよい。
また、前記アクセス制御装置は、更に、前記第1のマスタ及び前記第2のマスタは、前記アクセス用のリソースを共有し、共有したリソースの範囲内で、前記第1のマスタは前記第2のマスタに前記共有メモリへのアクセス権を貸し借りさせて前記共有メモリにアクセスさせるアクセス統括手段を備えることとしてもよい。
また、前記アクセス制御装置は、更に、前記第1のマスタ及び第2のマスタのアクセス保証期間の情報と、アクセス保証期間許容できる最大のアクセス数を表す許容アクセス頻度情報と、アクセス権の借り入れを行うことができる最大期間の情報と、一度アクセス権を借入してから次に借入できるまでの時間情報とを保持する借入パラメータ保持手段を備え、前記アクセス統括手段は、前記借入パラメータ保持手段に保持されている各情報に基づいて、アクセス権の貸し借りを実行し前記共有メモリにアクセスさせることとしてもよい。
また、複数のマスタの共有メモリへのアクセスを制御するアクセス制御集積回路であって、第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセス手段と、前記第1アクセス手段によって前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセス手段で前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセス手段とを備えることとしてもよい。
また、複数のマスタの共有メモリへのアクセスを制御するアクセス制御方法であって、第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセスステップと、前記第1アクセスステップにおいて前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセスステップにおいて前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセスステップとを含むこととしてもよい。
<概要>
図1に示すような複数のアクセス装置が共有メモリにアクセスする場合において、アクセス競合を防ぐために、調停する装置がある。
図1においてプロセッサとは、共有メモリに対するアクセス要求がいつ発生するか予測がつきにくいアクセス装置である。一方、マスタはあるアクセス保証期間内において、ある一定レートでの共有メモリに対するアクセスを保証しないといけないアクセス装置である。具体例をあげると、例えばBD(Blu−ray Disc)プレーヤで、プロセッサはユーザからのリモコン操作に対する応答を実行し、マスタは例えば、動画のデコードを実行するという具合である。
<実施の形態1>
<構成>
図1は、本発明に係るアクセス制御装置の機能構成を示した機能ブロック図である。
上述の第1マスタは、マスタ111、マスタ112、マスタ113が該当し、第2マスタはプロセッサ110が該当する。第1マスタがマスタ111の場合に第1アクセス手段において、一定レートのアクセスのためのリソースの確保はリクエスト制限部131が行い、一定レート以上のアクセスについては、リクエスト制限部131を通さずにマスタ111から直接調停部140に対して直接出力されるアクセス要求に対するアクセス許可によって実現される。そして、第2アクセス手段は、マスタ選択部121とリクエスト制限部131と調停部140の組み合わせによって実現される。また、上述の先行アクセスカウント手段は、第1マスタがマスタ111の場合は、マスタ選択部121によって実現される。
マスタ111は、あるアクセス保証期間TC内に一定のアクセスを保証する必要がある、即ち、共有メモリへのアクセスを一定レートで実行すべきアクセス装置であり、マスタ選択部121及び調停部140と信号線20、22を介して接続されている。
マスタ113は、アクセス保証期間TC内に一定のアクセスを保証する必要がある、即ち、共有メモリへのアクセスを一定レートで実行すべき装置であり、マスタ選択部123及び調停部140と信号線40、42を介して接続されている。
マスタ選択部121は、プロセッサ110とリクエスト制限部131と調停部140と接続されており、マスタ112からのアクセス要求とプロセッサ110からのアクセス要求があった場合に、いずれのアクセス要求をリクエスト制限部131に送出するかを選択し、送出する機能を有する。具体的には、マスタ選択部121は、マスタ111に設定されるアクセス保証期間である10クロックをカウントする機能を有する。また、リクエスト制限部131を通して許可されたアクセスの回数(以降アクセスカウンタともいう)を調停部140から受け付けたアクセス許可信号23に基づいてカウントする機能を有する。また、リクエスト制限部131を通さずに許可されたアクセス回数(以降先行アクセスカウンタともいう)を調停部140からのアクセス許可信号51に基づいてカウントする機能とを有する。そして、先行アクセスカウンタが1以上で、アクセスカウンタとの合計がマスタ111のアクセス保証期間内に必要なアクセス回数と同値になった時点で、マスタ111からのアクセス要求を止めて、いつでもプロセッサ110からのアクセス要求を通せるようにし、プロセッサ110からのアクセス要求を受けた場合には、マスタ111からのアクセス要求に替えてプロセッサ110からのアクセス要求をリクエスト制限部131に出力する。また、リクエスト制限部131を介して、プロセッサ110に対するアクセス許可信号を調停部140から受け付けた場合には、先行アクセスカウンタを1減算する機能を有する。さらに、アクセス保証期間である10クロックが経過する毎に、先行アクセスカウンタから、マスタ111のアクセス保証期間内に必要なアクセス回数からアクセスカウンタの数値を減算した値を、減算すると共に、アクセスカウンタを0にリセットする。ただし、先行アクセスカウンタが負数となる場合は、0にリセットする。
図3に示すように、リクエスト制限部130は、パラメータ保持部310と、アクセス頻度管理部320と、リクエストマスク部330とを含んで構成される。
アクセス頻度管理部320は、リクエスト制限部130を通してアクセスが実行された回数をカウントする機能を有する。具体的には、調停部140から信号線13を介してアクセス許可信号を受け取るたびに、アクセスカウンタを1加算する。そして、信号線10を介してアクセス要求信号を受け取った場合に、アクセスカウンタが3以上の場合には、リクエストマスク部330に対してアクセスが許可できないことを示すために信号線321の電位をHiレベルにすることにより通知する。また、アクセス頻度管理部320は、アクセス保証期間の10クロックもカウントしており、10クロック経過するごとにアクセスカウンタを0にリセットする機能も有する。
<動作>
ここで、本実施の形態のアクセス制御装置のマスタ選択部の動作を図4に示すフローチャートを用いて説明する。ここで示すマスタ選択部の動作は、1クロックの動作である。また、マスタ選択部121を例に動作を説明し、その他のマスタ選択部については、マスタ選択部121とほぼ同様の動作を実行するため説明を割愛する。
次に図5を用いて調停部140の動作を説明する。図5に示すように、調停部140は、アクセス要求を受けた場合に信号線11を介してアクセス要求を受け付けたかどうかを判断する(ステップS501)。信号線11を介してのアクセス要求であった場合には(ステップS501のYES)、プロセッサ110に対するアクセス許可信号を信号線13に出力する(ステップS502)。そしてステップS501に戻り以降の処理を実行する。
最後に、図6を用いてリクエスト制限部の動作について説明する。
リクエスト制限部は、1クロック毎にプロセッサあるいはマスタからのアクセス要求があるかどうかを判断し(ステップS601)、ない場合には(ステップS601のNO)ステップS611以降の処理を実行する。アクセス要求があった場合には(ステップS601のYES)、アクセス要求を受けたアクセス頻度管理部は、自己で記憶しているアクセスカウンタがN未満であるかどうかを判定する(ステップS603)。ここで、Nは、リクエスト制限部のパラメータ保持部が保持している、プロセッサ又はマスタがアクセス保証期間内に必要なアクセス回数である。アクセスカウンタがN未満の場合には(ステップS603のYES)、アクセス頻度管理部は、マスク信号を出力しないのでリクエストマスク部は受け付けたアクセス要求信号をそのまま調停部140に出力する(ステップS605)。
以上が1クロックにおけるリクエスト制限部の動作である。
図7の一行目の信号は、リクエスト制限部及びマスタ選択部がカウントしているアクセス保証期間のタイマカウントである。二行目は、プロセッサ110からのアクセス要求を示すアクセス要求信号を示している。三行目は、マスタ111からのアクセス要求を示すアクセス要求信号を示している。四行目は、マスタ112からのアクセス要求を示すアクセス要求信号を示している。五行目は、マスタ113からのアクセス要求を示すアクセス要求信号を示している。六行目は、マスタ選択部121及びリクエスト制限部131でカウントされるアクセスカウンタである。七行目は、リクエスト制限部131のアクセス頻度管理部が出力するマスク信号を示している。八行目は、リクエスト制限部130がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。九行目は、リクエスト制限部131がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十行目は、リクエスト制限部132がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十一行目は、リクエスト制限部133がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十二行目は、調停部140が出力するアクセス許可信号の出力先を示し、ここでは、それぞれのタイミングでどのプロセッサあるいはどのマスタに出力しているかを示している。十三行目は、調停部140が信号線51を介してマスタ111とマスタ選択部121に対して出力するアクセス許可を示すack信号を示している。十四行目は、調停部140が信号線52を介してマスタ112とマスタ選択部122に対して出力するアクセス許可を示すack信号を示している。十四行目は、調停部140が信号線53を介してマスタ113とマスタ選択部123に対して出力するアクセス許可を示すack信号でもある。十五行目は、マスタ選択部121でカウントされる先行アクセスカウンタの値を示している。そして十六行目は、マスタ選択部121でのプロセッサ110とマスタ111のどちらのアクセス要求を優先するかを示している。
マスタ111は、時間t8以降時間t23までアクセス要求信号を出力し続けている。しかし、このアクセス要求信号は、マスタ選択部121により、リクエスト制限部には、時間t13以降時間t20まで出力されない。時間t13は、アクセスカウンタと先行アクセスカウンタの合計値が、マスタ111がアクセス保証期間内において共有メモリにアクセスしてよい回数である3と同値になったタイミングでもある。マスタ選択部121がマスタ111のアクセス要求をリクエスト制限部131に出力しないのは、先行アクセスカウンタが1以上で、アクセスカウンタと先行アクセスカウンタの合計値がアクセス許可回数と同値になるときには、プロセッサ100のアクセスを優先させるために、マスタ111のアクセス要求を出力しない構成になっているためである。
図7に示したように、時間t9〜t10にかけてマスタ111は、本来アクセス保証期間である10クロック内においては3回までのアクセスしか認められていないが、共有メモリへのアクセス用のリソースが空いている場合に、アクセス要求をリクエスト制限部131を通さない経路で通常のレートを超えたアクセスを実現している。そしてこの時間t9〜t10においてマスタ111が実行したアクセスは通常だと次のアクセス保証期間t10〜t20の間において実行するはずだったものであるので、周期的に実行するアクセスにおいて余裕ができる。そして、この余裕がある場合に、本来は10クロック中1回しか行われないプロセッサ110のアクセス要求を、時間t15〜t16に示したようにマスタ選択部121が出力し、それを受けてリクエスト制限部131がプロセッサ110のアクセス要求を調停部140に出力する。従来では、時間t15〜t16においてはプロセッサ110のアクセス要求は通らず、時間t20まで待つことになるのが、本発明においては、マスタ111のアクセス要求の代わりにリクエスト制限部131を通してアクセス要求を出力し、調停部140からアクセス許可を受けているので、従来よりも、プロセッサ110からのアクセス要求に対する即応性が高められていると言える。
<実施の形態2>
実施の形態2においては、実施の形態1とは異なり、リクエスト制限部を各マスタあるいはプロセッサに対応するようにマスタとプロセッサの合計数と同数のリクエスト制限部で構成するのではなく、複数のマスタあるいはプロセッサを統括してアクセスを1のリクエスト制限部で制限する場合の実施形態を示す。
<構成>
まず、実施の形態2に係るアクセス制御装置について、図8に示す機能ブロック図を用いて説明する。
マスタ選択部821は、実施の形態1で示したマスタ選択部121と同様の機能を果たすため、説明を割愛する。また調停部840についても、アクセス制御装置800に接続されているマスタの数は異なるものの、実施の形態1で示した調停部140とほぼ同様の機能を果たすため、説明を割愛する。
アクセス頻度管理部911は、調停部840から受け取ったアクセス許可信号に基づいてアクセスカウンタをカウントする機能と、カウントされているアクセスカウンタをアクセス権借入制御部930に出力する機能とを有する。
パラメータ保持部920は、マスタ811のアクセス保証期間、アクセス保証期間における許容できるアクセス頻度を示す許容アクセス頻度情報をマスタ811から受け取り保持し、アクセス頻度管理部921に出力する機能を有する。
リクエストマスク部922は、アクセス権借入制御部930からのマスク信号を受けていない場合に、マスタ811からのアクセス要求信号をそのまま調停部840に出力し、マスク信号を受けている場合に、マスタ811からのアクセス要求信号は、調停部840に出力しない機能を有する。
<動作>
では図10に示した状態遷移図について説明する。
アクセス権借入制御部930は、図10に示すレベル1〜4の状態を有する。各レベルの状態は以下の状態を示している。
レベル0は、アクセス権の貸し借りがなく、各マスタが予め設定されたアクセス頻度内で動作している状態である。
レベル2は、プロセッサ810が借入したアクセス権を借入先のマスタに返却している状態である。レベル2の場合は、プロセッサ810のアクセスは行われない。
そして、各レベルにおいて、別のレベルに移行する条件は以下の通りである。
レベル0からレベル1に移行するための条件1は、プロセッサ810が予め設定されたアクセス頻度以上のアクセスを行うことである。当該条件1は、アクセス頻度管理部911から出力されるアクセス頻度情報に基づいて検出される。
レベル2からレベル3に移行するための条件3は、プロセッサ810が借入したアクセス権をすべて返却することである。当該条件3については、アクセス権借入制御部930で、プロセッサ810が借入しているアクセス権に相当するアクセスをマスタ811が実行したかどうかによって検出される。
なお、レベル2からレベル0に移行する破線で示した条件3は、レベル4の状態を設定しない場合を示しており、この場合には、上記条件3の条件に従って、レベル2からレベル0に移行する。
アクセス権借入制御部930はデフォルトではレベル0の状態にある。この状態においては、リクエストマスク部912に対するマスク信号は常にLowが信号線67に出力される。一方、リクエストマスク部922については、アクセス頻度管理部921から出力されたアクセス頻度情報と、借入パラメータ保持部923から出力された許容アクセス頻度とを比較し、当該許容アクセス頻度をアクセス頻度情報が超える場合にHiが信号線77に出力され、当該許容アクセス頻度をアクセス頻度情報が超えない場合にLowが信号線77に出力される。
<補足>
上記実施の形態に基づき、本発明に係るアクセス制御装置について説明してきたが、アクセス制御装置の実施の形態はこれに限るものではないことは勿論である。以下、その変形例について説明する。
(1)上記実施の形態において、共有メモリ、プロセッサ、及び各マスタはアクセス制御装置100に含まない構成としたが、これらはアクセス制御装置100に含まれていてもよい。
(2)上記実施の形態1においては、プロセッサ1台、マスタ3台の構成を、実施の形態2においては、プロセッサ1台、マスタ1台の構成を示したが、この台数はその一例に過ぎず、プロセッサ、マスタ共に何台あってもよく、例えば、プロセッサ2台にマスタ4台といった構成もありうる。この場合、各マスタに接続されるマスタ選択部には、2つのプロセッサ両方からのアクセス要求をうける信号線が接続されることになる。
(3)上記実施の形態においては、各マスタ選択部は、プロセッサとマスタとの選択を行うとしたが、プロセッサに替えてグラフィックスのような出来高性能を必要とするマスタとの選択としてもよい。これはグラフィックスの処理などを実行するマスタにおいては、共有メモリへのアクセスを行えば行うほど処理効率が高まるので、そのようなマスタとの選択をマスタ選択部に実行させ、リソースの分配の優先度を高める構成にすると、例えばDVDプレーヤなどにおいては、処理効率を高めることができる。
(4)上記実施の形態のマスタ選択部において、先行アクセスにより確保されたリソースを使用できるプロセッサや他のマスタをレジスタにより選択可能な構成としてもよい。具体的には、個々のプロセッサあるいはマスタに対応したon/off切替レジスタを設け、マスタ選択部には、本来アクセスを実行するマスタは直接アクセス要求信号を入力し、その他のプロセッサあるいはマスタは、自己のアクセス要求に、各々の前記on/offレジスタ切替レジスタに設定された値でマスクをかけた信号を入力させてもよい。
(5)上記実施の形態においては、先行アクセスカウンタが1以上の場合にプロセッサのみが割り込んでアクセスを実行することができる構成にしたが、第1のマスタが、第二のマスタのアクセスに割り込んでアクセスを実行することとしてもよい。
(6)上記実施の形態においては、リクエスト制限部のパラメータ保持部は、各パラメータを予め保持している構成としたが、これは別にアクセス制御装置全体を制御するCPUから受け取ることとしてもよいし、あるいはアクセス制御装置にユーザからの入力操作を受け付ける操作パネル等を設け、ユーザがパラメータ保持部にパラメータを入力する構成としてもよい。
更に、パラメータ保持部と借入パラメータ保持部を1つの保持部として各パラメータを保持するようにしてもよい。
(7)上記実施の形態においては、アクセス保証期間を10クロックとしたが、これは何クロックでもよく、マスタにとってXクロック中、Yクロック分のアクセスを実行する場合のXを規定するためのものであればよく、例えば、100クロックとかでもよい。また、各マスタによって、アクセス保証期間は異なるものであってもよく、例えば、マスタ1のアクセス保証期間を20クロック、マスタ2のアクセス保証期間を50クロックなどと設定してもよい。
(8)上記実施の形態においては、アクセス回数を用いて、各マスタの共有メモリへのアクセスを制御したが、アクセス回数ではなく、マスタが共有メモリにアクセスし、データを転送した場合における転送バイト数を単位としてより正確なレート制御を行ってもよい。その場合、リクエスト制限部のアクセス頻度管理部は、接続マスタもしくはプロセッサからのアクセス要求に対する転送バイト数を受け取る構成としてもよい。
(9)上記実施の形態においては、パラメータ保持部は、リクエスト制限部内に設ける構成にしたが、リクエスト制限部外に独立して設けて、パラメータ保持部内に保持されるパラメータを必要とする制御ブロックが参照する構成にしてもよい。
(10)アクセス制御装置の各機能部は、1又は複数のLSI(Large Scale Integration)、VLSI(Very Large Scale Integration)により実現されてよく、一のLSIが各機能部全ての機能を実行できるシステムLSIであってもよい。
(11)本発明は、上記実施の形態に示したプロセッサのアクセス要求に対する即応性を高めるための方法であってもよく、当該方法をコンピュータに実行させるための処理手順を示したコンピュータプログラムであってもよい。
また、前記先行アクセスカウント手段は、前記第2アクセス手段が、前記第2マスタに前記共有メモリにアクセスさせた場合に、カウントしているアクセス回数をデクリメント、もしくは0にリセットすることとしてもよい。
また、前記アクセス制御装置は、更に、前記一定レートを指定するためのレートパラメータを保持するパラメータ保持手段を備え、前記第1アクセス手段は、前記パラメータ保持手段に保持されている一定レートに基づいて、前記第1マスタに前記一定レートのアクセスを実行させることとしてもよい。
また、前記アクセス制御装置は、更に、前記第1のマスタ及び前記第2のマスタは、前記アクセス用のリソースを共有し、共有したリソースの範囲内で、前記第1のマスタは前記第2のマスタに前記共有メモリへのアクセス権を貸し借りさせて前記共有メモリにアクセスさせるアクセス統括手段を備えることとしてもよい。
また、前記アクセス制御装置は、更に、前記第1のマスタ及び第2のマスタのアクセス保証期間の情報と、アクセス保証期間許容できる最大のアクセス数を表す許容アクセス頻度情報と、アクセス権の借り入れを行うことができる最大期間の情報と、一度アクセス権を借入してから次に借入できるまでの時間情報とを保持する借入パラメータ保持手段を備え、前記アクセス統括手段は、前記借入パラメータ保持手段に保持されている各情報に基づいて、アクセス権の貸し借りを実行し前記共有メモリにアクセスさせることとしてもよい。
また、複数のマスタの共有メモリへのアクセスを制御するアクセス制御集積回路であって、第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセス手段と、前記第1アクセス手段によって前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセス手段で前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセス手段とを備えることとしてもよい。
また、複数のマスタの共有メモリへのアクセスを制御するアクセス制御方法であって、第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセスステップと、前記第1アクセスステップにおいて前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセスステップにおいて前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセスステップとを含むこととしてもよい。
<概要>
図1に示すような複数のアクセス装置が共有メモリにアクセスする場合において、アクセス競合を防ぐために、調停する装置がある。
図1においてプロセッサとは、共有メモリに対するアクセス要求がいつ発生するか予測がつきにくいアクセス装置である。一方、マスタはあるアクセス保証期間内において、ある一定レートでの共有メモリに対するアクセスを保証しないといけないアクセス装置である。具体例をあげると、例えばBD(Blu-ray Disc)プレーヤで、プロセッサはユーザからのリモコン操作に対する応答を実行し、マスタは例えば、動画のデコードを実行するという具合である。
<実施の形態1>
<構成>
図1は、本発明に係るアクセス制御装置の機能構成を示した機能ブロック図である。
上述の第1マスタは、マスタ111、マスタ112、マスタ113が該当し、第2マスタはプロセッサ110が該当する。第1マスタがマスタ111の場合に第1アクセス手段において、一定レートのアクセスのためのリソースの確保はリクエスト制限部131が行い、一定レート以上のアクセスについては、リクエスト制限部131を通さずにマスタ111から直接調停部140に対して直接出力されるアクセス要求に対するアクセス許可によって実現される。そして、第2アクセス手段は、マスタ選択部121とリクエスト制限部131と調停部140の組み合わせによって実現される。また、上述の先行アクセスカウント手段は、第1マスタがマスタ111の場合は、マスタ選択部121によって実現される。
マスタ111は、あるアクセス保証期間TC内に一定のアクセスを保証する必要がある、即ち、共有メモリへのアクセスを一定レートで実行すべきアクセス装置であり、マスタ選択部121及び調停部140と信号線20、22を介して接続されている。
マスタ113は、アクセス保証期間TC内に一定のアクセスを保証する必要がある、即ち、共有メモリへのアクセスを一定レートで実行すべき装置であり、マスタ選択部123及び調停部140と信号線40、42を介して接続されている。
マスタ選択部121は、プロセッサ110とリクエスト制限部131と調停部140と接続されており、マスタ112からのアクセス要求とプロセッサ110からのアクセス要求があった場合に、いずれのアクセス要求をリクエスト制限部131に送出するかを選択し、送出する機能を有する。具体的には、マスタ選択部121は、マスタ111に設定されるアクセス保証期間である10クロックをカウントする機能を有する。また、リクエスト制限部131を通して許可されたアクセスの回数(以降アクセスカウンタともいう)を調停部140から受け付けたアクセス許可信号23に基づいてカウントする機能を有する。また、リクエスト制限部131を通さずに許可されたアクセス回数(以降先行アクセスカウンタともいう)を調停部140からのアクセス許可信号51に基づいてカウントする機能とを有する。そして、先行アクセスカウンタが1以上で、アクセスカウンタとの合計がマスタ111のアクセス保証期間内に必要なアクセス回数と同値になった時点で、マスタ111からのアクセス要求を止めて、いつでもプロセッサ110からのアクセス要求を通せるようにし、プロセッサ110からのアクセス要求を受けた場合には、マスタ111からのアクセス要求に替えてプロセッサ110からのアクセス要求をリクエスト制限部131に出力する。また、リクエスト制限部131を介して、プロセッサ110に対するアクセス許可信号を調停部140から受け付けた場合には、先行アクセスカウンタを1減算する機能を有する。さらに、アクセス保証期間である10クロックが経過する毎に、先行アクセスカウンタから、マスタ111のアクセス保証期間内に必要なアクセス回数からアクセスカウンタの数値を減算した値を、減算すると共に、アクセスカウンタを0にリセットする。ただし、先行アクセスカウンタが負数となる場合は、0にリセットする。
図3に示すように、リクエスト制限部130は、パラメータ保持部310と、アクセス頻度管理部320と、リクエストマスク部330とを含んで構成される。
アクセス頻度管理部320は、リクエスト制限部130を通してアクセスが実行された回数をカウントする機能を有する。具体的には、調停部140から信号線13を介してアクセス許可信号を受け取るたびに、アクセスカウンタを1加算する。そして、信号線10を介してアクセス要求信号を受け取った場合に、アクセスカウンタが3以上の場合には、リクエストマスク部330に対してアクセスが許可できないことを示すために信号線321の電位をHiレベルにすることにより通知する。また、アクセス頻度管理部320は、アクセス保証期間の10クロックもカウントしており、10クロック経過するごとにアクセスカウンタを0にリセットする機能も有する。
<動作>
ここで、本実施の形態のアクセス制御装置のマスタ選択部の動作を図4に示すフローチャートを用いて説明する。ここで示すマスタ選択部の動作は、1クロックの動作である。また、マスタ選択部121を例に動作を説明し、その他のマスタ選択部については、マスタ選択部121とほぼ同様の動作を実行するため説明を割愛する。
次に図5を用いて調停部140の動作を説明する。図5に示すように、調停部140は、アクセス要求を受けた場合に信号線11を介してアクセス要求を受け付けたかどうかを判断する(ステップS501)。信号線11を介してのアクセス要求であった場合には(ステップS501のYES)、プロセッサ110に対するアクセス許可信号を信号線13に出力する(ステップS502)。そしてステップS501に戻り以降の処理を実行する。
最後に、図6を用いてリクエスト制限部の動作について説明する。
リクエスト制限部は、1クロック毎にプロセッサあるいはマスタからのアクセス要求があるかどうかを判断し(ステップS601)、ない場合には(ステップS601のNO)ステップS611以降の処理を実行する。アクセス要求があった場合には(ステップS601のYES)、アクセス要求を受けたアクセス頻度管理部は、自己で記憶しているアクセスカウンタがN未満であるかどうかを判定する(ステップS603)。ここで、Nは、リクエスト制限部のパラメータ保持部が保持している、プロセッサ又はマスタがアクセス保証期間内に必要なアクセス回数である。アクセスカウンタがN未満の場合には(ステップS603のYES)、アクセス頻度管理部は、マスク信号を出力しないのでリクエストマスク部は受け付けたアクセス要求信号をそのまま調停部140に出力する(ステップS605)。
以上が1クロックにおけるリクエスト制限部の動作である。
図7の一行目の信号は、リクエスト制限部及びマスタ選択部がカウントしているアクセス保証期間のタイマカウントである。二行目は、プロセッサ110からのアクセス要求を示すアクセス要求信号を示している。三行目は、マスタ111からのアクセス要求を示すアクセス要求信号を示している。四行目は、マスタ112からのアクセス要求を示すアクセス要求信号を示している。五行目は、マスタ113からのアクセス要求を示すアクセス要求信号を示している。六行目は、マスタ選択部121及びリクエスト制限部131でカウントされるアクセスカウンタである。七行目は、リクエスト制限部131のアクセス頻度管理部が出力するマスク信号を示している。八行目は、リクエスト制限部130がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。九行目は、リクエスト制限部131がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十行目は、リクエスト制限部132がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十一行目は、リクエスト制限部133がアクセス要求を受け付けた場合の調停部140に出力するアクセス要求信号を示している。十二行目は、調停部140が出力するアクセス許可信号の出力先を示し、ここでは、それぞれのタイミングでどのプロセッサあるいはどのマスタに出力しているかを示している。十三行目は、調停部140が信号線51を介してマスタ111とマスタ選択部121に対して出力するアクセス許可を示すack信号を示している。十四行目は、調停部140が信号線52を介してマスタ112とマスタ選択部122に対して出力するアクセス許可を示すack信号を示している。十四行目は、調停部140が信号線53を介してマスタ113とマスタ選択部123に対して出力するアクセス許可を示すack信号でもある。十五行目は、マスタ選択部121でカウントされる先行アクセスカウンタの値を示している。そして十六行目は、マスタ選択部121でのプロセッサ110とマスタ111のどちらのアクセス要求を優先するかを示している。
マスタ111は、時間t8以降時間t23までアクセス要求信号を出力し続けている。しかし、このアクセス要求信号は、マスタ選択部121により、リクエスト制限部には、時間t13以降時間t20まで出力されない。時間t13は、アクセスカウンタと先行アクセスカウンタの合計値が、マスタ111がアクセス保証期間内において共有メモリにアクセスしてよい回数である3と同値になったタイミングでもある。マスタ選択部121がマスタ111のアクセス要求をリクエスト制限部131に出力しないのは、先行アクセスカウンタが1以上で、アクセスカウンタと先行アクセスカウンタの合計値がアクセス許可回数と同値になるときには、プロセッサ100のアクセスを優先させるために、マスタ111のアクセス要求を出力しない構成になっているためである。
図7に示したように、時間t9〜t10にかけてマスタ111は、本来アクセス保証期間である10クロック内においては3回までのアクセスしか認められていないが、共有メモリへのアクセス用のリソースが空いている場合に、アクセス要求をリクエスト制限部131を通さない経路で通常のレートを超えたアクセスを実現している。そしてこの時間t9〜t10においてマスタ111が実行したアクセスは通常だと次のアクセス保証期間t10〜t20の間において実行するはずだったものであるので、周期的に実行するアクセスにおいて余裕ができる。そして、この余裕がある場合に、本来は10クロック中1回しか行われないプロセッサ110のアクセス要求を、時間t15〜t16に示したようにマスタ選択部121が出力し、それを受けてリクエスト制限部131がプロセッサ110のアクセス要求を調停部140に出力する。従来では、時間t15〜t16においてはプロセッサ110のアクセス要求は通らず、時間t20まで待つことになるのが、本発明においては、マスタ111のアクセス要求の代わりにリクエスト制限部131を通してアクセス要求を出力し、調停部140からアクセス許可を受けているので、従来よりも、プロセッサ110からのアクセス要求に対する即応性が高められていると言える。
<実施の形態2>
実施の形態2においては、実施の形態1とは異なり、リクエスト制限部を各マスタあるいはプロセッサに対応するようにマスタとプロセッサの合計数と同数のリクエスト制限部で構成するのではなく、複数のマスタあるいはプロセッサを統括してアクセスを1のリクエスト制限部で制限する場合の実施形態を示す。
<構成>
まず、実施の形態2に係るアクセス制御装置について、図8に示す機能ブロック図を用いて説明する。
マスタ選択部821は、実施の形態1で示したマスタ選択部121と同様の機能を果たすため、説明を割愛する。また調停部840についても、アクセス制御装置800に接続されているマスタの数は異なるものの、実施の形態1で示した調停部140とほぼ同様の機能を果たすため、説明を割愛する。
アクセス頻度管理部911は、調停部840から受け取ったアクセス許可信号に基づいてアクセスカウンタをカウントする機能と、カウントされているアクセスカウンタをアクセス権借入制御部930に出力する機能とを有する。
パラメータ保持部920は、マスタ811のアクセス保証期間、アクセス保証期間における許容できるアクセス頻度を示す許容アクセス頻度情報をマスタ811から受け取り保持し、アクセス頻度管理部921に出力する機能を有する。
リクエストマスク部922は、アクセス権借入制御部930からのマスク信号を受けていない場合に、マスタ811からのアクセス要求信号をそのまま調停部840に出力し、マスク信号を受けている場合に、マスタ811からのアクセス要求信号は、調停部840に出力しない機能を有する。
<動作>
では図10に示した状態遷移図について説明する。
アクセス権借入制御部930は、図10に示すレベル1〜4の状態を有する。各レベルの状態は以下の状態を示している。
レベル0は、アクセス権の貸し借りがなく、各マスタが予め設定されたアクセス頻度内で動作している状態である。
レベル2は、プロセッサ810が借入したアクセス権を借入先のマスタに返却している状態である。レベル2の場合は、プロセッサ810のアクセスは行われない。
そして、各レベルにおいて、別のレベルに移行する条件は以下の通りである。
レベル0からレベル1に移行するための条件1は、プロセッサ810が予め設定されたアクセス頻度以上のアクセスを行うことである。当該条件1は、アクセス頻度管理部911から出力されるアクセス頻度情報に基づいて検出される。
レベル2からレベル3に移行するための条件3は、プロセッサ810が借入したアクセス権をすべて返却することである。当該条件3については、アクセス権借入制御部930で、プロセッサ810が借入しているアクセス権に相当するアクセスをマスタ811が実行したかどうかによって検出される。
なお、レベル2からレベル0に移行する破線で示した条件3は、レベル4の状態を設定しない場合を示しており、この場合には、上記条件3の条件に従って、レベル2からレベル0に移行する。
アクセス権借入制御部930はデフォルトではレベル0の状態にある。この状態においては、リクエストマスク部912に対するマスク信号は常にLowが信号線67に出力される。一方、リクエストマスク部922については、アクセス頻度管理部921から出力されたアクセス頻度情報と、借入パラメータ保持部923から出力された許容アクセス頻度とを比較し、当該許容アクセス頻度をアクセス頻度情報が超える場合にHiが信号線77に出力され、当該許容アクセス頻度をアクセス頻度情報が超えない場合にLowが信号線77に出力される。
<補足>
上記実施の形態に基づき、本発明に係るアクセス制御装置について説明してきたが、アクセス制御装置の実施の形態はこれに限るものではないことは勿論である。以下、その変形例について説明する。
(1)上記実施の形態において、共有メモリ、プロセッサ、及び各マスタはアクセス制御装置100に含まない構成としたが、これらはアクセス制御装置100に含まれていてもよい。
(2)上記実施の形態1においては、プロセッサ1台、マスタ3台の構成を、実施の形態2においては、プロセッサ1台、マスタ1台の構成を示したが、この台数はその一例に過ぎず、プロセッサ、マスタ共に何台あってもよく、例えば、プロセッサ2台にマスタ4台といった構成もありうる。この場合、各マスタに接続されるマスタ選択部には、2つのプロセッサ両方からのアクセス要求をうける信号線が接続されることになる。
(3)上記実施の形態においては、各マスタ選択部は、プロセッサとマスタとの選択を行うとしたが、プロセッサに替えてグラフィックスのような出来高性能を必要とするマスタとの選択としてもよい。これはグラフィックスの処理などを実行するマスタにおいては、共有メモリへのアクセスを行えば行うほど処理効率が高まるので、そのようなマスタとの選択をマスタ選択部に実行させ、リソースの分配の優先度を高める構成にすると、例えばDVDプレーヤなどにおいては、処理効率を高めることができる。
(4)上記実施の形態のマスタ選択部において、先行アクセスにより確保されたリソースを使用できるプロセッサや他のマスタをレジスタにより選択可能な構成としてもよい。具体的には、個々のプロセッサあるいはマスタに対応したon/off切替レジスタを設け、マスタ選択部には、本来アクセスを実行するマスタは直接アクセス要求信号を入力し、その他のプロセッサあるいはマスタは、自己のアクセス要求に、各々の前記on/offレジスタ切替レジスタに設定された値でマスクをかけた信号を入力させてもよい。
(5)上記実施の形態においては、先行アクセスカウンタが1以上の場合にプロセッサのみが割り込んでアクセスを実行することができる構成にしたが、第1のマスタが、第二のマスタのアクセスに割り込んでアクセスを実行することとしてもよい。
(6)上記実施の形態においては、リクエスト制限部のパラメータ保持部は、各パラメータを予め保持している構成としたが、これは別にアクセス制御装置全体を制御するCPUから受け取ることとしてもよいし、あるいはアクセス制御装置にユーザからの入力操作を受け付ける操作パネル等を設け、ユーザがパラメータ保持部にパラメータを入力する構成としてもよい。
更に、パラメータ保持部と借入パラメータ保持部を1つの保持部として各パラメータを保持するようにしてもよい。
(7)上記実施の形態においては、アクセス保証期間を10クロックとしたが、これは何クロックでもよく、マスタにとってXクロック中、Yクロック分のアクセスを実行する場合のXを規定するためのものであればよく、例えば、100クロックとかでもよい。また、各マスタによって、アクセス保証期間は異なるものであってもよく、例えば、マスタ1のアクセス保証期間を20クロック、マスタ2のアクセス保証期間を50クロックなどと設定してもよい。
(8)上記実施の形態においては、アクセス回数を用いて、各マスタの共有メモリへのアクセスを制御したが、アクセス回数ではなく、マスタが共有メモリにアクセスし、データを転送した場合における転送バイト数を単位としてより正確なレート制御を行ってもよい。その場合、リクエスト制限部のアクセス頻度管理部は、接続マスタもしくはプロセッサからのアクセス要求に対する転送バイト数を受け取る構成としてもよい。
(9)上記実施の形態においては、パラメータ保持部は、リクエスト制限部内に設ける構成にしたが、リクエスト制限部外に独立して設けて、パラメータ保持部内に保持されるパラメータを必要とする制御ブロックが参照する構成にしてもよい。
(10)アクセス制御装置の各機能部は、1又は複数のLSI(Large Scale Integration)、VLSI(Very Large ScaleIntegration)により実現されてよく、一のLSIが各機能部全ての機能を実行できるシステムLSIであってもよい。
(11)本発明は、上記実施の形態に示したプロセッサのアクセス要求に対する即応性を高めるための方法であってもよく、当該方法をコンピュータに実行させるための処理手順を示したコンピュータプログラムであってもよい。
110、810 プロセッサ
111、112、113 マスタ
121、122、123、821 マスタ選択部
130、131、132、133 リクエスト制限部
140、840 調停部
310、910、920 パラメータ保持部
320、911、921 アクセス頻度管理部
330、912、922 リクエストマスク部
830 統括リクエスト制限部
923 借入パラメータ保持部
930 アクセス権借入制御部
Claims (8)
- 複数のマスタの共有メモリへのアクセスを制御するアクセス制御装置であって、
第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセス手段と、
前記第1アクセス手段によって前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセス手段で前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセス手段とを備える
ことを特徴とするアクセス制御装置。 - 前記アクセス制御装置は、更に、
前記第1マスタが前記一定レート以上でのアクセスを実行していた場合に一定レートを超えて前記第1マスタが前記共有メモリにアクセスした回数をカウントする先行アクセスカウント手段を備え、
前記第2アクセス手段は、前記先行アクセスカウント手段でカウントされている回数が1以上の場合に、前記第2マスタを前記共有メモリにアクセスさせる
ことを特徴とする請求の範囲第1項記載のアクセス制御装置。 - 前記先行アクセスカウント手段は、前記第2アクセス手段が、前記第2マスタに前記共有メモリにアクセスさせた場合に、カウントしているアクセス回数をデクリメント、もしくは0にリセットする
ことを特徴とする請求の範囲第2項記載のアクセス制御装置。 - 前記アクセス制御装置は、更に、
前記一定レートを指定するためのレートパラメータを保持するパラメータ保持手段を備え、
前記第1アクセス手段は、前記パラメータ保持手段に保持されている一定レートに基づいて、前記第1マスタに前記一定レートのアクセスを実行させる
ことを特徴とする請求の範囲第1項記載のアクセス制御装置。 - 前記アクセス制御装置は、更に、
前記第1のマスタ及び前記第2のマスタは、前記アクセス用のリソースを共有し、共有したリソースの範囲内で、前記第1のマスタは前記第2のマスタに前記共有メモリへのアクセス権を貸し借りさせて前記共有メモリにアクセスさせるアクセス統括手段を備える
ことを特徴とする請求の範囲第1項記載のアクセス制御装置。 - 前記アクセス制御装置は、更に、
前記第1のマスタ及び第2のマスタのアクセス保証期間の情報と、アクセス保証期間許容できる最大のアクセス数を表す許容アクセス頻度情報と、アクセス権の借り入れを行うことができる最大期間の情報と、一度アクセス権を借入してから次に借入できるまでの時間情報とを保持する借入パラメータ保持手段を備え、
前記アクセス統括手段は、前記借入パラメータ保持手段に保持されている各情報に基づいて、アクセス権の貸し借りを実行し前記共有メモリにアクセスさせる
ことを特徴とする請求の範囲第5項記載のアクセス制御装置。 - 複数のマスタの共有メモリへのアクセスを制御するアクセス制御集積回路であって、
第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセス手段と、
前記第1アクセス手段によって前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセス手段で前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセス手段とを備える
ことを特徴とするアクセス制御集積回路。 - 複数のマスタの共有メモリへのアクセスを制御するアクセス制御方法であって、
第1マスタの前記共有メモリへの一定レートでのアクセスを担保すべく当該共有メモリへのアクセス用のリソースを確保してアクセスを実行させ、前記一定レートでのアクセス用のリソース以外のリソースが利用可能な場合には、前記一定レートでのアクセス用のリソース以外のリソースも確保して前記第1マスタに前記一定レート以上でのアクセスを実行させる第1アクセスステップと、
前記第1アクセスステップにおいて前記第1マスタの前記一定レート以上でのアクセスが実行されていた場合に、当該一定レートを超えるアクセスにおいてなされたデータ転送において当該一定レートでのアクセスにおいてなされるデータ転送量を超えた分だけの転送量を上限として、前記第1アクセスステップにおいて前記一定レートでのアクセス用に確保されたリソースを、前記第1マスタとは異なる第2マスタの前記共有メモリへのアクセスを実行するためのリソースとして確保し、前記第2マスタに前記共有メモリにアクセスさせる第2アクセスステップとを含む
ことを特徴とするアクセス制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197141 | 2005-07-06 | ||
JP2005197141 | 2005-07-06 | ||
PCT/JP2006/313462 WO2007004696A1 (ja) | 2005-07-06 | 2006-07-06 | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223790A Division JP4485599B2 (ja) | 2005-07-06 | 2009-09-29 | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007004696A1 true JPWO2007004696A1 (ja) | 2009-01-29 |
JP4485574B2 JP4485574B2 (ja) | 2010-06-23 |
Family
ID=37604553
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523444A Expired - Fee Related JP4485574B2 (ja) | 2005-07-06 | 2006-07-06 | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
JP2009223790A Expired - Fee Related JP4485599B2 (ja) | 2005-07-06 | 2009-09-29 | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223790A Expired - Fee Related JP4485599B2 (ja) | 2005-07-06 | 2009-09-29 | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7904666B2 (ja) |
EP (1) | EP1909183A4 (ja) |
JP (2) | JP4485574B2 (ja) |
CN (2) | CN101819555B (ja) |
WO (1) | WO2007004696A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2006773A4 (en) * | 2006-03-10 | 2011-10-05 | Panasonic Corp | INTEGRATED CIRCUIT AND INTEGRATED CIRCUIT SYSTEM |
JP4715801B2 (ja) * | 2007-04-26 | 2011-07-06 | 日本電気株式会社 | メモリアクセス制御装置 |
US20080270658A1 (en) * | 2007-04-27 | 2008-10-30 | Matsushita Electric Industrial Co., Ltd. | Processor system, bus controlling method, and semiconductor device |
CN101981549A (zh) * | 2008-03-27 | 2011-02-23 | 松下电器产业株式会社 | 访问控制装置 |
JP5422984B2 (ja) * | 2008-12-08 | 2014-02-19 | 富士通株式会社 | 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法 |
JP5434812B2 (ja) * | 2010-06-21 | 2014-03-05 | 富士通セミコンダクター株式会社 | データ処理システム |
JP5485055B2 (ja) * | 2010-07-16 | 2014-05-07 | パナソニック株式会社 | 共有メモリシステム及びその制御方法 |
US8930641B1 (en) * | 2011-06-14 | 2015-01-06 | Altera Corporation | Systems and methods for providing memory controllers with scheduler bypassing capabilities |
JP6179812B2 (ja) * | 2011-09-29 | 2017-08-16 | パナソニックIpマネジメント株式会社 | 制御装置 |
US9892088B2 (en) | 2011-11-24 | 2018-02-13 | Nxp Usa, Inc. | Data processing system and method of controlling access to a shared memory unit |
GB2515681A (en) * | 2012-07-26 | 2014-12-31 | Hewlett Packard Development Co | Periodic access of a hardware resource |
CN103858117B (zh) | 2012-08-13 | 2017-09-15 | 松下知识产权经营株式会社 | 访问控制装置、中继装置、访问控制方法 |
WO2014103144A1 (ja) | 2012-12-28 | 2014-07-03 | パナソニック株式会社 | インタフェース装置、およびメモリバスシステム |
KR102416465B1 (ko) * | 2015-11-30 | 2022-07-04 | 삼성전자주식회사 | 공유 자원을 효율적으로 관리하는 데이터 처리 시스템 |
FR3082029B1 (fr) * | 2018-06-05 | 2020-07-10 | Thales | Controleur de partage de ressources d'une plate-forme informatique et procede associe de partage des ressources |
US11144358B1 (en) | 2018-12-06 | 2021-10-12 | Pure Storage, Inc. | Asynchronous arbitration of shared resources |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396606A (en) * | 1991-07-31 | 1995-03-07 | Franklin Electronic Publishers, Incorporated | Address bus switching between sequential and non-sequential ROM searches |
JPH07153268A (ja) * | 1993-11-29 | 1995-06-16 | Fuji Xerox Co Ltd | 情報記録装置 |
JPH11120124A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | バスアクセス装置、バス調停システム、cd−romデコーダ、dvd−romデコーダ及びcd−romドライブ |
CN1205477A (zh) * | 1998-07-16 | 1999-01-20 | 英业达股份有限公司 | 存储器替代方法及其装置 |
JP2000207355A (ja) | 1999-01-13 | 2000-07-28 | Toshiba Corp | デ―タ転送制御装置 |
WO2002054238A2 (en) | 2000-12-29 | 2002-07-11 | Honeywell International Inc. | Methods and apparatus for sharing slack in a time-partitioned system |
JP4633290B2 (ja) | 2001-04-05 | 2011-02-16 | オリンパス株式会社 | データ処理装置及びその装置におけるアクセス調停方法 |
US6804738B2 (en) | 2001-10-12 | 2004-10-12 | Sonics, Inc. | Method and apparatus for scheduling a resource to meet quality-of-service restrictions |
US7007138B2 (en) | 2002-04-17 | 2006-02-28 | Matsushita Electric Industiral Co., Ltd. | Apparatus, method, and computer program for resource request arbitration |
JP4344163B2 (ja) * | 2002-04-17 | 2009-10-14 | パナソニック株式会社 | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム |
EP1403773B1 (en) * | 2002-09-30 | 2007-06-13 | Matsushita Electric Industrial Co., Ltd. | Resource management device |
WO2005048097A2 (en) * | 2003-11-13 | 2005-05-26 | Koninklijke Philips Electronics N.V. | Method and system for restrained budget use |
JP3962370B2 (ja) * | 2003-11-28 | 2007-08-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 資源予約システムおよび資源予約方法および該方法を実行するためのプログラムが記録された記録媒体 |
US7725633B2 (en) * | 2004-06-24 | 2010-05-25 | Panasonic Corporation | Arbitration device for arbitrating among a plurality of master devices, arbitration method, and video processing device including the arbitration device |
-
2006
- 2006-07-06 WO PCT/JP2006/313462 patent/WO2007004696A1/ja active Application Filing
- 2006-07-06 US US11/917,574 patent/US7904666B2/en not_active Expired - Fee Related
- 2006-07-06 CN CN2010101504500A patent/CN101819555B/zh not_active Expired - Fee Related
- 2006-07-06 JP JP2007523444A patent/JP4485574B2/ja not_active Expired - Fee Related
- 2006-07-06 CN CN2006800244993A patent/CN101218567B/zh not_active Expired - Fee Related
- 2006-07-06 EP EP06767921A patent/EP1909183A4/en not_active Withdrawn
-
2009
- 2009-09-29 JP JP2009223790A patent/JP4485599B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7904666B2 (en) | 2011-03-08 |
CN101218567A (zh) | 2008-07-09 |
CN101819555A (zh) | 2010-09-01 |
JP2009301588A (ja) | 2009-12-24 |
JP4485599B2 (ja) | 2010-06-23 |
CN101218567B (zh) | 2010-05-19 |
EP1909183A4 (en) | 2009-07-22 |
JP4485574B2 (ja) | 2010-06-23 |
WO2007004696A1 (ja) | 2007-01-11 |
EP1909183A1 (en) | 2008-04-09 |
CN101819555B (zh) | 2011-11-02 |
US20090313441A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4485574B2 (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
JP4480427B2 (ja) | リソース管理装置 | |
JP4457168B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
JP4436367B2 (ja) | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 | |
US8838863B2 (en) | Resource controlling with dynamic priority adjustment | |
JP4999925B2 (ja) | 調停を実行する方法及び装置 | |
JP2004005677A (ja) | 集積回路装置のバスアービター | |
JP5677007B2 (ja) | バス調停装置、バス調停方法 | |
JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
JP4344163B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
JP2011059915A (ja) | 半導体装置 | |
US7747806B2 (en) | Resource use management device, resource use management system, and control method for a resource use management device | |
JP4898527B2 (ja) | リソース使用管理装置、リソース使用管理システム及びリソース使用管理装置の制御方法 | |
JP2007164713A (ja) | リソース管理装置及びリソース管理方法 | |
JP2007304830A (ja) | 情報先行取得による調停方法および調停装置 | |
JP2004038767A (ja) | バス調停装置 | |
JPH0443302B2 (ja) | ||
JP5494925B2 (ja) | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 | |
JP2004062333A (ja) | 画像処理装置 | |
JP2002175270A (ja) | バスの排他制御方式 | |
JP2007094695A (ja) | バス調停回路 | |
JP2007281576A (ja) | 画像処理装置 | |
JP2000276440A (ja) | 調停回路および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090929 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20091006 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20091119 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4485574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |