CN103858117B - 访问控制装置、中继装置、访问控制方法 - Google Patents
访问控制装置、中继装置、访问控制方法 Download PDFInfo
- Publication number
- CN103858117B CN103858117B CN201380003483.4A CN201380003483A CN103858117B CN 103858117 B CN103858117 B CN 103858117B CN 201380003483 A CN201380003483 A CN 201380003483A CN 103858117 B CN103858117 B CN 103858117B
- Authority
- CN
- China
- Prior art keywords
- data
- destination
- level
- request
- traffic volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
本发明提供一种访问控制装置,针对共有存储器,调停来自请求质量不同的多个总线主控的访问,以提高针对总线主控的构成或个数的变更的扩展性。访问控制装置,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调节。访问控制装置,具有:缓存器,其根据目的地以及请求质量,从多个第一节点区分地保存请求质量和目的地不同的各数据;级间调停部,其按照请求质量的从严格到宽松的顺序,选择各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,使向各目的地的数据的发送量分散;和发送控制部,其根据由级间调停部选择的请求质量以及由目的地间调停部选择的目的地,来控制数据的发送。
Description
技术领域
本发明涉及对经由被网络化的半导体总线从多个总线主控向从动装置的访问进行调停的访问控制装置等。
背景技术
在半导体集成电路中,存在以下系统:保证以一定的速率访问存储器所需的总线主控(以下,速率保证级(class)的总线主控)和访问存储器的请求呈不定期的总线主控(以下,处理器级的总线主控)共有同一存储器的系统。
在这样的系统中,由于来自处理器级的总线主控的访问请求的预测是困难的,因此,需要用于调停在速率保证级的访问请求与处理器级的访问请求之间产生的竞争的电路。在这样的调停电路中,公开有以下技术:提供一种针对预测困难的处理器级的总线主控的访问请求提高了即时响应性的访问控制装置。
例如,专利文献1,假设了在速率保证级的总线主控访问共有存储器时,传送频带有空闲、而且还有下一个访问请求的情况。专利文献1的技术,通过对于速率保证级超过原来设定的速率地先行执行访问,来对必须周期性执行的下一个访问设置边距(margin)。在该边距存在的状态下,当从不能预测访问请求的发生的处理器级的总线主控有访问请求时,将先行分配给速率保证级的总线主控的传送频带分配给处理器级的总线主控。由此,提高对于处理器级的总线主控的即时响应性,且进行访问的时间的低延迟化。
现有技术文献
专利文献
专利文献1:JP专利第4485574号说明书
发明内容
发明要解决的技术问题
对于某节点(例如共有存储器),在调停来自请求质量不同的多个节点(例如总线主控)的访问的访问控制装置中,需要提高针对总线主控的结构或数量的变更的扩展性。
本申请的并非限定性的例示的实施方式,提供一种实现对于各种请求质量的总线主控即时响应性高且延迟时间短的数据发送的访问控制装置。
解决技术问题的手段
为了解决上述技术问题,本发明的一个方式,包括一种访问控制装置,其对经由网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,其具有:缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;级间调停部,其按照所述请求质量的从严格到宽松的顺序来选择所述各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和发送控制部,其根据由所述级间调停部选择的请求质量以及由所述目的地间调停部选择的目的地来控制所述数据的发送。
上述一般且特定的方式,能够使用系统、方法以及计算机程序来安装,或者能够使用系统、方法以及计算机程序的组合来实现。
(发明效果)
本发明的一个实施方式的访问控制装置,具有能够与总线主控的结构或数量的变更对应的高扩展性。此外,在从请求质量不同的多个第一节点(例如总线主控)向第二节点(例如从动装置)的访问的调停中,能够实现对于以保证速率以上的处理器或图形处理等为代表的各种请求质量的总线主控即时响应性高且延迟时间短的数据发送。
附图说明
图1是表示现有技术的访问控制装置的概要的图。
图2是说明NoC的概要的图。
图3是表示例示的实施方式的访问控制装置的概要的图。
图4A是表示现有的中继装置的结构的图。
图4B是表示现有的中继装置的动作流程的图。
图5A是表示例示的实施方式的中继装置的结构的图。
图5B是表示例示的实施方式的中继装置的动作流程的图。
图6是表示请求质量的级的定义的图。
图7(A)及(B)是表示与处理器级和速率保证级相关的发送速率的时间变化的情形的图。
图8是表示NIC-B407的结构的图。
图9是设定总线主控的发送速率的NIC-B407(图8)的动作流程图。
图10是表示访问控制装置401的构成例的图。
图11是表示访问控制装置401的整体的动作流程的概要的图。
图12是表示级识别规则1101的示例的图。
图13是调停部405的整体的动作流程图。
图14是表示保证标志存储部917所记录的每个访问请求(数据)的保证标志与发送量的值的图。
图15是利用频带测定部907的动作流程图。
图16是级间调停部908的动作流程图。
图17是目的地间调停部913的动作流程图。
图18是表示保证速率值存储部914所存储的延迟保证级、处理器级、速率保证级的保证速率的设定值的一个示例的图。
图19是发送控制部909的动作流程图。
图20是表示从缓存器发送了保证速率份的访问请求(数据)时的、从各缓存器所发送的访问请求(数据)的顺序的图。
图21是表示在进行级间的调停与目的地间的调停的同时、从优先度高的缓存器发送了保证速率份的访问请求(数据)时的、从各缓存器所发送的访问请求(数据)的顺序的图。
图22是表示在进行目的地间的调停的同时、从优先度高的缓存器发送了超过保证速率份的访问请求(数据)时的从各缓存器所发送的访问请求(数据)的顺序的图。
图23是表示调停规则存储部911所存储的信息的图。
图24是表示动态变更调停规则时的调停部405的动作的图。
图25是表示以处理器级和速率保证级来实现发送量的借贷的访问控制装置2501的构成例的图。
图26是表示先行访问存储部2501所存储的信息的图。
图27表示在速率保证级与处理器级之间实现发送量的借贷的发送控制部909的动作流程图。
图28(A)~(D)是表示通过将先行发送的速率保证级的发送量分配给之后产生的处理器级,来削减处理器级的延迟时间的情形的图。
图29是表示一般利用的网格型的拓扑的示例的图。
具体实施方式
在现有的访问控制装置中,由于各访问请求按照每个总线主控被区别管理,因此即使是相同的请求质量,也需要按照每个总线主控独立的缓存器或电路,需要以总线主控单位进行调停。因此,在需要变更半导体集成电路上的总线主控的结构或数量时,在现有技术的访问控制装置中,需要与总线主控的结构或数量的变更对应的电路变更。此外,随着总线主控数量的增加,调停处理所需的时间会变多,因此由调停处理引起的延迟时间会增加。
因此,本申请发明人,根据如下的结构,实现了尽量抑制上述的电路变更且尽量减少由调停处理引起的延迟时间的访问控制装置等。即,本发明的一个方式的概要如下。
本发明的一个方式的访问控制装置,对经由网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停。所述访问控制装置具有:缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;级间调停部,其按照所述请求质量的从严格到宽松的顺序来选择所述各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和发送控制部,其根据由所述级间调停部选择的请求质量以及由所述目的地间调停部选择的目的地来控制所述数据的发送。
在该实施方式中,所述目的地间调停部,进一步选择应发送的数据,以使由所述级间调停部选择的各请求质量的数据的发送量接近于一致。
在该实施方式中,所述级间调停部,针对由所述目的地间调停部选择的目的地的数据,按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量。
在该实施方式中,所述访问控制装置,在所述请求质量不同的数据中,包括请求质量相对低的第一数据、以及请求质量相对高的第二数据,所述访问控制装置还具有:利用频带测定部,其测定所述第一数据的发送量;和先行访问存储部,其对超过所述第一数据所保证的保证速率而先行发送的所述第一数据的发送量进行存储,所述发送控制部根据所述先行访问存储部所存储的所述发送量,对所述第二数据分配发送量。
在该实施方式中,在所述请求质量之中,请求质量不同的数据至少包括处理器级的数据和速率保证级的数据。
在该实施方式中,所述处理器级的请求质量被设定得高于所述速率保证级的请求质量。
在该实施方式中,当在所述缓存器中存在所述处理器级以上的请求质量的数据时,所述发送控制部,针对由所述级间调停部选择的请求质量的数据,发送由所述目的地间调停部以使数据的发送量在多个目的地间接近于均匀的方式选择的数据,当在所述缓存器中不存在所述处理器级以上的请求质量的数据时,所述发送控制部,针对由所述目的地间调停部选择的目的地的数据,发送由所述级间调停部按照请求质量的从严格到宽松的顺序选择的数据。
在该实施方式中,所述目的地间调停部,在针对向所述各目的地的数据的发送而不产生发送等待的范围内,控制向所述各目的地的数据的发送量。
在该实施方式中,所述目的地间调停部,允许所述各目的地的目的地间的数据的发送量的偏移地控制向所述各目的地的数据的发送量。
本发明的一个方式的中继装置,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,所述中继装置具有:缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;级间调停部,其按照所述请求质量的从严格到宽松的顺序来选择所述各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和发送控制部,其根据由所述级间调停部选择的请求质量以及由所述目的地间调停部选择的目的地来控制所述数据的发送。
本发明的一个方式的网络接口控制器,与对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据的访问控制装置连接,所述网络接口控制器具有:缓存器,其将来自规定的第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;级间调停部,其按照所述请求质量的从严格到宽松的顺序来选择所述各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和发送控制部,其根据由所述级间调停部选择的请求质量以及由所述目的地间调停部选择的目的地来控制所述数据的发送。
本发明的一个方式的存储器控制器,与对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停的访问控制装置连接,该存储器控制器具有:缓存器,其将来自所述多个第一节点的请求质量不同的各数据,根据所述请求质量以及所述数据发送源的第一节点,区分地进行保存;级间调停部,其按照所述请求质量的从严格到宽松的顺序来选择所述各数据的请求质量;目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和发送控制部,其根据由所述级间调停部选择的请求质量以及由所述目的地间调停部选择的目的地来控制所述数据的发送。
本发明一个方式的控制方法,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,所述控制方法包括:接收来自所述多个第一节点的请求质量和目的地不同的各数据的步骤;根据目的地以及所述请求质量,在缓存器中区分地保存所述各数据的步骤;选择应发送的数据的目的地,以使向各目的地的数据的发送量分散的步骤;根据由选择请求质量的所述步骤选择的请求质量以及由选择目的地的所述步骤选择的目的地来控制所述数据的发送的步骤。
本发明一个方式的计算机程序,用于进行对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停的访问控制装置的模拟,所述计算机程序,使计算机执行上述访问控制方法。
以下,参照附图,来说明本发明例示的一个实施方式的访问控制装置以及进行用于在芯片上安装访问控制装置的设计以及验证的实施方式。
在说明各实施方式之前,首先,使用图1~3来说明本申请所记载的例示的实施方式的发明要解决的问题的概要。
首先,图1表示现有技术的访问控制装置的概要。
访问控制装置301,是调停从多个总线主控302向共有存储器303访问的装置。存储器控制器306,是进行与共有存储器303的流程控制、在共有存储器内进行记录数据的场所(存储单元或地址)的分配等的装置,访问控制装置301被配置在总线主控302与存储器控制器306之间。
现有技术的访问控制装置301,具备从各总线主控302至共有存储器303的独立的传输路径。由此,对各总线主控302的访问请求保证了传送频带。此外,各总线主控302的访问请求,按照每个总线主控区别地由独立的缓存器进行管理。因此,调停部305能够同时直接比较所有的总线主控的访问请求。调停部305,能够选择满足所有总线主控的请求性能的最佳访问请求,向共有存储器发送。
不过,在现有技术中,即使是具有相同请求质量的总线主控,也需要用于处理访问请求的独立的传送路径或电路、缓存器,此外,调停也需要以总线主控单位进行。因此,当总线主控的数量较多时,访问请求管理部304或调停部305的电路结构会变大,此外,基于调停部305的调停处理所需的时间也会增加。此外,需要根据总线主控302的结构或数量的变更,来变更访问请求管理部304或调停部305的结构。
如此,现有技术的访问控制装置301,针对总线主控的结构或数量的变更的扩展性会降低,且随着半导体系统的规模变大,应用会变得困难。
对于半导体系统的大规模化或高功能化,正进行将总线网络化,且采用中继装置来进行信息包交换方式的通信NoC(Network on Chip:网络芯片)的研究(例如,T.Bjerregaard et al.,“A survey of research and practices of Network-on-chip,”ACM Computing Surveys,Vol.38,no.1,pp.1-51,2006)。
图2表示本申请中说明的NoC的概要。
总线主控,经由网络接口控制器(Network Interface Controller,以下在本申请中记述为“NIC”)与中继装置连接。NIC进行数据的信息包化以及从信息包进行数据的解包化。
在信息包中,记述有用于识别目的地的地址,各中继装置通过进行基于目的地的路径控制,从总线主控向从动装置传送数据。
总线主控是DSP、处理器、GPU、I/O等。总线主控请求的请求质量参照图6在后面进行描述。
从动装置是存储器(DRAM、SRAM、SD等)、I/O、处理器。在本申请中,作为从动装置的示例,列举存储器来进行说明。
在NoC中,中继装置起到汇集多个总线的作用和总线缓存器(分割长布线的中继器)的作用。因此,通过变更中继装置的配置,能够缓和总线主控的配置制约。此外,通过中继装置的路径控制,能够不依赖于物理上的总线主控配置地通过变更路由器的配置与目的地来进行灵活的传送路径的设定,因而总线主控的配置制约能得到缓和。因此,通过导入NoC,能够使大规模的半导体集成电路的开发变得容易。
图3表示本发明的例示的实施方式的访问控制装置的概要。
访问控制装置401,接收从多个总线主控402向共有存储器403的访问请求,并在缓存器910中保持。然后,访问控制装置401的调停部405,针对缓存器910内的访问请求,调停向共有存储器403发送的顺序。
具体而言,在本申请的说明中,将具有成为主要技术的访问请求的调停处理功能的装置定义为“访问控制装置”。
在实施方式中,利用NoC,且经由中继装置406来构成将多个总线主控402和共有存储器403进行了连接的半导体系统。NIC-B,进行总线主控发送的访问请求的信息包化处理。此外,NIC-M,进行从中继装置406接收的信息包的解包化处理。
访问控制装置401,由于具有进行来自所有总线主控的访问请求的调停的功能,因此,也可以被安装于在传送路径中汇集所有访问请求的中继装置406或NIC-M408、存储器控制器409中(图3)。当被安装在中继装置内时,需要在访问控制装置中附加中继装置独自的功能。作为该功能的示例,公知路由功能。以下说明在中继装置内安装访问控制装置401的具体例。
NoC中的一般的中继装置,作为用于存储信息包的多个缓存器(VC:称为VirtualChannel:虚拟信道)和作为独自的功能而用于将信息包发送到目的地的中继功能,具有路由功能、VC分配功能(VA)、开关分配功能(SA)(例如,可参照上述文献)。
所谓路由功能,是根据接收到的信息包所记载的目的地的地址来决定下一个中继目的地的功能。
VC分配功能(VA),是动态确保在下一个中继目的地保存信息包的缓存器(VirtualChannel)的功能。
开关分配功能(SA),是在多个信息包间调停发送调度(scheduling)的功能。
为了将本实施方式的访问控制装置401作为中继装置来实现,访问控制装置401的缓存器910,通过利用中继装置内的多个缓存器来管理访问请求,或者作为调停部405,而利用中继装置内的开关分配功能(SA)来进行调停。此外,由于访问控制装置401的目的地是一个,不需要路由功能,且在下一个中继目的地保存信息包的缓存器也已被预先决定,而不需要VC分配功能(VA)。
因此,中继装置406与访问控制装置401的不同在于,中继装置406是具备上述所有功能的装置,而相对于此,访问控制装置401是不需要路由功能和VC分配功能(VA)、而具有保存数据的缓存器和在数据间调停发送的功能的装置。
因此,在以下的说明中,省略涉及与访问控制装置401无直接关系的路由功能和VC分配功能的结构以及动作的说明。
在访问控制装置401中,由于多个总线主控共有传输路径,因此因总线主控间的竞争,传送性能会降低。因此,需要在访问控制装置401中保证各总线主控的传输性能。
为了不依赖于总线主控数地保证各总线主控的传输性能,访问控制装置401的访问请求管理部404,将多个总线主控的访问请求分类并管理为基于请求质量的级。此外,调停部405,从优先度高的级按顺序以预定的速率进行传输,在传输频带若有空闲,还从优先度高的级进行超过预定速率的传输。
此外,当经由同一传输路径向多个目的地发送访问请求时,由于使向一部分目的地的访问集中,从而会在向其它目的地的访问请求的发送中产生等待,使延迟增加。这样的访问请求的发送等待,例如会在中继装置401、406中产生。因此,访问请求管理部404,会区别目的地的不同来管理访问请求,调停部405通过以在多个目的地之间使发送量接近于均匀的方式进行调停,从而使向一部分目的地的访问请求的发送量增加,避免了访问集中并抑制了延迟时间。此外,作为避免向一部分目的地的发送量的集中的方法,并不局限于使多个目的地间的发送量接近于均匀的方法。例如,也可以随机选择目的地,以使向一部分目的地的发送量不集中。
此外,访问控制装置进行调停的“多个目的地”,是指在访问控制装置内,处于发送等待状态的访问请求的目的地。因此,针对在访问控制装置内无发送等待状态的访问请求的目的地,也可以从调停的对象中除外。
如上所述,本发明的例示的实施方式的访问控制装置401,通过根据访问请求(数据)的请求质量和目的地的不同来进行调停,能够实现具有针对总线主控数的扩展性、且保证每个总线主控的传送性能、并抑制了延迟时间的即时响应性高的调停。
在NoC的中继装置中,作为进行基于目的地的发送控制的技术,公知有专利第4880802号说明书中记载的技术。图4A、图4B、图5A、图5B表示现有技术的中继装置与在本实施方式中安装访问控制装置的中继装置406的不同。
图4A表示现有的中继装置的结构。现有的中继装置具有:按照每个输入端点,保存与目的地无关的信息包的公共缓存器2901;进行目的地的中继装置的公共缓存器的分配的VC分配功能(VA)2902;从两个公共缓存器中决定发送信息包的缓存器的开关分配功能(SA)2903。此外,目的地的中继装置也同样具有保存与目的地无关的信息包的公共缓存器2904。
图4B表示现有的中继装置的动作流程。
在步骤2905中,若中继装置接收到信息包,则在公共缓存器2910中保存该信息包。
在步骤2906中,中继装置通过VC分配功能(VA)2902,选择允许目的地的中继装置的缓存器2904的利用的本身的缓存器。
其中,当在本身的公共缓存器2901中保存目的地不同的信息包时,现有的VC分配功能,针对各个公共缓存器2901,通过交替赋予目的地的中继装置的公共缓存器2904的利用允许,来避免对相同目的地的信息包连续地赋予利用允许。
在步骤2907中,中继装置通过开关分配功能(SA)2903,来选择一个进行发送的信息包。
在步骤2908中,中继装置发送所选择的信息包。
图5A表示本实施方式的中继装置的结构。
在本实施方式的中继装置中,具有:按照每个输入端点以信息包的目的地的不同来区别的专用缓存器2909;实现进行目的地的中继装置的专用缓存器的分配的VC分配功能(VA)的控制电路2910;和实现进行相同目的地的缓存器之间的调停以及进行目的地不同的缓存器间的调停的开关分配功能(SA)的控制电路2911。此外,目的地的中继装置也同样具有以目的地的不同来区别的专用缓存器2912。
图5B表示本实施方式的中继装置的动作流程。
在步骤2913中,若中继装置接收到信息包,则区别信息包的目的地地在专用缓存器2909中保存该信息包。
在步骤2914中,实现中继装置的VC分配功能(VA)的控制电路2910,按照每个目的地选择允许目的地的中继装置的缓存器2912的利用的本身的缓存器2909。
在步骤2915中,实现中继装置的开关分配功能(SA)的控制电路2911,首先,在目的地相同的信息包之间,一个一个地选择进行发送的信息包。
在步骤2916中,中继装置的控制电路2911,在步骤2907所选择的目的地不同的信息包之间,选择一个进行发送的信息包。
在步骤2917中,中继装置的调停部发送所选择的信息包。
如此,在现有技术中,通过VC分配功能(VA)实现了目的地不同的信息包间的调停,而在本实施例中,重视扩展性而以开关分配功能(SA)来实现。
由此,在本实施方式中,与现有技术相比,尽管由于具有专用缓存器而使安装面积变大,但VC分配功能(VA)的扩展不再需要,因此,以本发明作为问题的扩展性高的构成能够容易地实现低延迟传送。根据这样的结构,由于通过使每个目的地的传送负荷均匀化,而没有使延迟时间增加的目的地,因此能够谋求作为系统的低延迟化。
图6表示在本实施方式中假设的请求质量的级的定义。
此外,图7(A)以及(B),表示与处理器级和速率保证级相关的发送速率的时间变化的情形。
本申请发明人,作为请求质量的级,设定了4种质量级。具体而言,是延迟保证级、处理器级、速率保证级以及尽力服务级。总线主控,被分类为它们中的任一种。
此外,该级分类仅是一个示例。该示例不受制约,也能够以总线主控被分类为2个以上的任意的级这样的条件来构成中继装置。
在延迟保证级中,分类了在与共有存储器的通信中发行在允许延迟时间以内必须结束传送的业务(traffic)的总线主控。例如,进行映像处理或声音处理的总线主控就相当于延迟保证级。
在处理器级中,分类了在与共有存储器的通信中发行保证规定的速率的发送速率所需的业务的总线主控。与处理器级的访问请求相关的业务,也可以超过规定的速率(例如图7(A)),也可以将请求速率无法定义的业务的访问请求分类为处理器级。在处理器级中,也可以分类:通过访问请求的发生频度不定期地变动而使访问请求(数据)的总量变动的总线主控。例如,执行OS(Operation System:操作系统)的CPU(Central Processing Unit:中央处理器)就相当于处理器级。此外,执行浏览器应用的CPU也相当于处理器级。
在速率保证级中,分类了在与共有存储器的通信中发行需要平均地保证发送速率、且时间上发送速率变动的业务的总线主控(图7(B))。若从时间上观察,则有时产生比应保证的发送速率高的发送速率的业务,或有时产生比应保证的发送速率小的发送速率的业务。例如,图像数据的加工等进行滤波处理的主控就相当于速率保证级。此外,进行声音信号的处理的主控也相当于速率保证级。
在尽力服务级中,分类了在与共有存储器的通信中发行不需要保证传送性能的业务的总线主控。例如,合成CG(Computer Graphics:计算机图形)的GPU(GraphicsProcessing Unit:图形处理器)就相当于尽力服务级。此外,对于GPU,例如,在高响应性所需的用途中,GPU也可以作为处理器级来进行定义。
在本实施方式中,各级间的优先顺序按照(1)延迟保证级、(2)处理器级、(3)速率保证级、(4)尽力服务级的顺序升高。
以下,说明本发明的一个示例的实施方式。
图8表示NIC-B407的结构。
NIC-B407具有:将从总线主控402发送来的数据信息包化而发送给中继装置406的功能;和进行发送速率控制,以使从总线主控402发送来的访问请求(数据)的发送速率不超过规定速率的功能。
在本实施方式中,NIC-B407的发送速率,设定为比保证速率高的值,以使能够从各总线主控超过保证速率地向访问控制装置发送访问请求(数据)。或者,也可以不设定发送速率的上限,而设定为将从总线主控发送来的访问请求(数据)直接进行发送。
NIC-B407具有:接收缓存器701;发送速率值存储部702;发送速率控制部703;发送控制部704;和信息包化处理部705。
接收缓存器701,是保存从总线主控402发送来的数据的存储器。
发送速率值存储部702,是存储发送速率的上限值的存储器。发送速率的值按照每个总线主控被预先设定。
发送速率控制部703,根据发送速率值存储部702所存储的发送速率值,来控制接收缓存器701所保存的访问请求(数据)的发送间隔。
发送控制部704,以由发送速率控制部703所指示的发送间隔来发送接收缓存器701所保存的访问请求(数据)。
信息化处理部705,是将访问请求(数据)变换为信息包,并向中继装置进行发送的处理部。
图9是设定总线主控的发送速率的NIC-B407(图8)的动作流程。
在步骤801中,NIC-B407的接收缓存器701,判定从总线主控402是否有数据的发送请求,在有发送请求时,转移到步骤802。在无发送请求时,重复步骤801。
在步骤802中,NIC-B407的接收缓存器701,保存从总线主控402发送来的数据。
在步骤803中,发送速率控制部703,以发送速率值存储部702所存储的发送速率值来实现数据传送的方式,控制访问请求(数据)的发送间隔,并发送接收缓存器701所保存的访问请求(数据)。
在步骤804中,信息包化处理部705进行访问请求(数据)的信息包化。
在步骤805中,从信息包化处理部705发送信息包,并返回步骤801。
通过重复步骤801至步骤805,NIC-B407以预先设定的发送速率发送来自总线主控的访问请求(数据)。
此外,在本实施方式中,在与进行超过保证速率的发送的处理器级和保证级的总线主控连接的NIC-B407中,发送速率值设定为比保证速率高的值。此外,发送速率值也可以由应保证的速率进行设定,对于发送速率值并无制约。
图10表示访问控制装置401的构成例。
在以下,为了简化说明,限定于处理器级和速率保证级来说明访问控制装置401的动作。然而,访问控制装置401与图6所说明的所有级相关进行动作。
在本实施方式中,以将访问控制装置401作为将来自多个总线主控的访问请求汇集在一个传送路径的中继装置406的一部分来实现的情况为例进行说明。此外,在实际的中继装置406中,具有用于将数据送到目的地为止的路由功能以及确保在下一个中继目的地保存信息包的缓存器的VC分配功能。不过,对与多个访问请求的调停相关的功能进行说明,而省略了路由功能和VC分配功能的说明。
访问控制装置401具有访问请求管理部404和调停部405。以下,对访问控制装置401的各构成块进行说明。
访问请求管理部404,按照每个质量级与目的地的组合来区别地管理来自总线主控的访问请求(数据)。本实施方式的访问请求管理部404,为了区别4种保证级,而具有对访问请求的级而言不同的4种缓存器(存储区域)903~906。其中,处理器级用缓存器904,包括以共有存储器1为目的地的缓存器904a和以共有存储器2为目的地的缓存器904a。速率保证级用缓存器905也包括以共有存储器1为目的地的缓存器905a和以共有存储器2为目的地的缓存器905b。此外,访问请求管理部404具有级识别规则存储部901、级分配部902和目的地分配部916。
级识别规则存储部901,记录定义了针对各总线主控402请求的传送性能的保证级的关系的识别规则。例如,级识别规则存储部901是存储器或寄存器等存储装置。
级分配部902,根据接收到的访问请求(数据)的发送源、和在级识别规则存储部901中定义的识别规则,进行作为发送源的总线主控属于哪种保证级的分配。级分配部902,例如是作为硬件被安装的集成电路。
目的地分配部916,根据接收到访问请求(数据)的目的地,进行访问请求(数据)的分配。目的地分配916,例如是作为硬件被安装的集成电路。
即,访问请求管理部404,作为管理6种缓存器、以及向缓存器的数据的输入、保存以及输出的控制器(集成电路)来实现。
缓存器(存储区域)903,被利用于保存延迟保证级的访问请求(数据)。缓存器(存储区域)904(904a和904b),被利用于保存处理器级的访问请求(数据)。缓存器(存储区域)905(905a和905b),被利用于保存速率保证级的访问请求(数据)。缓存器(存储区域)906,被利用于保存尽力服务级的访问请求(数据)。
此外,访问请求管理部404所设置的存储区域903~906,只要能够切换向共有存储器403的传送,则能够采用各种结构。例如,可以由在物理上分离的缓存器构成存储区域903~906,也可以构成为逻辑上将一个缓存器内的存储区域进行划分。或者可以并用二者的方法。
在以下的说明中,缓存器(存储区域)903~906,作为构成为物理上单独的缓存器903~906来进行说明。
调停部405,针对请求质量不同的访问请求,决定一个向共有存储器进行访问的访问请求。调停部405,例如是作为硬件被安装的集成电路。
本实施方式的调停部405具有:利用频带测定部907;级间调停部908;发送控制部909;调停规则存储部911;调停规则设定部912;目的地间调停部913和保证速率值存储部914。
保证标志存储部917,将级和目的地进行区别地记录被发送的访问请求(数据)的发送量,并存储对保证速率份的访问请求(数据)是否发送完毕进行判定的保证标志的值。
利用频带测定部907,按照每个级进行区别地测定向共有存储器403发送的访问请求(数据)的发送量,并在保证标志存储部917中记录所测定的发送量。而且,由发送量的积累值来判定保证速率份的发送量是否发送完毕,并在保证标志存储部917中记录该结果。
级间调停部908,根据访问请求管理部404所保存的每个级的访问请求的有无、和由利用频带测定部907判定的保证速率份的发送量是否发送完毕的判定结果,在级间调停发送的访问请求。例如,级间调停部,按照请求质量的从严格到宽松的顺序,选择要发送的数据的请求质量。
目的地间调停部913,根据访问请求管理部404所保存的每个级的访问请求的有无,来调停访问请求。更具体而言,目的地间调停部913,在访问请求管理部404所保存的访问请求之中,在目的地不同的多个访问请求存在的情况下,在这样的访问请求之间进行调停。例如,目的地间调停部913,以使向各目的地发送的访问请求(数据)的发送量接近于均匀的方式,选择应发送的数据的目的地,或随机选择应发送的数据的目的地。
调停规则存储部911是用于记录针对级间调停部908和目的地间调停部913先进行哪个调停的调停规则(调停的顺序和应用各规则的条件)的存储部。
调停规则设定部912,根据调停规则存储部911所记录的规则,针对级间调停部908和目的地间调停部913,先设定进行调停的顺序。
保证速率值存储部914存储各级的保证速率的值。
发送控制部909,从保证速率值存储部914获取由级间调停部908选择的级的保证速率,并设定发送量,进而,从目的地间调停部913和由级间调停部908选择的访问请求管理部404的缓存器,发送访问请求(数据)。
接着说明访问控制装置401的整体的动作流程。
图11表示访问控制装置401的整体的动作流程的概要。
在步骤1001中,访问控制装置401的级分配部902,判定是否有从NIC-M408向共有存储器403的访问请求,若接收到访问请求,则转移至步骤1002。若未接收访问请求,则重复步骤1001。
在步骤1002中,级分配部902,根据级识别规则存储部901所记录的级识别规则,判定作为接收到的访问请求的发送源的总线主控的质量级。
在步骤1003中,目的地分配部916判定接收到的访问请求的目的地。
在步骤1004中,级分配部902和目的地分配部916,在与由步骤1002所判定的质量级和目的地对应的缓存器中保存访问请求(数据)。
在步骤1005中,调停部405对访问请求管理部404内的缓存器903、904(904a、904b)、905(905a、905b)、906所保存的访问请求(数据)进行调停,决定一个向共有存储器403发送的访问请求(数据),并发送所决定的访问请求(数据)。
使用图13来说明调停部405的整体的动作。而作为详细的动作,分别使用图15、图16、图17、图18在后面说明利用频带测定部907、级间调停908、目的地间调停部913、发送控制部909的详细动作。
以上,通过重复步骤1001至步骤1005,访问控制装置401调停从多个总线主控402发送来的访问请求(数据),并向共有存储器403发送。
图12表示级识别规则1101的示例。级识别规则1101是记述了总线主控的ID(识别信息)与该总线主控的质量级的对应关系的规则。级识别规则1101预先在设计时被决定,并被保存在级识别规则存储部901中。
在图12的级识别规则1101中,定义了如下识别规则:ID(识别信息)为00、01、02的总线主控的质量级为延迟保证级,ID(识别信息)为03的总线主控为处理器级,ID(识别信息)为04、05的总线主控为速率保证级,ID(识别信息)为06的总线主控为尽力服务级。
图13表示调停部405的整体的动作流程。
调停部405针对访问请求管理部404所保存的多个访问请求(数据),根据访问请求(数据)的级和目的地,来调停访问请求(数据)的发送调度。
在步骤1201中,级间调停部908,确认有无各级的访问请求(数据)。
在步骤1202中,级间调停部908,参照保证级存储部917,确定将保证速率份的访问请求(数据)发送完毕的级。针对保证标志存储部917所存储的信息,后面使用图14来进行说明。
在步骤1203中,级间调停部908,针对多个访问请求(数据),选择发送的级。针对级间调停部908的详细动作,后面使用图16来进行说明。
在步骤1204中,目的地间调停部913,针对多个访问请求(数据),选择发送的目的地。针对目的地间调停部913的详细动作,后面使用图17来说明。
在步骤1205中,发送控制部909,针对所选择的级和目的地的访问请求,设定发送量的值,并发送访问请求(数据)。针对发送控制部909的详细动作,后面使用图19来进行说明。
图14表示保证标志存储部917所记录的每个访问请求(数据)的保证标志和发送量的值。在本实施方式中,保证标志和发送量是针对以处理器级的存储器1为目的地和以处理器级的目的地存储器2为目的地、以及以速率保证级的存储器1为目的地和以速率保证级的存储器2为目的地的各个访问请求(数据)而设置的。
保证标志的值,在保证速率份的访问请求(数据)为未发送的状态下,设定为0,若保证速率份的访问请求(数据)成为发送完毕,则值设定为1。
此外,发送量的值,在保证标志为0的状态下,记录所发送的访问请求(数据)的积累值,若保证标志成为1,则将值复位为0。
图15表示利用频带测定部907的动作流程。
利用频带测定部907,至少测定处理器级以及速率保证级的各访问请求(数据)的发送量。此外,利用频带测定部907,通过变更保证标志存储部917所存储的保证标志的值来将各级和目的地的组合进行区别地管理各总线主控是否发送保证速率份的访问请求(数据)。
在本实施方式中,保证标志值,在访问控制装置的启动时被设定为0。此外,值成为1的保证标志,每经过基于保证速率的规定的时间,也定期地将值复位为0。
在步骤1401中,利用频带测定部907判定是否发送了访问请求(数据)。在检测出访问请求(数据)的发送时,转移至步骤1402。在未检测出访问请求(数据)的发送时,重复步骤1401。
在步骤1402中,利用频带测定部907,测定向共有存储器403发送的访问请求(数据)的发送量,并在保证标志存储部917中存储发送量。
在步骤1403中,利用频带测定部907,确定所发送的访问请求(数据)的级,当被确定的级为处理器级或速率保证级时,转移至步骤1404。当被确定的级不是处理器级或速率保证级时,转移至步骤1401。
在步骤1404中,利用频带测定部907判定所发送的访问请求(数据)的目的地。
在步骤1405中,利用频带测定部907,判定所确定的级和目的地的访问请求(数据)是否发送了保证速率份的发送量。
在发送完毕保证速率份的发送量时,转移至步骤1406,在尚未发送保证速率份的发送量时,转移至步骤1407。
在步骤1406中,利用频带测定部907,在保证标志存储部917中,将对应的级和目的地的保证标志设定为1,此外,将发送量复位为0。然后,转移至步骤1401。
在步骤1407中,利用频带测定部907,将测定的访问请求(数据的)发送量的值,在保证标志存储部917中,与对应的级和目的地的发送量相加。然后,转移至步骤1401。
通过重复步骤1401至步骤1407,利用频带测定907,针对处理器级和速率保证级的访问请求(数据),将目的地进行区别地,将是否进行了保证速率份的发送作为在保证标志存储部917中记录的保证标志的值来进行管理。
接着,对级间调停部908的动作进行说明。
级间调停部908,选择访问请求管理部404所保存的每个级的访问请求(数据)的有无,和基于保证标志的值的发送级。
图16表不级间调停部908的动作流程。
在步骤1501中,级间调停部908参照访问请求管理部404的延迟保证级的缓存器903,判定是否保存有访问请求(数据)。若保存有访问请求(数据),则转移至步骤1502。若未保存有访问请求(数据),则转移至步骤1503。
在步骤1302中,级间调停部908,选择访问请求管理部404的延迟保证级,结束动作。
在步骤1503中,级间调停部908,参照访问请求管理部404的处理器级的缓存器904(904a、904b),判定是否保存有访问请求(数据)。若保存有访问请求(数据),则转移至步骤1504。若未保存有访问请求(数据)则转移至步骤1506。
在步骤1504中,级间调停部908,在保证标志存储部917中,参照处理器级的保证标志,判定是否有值为0的处理器级的保证标志。若有值为0的保证标志,则转移至步骤1505,若无值为0的保证标志,则转移至步骤1506。
在步骤1505中,级间调停部908,以访问请求管理部404的处理器级来选择保证标志为0的访问请求(数据),并结束动作。
在步骤1506中,级间调停部908参照访问请求管理部404的速率保证级的缓存器904(904a、904b),判定是否保存有访问请求(数据)。若保存有访问请求(数据),则转移至步骤1507。若未保存有访问请求(数据)则转移至步骤1509。
在步骤1507中,级间调停部908,在保证标志存储部917中,参照速率保证级的保证标志,判定是否有值为0的速率保证级的保证标志。若有值为0的保证标志,则转移至步骤1508,若无值为0的保证标志,则转移至步骤1509。
在步骤1508中,级间调停部908,以访问请求管理部404的速率保证级来选择保证标志为0的访问请求(数据),并结束动作。
在步骤1509中,级间调停部908,参照访问请求管理部404的处理器级的缓存器904,判定是否保存有访问请求(数据)。若保存有访问请求(数据),则转移至步骤1512。若未保存有访问请求(数据),则转移至步骤1510。
在步骤1510中,级间调停部908参照访问请求管理部404的速率保证级的缓存器905,判定是否保存有访问请求(数据)。若保存有访问请求(数据),则转移至步骤1508。若未保存有访问请求(数据),则转移至步骤1511。
在步骤1511中,级间调停部908,选择访问请求管理部404的尽力服务级的访问请求(数据),并结束动作。
在步骤1512中,级间调停部908,选择访问请求管理部404的处理器级的访问请求(数据),并结束动作。
在步骤1513中,级间调停部908选择访问请求管理部404的速率保证级的访问请求(数据),并结束动作。
以上,级间调停部908,通过执行步骤1501至步骤1513,来区别保证速率份和超过保证速率的发送量。然后,级间调停部908,首先从优先度高的级按顺序选择保证速率份的访问请求(数据),而且,若传送频带空闲,则从优先度高的级按顺序选择超过保证速率而先行发送的访问请求(数据)。
接着,对目的地间调停部913的动作进行说明。
目的地间调停部913,根据访问请求管理部404所保存的每个目的地的访问请求(数据)的有无来选择进行发送的级。
图17表示目的地间调停部913的动作流程。
在步骤1601中,目的地间调停部913,针对访问请求管理部404,参照在级间调停部908所选择的级的缓存器,判定有无针对多个目的地的访问请求(数据)。在有针对多个目的地的访问请求(数据)时,转移至步骤1602。在无针对多个目的地的访问请求(数据)时,转移至步骤1603。
在步骤1602中,目的地间调停部913,从有访问请求的多个目的地中,通过轮叫(round robin)来选择一个目的地,动作结束。
在步骤1603中,目的地间调停部913选择有访问请求的目的地,动作结束。
此外,在步骤1602中,选择目的地的方法除了轮叫以外还可考虑各种方法。例如,有随机选择目的地的方法、或对一定时间的发送量进行计数,若计数达到规定值则切换目的地的方法等。这些是用于使目的地间的传送负荷接近于均匀的一个示例。只要是使目的地间的传送负荷接近于均匀的方法,则可以使用其它方法。在本说明书中,有时使用“分散”这一术语来表现使目的地间的传送负荷接近于均匀的动作。即,在本说明书中,选择目的地间调停部913选择应发送的数据的目的地,使向各目的地的数据的发送量分散等表现是指:目的地间调停部913通过恰当选择数据的目的地,来控制向各目的地的数据的发送量,以使目的地间的传送负荷接近于均匀。
此外,使传送负荷接近于均匀的目的,是为了避免因在一部分目的地出现传送负荷集中而使其它的访问请求的发送产生等待而导致延迟增加。因此,若能够避免向一部分目的地的传送负荷集中,则目的地间的传送负荷不需要严格地均匀。例如,在访问控制装置中,在对目的地1和目的地2发送数据时,如果是因在任一方的目的地出现传送负荷集中而与对其它目的地的数据的发送相关地未产生等待的范围,则可以在目的地间的数据的发送量中产生偏移。目的地间调停部913,允许这样的偏移,控制数据的发送量。这样的方式,也是使向各目的地的数据的发送量分散的范畴。
以上,目的地间调停部913,通过执行步骤1601至步骤1603,选择目的地,以使目的地间的传送负载均匀化。
在本实施方式中,目的地间调停部913,针对由级间调停部908选择的级,进行目的地的选择。由此,使请求质量严格的级优先,进而避免因在一部分目的地出现传送负荷集中而产生其它访问请求的发送等待而导致延迟增加。
图18表示保证速率值存储部914所存储的延迟保证级、处理器级、速率保证级的保证速率的设定值的一个示例。
在图18中,作为保证速率,设定了延迟保证级为30、处理器级为20、速率保证级为10的值。保证速率的值,是按照每个级被定义且是被事先设定的。
接着,对发送控制部909的动作进行说明。
发送控制部909,针对由级间调停部908所选择的级、和由目的地间调停部913所选择的目的地的访问请求(数据),设定保证速率份的发送量,并发送访问请求(数据)。
图19表示发送控制部909的动作流程。
在步骤1801中,确定由级间调停部908所选择的级、和由目的地间调停部913所选择的目的地。
在步骤1802中,判定由级间调停部908所选择的级的种类,若所选择的级为尽力服务级,则转移至步骤1806,若为尽力服务级以外,则转移至步骤1803。
在步骤1803中,参照由级间调停部908和目的地间调停部913选择的级和目的地的保证级的值,当保证标志的值为0时,转移至步骤1804。当保证标志的值为1时,转移至步骤1806。
在步骤1804中,所选择的访问请求是保证标志的值为0,由于保证速率份的数据的发送未结束,因此发送控制部909参照保证速率值存储部914,设定与所选择的访问请求的级对应的保证速率。接着,转移至步骤1805。
在步骤1805中,发送控制部909根据所设定的保证速率来设定访问请求的发送量,并转移至步骤1807。
在步骤1806中,所选择的访问请求是尽力服务级、或保证标志的值为1、是结束了保证速率份的数据的发送的访问请求,因此根据传送路的空闲频带的大小来设定访问请求(数据)的发送量,并转移至步骤1807。
在步骤1807中,发送控制部909,以所设定的发送量发送所选择的级和目的地的访问请求(数据)。
以上,通过执行步骤1801至步骤1807,发送量控制909,以所设定的发送量来发送由级间调停部908和目的地间调停部913所选择的级和目的地的访问请求(数据)。
接着,通过调停部405的图13的动作流程,采用图20~22来说明访问请求管理部404所保存的访问请求(数据)向共有存储器403发送的示例。此外,在图20至图22中,为了简化说明,假设有对处理器级速率保证级的访问请求(数据)的情况。
首先,对仅进行级间的调停而不进行目的地间的调停的示例进行说明。
图20表示从缓存器发送保证速率份的访问请求(数据)时的从各缓存器发送的访问请求(数据)的顺序。
在图20中,表示出:在以处理器级保存有5个以存储器1为目的地的访问请求(数据)、4个以存储器2为目的地的访问请求(数据);以速率保证级保存有4个以存储器1为目的地的访问请求(数据)、5个以存储器2为目的地的访问请求(数据)的状态下,发送保证速率份的发送量(3个)的访问请求(数据)时的发送的顺序。
此外,从缓存器所保存的访问请求(数据)、在缓存器的右侧所保存的访问请求(数据)这样按顺序发送,此外,缓存器间的优先顺序从下至上设定得逐渐变高。
此时,在将处理器级的保证份的访问请求(数据)全部发送之后,通过发送速率保证级的保证份的访问请求,针对速率保证级,能够削减处理器级的延迟时间,但由于不针对以存储器1为目的地和以存储器2为目的地进行目的地间的调停,因此直到以存储器1为目的地的访问请求(数据)的发送结束为止,要使以存储器2为目的地的访问请求(数据)的发送进行等待。
在这样的情况下,即使是相同处理器级的访问请求,直至以存储器1为目的地和以存储器2为目的地发送访问请求为止的延迟时间的差也会变大。
另一方面,图21表示在进行级间的调停和目的地间的调停的同时,从优先度高的缓存器发送保证速率份的访问请求(数据)时的从各缓存器发送的访问请求(数据)的顺序。
此时,在将处理器级的保证份的访问请求(数据)全部发送之后,发送速率保证级的保证份的访问请求。在削减了处理器级的延迟时间的基础上,进而对不同的目的地以发送量均匀的方式发送数据,因此,能够削减直至发送以存储器1为目的地和以存储器2为目的地的访问请求为止的延迟时间的差。
由此,能够抑制特定的目的地的延迟时间的增加。
图22表示在进行目的地间的调停的同时,从优先度高的缓存器发送超过保证速率部份的访问请求(数据)时的从各缓存器发送的访问请求(数据)的顺序。
在超过保证速率的访问请求(数据)的发送中,也与发送保证速率份的访问请求(数据)同样,首先,若有处理器级的访问请求(数据),则比速率保证级优先地先被发送,进而,针对以存储器1为目的地和以存储器2为目的地,以在多个目的地间使发送量呈均匀的方式分配发送顺序。
如上所述,访问控制装置401,针对多个访问请求进行了基于请求质量的级间的调停之后,通过进行目的地间的调停,对于向多个目的地进行传送的处理器级,能够实现即时响应性高的调停。
接着,对在访问控制装置401中切换级间调停与目的地间调停的顺序的处理的示例进行说明。首先,针对基于请求质量的级间的调停、针对多个目的地的目的地间的调停的顺序、和性能保证的关系进行说明。
在级间调停之后,当进行目的地间调停时,始终从优先度高的处理器级选择访问请求(数据),因此,能够使处理器级的延迟时间低于速率保证级延迟时间。
然而,例如,当处理器级向存储器1、速率保证级向存储器2分别发送访问请求(数据)时,始终向存储器1的发送被优先,因此,向存储器2的发送会产生等待,存储器2的利用效率降低。
另一方面,在目的地间调停之后,当进行级间调停时,对于存储器1和存储器2会收到同等的访问请求(数据),因此能够提高存储器1和存储器2双方的利用效率。
在此,例如,假设处理器级向存储器1、速率保证级向存储器2分别发送访问请求(数据)的情况。在这样的情况下,在发送速率保证级期间,由于处理器级的发送被等待,因此,处理器级的传送延迟会增加。
如此,由于级间调停和目的地间调停顺序的不同,针对传送延迟与存储器的利用效率,得到的效果不同。
即,当先进行级间的调停时,能够在使低延迟化优先的同时,提高存储器的利用效率。另一方面,当先进行目的地间调停时,能够使存储器的利用效率优先,并进行低延迟化。
此外,在有可能存在对低延迟化要求高的具有处理器级以上的优先度的级(低延迟级、处理器)的情况下,访问请求管理部404可以动态变更调停规则。例如,访问请求管理部404,采用能够降低传送延迟的调停规则,在仅是对低延迟化要求低的级(速率保证级、尽力服务级)的情况下,也可以采用提高双方的存储器的利用效率的调停规则。由此,能够预先传送对低延迟化要求低的级,当产生了伴随对低延迟化要求高的级(低延迟级、处理器)的访问请求的业务时,能够迅速传送该级的业务。
调停规则的变更,预先在调停规则存储部911中设定多个规则和执行条件,根据访问请求管理部404所保存的访问请求的种类,通过变更调停规则设定部912执行的规则来进行。
图23表示调停规则存储部911所存储的信息。
在调停规则存储部911中,记录有定义了用于对执行级间调停和目的地间调停的顺序和选择规则进行选择的条件的两个规则。
在规则1中定义了:在多个访问请求之中,若有请求质量为处理器级以上的访问请求(数据),则首先进行基于请求质量的级间的调停,然后进行基于不同目的地的目的地间的调停的规则。由此,能够在使请求质量严格的访问请求的低延迟化优先的同时,提高存储器的利用效率。
在规则2中定义了:在多个访问请求之中,若无请求质量为处理器级以上的访问请求(数据),则首先进行基于不同目的地的目的地间调停,然后进行基于请求质量的级间的调停的规则。由此,能够在使提高存储器的利用效率优先的同时,进行请求质量严格的访问请求的低延迟化。
如此,在延迟保证级或处理器级等谋求低延迟化的级中选择规则1,在速率保证级等谋求提高吞吐量(throughput)的级中选择规则2。
图24表示动态变更调停规则时的调停部405的动作。针对与图13同样的步骤,赋予相同符号,并省略说明。
在步骤2401中,调停规则设定部912,参照访问请求管理部404所保存的访问请求(数据)的种类,判定是否是比处理器级优先度高的访问请求(数据)。若有比处理器级优先度高的访问请求时,转移至步骤1103。若无比处理器级优先度高的访问请求时,转移至步骤2402。
步骤2402的动作,与步骤1104的动作相同。若步骤2402的动作结束,则转移至步骤2403。
步骤2403的动作,与步骤1103的动作相同。若步骤2403的动作结束,则转移至步骤1105。
以上,如所说明,根据有无请求质量高于处理器级的访问请求(数据)来变更调停规则,抑制降低处理器级的访问请求(数据)的延迟时间,当无处理器级的访问请求(数据)时,能够提高存储器间的利用效率。
接着,针对为了使处理器级的即时响应性提高,而在处理器级和速率保证级间进行发送量的借贷的调停方法进行说明。
在速率保证级中,如图7(B)所示,会产生比应保证的发送速率高的业务,或者会产生比应保证的发送速率低的业务,但只要能平均地保证发送速率即可。因此,通过先行发送超过保证速率而产生的访问请求,从而即使之后会降低速率保证级的发送量,也能够保证请求性能。
另一方面,在处理器级中,如图7(A)所示,发生超过保证速率的发送速率的业务。对于这样的业务,要求以高于保证速率的发送速率来更早地处理业务。
因此,在无处理器级的访问请求(数据)的状态下,通过将先行发送了速率保证级的访问请求(数据)的发送量(先行访问量)分配给在处理器级的服务器请求的发生时处理器级的发送量,能够保证速率保证级的传送性能,并增加处理器级的发送量。由此,能够提高处理器级的即时响应性。
访问控制装置,进行速率保证级的发送量的削减、和处理器级的发送量的增加。具体而言,访问控制装置,在速率保证级中记录超过保证速率而先行发送的访问请求(数据)的发送量。于是,在之后产生了处理器级的访问请求(数据)时,访问控制装置从速率保证级的发送量中减去先行发送的速率保证级的发送份的发送量,在处理器级的访问请求(数据)的发送中利用经减去后的发送量。这就是说,在级间进行发送频带的借贷。
以下,对在处理器级和速率保证级之间,实现发送量的借贷的访问控制装置的结构(图25)以及动作流程(图27)进行说明。
图25表示在处理器级和速率保证级中实现发送量的借贷的访问控制装置2501的结构例。针对与图10的访问控制装置402相同的结构,赋予与图10相同的符号,并省略说明。
先行访问存储部2501,记录超过保证速率而先行发送的访问请求(数据)的先行访问数。
在本实施方式中,针对速率保证级而记录先行访问数。
图26表示先行访问存储部2501所存储的信息。先行访问存储部2501,在发送控制部909中,存储先行访问数的值的信息作为先行发送的访问请求(数据)的发送量。
在图26中,作为速率保证级的先行访问数的值,记录了1。
图27表示在速率保证级与处理器级之间实现发送量的借贷的发送控制部909的动作流程。针对与图19相同的步骤,赋予相同符号并省略说明。
在步骤2601中,发送控制部909判定访问请求(数据)是否为速率保证级。当访问请求(数据)是速率保证级时,转移至步骤2602,当不是速率保证级时,转移至步骤1807。
在步骤2601中,先行访问存储部2501,将速率保证级先行发送的访问请求(数据)的发送量作为先行访问数而记录在先行访问存储部2501中,并转移至步骤1807。
在步骤2603中,发送控制部909判定所发送的访问请求(数据)是否是处理器级。当访问请求(数据)是处理器级时,转移至步骤2604。当不是处理器级时,转移至步骤1807。
在步骤2604中,发送控制部909通过将处理器级的发送量与先行访问数份的发送量相加,而使处理器的发送量增加。然后,发送控制部909将先行访问数的值初始化为0,并转移至步骤1807。
以上,通过进行图27的动作流程,从而记录了先行发送的速率保证级的发送量作为先行访问数。然后,通过将先行发送份的发送量分配给之后发送的处理器级的发送量,能够使处理器级的发送量增加。
图28(A)~(D)表示通过将先行发送的速率保证级的发送量分配给之后产生的处理器级来削减处理器级的延迟时间的情形。
此外,为了简化说明,针对目的地间的调停省略说明,而针对处理器级与速率级的级间的发送量的变化进行说明。
图28(A)表示在接收到处理器级和速率保证级的访问请求的状态下的访问请求管理部404内的情形。
在图28(A)中,保存有3个处理器级的访问请求(数据),且保存有4个速率保证级的访问请求(数据)。此外,针对处理器级和速率保证级的任一者,也设定了3个保证速率份的发送量。
图28(B)表示按照处理器级和速率保证级的顺序,每次发送3个保证速率份的访问请求(数据)之后的情形。在处理器级中,以保证份的发送量发送所有访问请求,在速率保证级中,成为剩余一个访问请求(数据)的状态。
图28(C)表示在传送路径中有空闲频带,访问控制装置2501以速率保证级先行发送一个剩余的访问请求(数据)的情形。
发送控制部909,若先行发送速率保证级的访问请求(数据),则在先行访问存储部2501中存储先行访问数。在图26所示的先行访问存储部2501中,将先行访问数记录为1。
图28(D)表示在新接收到处理器级、速率保证级各4个的访问请求(数据)的状态下,分别发送保证速率份的发送量的情形。
在处理器级中,由发送控制部909将保证速率部分的发送量(3个)与先行访问数份的发送量(1个)相加,发送4个访问请求。由此,在处理器级中,由于能够比速率保证级先多发送一个访问请求(数据),因此能够实现处理器级的低延迟化。
此外,通过增加一个处理器级的发送量,虽然在速率保证级的访问请求(数据)的发送开始会产生延迟,但由于先行发送了访问请求(数据),因此能够保证请求质量。
此外,在本实施方式中,虽然以根据速率保证级的先行访问数来增加处理器级的保证速率份的发送量的方法为例进行了说明,但例如,也可以采用根据先行访问数的值来削减速率保证级的发送量的方法、或同时进行处理器级的发送量的增加和速率保证级的发送量的削减的方法。
此外,在本实施方式中,虽然以所有总线主控的访问请求(数据)汇集在一个传送路径的结构(图3)为例进行了说明,但除此以外的结构也能够应用访问控制装置。
图29表示一般利用的网格型的拓扑的示例。
中继装置被配置在格子上,与各中继装置对应地配置总线主控或存储器。在图29中,表示出从3个总线主控分别向不同的存储器发送访问请求的状态。
在网格型的拓扑中,在配置有多个存储器的情况下,在从多个总线主控向存储器的传送路径上,会产生汇集了多个访问请求的中继装置。因此,通过在汇集多个访问请求的中继装置上(或所有中继装置上)安装访问控制装置,能够保证每个总线主控的传送性能,并能够进行抑制延迟时间的即时响应性高的调停。
除了网格型的拓扑以外,环型或树型等汇集多个访问请求的结构,也能够应用访问控制装置。
此外,在本实施例中,虽然对在中继装置上安装访问控制装置401、2501的示例进行了说明,但也可以在中继装置以外的装置上安装访问控制装置401、2501。
例如,在图3中,可以在汇集了多个访问请求(数据)的NIC-M408中安装访问控制装置401。NIC-M408,是用于将从中继装置406接收到的信息包解包化为数据的装置,具有用于将信息包进行解包化的缓存器。在缓存器中保存信息包时,以区别级和目的地的方式管理访问请求(数据),而且,在NIC-M408上安装本实施例的调停部405的功能,通过进行发送控制,能够具有针对总线主控的个数的扩展性,并能够保证每个总线主控的传送性能,进行抑制延迟时间的即时响应性高的调停。
此外,在图3中,可以在存储器控制器409中安装访问控制装置401。在存储器控制器409中,具有保存从NIC-M408接收到的访问请求(数据)的缓存器。在该缓存器保存访问请求(数据)时,以区别级和目的地的方式管理访问请求(数据),而且,在存储器控制器409上安装本实施例的调停部405的功能,通过进行发送控制,能够具有针对总线主控的个数的扩展性,并能够保证每个总线数控的传送性能,进行抑制延迟时间的即时响应性高的调停。而且,在缓存器中保存访问请求(数据)时,以区别级和数据发送源的总线主控或NIC的方式管理访问请求(数据),进而,可以在存储器控制器409上安装本实施例的调停部405的功能,并进行发送控制。
在上述实施方式中,对作为请求质量的种类而将级分类为延迟保证级、处理器级、速率保证级、尽力服务级这4个种类的示例进行了说明。然而,级的分类不局限于4种。
在处理器级中,根据处理的内容,有时会混合有在存储器的访问请求中需要速率保证的任务、和不需要速率保证的任务。此时,也可以将处理器级分割为:对访问请求的发生会不定期地变动、并需要速率保证的任务的访问请求进行管理的有保证处理器级;和对访问请求的发生会不定期地变动、且不需要速率保证的访问请求进行管理的无保证处理器级。有保证处理器级的优先度与原来的处理器级相同,优先度设定得比速率保证级高,对于保证无处理器级的优先度,优先度设定得低于速率保证级。
在处理器级的分割中,可以采用按照每个总线主控来决定由有保证处理器级与无保证处理器级中的哪一个进行管理的方法,或者即使是一个总线主控,也在发送需要速率保证的任务与不需要速率保证的任务双方时,按照每个任务来决定管理访问请求的任务的方法。
在以上的说明中,访问控制装置的各结构要素,虽然作为被块化的单独的功能部来表示,但也可以通过使访问控制装置所安装的处理器(计算机)执行规定这些功能部的处理的程序,来实现访问控制装置的动作。这样的程序的处理步骤,例如,如图9、11、13、15、16、17、19、24、27的流程图中所记载的那样。
上述例示的实施方式以及应用例,作为被安装在芯片上而进行了说明。然而,作为其它实施方式,也可能存在用于安装在芯片上的进行设计以及验证的模拟程序的方式。这样的模拟程序,由计算机执行。例如,图8或图10所示的各构成要素,作为模拟程序上的对象级而被安装。各对象级,通过读取预定的模拟脚本,在计算机上实现与各结构要素对应的动作。若换言之,与各结构要素对应的动作,作为计算机的处理步骤而串行或并行地被执行。
作为访问控制装置而被安装的对象级,通过读取在模拟器中定义的模拟脚本,来决定各请求质量的定义等的条件。
作为访问控制装置而被安装的对象级,在模拟脚本中所记述的模拟结束条件成立为止期间,进行动作。对动作中的吞吐量或潜在因素(latency)、总线的流量的变动的情形、动作频率、消耗功率的预估值等进行计算,提供给程序的利用者。根据这些,程序的利用者,进行从各总线主控向共有存储器的访问性能的评价,并进行设计以及验证。
在模拟脚本的各行中,通常,例如要记述:发送源的总线主控的ID和请求性能的级的种类、成为目的地的共有存储器的ID、发送的信息量的尺寸、发送的时刻等信息。
此外,通过以批处理的方式评价多个模拟脚本,能够高效地验证是否在假设的所有脚本中保证了希望的性能。此外,通过使总线的拓扑、总线主控和共有存储器的个数或配置发生变化来进行性能比较,能够对于模拟脚本确定最佳的系统结构。上述实施方式的任一项都能够作为本方式的设计以及验证工具来应用。如此,当本发明作为设计以及验证工具被实施时,也能够应用。
如以上所说明,本申请的访问控制装置,具备可与总线主控的结构或个数的变更对应的高扩展性。然后,在从请求质量不同的多个第一节点(例如总线主控)向第二节点(例如从动装置)的访问的调停中,针对以保证速率以上的处理器或图像处理等为代表的各种请求质量的总线主控,能够实现即时响应性高、延迟时间短的数据发送。
此外,由于能够实现延迟时间短的数据发送,因此从请求质量不同的多个第一节点向第二节点的处理量得以提高,能够改善总线的利用频带。
产业上的利用可能性
本发明能够应用于面向组装设备的SoC中的芯片上总线或通用处理器、DSP上的本地总线中的具有数据传送路径的控制技术的网络总线控制装置、控制方法、控制程序中。
附图符号说明:
401-访问控制装置,
404-访问请求管理部,
405-调停部,
407-NIC-B,
701-接收缓存器,
702-发送速率值存储部,
703-发送速率控制部,
704-发送控制部,
705-信息包化处理部,
901-级识别规则存储部,
902-级分配部,
903-延长保证级用缓存器,
904-处理器级用缓存器,
904a-共有存储器1作为目的地的缓存器,
904b-共有存储器2作为目的地的缓存器,
905-速率保证级用缓存器,
905a-共有存储器1作为目的地的缓存器,
905b-共有存储器2作为目的地的缓存器,
906-尽力服务级用缓存器,
907-利用频带测定部,
908-级间调停部,
909-发送控制部,
910-缓存器,
911-调停规则存储部,
912-调停规则设定部,
913-目的地间调停部,
914-保证速率值存储部,
916-目的地分配部,
917-保证标志存储部。
Claims (12)
1.一种访问控制装置,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,该访问控制装置具有:
缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;
级间调停部,其按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量;
目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和
发送控制部,其根据由所述级间调停部选择的请求质量、以及由所述目的地间调停部选择的目的地,来控制所述数据的发送,
在所述请求质量不同的数据中,包括:请求质量相对低的第一数据、以及请求质量相对高的第二数据,
所述访问控制装置还具有:
利用频带测定部,其测定所述第一数据的发送量;和
先行访问存储部,其对超过所述第一数据中所保证的保证速率而先行发送的所述第一数据的发送量进行存储,
所述发送控制部,根据所述先行访问存储部中所存储的所述发送量,对所述第二数据分配发送量。
2.根据权利要求1所述的访问控制装置,其特征在于,
所述目的地间调停部,进一步选择应发送的数据,以使由所述级间调停部选择的各请求质量的数据的发送量分散。
3.根据权利要求1或2所述的访问控制装置,其特征在于,
所述级间调停部,针对由所述目的地间调停部选择的目的地的数据,按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量。
4.根据权利要求1或2所述的访问控制装置,其特征在于,
在所述请求质量当中,请求质量不同的数据至少包括处理器级的数据和速率保证级的数据。
5.根据权利要求4所述的访问控制装置,其特征在于,
所述处理器级的请求质量,被设定得高于所述速率保证级的请求质量。
6.根据权利要求1所述的访问控制装置,其特征在于,
所述目的地间调停部,在针对向所述各目的地的数据的发送而不产生发送等待的范围内,控制向所述各目的地的数据的发送量。
7.根据权利要求6所述的访问控制装置,其特征在于,
所述目的地间调停部,允许所述各目的地的目的地间的数据的发送量的偏移,来控制向所述各目的地的数据的发送量。
8.一种访问控制装置,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,该访问控制装置具有:
缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;
级间调停部,其按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量;
目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和
发送控制部,其根据由所述级间调停部选择的请求质量、以及由所述目的地间调停部选择的目的地,来控制所述数据的发送,
在所述请求质量当中,请求质量不同的数据至少包括处理器级的数据和速率保证级的数据,
当在所述缓存器中存在所述处理器级以上的请求质量的数据时,所述发送控制部,针对由所述级间调停部选择的请求质量的数据,发送由所述目的地间调停部以使数据的发送量在多个目的地间接近于均匀的方式选择的数据,
当在所述缓存器中不存在所述处理器级以上的请求质量的数据时,所述发送控制部,针对由所述目的地间调停部选择的目的地的数据,发送由所述级间调停部按照请求质量的从严格到宽松的顺序选择的数据。
9.一种中继装置,对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,该中继装置具有:
缓存器,其将来自所述多个第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;
级间调停部,其按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量;
目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和
发送控制部,其根据由所述级间调停部选择的请求质量、以及由所述目的地间调停部选择的目的地,来控制所述数据的发送,
在所述请求质量不同的数据中,包括:请求质量相对低的第一数据、以及请求质量相对高的第二数据,
所述中继装置还具有:
利用频带测定部,其测定所述第一数据的发送量;和
先行访问存储部,其对超过所述第一数据中所保证的保证速率而先行发送的所述第一数据的发送量进行存储,
所述发送控制部,根据所述先行访问存储部中所存储的所述发送量,对所述第二数据分配发送量。
10.一种网络接口控制器,与对经由被网络化的总线从多个第一节点向作为目的地的多个第二节点的任一个发送的数据进行调停的访问控制装置连接,该网络接口控制器具有:
缓存器,其将来自规定的第一节点的请求质量和目的地不同的各数据,根据目的地以及所述请求质量,区分地进行保存;
级间调停部,其按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量;
目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和
发送控制部,其根据由所述级间调停部选择的请求质量、以及由所述目的地间调停部选择的目的地,来控制所述数据的发送,
在所述请求质量不同的数据中,包括:请求质量相对低的第一数据、以及请求质量相对高的第二数据,
所述网络接口控制器还具有:
利用频带测定部,其测定所述第一数据的发送量;和
先行访问存储部,其对超过所述第一数据中所保证的保证速率而先行发送的所述第一数据的发送量进行存储,
所述发送控制部,根据所述先行访问存储部中所存储的所述发送量,对所述第二数据分配发送量。
11.一种存储器控制器,是与对经由被网络化的总线从多个第一节点向作为目的地的多个第二节点的任一个发送的数据进行调停的访问控制装置连接的存储器控制器,该存储器控制器具有:
缓存器,其将来自所述多个第一节点的请求质量不同的各数据,根据所述请求质量以及所述数据发送源的第一节点,区分地进行保存;
级间调停部,其按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量;
目的地间调停部,其选择应发送的数据的目的地,以使向各目的地的数据的发送量分散;和
发送控制部,其根据由所述级间调停部选择的请求质量、以及由所述目的地间调停部选择的目的地,来控制所述数据的发送,
在所述请求质量不同的数据中,包括:请求质量相对低的第一数据、以及请求质量相对高的第二数据,
所述存储器控制器还具有:
利用频带测定部,其测定所述第一数据的发送量;和
先行访问存储部,其对超过所述第一数据中所保证的保证速率而先行发送的所述第一数据的发送量进行存储,
所述发送控制部,根据所述先行访问存储部中所存储的所述发送量,对所述第二数据分配发送量。
12.一种访问控制装置的控制方法,该访问控制装置对经由被网络化的总线从多个第一节点各自向作为目的地的多个第二节点的任一个发送的数据进行调停,该控制方法包括:
接收来自所述多个第一节点的请求质量和目的地不同的各数据的步骤;
根据目的地以及所述请求质量,在缓存器中区分地保存所述各数据的步骤;
选择应发送的数据的目的地,以使向各目的地的数据的发送量分散的步骤;
按照所述请求质量的从严格到宽松的顺序,选择所述各数据的请求质量的步骤;以及
根据由选择请求质量的所述步骤所选择的请求质量、以及由选择目的地的所述步骤所选择的目的地,来控制所述数据的发送的步骤,
在所述请求质量不同的数据中,包括:请求质量相对低的第一数据、以及请求质量相对高的第二数据,
所述控制方法还包括:
测定所述第一数据的发送量的步骤;和
对超过所述第一数据中所保证的保证速率而先行发送的所述第一数据的发送量进行存储的先行访问存储步骤,
在控制发送的所述步骤中,根据由所述先行访问存储步骤所存储的所述发送量,对所述第二数据分配发送量。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-179477 | 2012-08-13 | ||
JP2012179477 | 2012-08-13 | ||
PCT/JP2013/004667 WO2014027445A1 (ja) | 2012-08-13 | 2013-08-01 | アクセス制御装置、中継装置、アクセス制御方法、コンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103858117A CN103858117A (zh) | 2014-06-11 |
CN103858117B true CN103858117B (zh) | 2017-09-15 |
Family
ID=50685499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380003483.4A Active CN103858117B (zh) | 2012-08-13 | 2013-08-01 | 访问控制装置、中继装置、访问控制方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9606945B2 (zh) |
JP (1) | JP5975446B2 (zh) |
CN (1) | CN103858117B (zh) |
WO (1) | WO2014027445A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3348002B1 (en) * | 2015-09-09 | 2020-01-01 | Telefonaktiebolaget LM Ericsson (publ) | Centralized power meter and centralized power calculation method |
JP6513695B2 (ja) | 2015-10-01 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106793135A (zh) * | 2016-04-01 | 2017-05-31 | 北京展讯高科通信技术有限公司 | 通信资源调度方法、终端设备和基站设备 |
US10067691B1 (en) * | 2017-03-02 | 2018-09-04 | Qualcomm Incorporated | System and method for dynamic control of shared memory management resources |
JP6890055B2 (ja) * | 2017-06-30 | 2021-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7036069B2 (ja) * | 2019-03-15 | 2022-03-15 | オムロン株式会社 | 制御システム、中継装置、および中継プログラム |
KR20210012439A (ko) * | 2019-07-25 | 2021-02-03 | 삼성전자주식회사 | 마스터 지능 소자 및 이의 제어 방법 |
CN112306918B (zh) * | 2019-07-31 | 2024-06-14 | 北京百度网讯科技有限公司 | 数据访问方法、装置、电子设备和计算机存储介质 |
CN112363612B (zh) * | 2020-10-21 | 2022-07-08 | 海光信息技术股份有限公司 | 一种降低片上网络功耗的方法、装置、cpu芯片及服务器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1875584A (zh) * | 2003-10-31 | 2006-12-06 | 皇家飞利浦电子股份有限公司 | 用于避免数据饥饿的集成电路和方法 |
CN102523764A (zh) * | 2010-09-03 | 2012-06-27 | 松下电器产业株式会社 | 中继装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6944678B2 (en) * | 2001-06-18 | 2005-09-13 | Transtech Networks Usa, Inc. | Content-aware application switch and methods thereof |
US7440405B2 (en) * | 2005-03-11 | 2008-10-21 | Reti Corporation | Apparatus and method for packet forwarding with quality of service and rate control |
WO2007004696A1 (ja) * | 2005-07-06 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
CN103460654B (zh) * | 2011-11-17 | 2016-12-14 | 松下知识产权经营株式会社 | 中继装置、中继装置的控制方法 |
-
2013
- 2013-08-01 WO PCT/JP2013/004667 patent/WO2014027445A1/ja active Application Filing
- 2013-08-01 JP JP2014504509A patent/JP5975446B2/ja not_active Expired - Fee Related
- 2013-08-01 CN CN201380003483.4A patent/CN103858117B/zh active Active
-
2014
- 2014-04-07 US US14/246,468 patent/US9606945B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1875584A (zh) * | 2003-10-31 | 2006-12-06 | 皇家飞利浦电子股份有限公司 | 用于避免数据饥饿的集成电路和方法 |
CN102523764A (zh) * | 2010-09-03 | 2012-06-27 | 松下电器产业株式会社 | 中继装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2014027445A1 (ja) | 2014-02-20 |
US20140223053A1 (en) | 2014-08-07 |
CN103858117A (zh) | 2014-06-11 |
JP5975446B2 (ja) | 2016-08-23 |
JPWO2014027445A1 (ja) | 2016-07-25 |
US9606945B2 (en) | 2017-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103858117B (zh) | 访问控制装置、中继装置、访问控制方法 | |
CN111344688B (zh) | 云计算中资源提供的方法及系统 | |
US10664421B1 (en) | Reordering responses in a high performance on-chip network | |
KR102209875B1 (ko) | 최소 스토리지를 활용한 플렉시블 링크 폭들을 갖는 라우터에서 크레딧 흐름 제어 방식 | |
CN102567109B (zh) | 中断分配方案 | |
TWI494942B (zh) | 用於i/o流量的同調性開關 | |
CN107003962A (zh) | 高速缓存一致代理到一致结构的低开销分层连接 | |
Qiao et al. | Joint effects of application communication pattern, job placement and network routing on fat-tree systems | |
CN103198001A (zh) | 能够自测pcie接口的存储系统及测试方法 | |
CN106603409A (zh) | 一种数据处理系统、方法及设备 | |
US10241922B2 (en) | Processor and method | |
CN112306628B (zh) | 一种基于多核服务器的虚拟网络功能资源管理系统 | |
Kim et al. | QoS-aware flash memory controller | |
Kogel et al. | Virtual architecture mapping: A SystemC based methodology for architectural exploration of system-on-chip designs | |
Bytyn et al. | Dataflow aware mapping of convolutional neural networks onto many-core platforms with network-on-chip interconnect | |
Tino et al. | Designing power and performance optimal application-specific Network-on-Chip architectures | |
CN108009074B (zh) | 一种基于模型和动态分析的多核系统实时性评估方法 | |
Tino et al. | Power and performance tabu search based multicore network-on-chip design | |
Joo et al. | Efficient hierarchical bus-matrix architecture exploration of processor pool-based MPSoC | |
WO2013111451A1 (ja) | システムシミュレーション装置 | |
Pennefather et al. | Design of a Network Packet Processing platform' | |
Schuermans et al. | Network on Chip Experiments | |
Song | On Quality-of-Service and Memory Efficiency in Heterogeneous MPSoCs | |
Chen et al. | Achieving memory access equalization via round-trip routing latency prediction in 3d many-core nocs | |
CN102043739B (zh) | 避免存储器接入延时的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160118 Address after: Japan Osaka Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd. Address before: Osaka Japan Applicant before: Matsushita Electric Industrial Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |