KR20210012439A - 마스터 지능 소자 및 이의 제어 방법 - Google Patents

마스터 지능 소자 및 이의 제어 방법 Download PDF

Info

Publication number
KR20210012439A
KR20210012439A KR1020190090170A KR20190090170A KR20210012439A KR 20210012439 A KR20210012439 A KR 20210012439A KR 1020190090170 A KR1020190090170 A KR 1020190090170A KR 20190090170 A KR20190090170 A KR 20190090170A KR 20210012439 A KR20210012439 A KR 20210012439A
Authority
KR
South Korea
Prior art keywords
request
service level
master
intelligent device
master intelligent
Prior art date
Application number
KR1020190090170A
Other languages
English (en)
Inventor
서보억
김선봉
심호준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190090170A priority Critical patent/KR20210012439A/ko
Priority to US16/816,992 priority patent/US11418361B2/en
Priority to CN202010648880.9A priority patent/CN112286335A/zh
Publication of KR20210012439A publication Critical patent/KR20210012439A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/50—Network service management, e.g. ensuring proper service fulfilment according to agreements
    • H04L41/5003—Managing SLA; Interaction between SLA and QoS
    • H04L41/5009—Determining service level performance parameters or violations of service level contracts, e.g. violations of agreed response time or mean time between failures [MTBF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/50—Network service management, e.g. ensuring proper service fulfilment according to agreements
    • H04L41/5003—Managing SLA; Interaction between SLA and QoS
    • H04L41/5019—Ensuring fulfilment of SLA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/302—Route determination based on requested QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]

Abstract

마스터 지능 소자의 제어 방법은, 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 발생하는 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공하는 단계 및 상기 측정 서비스 수준에 기초하여 상기 마스터 지능 소자에 포함되는 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계를 포함한다. 측정 서비스 수준에 따라서 적응적으로 리퀘스트 제어 회로의 전력 레벨을 제어함으로써 마스터 지능 소자의 성능 저하를 방지하면서 상기 마스터 지능 소자 및 상기 마스터 지능 소자를 포함하는 시스템의 전력 소모를 감소할 수 있다.

Description

마스터 지능 소자 및 이의 제어 방법{Master device and method of controlling the same}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 마스터 지능 소자, 상기 마스터 소자를 포함하는 시스템 및 상기 마스터 지능 소자의 제어 방법에 관한 것이다.
시스템 온 칩(SOC: system on chip)은 여러 가지 반도체 부품들이 하나로 집적되는 하나의 칩 또는 그 칩에 집적된 시스템을 말한다. 컴퓨터, 통신, 방송 등이 점차 통합(Convergence)됨에 따라서 기존의 주문형 반도체(ASIC: application specific integrated circuit)와 특정용도 표준제품(ASSP: application specific standard product)의 수요가 점차 시스템 온 칩으로 전환되어 가고 있는 추세이다. 또한 전자 기기의 경박단소화 및 고기능화 추세도 시스템 온 칩 산업을 촉진시키는 요인이 되고 있다.
시스템 온 칩의 집적도 향상에 따라서 더 많은 부품들이 하나의 칩에 집적되고 시스템 온 칩의 동작 속도도 점진적으로 증가하고 있다. 특히 칩 내에 내재되어 있는 여러 지능 소자(IP: intellectual property)들의 개수 및 동작 속도가 증가함에 따라서 시스템 온 칩의 전력 소모가 증가한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 효율적으로 전력 소모를 감소할 수 있는 마스터 지능 소자를 제공하는 것이다.
또한 본 발명의 일 목적은, 효율적으로 전력 소모를 감소할 수 있는 마스터 지능 소자들을 포함하는 시스템을 제공하는 것이다.
또한, 본 발명의 일 목적은, 효율적으로 전력 소모를 감소할 수 있는 마스터 지능 소자의 제어 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법은, 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 발생하는 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공하는 단계 및 상기 측정 서비스 수준에 기초하여 상기 마스터 지능 소자에 포함되는 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계를 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 마스터 지능 소자는 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 발생하는 마스터 지능 소자로서 서비스 수준 모니터 및 리퀘스트 제어 회로를 포함한다.
상기 서비스 수준 모니터는 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공한다.
상기 리퀘스트 제어 회로는 상기 측정 서비스 수준에 기초하여 전력 레벨을 제어한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 시스템은 적어도 하나의 슬레이브 지능 소자, 복수의 마스터 지능 소자들 및 상호접속 장치를 포함한다.
상기 복수의 마스터 지능 소자들은 상기 적어도 하나의 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 각각 발생한다.
상기 상호접속 장치는 각각의 채널들을 통하여 상기 적어도 하나의 슬레이브 지능 소자 및 상기 복수의 마스터 지능 소자들에 연결되고 상기 복수의 마스터 지능 소자들과 상기 슬레이브 지능 소자 사이의 리퀘스트 플로우를 제어한다.
상기 복수의 마스터 지능 소자들 중 적어도 하나의 마스터 지능 소자는, 상기 하나의 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공하는 서비스 수준 모니터 및 상기 측정 서비스 수준에 기초하여 상기 하나의 마스터 지능 소자의 전력 레벨을 제어하는 리퀘스트 제어 회로를 포함한다.
본 발명의 실시예들에 따른 마스터 지능 소자 및 상기 마스터 지능 소자의 제어 방법은 측정 서비스 수준에 따라서 적응적으로 리퀘스트 제어 회로의 전력 레벨을 제어함으로써 마스터 지능 소자의 성능 저하를 방지하면서 상기 마스터 지능 소자 및 상기 마스터 지능 소자를 포함하는 시스템의 전력 소모를 감소할 수 있다.
도 1은 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 마스터 지능 소자를 포함하는 시스템을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 마스터 지능 소자를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 마스터 지능 소자의 전력 레벨 제어의 일 실시예를 설명하기 위한 도면이다.
도 5a 및 5b는 본 발명의 실시예들에 따른 마스터 지능 소자의 전력 레벨 제어를 설명하기 위한 도면들이다.
도 6a 및 6b는 측정 서비스 수준 및 다양한 서비스 수준 사이의 관계를 나타내는 도면들이다.
도 7은 리퀘스트 큐에 저장되는 리퀘스트의 포맷의 일 예를 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 마스터 지능 소자에 포함되는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 시스템에 의해 수행되는 트랜잭션의 일 예 및 도 8의 레이턴시 검출기에 의해 검출되는 현재 레이턴시를 설명하기 위한 파형도이다.
도 10은 본 발명의 일 실시예에 따른 레이턴시 검출을 위한 축적기 모델을 나타내는 도면이다.
도 11은 도 10의 축적기 모델을 이용하는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다.
도 12는 본 발명의 일 실시예에 따른 대역폭 검출을 위한 버퍼 모델을 나타내는 도면이다.
도 13은 도 12의 버퍼 모델을 이용하는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 나타내는 순서도이다.
도 15는 측정 서비스 수준에 기초한 전력 레벨 제어의 일 실시예를 나타내는 도면이다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 나타내는 순서도이다.
도 1을 참조하면, 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공한다(S10). 상기 마스터 지능 소자는 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 상기 리퀘스트들을 발생한다.
일 실시예에서, 상기 측정 서비스 수준을 제공하는 단계(S10)는, 상기 마스터 지능 소자가 상기 슬레이브 마스터 지능 소자에 대하여 서비스를 요청한 시점부터 상기 요청한 서비스가 완료되는 시점까지의 시간에 상응하는 레이턴시를 측정하여 측정 레이턴시를 상기 측정 서비스 수준으로서 제공하는 단계를 포함할 수 있다.
다른 실시예에서, 상기 측정 서비스 수준을 제공하는 단계(10)는, 상기 마스터 지능 소자에게 단위 시간 동안 전송되거나 서비스되는 데이터의 양에 상응하는 대역폭을 측정하여 측정 대역폭을 상기 측정 서비스 수준으로서 제공하는 단계를 포함할 수 있다.
또 다른 실시예에서, 상기 측정 서비스 수준을 제공하는 단계(10)는, 상기 측정 레이턴시 및 상기 측정 대역폭의 양자를 측정 상기 측정 서비스 수준으로서 제공하는 단계를 포함할 수 있다.
상기 측정 서비스 수준에 기초하여 상기 마스터 지능 소자에 포함되는 리퀘스트 제어 회로의 전력 레벨을 제어한다(S20). 여기서 전력 레벨을 제어한다는 것은 상기 리퀘스트 제어 회로에 공급되는 동작 클록 신호 및/또는 전원 전압을 제어하여 상기 리퀘스트 제어 회로의 소모 전력을 제어하는 것을 말한다.
상기 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계(20)는, 상기 마스터 지능 소자가 발행할 수 있는 아웃스탠딩 리퀘스트들의 최대 개수를 변경하는 단계를 포함할 수 있다. 상기 측정 서비스 수준이 증가할수록 상기 아웃스탠딩 리퀘스트들의 최대 개수를 감소하는 방식으로 상기 리퀘스트 제어 회로의 소모 전력을 감소할 수 있다.
일반적으로 마스터 지능 소자의 성능 및 소모 전력을 종합적으로 관리하기 위하여 다이내믹 전압 주파수 스케일링(DVFS, dynamic voltage frequency scaling) 방식이 채용되고 있다. DVFS 방식은 마스터 지능 소자의 작업 부하(workload)에 따라서 동작 클록 신호의 주파수를 조절하거나 전원 전압의 레벨을 조절함으로써 마스터 지능 소자의 전력 레벨을 제어한다. DVFS 방식에 따르면 소모 전력을 감소하기 위해서 전력 레벨을 증가하는 경우 마스터 지능 소자의 성능이 감소된다.
반면에, 본 발명의 실시예들에 따른 마스터 지능 소자 및 마스터 지능 소자의 제어 방법은 리퀘스트 제어 회로의 전력 레벨만을 제어함으로써 마스터 지능 소자의 성능에 영향을 미치지 않으면서 소모 전력을 감소할 수 있다. 본 발명의 실시예들에 따라서 마스터 지능 소자의 서비스 수준이 충분히 높은 경우에는 마스터 소자의 실질적인 성능에 영향을 미치지 않도록 리퀘스트 제어 회로의 전력 레벨만을 감소할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법은 측정 서비스 수준에 따라서 적응적으로 리퀘스트 제어 회로의 전력 레벨을 제어함으로써 마스터 지능 소자의 성능 저하를 방지하면서 상기 마스터 지능 소자 및 상기 마스터 지능 소자를 포함하는 시스템의 전력 소모를 감소할 수 있다.
도 2는 본 발명의 실시예들에 따른 마스터 지능 소자를 포함하는 시스템을 나타내는 블록도이다.
이하, 언급되는 시스템은 여러 가지 반도체 부품들이 하나의 칩에 집적된 시스템 온 칩(SOC)을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 2를 참조하면, 시스템(1000)은 복수의 슬레이브(slave) 지능 소자(IP, intellectual property)들(SLAVE1, SLAVE2, SLAVE3)(301, 302, 303), 마스터(master) 지능 소자들(MASTER1, MASTER2, MASTER3, MASTER4)(101, 102, 103, 104) 및 상호접속 장치(interconnect device)(10)를 포함할 수 있다. 마스터 지능 소자는 마스터 장치 또는 리퀘스터(requester)로 칭할 수도 있으며, 슬레이브 지능 소자는 슬레이브 장치 또는 리스판더(responder)로 칭할 수도 있다. 상호접속 장치는 페브릭(fabric)으로 칭할 수도 있다.
복수의 마스터 지능 소자들(101, 102, 103, 104)은 적어도 하나의 슬레이브 지능 소자(301, 302, 303)에게 서비스를 요구하기 위한 리퀘스트들을 각각 발생한다.
복수의 슬레이브 지능 소자들(301, 302, 303) 및 복수의 마스터 지능 소자들(101, 102, 103, 104)은 각각의 채널(channel)을 통하여 상호접속 장치(10)에 연결된다.
상호접속 장치(10)는 각각의 채널들을 통하여 복수의 마스터 지능 소자들(101, 102, 103, 104) 및 복수의 슬레이브 지능 소자들(301, 302, 303)에 연결되고 복수의 마스터 지능 소자들(101, 102, 103, 104) 및 복수의 슬레이브 지능 소자들(301, 302, 303)의 리퀘스트 플로우를 제어할 수 있다. 예를 들어, 상호접속 장치(10)는 상기 리퀘스트들의 긴급한 정도를 나타내는 우선순위 정보들에 기초하여 상기 리퀘스트들의 중재 동작을 수행할 수 있다.
도 1에 도시된 마스터 지능 소자들 및 슬레이브 지능 소자들의 개수는 다양하게 변경될 수 있고, 마스터 지능 소자의 동작 특성에 따라서, 서비스 제어기들은 서로 다른 구성을 가질 수 있으며, 일부 서비스 제어기는 생략될 수도 있다.
복수의 마스터 지능 소자들(101, 102, 103, 104) 중 적어도 하나의 마스터 지능 소자는 서비스 수준 모니터 및 리퀘스트 제어 회로를 포함할 수 있다. 도 2에는 제1 마스터 지능 소자(101)는 제1 서비스 수준 모니터(MON1) 및 제1 리퀘스트 제어 회로(RCC1)를 포함하고, 제2 마스터 지능 소자(102)는 제2 서비스 수준 모니터(MON2) 및 제2 리퀘스트 제어 회로(RCC2)를 포함하고, 제3 마스터 지능 소자(103)는 제3 서비스 수준 모니터(MON3) 및 제3 리퀘스트 제어 회로(RCC3)를 포함하는 예가 도시되어 있다. 반면에 적어도 하나의 마스터 지능 소자는, 예를 들어, 제4 마스터 지능 소자(104)는 제4 리퀘스트 제어 회로(RCC4)를 포함하고 서비스 수준 모니터는 포함하지 않을 수 있다.
각각의 서비스 수준 모니터(MONi)(i=1,2,3)는 상응하는 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공한다.
실시예들에 따라서, 각각의 서비스 수준 모니터(MONi)는 상응하는 마스터 지능 소자가 슬레이브 마스터 지능 소자에 대하여 서비스를 요청한 시점부터 상기 요청한 서비스가 완료되는 시점까지의 시간에 상응하는 레이턴시를 측정한 측정 레이턴시 및 상응하는 마스터 지능 소자에게 단위 시간 동안 전송되거나 서비스되는 데이터의 양에 상응하는 대역폭을 측정한 측정 대역폭 중 적어도 하나를 상기 측정 서비스 수준으로서 제공할 수 있다.
각각의 리퀘스트 제어 회로(RCCi)는 상기 측정 서비스 수준에 기초하여 자신의 전력 레벨을 제어한다. 일 실시예에서, 각각의 리퀘스트 제어 회로(RCCi)는 상응하는 마스터 지능 소자가 발행할 수 있는 아웃스탠딩 리퀘스트들의 최대 개수를 변경하는 방식으로 전력 레벨을 제어할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 마스터 지능 소자는 측정 서비스 수준에 따라서 적응적으로 리퀘스트 제어 회로의 전력 레벨을 제어함으로써 마스터 지능 소자의 성능 저하를 방지하면서 상기 마스터 지능 소자 및 상기 마스터 지능 소자를 포함하는 시스템의 전력 소모를 감소할 수 있다.
도 3은 본 발명의 실시예들에 따른 마스터 지능 소자를 나타내는 블록도이다.
도 3을 참조하면, 마스터 지능 소자(100)는 내부 회로(200), 리퀘스트 제어 회로(300) 및 서비스 수준 모니터(MON)(500)를 포함할 수 있다.
내부 회로(200)는 마스터 지능 소자(100)의 고유 기능에 상응하는 다양한 구성을 가질 수 있다. 서비스 수준 모니터(500)는 마스터 지능 소자(100)의 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준(MSL)을 제공할 수 있다. 리퀘스트 제어 회로(300)는 상호접속 장치(10)에 연결된 채널을 통하여 리퀘스트(REQ)를 발행하고(issue) 리퀘스트(REQ)에 대한 응답(RSP)을 수신할 수 있다.
리퀘스트 제어 회로(300)는, 리퀘스트 큐(310), 스케쥴러(320), 리소스 콘트롤러(RSCON)(330) 및 게이트 회로(GTC)(340)를 포함할 수 있다.
리퀘스트 큐(310)는 리퀘스트들을 각각 저장하기 위한 복수의 리퀘스트 저장 유닛들(REG1~REGn)을 포함할 수 있다. 다중 아웃스탠딩 트랜잭션(multiple outstanding transactions) 또는 다중 아웃스탠딩 리퀘스트(multiple outstanding requests)를 지원하는 프로토콜이 채용되는 경우, 마스터 지능 소자는 적어도 하나의 리퀘스트 큐(310)를 포함할 수 있다. 리퀘스트 큐(310)는 마스터 지능 소자들로부터 발행될 예정인 리퀘스트 및 이미 발행되었으나(issued) 아직 완료되지 않은 복수의 리퀘스트들을 저장한다.
스케쥴러(320)는 리퀘스트 큐(310)에 저장된 리퀘스트들의 각각의 우선순위들에 기초하여 상기 저장된 리퀘스트들에 대한 서비스 순서를 결정할 수 있다. 결정된 서비스 순서에 따라서 리퀘스트들이 순차적으로 상호접속 장치(10)에 전달될 수 있다.
리소스 콘트롤러(330)는 측정 서비스 수준(MSL)에 기초하여 마스터 지능 소자(100)가 발행할 수 있는 아웃스탠딩 리퀘스트들의 최대 개수(MXN)를 결정할 수 있다. 일 실시예에서, 리소스 콘트롤러(330)는 아웃스탠딩 리퀘스트들의 최대 개수(MXN)에 기초하여 게이트 제어 신호(GCS)를 발생할 수 있다. 게이트 제어 신호(GCS)는 도 4를 참조하여 후술하는 바와 같이 복수의 스위치 제어 신호들(GCS1~GCSn)을 포함할 수 있다. 아웃스탠딩 리퀘스트들의 최대 개수(MXN)는 스케쥴러(320)에 제공되고, 스케쥴러(320)는 아웃스탠딩 리퀘스트들의 최대 개수(MXN)에 상응하는 리퀘스트들의 저장 및 발행 순서를 제어할 수 있다.
게이트 회로(340)는 게이트 제어 신호(GCS)에 기초하여 복수의 리퀘스트 저장 유닛들(REG1~REGn)에 각각 공급되는 동작 클록 신호(CLK) 및 전원 전압(VDD)을 제어할 수 있다.
도 4는 본 발명의 실시예들에 따른 마스터 지능 소자의 전력 레벨 제어의 일 실시예를 설명하기 위한 도면이다.
도 4를 참조하면, 게이트 회로(340)는 리퀘스트 큐(310)에 포함되는 복수의 리퀘스트 저장 유닛들(REG1~REGn)에 공급되는 동작 클록 신호(CLK) 및 전원 전압(VDD)을 각각 게이팅하는 복수의 스위치들(SW1~SWn)을 포함할 수 있다.
도 3 및 4를 참조하면, 리소스 콘트롤러(330)는 복수의 스위치들(SW1~SWn)의 스위칭 동작을 각각 제어하기 위한 복수의 스위치 제어 신호들(GCS1~GCSn)을 발생할 수 있고, 복수의 스위치들(SW1~SWn)은 복수의 스위치 제어 신호들(GCS1~GCSn)의 각각의 활성화 또는 비활성화에 따라서 턴온 또는 턴오프될 수 있다.
리소스 콘트롤러(330)는 서비스 수준 모니터(500)로부터 제공되는 측정 서비스 수준(MSL)에 기초하여 복수의 스위치 제어 신호들(GCS1~GCSn) 중에서 활성화되는 스위치 제어 신호들의 개수를 변경할 수 있다.
복수의 스위치 제어 신호들(GCS1~GCSn) 중 각각의 스위치 제어 신호(GCSi)(i=1~n)가 활성화되는 경우 상응하는 스위치(SWi)가 턴온되어 상응하는 리퀘스트 저장 유닛(REGi)에 동작 클록 신호(CLK) 및 전원 전압(VDD)이 공급되어 상응하는 리퀘스트 저장 유닛(REGi)이 인에이블될 수 있다. 반면에, 각각의 스위치 제어 신호(GCSi)가 비활성화되는 경우 상응하는 스위치(SWi)가 턴오프되어 상응하는 리퀘스트 저장 유닛(REGi)에 공급되는 동작 클록 신호(CLK) 및 전원 전압(VDD)이 차단되어 상응하는 리퀘스트 저장 유닛(REGi)이 디스에이블될 수 있다.
리소스 콘트롤러(330)는, 측정 서비스 수준(MSL)이 증가할수록 복수의 리퀘스트 저장 유닛들(REG1~REGn) 중에서 동작 클록 신호(CLK) 및 전원 전압(VDD)을 공급받는 리퀘스트 저장 유닛들의 개수를 감소하도록 활성화되는 스위치 제어 신호들의 개수를 감소할 수 있다. 다시 말해, 측정 서비스 수준(MSL)이 증가할수록 복수의 리퀘스트 저장 유닛들(REG1~REGn) 중에서 인에이블되는 리퀘스트 저장 유닛들의 개수를 감소할 수 있다. 결과적으로 측정 서비스 수준(MSL)이 증가할수록 아웃스탠딩 리퀘스트들의 최대 개수(MXN)를 감소할 수 있다.
도 5a 및 5b는 본 발명의 실시예들에 따른 마스터 지능 소자의 전력 레벨 제어를 설명하기 위한 도면들이다.
도 5a를 참조하면, 본 발명의 실시예들에 따라서 측정 서비스 수준(MSL)이 증가할수록 복수의 리퀘스트 저장 유닛들(REG1~REGn) 중에서 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 감소할 수 있다.
도 5b에는 제1 내지 제4 마스터 지능 소자들(MST1~MST4)이 제1 내지 제4 슬레이브 지능 소자들(SLV1~SLV4)과 각각 트랜잭션을 수행하는 제1 내지 제4 경우들(CS1~CS4)이 도시되어 있다. 각각의 마스터 지능 소자는 각각의 슬레이브 지능 소자에게 서비스에 대한 리퀘스트(REQ)를 발행하고 상응하는 슬레이브 지능 소자로부터 상기 서비스에 대한 응답(RSP)을 수신한다.
제1 내지 제4 마스터 지능 소자들(MST1~MST4)은 제1 내지 제4 리퀘스트 큐들(RQ1~RQ4)을 각각 포함할 수 있다. 제1 내지 제4 리퀘스트 큐들(RQ1~RQ4)의 각각은 복수의 리퀘스트 저장 유닛들을 포함한다. 도 5b에는 디스에이블되는 리퀘스트 저장 유닛들이 빗금으로 표시되어(hatched) 있다.
상호접속 장치(10)는 스위치 회로(SWT), 컨버터(CNV)와 같은 다양한 구성요소들을 포함할 수 있고, 트랜잭션이 이러한 구성요소들을 경유하는 경우 레이턴시가 증가하게 된다. 본 발명의 실시예들에 따라서, 레이턴시가 증가할수록, 즉 측정 서비스 수준(MSL)이 감소할수록, 레이턴시를 감소하기 위해 인이에블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 증가할 수 있다. 반대로 레이턴시가 감소할수록, 즉 측정 서비스 수준(MSL)이 증가할수록, 레이턴시 및 전력 소모를 감소하기 위해 인이에블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 감소할 수 있다.
제1 내지 제3 마스터 지능 소자들(MST1~MST3)은 본 발명의 실시예들에 따른 제어 방법을 수행하는 지능 소자들에 해당한다. 제1 경우(CS1)에는 중간에 경유하는 구성 요소가 없으므로 레이턴시가 상대적으로 작으므로 인에이블되는 리퀘스트 저장 유닛들의 개수가 상대적으로 작을 수 있다. 제2 경우(CS2)는 제1 경우(CS1)보다 레이턴시가 증가하므로, 제1 경우(CS1)보다 제2 경우(CS2)에 인에이블되는 리퀘스트 저장 유닛들의 개수가 증가한다. 마찬가지로 제3 경우(CS3)는 제2 경우(CS2)보다 레이턴시가 증가하므로, 제2 경우(CS2)보다 제3 경우(CS3)에 인에이블되는 리퀘스트 저장 유닛들의 개수가 증가한다.
제4 마스터 지능 소자(MST4)는 본 발명의 실시예들에 따른 제어 방법을 채용하지 않은 지능 소자에 해당한다. 제4 경우(CS4)에는 제1 경우(CS1)와 동일한 레이턴시를 갖지만 레이턴시에 관계없이 모든 리퀘스트 저장 유닛들이 인에이블된다. 따라서, 레이턴시가 필요 이상 감소함으로써 소모 전력이 불필요하게 증가하게 된다.
이와 같이, 본 발명의 실시예들에 따른 마스터 지능 소자 및 상기 마스터 지능 소자의 제어 방법은 측정 서비스 수준에 따라서 적응적으로 리퀘스트 제어 회로의 전력 레벨을 제어함으로써 마스터 지능 소자의 성능 저하를 방지하면서 상기 마스터 지능 소자 및 상기 마스터 지능 소자를 포함하는 시스템의 전력 소모를 감소할 수 있다.
도 6a 및 6b는 측정 서비스 수준 및 다양한 서비스 수준 사이의 관계를 나타내는 도면들이다.
도 6a에 도시된 바와 같이 레이턴시가 증가할수록 측정 서비스 수준(MSL)이 감소한다. 레이턴시가 크다는 것은 서비스가 적시에 제공되지 못하는 것을 의미하며, 따라서, 측정 서비스 수준(MSL)과 레이턴시는 반비례하는 관계에 있다.
한편, 도 6b에 도시된 바와 같이 대역폭이 증가할수록 측정 서비스 수준(MSL)이 증가한다. 대역폭이 크다는 것은 서비스되는 데이터의 양이 충분하다는 것을 의미하며, 따라서, 측정 서비스 수준(MSL)과 대역폭은 비례하는 관계에 있다.
도 7은 리퀘스트 큐에 저장되는 리퀘스트의 포맷의 일 예를 나타내는 도면이다.
도 7을 참조하면, 리퀘스트 큐에 저장되는 리퀘스트들(REQ)은 리퀘스트(REQ)를 발생한 마스터 지능 소자를 나타내는 마스터 식별자(MID), 복수의 리퀘스트들을 구별하기 위한 리퀘스트 식별자(AxID), 리퀘스트(REQ)의 내용을 나타내는 어드레스-코맨드(ADD-COM) 및 리퀘스트(REQ)의 우선순위(AxQ)를 포함할 수 있다. 우선순위(AxQ)는 상호접속 장치(10) 내에서 전달되어 리퀘스트들의 중재를 위한 정보로서 이용될 수 있다.
도 8은 본 발명의 실시예들에 따른 마스터 지능 소자에 포함되는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다. 도 8에는 현재 레이턴시를 전술한 측정 서비스 수준(MSL)으로서 제공하는 레이턴시 검출기가 도시되어 있다.
도 8을 참조하면, 레이턴시 검출기(540)는 제1 플립플롭(flip-flop)(FF1)(541), 제2 플립플롭(FF2)(542), 카운터(counter)(543), 제1 래치(LATCH1)(544), 제2 래치(LATCH2)(545), 계산기(546), 제1 논리 게이트(548) 및 제2 논리 게이트(549)를 포함할 수 있다.
예를 들어, 제1 논리 게이트(548)는 논리곱 게이트(AND 게이트)로 구현될 수 있으며, 제1 논리 게이트(548)는 리퀘스트 밸리드 신호(ARVALID) 및 리퀘스트 레디 신호(ARREADY)를 논리곱 연산한 결과를 출력한다. 제1 플립플롭(541)의 데이터 단자(D)에는 제1 논리 게이트(548)의 출력 신호가 입력되고 클록 단자(C)에는 글로벌 클록 신호(ACLK)가 입력된다. 제1 플립플롭(541)은 글로벌 클록 신호(ACLK)의 상승 에지에 응답하여 제1 논리 게이트(548)의 출력 신호를 샘플링하여 글로벌 클록 신호(ACLK)의 상승 에지에 동기된 신호(SS1)를 출력 단자(Q)를 통하여 출력한다.
예를 들어, 제2 논리 게이트(549)는 논리곱 게이트(AND 게이트)로 구현될 수 있으며, 제2 논리 게이트(549)는 서비스 밸리드 신호(RVALID), 서비스 레디 신호(RREADY) 및 서비스 완료 신호(RLAST)를 논리곱 연산한 결과를 출력한다. 제2 플립플롭(542)의 데이터 단자(D)에는 제2 논리 게이트(549)의 출력 신호가 입력되고 클록 단자(C)에는 글로벌 클록 신호(ACLK)가 입력된다. 제2 플립플롭(542)은 글로벌 클록 신호(ACLK)의 상승 에지에 응답하여 제2 논리 게이트(549)의 출력 신호를 샘플링하여 글로벌 클록 신호(ACLK)의 상승 에지에 동기된 신호(SS2)를 출력 단자(Q)를 통하여 출력한다.
카운터(543)는 글로벌 클록 신호(ACLK)의 사이클 횟수를 카운팅하여 카운트 신호(CNT)를 제공한다.
제1 래치(544)는 제1 플립플롭(541)의 출력 신호(SS1)의 상승 에지에 응답하여 카운트 신호(CNT)를 래치하고 시작 카운트 신호(CNT1)를 제공한다. 또한 제1 래치(544)는 리퀘스트 신호들(ARVALID, ARREADY)과 연계된 제1 식별 신호(ARID)를 수신하여 제1 식별 코드(ID1)를 제공한다.
제2 래치(545)는 제2 플립플롭(542)의 출력 신호(SS2)의 상승 에지에 응답하여 카운트 신호(CNT)를 래치하고 완료 카운트 신호(CNT2)를 제공한다. 또한 제2 래치(545)는 서비스 신호들(RVALID, RREADY, RLAST)과 연계된 제2 식별 신호(BID)를 수신하여 제2 식별 코드(ID2)를 제공한다.
계산기(546)는 시작 카운트 신호(CNT1) 및 완료 카운트 신호(CNT2)에 기초하여 현재 레이턴시(CLAT)를 발생한다. 시스템(1000)이 마스터 지능 소자들, 상호접속 장치 및 슬레이브 지능 소자들 사이의 다중 아웃스탠딩 트랜잭션(multiple outstanding transactions)을 지원하는 프로토콜을 채용하는 경우, 동일한 트랜잭션에 상응하는 리퀘스트 신호들(ARVALID, ARREADY)과 서비스 신호들(RVALID, RREADY, RLAST)을 구별하기 위하여 식별 신호들(ARID, BID)이 이용될 수 있다.
계산기(546)는 제1 카운트 신호(CNT1) 및 제1 식별 코드(ID1)가 입력될 때마다 매핑 테이블(547)을 갱신하여 제1 식별 신호(ARID)에 상응하는 제1 식별 코드(ID1)의 값(ID11, ID12, ID13)과 이에 상응하는 제1 카운트 신호(CNT1)의 값들(C1, C2, C3)을 저장한다. 계산기(546)는 제2 카운트 신호(CNT2) 및 제2 식별 코드(ID2)가 입력되면 매핑 테이블(547)로부터 입력된 제2 카운트 신호(CNT2)에 상응하는 리퀘스트 요청 시점을 나타내는 카운트 값(C1, C2 또는 C3)을 추출한다.
계산기(546)는 입력되는 제2 카운트 신호(CNT2)의 리퀘스트 완료 시점을 나타내는 카운트 값과 상기 추출된 카운트 값의 차이를 계산하여 현재 레이턴시(CLAT)를 발생할 수 있다.
이와 같이 구해진 현재 레이턴시(CLAT)를 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 위한 측정 서비스 수준(MSL)으로서 이용할 수 있다.
도 9는 본 발명의 실시예들에 따른 시스템에 의해 수행되는 트랜잭션의 일 예 및 도 8의 레이턴시 검출기에 의해 검출되는 현재 레이턴시를 설명하기 위한 파형도이다.
도 9에는 설명의 편의를 위하여 AXI(advanced extensible interface) 프로토콜에 따른 독출 트랜잭션의 예가 도시되어 있다. AXI 프로토콜은 밸리드 신호(ARVALID, RVALID) 및 레디 신호(ARREADY, RREADY)를 이용하는 핸드쉐이크 방식(handshake mechanism)을 채택하고 있다.
핸드쉐이크 방식에 따르면, 마스터 인터페이스 및 슬레이브 인터페이스의 일측에서는 신호 전송시 밸리드 신호를 활성화하고 타측에서는 수신 준비가 되었을 때 레디 신호를 활성화한다. 마스터 인터페이스 및 슬레이브 인터페이스의 양자 모두에서 글로벌 클록 신호(ACLK)의 상승 에지에 동기하여 전송 신호의 샘플링이 수행된다. 따라서 밸리드 신호 및 상응하는 레디 신호가 글로벌 클록 신호(ACLK)의 상승 에지에서 모두 활성화될 때만 유효한 신호 전송이 이루어진다.
도 9에 도시된 바와 같이, 마스터 인터페이스에 상응하는 마스터 지능 소자(100)는 신호 전송시 리퀘스트 밸리드 신호(ARVALID)를 활성화하고 슬레이브 인터페이스에 상응하는 상호접속 장치(10)는 수신 준비가 되었을 때 리퀘스트 레디 신호(ARREADY)를 활성화한다. 마찬가지로 상호접속 장치(10)는 신호 전송시 서비스 밸리드 신호(RVALID)를 활성화하고 마스터 지능 소자(100)는 수신 준비가 되었을 때 서비스 레디 신호(RREADY)를 활성화한다.
도 9에는 글로벌 클록 신호(ACLK)의 상승 에지를 나타내는 시점들이 T0~T13으로 표시되어 있다. 마스터 인터페이스, 예를 들어, 마스터 지능 소자(100)는 독출 리퀘스트 신호(ARADDR)를 슬레이브 인터페이스, 예를 들어, 상호접속 장치(10)로 전송하는 것과 함께 리퀘스트 요청 신호에 상응하는 독출 밸리드 신호(ARVALID)를 활성화한다. 시간 T2에서 밸리드 신호(ARVALID) 및 레디 신호(RREADY)가 모두 활성화되어 독출 리퀘스트 신호(ARADDR)의 전송이 실제로 수행된다. 그러나 마스터 인터페이스의 관점에서는 슬레이브 인터페이스의 레디 신호(RREADY)의 활성화 여부에 관계없이, 즉 실제 신호 전송의 성공 여부와 관계없이 시간 T1을 리퀘스트 요청 시점으로 결정할 수 있다.
상기 독출 리퀘스트에 대한 응신으로서 데이터(D(A0), D(A1), D(A2), D(A3))가 버스트 전송 방식에 의해 상호접속 장치(10)로부터 마스터 지능 소자(100)로 전송된다. 상호접속 장치(10)는 마지막 데이터(D(A3))의 전송과 함께 서비스 완료 신호에 상응하는 RLAST 신호를 활성화하고, 시간 T13이 리퀘스트 완료 시점으로 결정된다.
이와 같이, 도 8의 레이턴시 검출기(540)는 마스터 지능 소자와 상호접속 장치(10) 사이의 채널 신호 중에서 마스터 지능 소자(100)와 상호접속 장치(10) 사이의 리퀘스트 신호들(ARVALID, ARREADY) 및 서비스 신호들(RVALID, RREADY, RLAST)에 기초하여 현재 레이턴시(CLAT)를 발생할 수 있다.
도 10은 본 발명의 일 실시예에 따른 레이턴시 검출을 위한 축적기 모델을 나타내는 도면이다.
마스터 지능 소자의 동작 특성에 따라서 마스터 지능 소자의 서비스 수준은 레이턴시(latency)로 표현될 수 있다. 레이턴시는 마스터 지능 소자가 슬레이브 마스터 지능 소자에 대하여 서비스를 요청한 시점부터 상기 요청한 서비스가 완료되는 시점까지의 시간을 나타내며, 예를 들어, 레이턴시는 클록 신호의 사이클 횟수 등으로 표현될 수도 있다.
도 10에는 상기 마스터 지능 소자의 레이턴시 상태가 빗금으로 표시되는 레이턴시 축적기(latency accumulator)가 도시되어 있다. 레이턴시 상태는 현재 레이턴시 레벨(LCL)로 표현될 수 있고, 레이턴시가 증가하면 현재 레이턴시 레벨(LCL)이 증가하고 레이턴시가 감소하면 현재 레이턴시 레벨(LCL)이 감소한다. 현재 레이턴시 레벨(LCL)이 타겟 레이턴시 레벨(예를 들어, LTL1)보다 높은 경우, 레이턴시 감소를 위해 아웃스탠딩 리퀘스트들의 최대 개수(MXN) 또는 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 증가할 수 있다. 한편, 현재 레이턴시 레벨(LCL)이 타겟 레이턴시 레벨(예를 들어, LTL2)보다 낮은 경우, 레이턴시를 증가하여 소모 전력을 감소하기 위해 아웃스탠딩 리퀘스트들의 최대 개수(MXN) 또는 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 감소할 수 있다.
도 11은 도 10의 축적기 모델을 이용하는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 서비스 수준 모니터는 레이턴시 모니터(500a)로 구현될 수 있다.
레이턴시 모니터(latency monitor)(500a)는 상응하는 마스터 지능 소자의 레이턴시를 축적하여 현재 레이턴시 레벨(LCL)을 발생한다. 레이턴시 모니터(500a)는 감산기(subtractor)(SUB)(535), 축적기(accumulator)(ACC)(537) 및 레이턴시 검출기(latency detector)(LATDET)(540)를 포함할 수 있다.
레이턴시 검출기(540)는 도 8을 참조하여 설명한 바와 같이 상응하는 마스터 지능 소자와 상호접속 장치(10) 사이의 채널 신호(CHN)에 기초하여 현재 레이턴시(CLAT)를 발생할 수 있다 감산기(535)는 현재 레이턴시(LCL) 및 기준 레이턴시(RLAT)의 차이를 계산하여 레이턴시 변화값(dLAT)을 출력할 수 있다. 축적기(537)는 레이턴시 변화값(dLAT)을 누산하여 현재 레이턴시 레벨(LCL)을 발생할 수 있다.
이와 같이 구해진 현재 레이턴시 레벨(LCL)을 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 위한 측정 서비스 수준(MSL)으로서 이용할 수 있다.
도 12는 본 발명의 일 실시예에 따른 대역폭 검출을 위한 버퍼 모델을 나타내는 도면이다.
마스터 지능 소자의 동작 특성에 따라서 마스터 지능 소자의 요구수준(requirement level)은 대역폭(bandwidth)으로 표현될 수 있다. 대역폭은 일정한 시간에 전송되거나 서비스되는 데이터의 양을 나타낸다. 예를 들어, 마스터 지능 소자는 상호접속 장치를 통하여 연결된 메모리 콘트롤러와 같은 슬레이브 지능 소자로부터 데이터를 서비스 받아서 데이터 버퍼(data buffer)에 저장하고 저장된 데이터를 소비하면서 고유의 기능을 수행할 수 있다.
도 12에는 상기 마스터 지능 소자에 포함되는 데이터 버퍼의 점유 상태가 빗금으로 도시되어 있다. 데이터의 점유 상태는 현재 대역폭 레벨(BCL)로 표현될 수 있고, 슬레이브 지능 소자로부터 데이터가 서비스되면(DATA IN) 현재 대역폭 레벨(BCL)이 증가하고 마스터 지능 소자가 데이터를 소비하면(DATA OUT) 현재 대역폭 레벨(BCL)이 감소한다.
도 13은 도 12의 버퍼 모델을 이용하는 서비스 수준 모니터의 일 실시예를 나타내는 블록도이다.
도 13을 참조하면, 본 발명의 실시예들에 따른 서비스 수준 모니터는 대역폭 모니터(500b)로 구현될 수 있다.
대역폭 모니터(bandwidth monitor)(500b)는 상응하는 마스터 지능 소자의 대역폭을 실시간으로 검출하여 현재 대역폭 레벨(BCL)을 발생한다. 대역폭 모니터(500b)는 소비 데이터 검출기(consumed data detector)(CDET)(531), 서비스 데이터 검출기(serviced data detector)(SDET)(532) 및 가상 버퍼(virtual buffer)(VBUFF)(533)를 포함할 수 있다.
예를 들어, 소비 데이터 검출기(531)는 상응하는 마스터 지능 소자(100)의 동작 클록 신호(CLKm) 및 단위 데이터 소비량(UDA)에 기초하여 레벨 감소 신호(LDEC)를 발생할 수 있다.
서비스 데이터 검출기(532)는 상응하는 마스터 지능 소자와 상호접속 장치(10) 사이의 채널 신호(CHN)에 기초하여 레벨 증가 신호(LINC)를 발생할 수 있다.
가상 버퍼(533)는 레벨 감소 신호(LDEC) 및 레벨 증가 신호(LINC)에 기초하여 현재 대역폭 레벨(BCL)을 발생한다.
이와 같이 구해진 현재 대역폭 레벨(BCL)을 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 위한 측정 서비스 수준(MSL)으로서 이용할 수 있다.
도 14는 본 발명의 실시예들에 따른 마스터 지능 소자의 제어 방법을 나타내는 순서도이다.
도 14를 참조하면, 먼저 마스터 지능 소자의 특성에 기초하여 요구수준의 유형을 결정한다(S210).
전술한 대역폭 모니터는 소비 데이터량을 검출(S220)하고 서비스 데이터량을 검출(S230)한다. 대역폭 모니터는 검출된 소비 데이터량 및 서비스 데이터량에 기초하여 현재 대역폭 레벨을 결정(S410)한다.
전술한 레이턴시 모니터는 서비스 요청 시점을 검출(단계 S240)하고 서비스 완료 시점을 검출(S250)한다. 레이턴시 모니터는 검출된 서비스 요청 시점 및 서비스 완료 시점에 기초하여 현재 레이턴시 레벨을 결정(S420)한다.
전술한 리퀘스트 제어 회로는 이러한 현재 대역폭 레벨 및 현재 레이턴시 레벨 중 적어도 하나에 기초하여 자신의 전력 레벨을 제어할 수 있다(S430).
이와 같이, 마스터 지능 소자의 특성에 따라서 적절한 서비스 수준의 결정 방식을 선택함으로써, 마스터 지능 소자의 소모 전력을 효율적으로 감소할 수 있다.
마스터 지능 소자는 그 유형(type)에 따라서 하드 리얼타임 지능 소자(hard realtime IP), 소프트 리얼타임 지능 소자(soft realtime IP), 베스트 에포트 지능 소자(best effort IP) 등으로 구분될 수 있다.
하드 리얼타임 지능소자는 디스플레이 지능 소자와 같이 일정한 대역폭의 데이터를 꾸준히 사용하고 필요한 대역폭을 보장 받지 못하면, 데이터 버퍼의 언더런(underrun)이 발생하는 지능 소자이다. 이러한 지능 소자는 일정한 대역폭을 보장해주면 데이터 버퍼가 충분히 채워지고, 데이터를 소비하는 만큼만 리퀘스트를 발생시키면서 리퀘스트 플로우를 자체적으로 제어할 수 있다.
한편, 시스템의 제조비용을 줄이기 위해, 외부 모뎀 칩(external modem chip)이 시스템 온 칩의 메모리를 공유하는 방식을 사용될 수 있다. 이러한 외부 모뎀 칩은 평균 레이턴시 요구수준(average latency requirement)을 만족하지 못하면 오류가 생기는 특성을 가진다. 모뎀 칩의 경우에는 통신이 일어날 때에만 리퀘스트가 시스템 온 칩으로 들어오고, 모뎀 칩 종류도 다양하므로 모뎀 칩의 대역폭 요구수준을 파악하기는 곤란하다.
소프트 리얼타임 지능 소자는 비디오 코덱(CODEC)과 같이 프레임율(frame rate, 예를 들어, 30, 60 per sec)이 정해져 있고 프레임의 특성에 따라서 대역폭 요구량이 조금씩 다르면서 여러 개의 프레임 버퍼를 가지고 있어서 평균 디코드/인코드 시간을 보장 받아야 하는 지능 소자이다. 이러한 지능 소자는 리퀘스트 플로우를 제어해주지 않으면 되도록 빠른 시간에 디코드/인코드를 다음 프레임으로 넘어가려는 특성을 가지고 있지만 데이터 간에 의존성(dependency)이 있어서 한꺼번에 많은 리퀘스트를 내지 못하는 특성을 가지고 있다. 그래서 일정한 대역폭 및/또는 레이턴시를 보장받는 동안에는 동작 속도가 프레임율을 만족하지만 레이턴시가 임계치를 넘어가면 급격히 디코드/인코드 시간이 증가하여 동작 속도가 감소하는 특성을 가진다.
베스트 에포트 지능 소자는 2D, 3D 그래픽 엔진 (two-dimensional and/or three dimensional graphics engine) 또는 DMAC(direct memory access controller)와 같이 리퀘스트 플로우를 제어해주지 않으면 끊임없이 리퀘스트를 발생하는 지능 소자이다. 이러한 지능 소자는 플로우 제어를 반드시 해주어야만 한다. 높은 우선순위(high priority)의 지능 소자들이 긴급한 상황이 아니라면 되도록 리퀘스트 플로우를 제한하지 않고 메모리 콘트롤러와 같은 슬레이브 지능 소자가 감당 할 수 있는 만큼 최대한 서비스 해주는 것이 바람직하다. 그러나, 높은 우선순위의 지능 소자에서 긴급한 상황이 발생하면 슬레이브 지능 소자에 여유를 만들어 주는 수준까지 베스트 에포트 지능 소자의 리퀘스트를 제한해 주어야 높은 우선순위의 지능 소자가 긴급 상황에서 빠져 나올 수 있다.
한편, CPU와 같은 레이턴시 지향 지능 소자(latency oriented IP)는 요구하는 대역폭이 있는 것이 아니고 상황에 따라 대역폭 요구량은 많이 변하지만 평균 레이턴시에 따라서 성능에 직접적인 영향을 받는다. 이러한 지능 소자는 대역폭 요구량을 규정하기 힘들기 때문에 평균 레이턴시에 따라서 시스템의 서비스 우선권을 받아야 한다.
이러한 마스터 지능 소자의 특성에 따라서 대역폭 및 레이턴시 중에서 적절한 측정 서비스 수준을 선택할 수 있다.
도 15는 측정 서비스 수준에 기초한 전력 레벨 제어의 일 실시예를 나타내는 도면이다.
도 15를 참조하면, 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 증가하는 기준 및 감소하는 기준을 서로 다르게 설정하여, 히스테레시스(hysteresis) 방식으로 마스터 지능 소자의 동작을 제어할 수 있다.
측정 서비스 수준(MSL)이 제1 기준 값보다 높게 증가하는 경우 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 N+1개에서 N개로 감소할 수 있다. 예를 들어, 도 15에 도시된 바와 같이 레이턴시가 시점 t3에서 제2 기준 레이턴시(TL1)보다 낮게 감소하는 경우에는 인에이블되는 리퀘스트 저장 유닛들(NEQ)의 개수를 N+1개에서 N개로 감소할 수 있다.
한편, 측정 서비스 수준(MSL)이 제2 기준 값보다 수준보다 낮게 감소하는 경우 상기 인에이블되는 리퀘스트 저장 유닛들의 개수(NEQ)를 N개에서 N+1개로 증가할 수 있다. 예를 들어, 도 15에 도시된 바와 같이 레이턴시가 시점 t1에서 제1 기준 레이턴시(TL1)보다 높게 증가하는 경우에는 인에이블되는 리퀘스트 저장 유닛들(NEQ)의 개수를 N개에서 N+1개로 증가할 수 있다.
이와 같은 히스테레시스 방식을 위해 상기 제2 기준 값은 상기 제1 기준 값보다 작게 설정될 수 있다. 예를 들어, 측정 서비스 수준(MSL)이 레이턴시인 경우에는 제2 기준 레이턴시(TL2)는 제1 기준 레이턴시(TL1)보다 작게 설정될 수 있다.
이와 같은 히스테레시스 방식으로 인에이블되는 리퀘스트 저장 유닛들(NEQ)의 개수를 제어함으로써 빈번한 동작 모드의 변경을 방지하고 마스터 지능 소자의 성능을 보장하면서 안정적으로 소모 전력을 감소할 수 있다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 16을 참조하면, 전자 기기(2000)는 시스템 온 칩(1010), 메모리 장치(1020), 저장 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 이미지 센서(1060)를 포함할 수 있다. 한편, 도 30에는 도시되지 않았지만, 전자 기기(2000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
시스템 온 칩(1010)은 애플리케이션 프로세서 시스템 온 칩(AP SOC)으로서 상호접속 장치(INT)와 이에 연결된 복수의 지능 소자들(또는 기능 블록들)을 포함할 수 있다. 예를 들어, 상기 지능 소자들은 메모리 콘트롤러(memory controller)(MC), 중앙 처리부(central processing unit), 디스플레이 콘트롤러(display controller)(DIS), 파일 시스템 블록(file system block)(FSYS), 그래픽 처리부(graphic processing unit)(GPU), 이미지 신호 프로세서(image signal processor)(ISP), 멀티 포맷 코덱 블록(multi-format codec block)(MFC) 등을 포함할 수 있다. 메모리 콘트롤러(MC)는 전술한 슬레이브 지능 소자들 중 하나에 해당하고 다른 지능 소자들 중 복수의 지능 소자들은 메모리 콘트롤러(MC)를 공통 자원으로 이용하는 마스터 지능 소자들에 해당한다. 이러한 마스터 지능 소자들 중 적어도 하나는 도 1 내지 도 15를 참조하여 설명한 바와 같이 본 발명의 실시예들에 따른 제어 방법을 수행하도록 구현될 수 있다.
시스템 온 칩(1010)은 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(1020), 저장 장치(1030), 입출력 장치(1040) 및 이미지 센서(2060)와 통신을 수행할 수 있다. 실시예에 따라, 시스템 온 칩(1010)은 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(2000)의 동작에 필요한 데이터 및 프로그램 코드를 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 저장 장치(1030)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(2000)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 시스템 온 칩(1010)과 연결되어 통신을 수행할 수 있다. 이미지 센서(1060)는 시스템 온 칩(1010)과 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
도 16에 도시된 전자 기기(2000)의 구성 요소들의 적어도 일부는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 전자 기기(2000)는 적어도 하나의 시스템 온 칩을 포함하는 모든 장치 및 시스템으로 해석되어야 할 것이다.
본 발명의 실시예들은 소모 전력의 감소가 요구되는 마스터 지능 소자 및 이를 포함하는 시스템에 유용하게 이용될 수 있다.
특히 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 발생하는 마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공하는 단계; 및
    상기 측정 서비스 수준에 기초하여 상기 마스터 지능 소자에 포함되는 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계를 포함하는 마스터 지능 소자의 제어 방법.
  2. 제1 항에 있어서,
    상기 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계는,
    상기 측정 서비스 수준이 증가할수록 상기 마스터 지능 소자가 발행할 수 있는 아웃스탠딩 리퀘스트들의 최대 개수를 감소하는 단계를 포함하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  3. 제1 항에 있어서,
    상기 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계는,
    상기 리퀘스트 제어 회로에 포함되는 복수의 리퀘스트 저장 유닛들 중에서 인에이블되는 리퀘스트 저장 유닛들의 개수를 변경하는 단계를 포함하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  4. 제3 항에 있어서,
    상기 인에이블되는 리퀘스트 저장 유닛들에는 동작 클록 신호 및 전원 전압을 공급하고 상기 복수의 리퀘스트 저장 유닛들 중에서 디스에이블되는 리퀘스트 저장 유닛들에 공급되는 상기 동작 클록 신호 및 상기 전원 전압을 차단하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  5. 제3 항에 있어서,
    상기 인에이블되는 리퀘스트 저장 유닛들의 개수를 변경하는 단계는,
    상기 측정 서비스 수준이 제1 기준 값보다 높게 증가하는 경우 상기 인에이블되는 리퀘스트 저장 유닛들의 개수를 N+1개에서 N개로 감소하는 단계; 및
    상기 측정 서비스 수준이 상기 제1 기준 값보다 작은 제2 기준 값보다 낮게 감소하는 경우 상기 인에이블되는 리퀘스트 저장 유닛들의 개수를 N개에서 N+1개로 증가하는 단계를 포함하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  6. 제1 항에 있어서,
    상기 리퀘스트 제어 회로의 전력 레벨을 제어하는 단계는,
    상기 측정 서비스 수준이 증가할수록 상기 리퀘스트 제어 회로에 포함되는 복수의 리퀘스트 저장 유닛들 중에서 동작 클록 신호 및 전원 전압을 공급받는 리퀘스트 저장 유닛들의 개수를 감소하는 단계를 포함하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  7. 제1 항에 있어서,
    상기 측정 서비스 수준을 제공하는 단계는,
    상기 마스터 지능 소자에게 단위 시간 동안 전송되거나 서비스되는 데이터의 양에 상응하는 상기 마스터 지능 소자의 대역폭 및 상기 마스터 지능 소자가 상기 슬레이브 마스터 지능 소자에 대하여 서비스를 요청한 시점부터 상기 요청한 서비스가 완료되는 시점까지의 시간에 상응하는 상기 마스터 지능 소자의 레이턴시 중에서 적어도 하나를 측정하여 상기 측정 서비스 수준으로서 제공하는 단계를 포함하는 것을 특징으로 하는 마스터 지능 소자의 제어 방법.
  8. 상호접속 장치를 통하여 적어도 하나의 슬레이브 지능에 연결되어 상기 슬레이브 지능 소자에게 서비스를 요구하기 위한 리퀘스트들을 발생하는 마스터 지능 소자로서,
    마스터 지능 소자의 상기 리퀘스트들에 대한 서비스 수준을 실시간으로 측정하여 측정 서비스 수준을 제공하는 서비스 수준 모니터; 및
    상기 측정 서비스 수준에 기초하여 전력 레벨을 제어하는 리퀘스트 제어 회로를 포함하는 마스터 지능 소자.
  9. 제8 항에 있어서,
    상기 리퀘스트 제어 회로는,
    상기 리퀘스트들을 각각 저장하기 위한 복수의 리퀘스트 저장 유닛들을 포함하는 리퀘스트 큐;
    상기 측정 서비스 수준에 기초하여 상기 마스터 지능 소자가 발행할 수 있는 아웃스탠딩 리퀘스트들의 최대 개수를 결정하는 리소스 콘트롤러; 및
    상기 복수의 리퀘스트 저장 유닛들에 공급되는 동작 클록 신호 및 전원 전압을 각각 게이팅하는 복수의 스위치들을 포함하는 게이트 회로를 포함하는 것을 특징으로 하는 마스터 지능 소자.
  10. 제9 항에 있어서,
    상기 리소스 콘트롤러는,
    상기 복수의 스위치들의 스위칭 동작을 각각 제어하기 위한 복수의 스위치 제어 신호들을 발생하고,
    상기 측정 서비스 수준에 기초하여 상기 복수의 스위치 제어 신호들 중에서 활성화되는 스위치 제어 신호들의 개수를 변경하는 것을 특징으로 하는 마스터 지능 소자.
KR1020190090170A 2019-07-25 2019-07-25 마스터 지능 소자 및 이의 제어 방법 KR20210012439A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190090170A KR20210012439A (ko) 2019-07-25 2019-07-25 마스터 지능 소자 및 이의 제어 방법
US16/816,992 US11418361B2 (en) 2019-07-25 2020-03-12 Master device, system and method of controlling the same
CN202010648880.9A CN112286335A (zh) 2019-07-25 2020-07-07 主设备以及控制其的系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190090170A KR20210012439A (ko) 2019-07-25 2019-07-25 마스터 지능 소자 및 이의 제어 방법

Publications (1)

Publication Number Publication Date
KR20210012439A true KR20210012439A (ko) 2021-02-03

Family

ID=74189154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090170A KR20210012439A (ko) 2019-07-25 2019-07-25 마스터 지능 소자 및 이의 제어 방법

Country Status (3)

Country Link
US (1) US11418361B2 (ko)
KR (1) KR20210012439A (ko)
CN (1) CN112286335A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023097026A2 (en) * 2021-11-23 2023-06-01 Strong Force TX Portfolio 2018, LLC Transaction platforms where systems include sets of other systems

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035928A (ja) * 1998-07-16 2000-02-02 Yazaki Corp ネットワーク監視システム及びその方法
US7366822B2 (en) * 2001-11-26 2008-04-29 Samsung Electronics Co., Ltd. Semiconductor memory device capable of reading and writing data at the same time
US6892281B2 (en) * 2002-10-03 2005-05-10 Intel Corporation Apparatus, method, and system for reducing latency of memory devices
US7564871B2 (en) * 2002-10-25 2009-07-21 At&T Corp. Network routing method and system utilizing label-switching traffic engineering queues
US7395380B2 (en) * 2003-03-20 2008-07-01 International Business Machines Corporation Selective snooping by snoop masters to locate updated data
US6956401B1 (en) * 2003-11-10 2005-10-18 Altera Corporation Differential input buffers with elevated power supplies
EP1591907B1 (en) * 2004-04-30 2009-07-01 STMicroelectronics (Research & Development) Limited Resource management
US20100198936A1 (en) * 2004-12-03 2010-08-05 Koninklijke Philips Electronics N.V. Streaming memory controller
US7738483B2 (en) * 2005-09-08 2010-06-15 Kabushiki Kaisha Toshiba Systems and methods for managing communication between master and slave devices
US8201172B1 (en) * 2005-12-14 2012-06-12 Nvidia Corporation Multi-threaded FIFO memory with speculative read and write capability
US8155712B2 (en) * 2006-03-23 2012-04-10 Sibeam, Inc. Low power very high-data rate device
KR101405969B1 (ko) * 2007-06-28 2014-06-13 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
JP2009049642A (ja) * 2007-08-17 2009-03-05 Omron Corp 伝送システム
US7925853B2 (en) * 2008-01-04 2011-04-12 International Business Machines Corporation Method and apparatus for controlling memory array gating when a processor executes a low confidence branch instruction in an information handling system
US7991921B2 (en) * 2008-03-11 2011-08-02 Freescale Semiconductor, Inc. System and method for reducing power consumption of memory in an I/O controller
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8255562B2 (en) * 2008-06-30 2012-08-28 International Business Machines Corporation Adaptive data throttling for storage controllers
US8127153B2 (en) * 2008-07-29 2012-02-28 Oracle America, Inc. Memory power profiling
US9014640B2 (en) * 2008-10-31 2015-04-21 Qualcomm Incorporated Wake-up trigger for implementation of target actions
DE102008059204B9 (de) * 2008-11-27 2011-05-05 Infineon Technologies Ag Verfahren zum Suchen eines Slave-Knotens in einem Kommunikationsnetz, Master-Knoten und Slave-Knoten für ein Kommunikationsnetz
US8572418B2 (en) * 2009-03-12 2013-10-29 Qualcomm Incorporated Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
TW201037711A (en) * 2009-04-13 2010-10-16 Jmicron Technology Corp Data access method used in multi-channel flash memory system and data access apparatus thereof
US8103894B2 (en) * 2009-04-24 2012-01-24 International Business Machines Corporation Power conservation in vertically-striped NUCA caches
JP5467558B2 (ja) * 2009-09-09 2014-04-09 アラクサラネットワークス株式会社 ネットワーク中継装置及びメモリ制御方法
WO2011058392A1 (en) * 2009-11-11 2011-05-19 Vl C.V. Integrated circuit arrangement for buffering service requests
US20110173352A1 (en) * 2010-01-13 2011-07-14 Mellanox Technologies Ltd Power Reduction on Idle Communication Lanes
US9842068B2 (en) * 2010-04-14 2017-12-12 Qualcomm Incorporated Methods of bus arbitration for low power memory access
KR20110114957A (ko) * 2010-04-14 2011-10-20 삼성전기주식회사 데이터 송신 장치와 방법, 이를 이용한 네트워크 데이터 전송 시스템 및 방법
WO2011159636A2 (en) * 2010-06-16 2011-12-22 Ndi Technologies, Inc. Usb video interface for alpr cameras and associated method
JP5434812B2 (ja) * 2010-06-21 2014-03-05 富士通セミコンダクター株式会社 データ処理システム
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
WO2012054019A1 (en) * 2010-10-19 2012-04-26 Hewlett-Packard Development Company, L.P. Systems and methods for predictive control of power efficiency
JP5625737B2 (ja) * 2010-10-22 2014-11-19 富士通株式会社 転送装置、転送方法および転送プログラム
US8972689B1 (en) * 2011-02-02 2015-03-03 Violin Memory, Inc. Apparatus, method and system for using real-time performance feedback for modeling and improving access to solid state media
JP5738618B2 (ja) * 2011-02-08 2015-06-24 オリンパス株式会社 データ処理装置
JP5706297B2 (ja) * 2011-02-18 2015-04-22 アラクサラネットワークス株式会社 パケット転送装置及びＱｏＳ制御回路の電力供給制御方法
KR101842245B1 (ko) 2011-07-25 2018-03-26 삼성전자주식회사 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법
US9058167B2 (en) * 2011-09-06 2015-06-16 Cisco Technology, Inc. Power conservation in a distributed digital video recorder/content delivery network system
JP2013106166A (ja) 2011-11-14 2013-05-30 Sony Corp クロックゲーティング回路およびバスシステム
US9158461B1 (en) * 2012-01-18 2015-10-13 Western Digital Technologies, Inc. Measuring performance of data storage systems
US9264368B2 (en) * 2012-01-27 2016-02-16 Marvell World Trade Ltd. Chip-to-chip communications
US9930094B2 (en) * 2012-03-27 2018-03-27 Industry-Academic Cooperation of Yonsei University Content complex providing server for a group of terminals
KR101949382B1 (ko) * 2012-04-04 2019-02-18 삼성전자주식회사 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법
KR20140013401A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
JP5975446B2 (ja) * 2012-08-13 2016-08-23 パナソニックＩｐマネジメント株式会社 アクセス制御装置、中継装置、アクセス制御方法、コンピュータプログラム
US20140052906A1 (en) * 2012-08-17 2014-02-20 Rambus Inc. Memory controller responsive to latency-sensitive applications and mixed-granularity access requests
EP2701411B1 (en) * 2012-08-21 2018-02-28 BlackBerry Limited Smart proximity priority pairing
KR101932920B1 (ko) * 2012-09-14 2019-03-18 삼성전자 주식회사 비휘발성 메모리 카드를 제어하는 호스트, 이를 포함하는 시스템 및 이의 동작 방법
KR20140036622A (ko) * 2012-09-17 2014-03-26 한국전자통신연구원 다중 레인 기반 이더넷의 동적 전력 절감 장치 및 방법
WO2014065389A1 (en) * 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
CN104871145A (zh) * 2012-12-20 2015-08-26 马维尔国际贸易有限公司 网络设备中的存储器共享
US9684633B2 (en) * 2013-01-24 2017-06-20 Samsung Electronics Co., Ltd. Adaptive service controller, system on chip and method of controlling the same
EP2975812A4 (en) * 2013-03-12 2016-11-02 Panasonic Ip Man Co Ltd BUS SYSTEM, AND COMPUTER PROGRAM
JP6058122B2 (ja) * 2013-03-25 2017-01-11 三菱電機株式会社 バスマスタ、バスシステム及びバス制御方法
US9442668B1 (en) 2013-08-29 2016-09-13 Western Digital Technologies, Inc. Adaptive power management control with performance feedback
US9395795B2 (en) 2013-09-20 2016-07-19 Apple Inc. System power management using communication bus protocols
GB2518884A (en) * 2013-10-04 2015-04-08 Ibm Network attached storage system and corresponding method for request handling in a network attached storage system
JP6321194B2 (ja) * 2014-03-20 2018-05-09 インテル コーポレイション リンクインタフェースの使用されていないハードウェアの電力消費を制御するための方法、装置及びシステム
CN105101248B (zh) * 2014-04-28 2020-03-13 索尼公司 用于控制小区的工作状态的改变的装置和方法
US20150363116A1 (en) 2014-06-12 2015-12-17 Advanced Micro Devices, Inc. Memory controller power management based on latency
US9766681B2 (en) * 2014-06-17 2017-09-19 Empire Technology Development Llc Operations related to a retransmission buffer
US9647545B2 (en) * 2014-10-20 2017-05-09 Qualcomm Incorporated Reduced sleep current in power converters
US9887918B1 (en) * 2014-11-02 2018-02-06 Netronome Systems, Inc. Intelligent packet data register file that stalls picoengine and retrieves data from a larger buffer
US9817602B2 (en) * 2014-11-13 2017-11-14 Violin Systems Llc Non-volatile buffering for deduplication
CN105677605B (zh) * 2014-11-20 2019-04-30 深圳市中兴微电子技术有限公司 一种高效的可配置片上互联系统及其实现方法、装置
US9634901B2 (en) * 2015-01-29 2017-04-25 Knuedge Incorporated Topology discovery in a computing system
US9760281B2 (en) * 2015-03-27 2017-09-12 Intel Corporation Sequential write stream management
CN105024892A (zh) * 2015-06-09 2015-11-04 上海冉能自动化科技有限公司 实现仪表与上位机的无线通信的方法及系统
US9860841B2 (en) 2015-08-20 2018-01-02 Apple Inc. Communications fabric with split paths for control and data packets
US10218780B2 (en) * 2016-04-20 2019-02-26 Wyse Technology L.L.C. Cloud based peer assisted updates in a device management environment
KR20180016680A (ko) * 2016-08-04 2018-02-19 삼성전자주식회사 저장 장치, 그것을 테스트 하는 테스트 시스템 및 방법
US10394724B2 (en) 2016-08-22 2019-08-27 Qualcomm Incorporated Low power data transfer for memory subsystem using data pattern checker to determine when to suppress transfers based on specific patterns
KR102595903B1 (ko) * 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
US20190065243A1 (en) * 2016-09-19 2019-02-28 Advanced Micro Devices, Inc. Dynamic memory power capping with criticality awareness
WO2019009585A1 (ko) * 2017-07-03 2019-01-10 한양대학교 산학협력단 저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법
US10579568B2 (en) * 2017-07-03 2020-03-03 Intel Corporation Networked storage system with access to any attached storage device
BR102017019865A2 (pt) * 2017-09-15 2019-04-16 Velsis Sistemas E Tecnologia Viaria S/A Sistema preditivo, integrado e inteligente para controle de tempos em semáforos de trânsito
US10861504B2 (en) 2017-10-05 2020-12-08 Advanced Micro Devices, Inc. Dynamic control of multi-region fabric
US10522201B2 (en) * 2018-05-31 2019-12-31 Qualcomm Incorporated Methods and systems for serial memory device control
CN110729006B (zh) * 2018-07-16 2022-07-05 超威半导体(上海)有限公司 存储器控制器中的刷新方案
CN108973979B (zh) * 2018-07-18 2021-09-28 乾碳国际公司 混动车辆预测性功率控制系统方案
JP7326667B2 (ja) * 2018-07-31 2023-08-16 マーベル アジア ピーティーイー、リミテッド ストレージエッジにおけるメタデータ生成
US20200042500A1 (en) * 2018-08-02 2020-02-06 Alibaba Group Holding Limited Collaborative compression in a distributed storage system
CN110943783B (zh) * 2018-09-25 2022-08-19 中兴通讯股份有限公司 光网络的测距方法、olt、onu、光网络系统
US11036279B2 (en) * 2019-04-29 2021-06-15 Arm Limited Apparatus and method for managing a cache

Also Published As

Publication number Publication date
US11418361B2 (en) 2022-08-16
CN112286335A (zh) 2021-01-29
US20210028956A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US9684633B2 (en) Adaptive service controller, system on chip and method of controlling the same
US11748284B2 (en) Systems and methods for arbitrating traffic in a bus
KR101949382B1 (ko) 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법
US7596647B1 (en) Urgency based arbiter
EP2558944B1 (en) Methods of bus arbitration for low power memory access
US11809906B2 (en) Systems and methods to control bandwidth through shared transaction limits
US10025732B2 (en) Preserving deterministic early valid across a clock domain crossing
TW202141291A (zh) 分級頻寬分配匯流排仲裁器
KR20220002053A (ko) 복잡 계산 장치, 방법, 인공지능 칩, 전자 기기 및 프로그램
KR20050001799A (ko) 동적으로 버스 점유 우선 순위를 정하는 버스 중재기 및그 버스 중재 방법
KR20210012439A (ko) 마스터 지능 소자 및 이의 제어 방법
US7028116B2 (en) Enhancement of transaction order queue
WO2022143019A1 (zh) 异构计算系统以及相关设备
US11709711B2 (en) Allocation of memory access bandwidth to clients in an electronic device
US11106361B2 (en) Technologies for lockless, scalable, and adaptive storage quality of service
US10621115B2 (en) System and method for communication link management in a credit-based system
US10073723B2 (en) Dynamic range-based messaging
Hasler et al. Slicing FIFOs for on-chip memory bandwidth exhaustion
US10503513B2 (en) Dispatching a stored instruction in response to determining that a received instruction is of a same instruction type
KR102021795B1 (ko) 적응적 서비스 제어기, 시스템 온 칩 및 시스템 온 칩의 제어 방법
WO2023123395A1 (zh) 一种计算任务处理装置、方法及电子设备
US11836096B2 (en) Memory-flow control register
KR20240044533A (ko) 전역 집적 회로 전력 제어
US20180173560A1 (en) Processing circuit hardware resource allocation system
CN117980862A (zh) 全局集成电路功率控制