JP6058122B2 - バスマスタ、バスシステム及びバス制御方法 - Google Patents
バスマスタ、バスシステム及びバス制御方法 Download PDFInfo
- Publication number
- JP6058122B2 JP6058122B2 JP2015508129A JP2015508129A JP6058122B2 JP 6058122 B2 JP6058122 B2 JP 6058122B2 JP 2015508129 A JP2015508129 A JP 2015508129A JP 2015508129 A JP2015508129 A JP 2015508129A JP 6058122 B2 JP6058122 B2 JP 6058122B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- command information
- bus
- slave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 77
- 238000012546 transfer Methods 0.000 claims description 833
- 230000004044 response Effects 0.000 claims description 270
- 238000005259 measurement Methods 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 24
- 230000015654 memory Effects 0.000 description 14
- 230000002441 reversible effect Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 230000001629 suppression Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
特許文献1に記載されたバスシステムにおけるバスマスタは、本来の書き込み応答チャネル信号を受け取る前に、ダミー書き込み応答チャネル信号を受け取るため、このダミー書き込み応答チャネル信号に応じて、次のアクセスの準備を開始することができる。このため、バススレーブにおける書き込みと、バスマスタにおける次のアクセスの準備とを並列に処理することができる。従って、同時に発行できる書き込みコマンド数が1つと規定されるバスマスタにおいては、書き込みアクセス後に連続して書き込み又は読み出しアクセスを行う場合における遅延時間を削減することができる。つまり、書き込みアクセスを行った場合において、データ転送性能を向上することができる。
図1は、実施の形態1に係るバスシステム100の構成を概略的に示すブロック図である。バスシステム100は、バスマスタ110A〜110C(特に各々を区別する必要がないときは、バスマスタ110という)と、バススレーブ130A〜130C(特に各々を区別する必要がないときは、バススレーブ130という)とが、バスインターコネクト150を介して接続されている。バスシステム100は、AXIプロトコルに従ったオンチップ・バスである。なお、図1の括弧内の符号は、実施の形態2及び3における構成を示している。
バスマスタ110は、CPU、グラフィックコントローラ又はDMAコントローラ等である。また、バススレーブ130は、キャッシュメモリ又はDRAM等である。
AXIプロトコルでは、バスマスタ110とバススレーブ130との間の転送は、経路毎に独立して行うことができる。例えば、図1において、バスマスタ110A及びバススレーブ130Aの間のデータ転送と、バスマスタ110B及びバススレーブ130Bとの間のデータ転送とは、独立して行うことができる。
ここで、バススレーブ130A〜130Cがバスマスタ110Aより入力された転送要求を処理するのに要する時間は、バススレーブ130A〜130C毎の動作周波数、及び、バススレーブ130A〜130Cを構成するメモリ等の読み出しサイクル数に依存する。従って、バススレーブ130A〜130Cがバスインターコネクト150を経由してバスマスタ110Aに転送応答を出力する順序は、バスマスタ110Aから転送要求を受け取った順序とは必ずしも一致しない。AXIプロトコルでは、このようなアウトオブオーダ転送に対応しており、複数のデータ転送を並行して効率よく行うことができる。
転送種別は、データの転送を要求する転送要求の種別を示す情報である。ここでは、転送種別として、バススレーブ130にデータを書き込む「書き込み」と、バススレーブ130からデータを読み出す「読み出し」とがある。
転送対象アドレスは、転送要求の送り先のバススレーブ130のアドレスである。
転送データ長は、転送を行うデータのサイズを示す情報である。
キュー有効無効情報は、対応するコマンド情報が有効か無効かを示す情報である。キュー有効無効情報が「無効」を示す場合には、対応するコマンド情報が削除されたことになる。
転送要求出力情報は、対応するコマンド情報が出力されたか否かを示す情報である。転送要求出力情報が「未」の場合には、対応するコマンド情報がバススレーブ130に送られていないことを示し、転送要求出力情報が「済」の場合には、対応するコマンド情報が送られたことを示す。
転送IDは、各々のコマンド情報を識別するための転送識別情報である。
また、転送要求出力部115は、コマンドキュー112に記憶されたコマンド情報の種別が「読み出し」である場合には、コマンドキュー112に記憶されたコマンド情報を示す読み出しアドレスチャネル信号RACを、Valid信号とともに、バスインターコネクト150に送る。
バスインターコネクト150は、書き込みアドレスチャネル信号WAC、書き込みデータチャネル信号WDC及び読み出しアドレスチャネル信号RACを、転送対象アドレスに対応するバススレーブ130に転送する。バススレーブ130は、信号を受け取れることを示すReady信号を出力することで、これらの信号を受信する。なお、転送データ長が「1」よりも大きい場合には、書き込みデータチャネル信号WDCは、そのデータ長分出力される。最後の書き込みデータチャネル信号WDCを出力する際には、転送要求出力部115は、Valid信号とともにLast信号を出力する。
書き込みアドレスチャネル信号WAC及び書き込みデータチャネル信号WDCを受け取ったバススレーブ130は、書き込み応答チャネル信号WRCを、Valid信号とともにバスインターコネクト150に出力する。ここで、転送データ長が「1」よりも大きい場合には、最後の書き込みデータチャネル信号WDCの受信が完了した際に、バススレーブ130は、書き込み応答チャネル信号WRCを出力する。
また、読み出しアドレスチャネル信号RACを受け取ったバススレーブ130は、対応する読み出しデータを示す読み出しデータチャネル信号RDCを、Valid信号とともにバスインターコネクト150に出力する。ここで、転送データ長が「1」よりも大きい場合には、最後の読み出しデータチャネル信号RDCを出力する際に、バススレーブ130は、Valid信号とともにLast信号を出力する。
図4は、アドレスマップ情報の一例を示す概略図である。
アドレスマップ情報117aは、ベースアドレス欄117bと、上限アドレス欄117cと、バススレーブ番号欄117dとを有するテーブル情報である。
ベースアドレス欄117bは、基準となる転送対象アドレスを格納する。
上限アドレス欄117cは、上限となる転送対象アドレスを格納する。
バススレーブ番号欄117dは、ベースアドレス欄117bに格納された基準となる転送対象アドレスと、上限アドレス欄117cに格納された上限となる転送対象アドレスとの間に含まれる転送対象アドレスが割り振られたバススレーブ130のバススレーブ番号を格納する。
即ち、ベースアドレス欄117bと、上限アドレス欄117cとで特定されるアドレスの範囲に含まれる転送対象アドレスは、そのレコードのバススレーブ番号欄117dで特定されるバススレーブ番号を有するバススレーブ130が保有するものとなる。従って、アドレスマップ情報117aで、転送対象アドレスが割り振られているバススレーブを特定することができる。
例えば、コマンドキュー滞留時間比較部118は、コマンドキュー112に記憶されている管理情報及びコマンド情報を参照することで、転送応答入力部116から通知された転送IDに基づいて、応答のあったコマンド情報の転送対象アドレス及びキュー番号を特定する。そして、コマンドキュー滞留時間比較部118は、アドレスマップ記憶部117に記憶されているアドレスマップ情報117aを参照することで、特定された転送対象アドレスを有するバススレーブ130を特定する。次に、コマンドキュー滞留時間比較部118は、特定されたキュー番号よりも小さいキュー番号に割り当てられ、未だ有効なコマンド情報、言い換えると、応答のあったコマンド情報よりも先に出力され未だ応答のないコマンド情報があるか否かを確認する。このようなコマンド情報がある場合には、コマンドキュー滞留時間比較部118は、アドレスマップ記憶部117に記憶されているアドレスマップ情報117aを参照することで、このようなコマンド情報の転送先のバススレーブ130を特定する。そして、コマンドキュー滞留時間比較部118は、応答のあったコマンド情報から特定されたバススレーブ130へのコマンド情報よりも、応答のないコマンド情報から特定されたバススレーブ130へのコマンド情報が先に出力されるように、転送順序整合情報記憶部119に記憶されている転送順序整合情報を更新する。
図5は、転送順序整合情報の一例を示す概略図である。
転送順序整合情報119aは、先行スレーブ列119bと、後続スレーブ行119cとを備えるテーブル情報である。
先行スレーブ列119bには、バスインターコネクト150に接続されているバススレーブ130のバススレーブ番号が、各々の欄に格納されている。
後続スレーブ行119cには、バスインターコネクト150に接続されているバススレーブ130のバススレーブ番号が、各々の欄に格納されている。
そして、先行スレーブ列119bに格納されたバススレーブ番号及び後続スレーブ行119cに格納されたそれぞれのバススレーブ番号に対応する欄119dには、先行スレーブ列119bに格納されたバススレーブ番号で特定されるバススレーブ130と、後続スレーブ行119cに格納されたバススレーブ番号で特定されるバススレーブ130との間の応答の取得順序を示す情報が格納される。
例えば、この欄119dが「正順」である場合には、対応する先行スレーブ列119bに格納されたバススレーブ番号で特定されるバススレーブ130へのコマンド情報が先に出力され、対応する後続スレーブ行119cに格納されたバススレーブ番号で特定されるバススレーブ130へのコマンド情報が後で出力されたときに、出力された順序で応答が取得されたことを示す。一方、この欄119dが「逆順」である場合には、対応する先行スレーブ列119bに格納されたバススレーブ番号で特定されるバススレーブ130へのコマンド情報が先に出力され、対応する後続スレーブ行119cに格納されたバススレーブ番号で特定されるバススレーブ130へのコマンド情報が後で出力されたときに、出力された順番とは逆の順番で応答が入力されたことを示す。
なお、バスシステム100の起動直後においては、転送順序整合情報119aの内容は、全ての組合せにおいて「正順」に初期化される。
ここで、コマンドキュー滞留時間比較部118は、コマンドキュー112に記憶されているコマンド情報及び管理情報を参照して、転送応答入力部116から通知された転送IDと一致する転送IDを有するキュー番号をQ(0≦Q≦(キュー数−1))として特定する。そして、コマンドキュー滞留時間比較部118は、管理情報において、特定されたキュー番号Qのキュー有効無効情報を「有効」から「無効」に更新し、また、転送要求出力情報を、出力済みを示す「済」から未出力を示す「未」に更新する。そして、コマンドキュー滞留時間比較部118は、図6に示すフローを開始する。
例えば、コマンドキュー112に記憶されているコマンド情報及び管理情報が、図3に示されている情報であるものとする。そして、キュー番号「0」から「3」の順にコマンド情報が出力され、転送応答の入力順序がキュー番号「0」、「1」、「3」及び「2」の順番となった場合、先行スレーブ番号「3」のバススレーブ130Cよりも、後続スレーブ番号「1」のバススレーブ130Aからの転送応答がより早く入力されている。このような場合には、転送順序整合情報119aは、図6に示されているように、先行スレーブ番号「3」(バススレーブ#3)及び後続スレーブ番号「1」(バススレーブ#1)の組合せに対応する欄119dが「逆順」に更新され、それ以外の組み合わせに対応する欄119dは「正順」に更新される。
具体的には、転送要求出力順序制御部114は、キュー番号の最小値である「0」をキュー番号Xとし、コマンドキュー112にコマンド情報を格納することのできる数をキュー数Nとする(S20)。ここで、図3に示された例では、キュー数Nは「4」である。
次に、転送要求出力順序制御部114は、コマンドキュー112に記憶されている管理情報を参照することで、キュー番号Xのコマンド情報が「有効」であるか否かを判断する(S21)。キュー番号Xのコマンド情報が「有効」である場合(S21;Yes)には、処理はステップS22に進み、キュー番号Xのコマンド情報が「無効」である場合(S21;No)には、処理はステップS29に進む。
ステップS22では、転送要求出力順序制御部114は、コマンドキュー112に記憶されている管理情報を参照することで、キュー番号Xのコマンド情報が出力済みであるか否かを判断する。キュー番号Xのコマンド情報が出力済みである場合(S22;Yes)には、処理はステップS29に進み、キュー番号Xのコマンド情報が出力済みではない場合(S22;No)には、処理はステップS23に進む。
なお、キュー番号(X+1)がキュー数N以上となった場合には、キュー番号(X+1)は、キュー番号「0」(=X+1−N)とする。以下のステップでも同様である。
ステップS28では、転送要求出力順序制御部114は、キュー番号Xのコマンド情報を転送要求出力部115に与えて、このコマンド情報を出力させる。そして、処理はステップS29に進む。
言い換えると、転送要求出力順序と転送応答入力順序との関係が「逆順」である場合には、キュー番号(X+1)のコマンド情報を出力した後に、キュー番号Xのコマンド情報が出力される。一方、転送要求出力順序と転送応答入力順序との関係が「正順」である場合には、キュー番号Xのコマンド情報が出力される。
図1に示されているように、実施の形態2に係るバスシステム200は、バスマスタ210A〜210C(特に各々を区別する必要がないときは、バスマスタ210という)と、バススレーブ130A〜130C(特に各々を区別する必要がないときは、バススレーブ130という)とが、バスインターコネクト150を介して接続されている。実施の形態2に係るバスシステム200は、バスマスタ210において、実施の形態1に係るバスシステム100と異なっている。
例えば、転送応答入力時間計測部221は、転送要求出力部115が読み出しアドレスチャネル信号RAC又は書き込みアドレスチャネル信号WACを出力すると、アドレスマップ記憶部117に記憶されているアドレスマップ情報117aを参照して、転送対象アドレスより転送先のバススレーブ130のバススレーブ番号を特定する。また、転送応答入力時間計測部221は、コマンドキュー112に記憶されているコマンド情報を参照して、転送要求出力部115が出力した読み出しアドレスチャネル信号RAC又は書き込みアドレスチャネル信号WACの転送IDに対応する転送種別及び転送データ長を取得する。さらに、転送応答入力時間計測部221は、転送要求出力部115が読み出しアドレスチャネル信号RAC又は書き込みアドレスチャネル信号WACを出力した際のカウント値を時間計測カウンタ220より取得する。そして、転送応答入力時間計測部221は、転送要求出力部115が出力した読み出しアドレスチャネル信号RAC又は書き込みアドレスチャネル信号WACの転送IDとともに、特定されたバススレーブ番号、取得された転送種別、取得された転送データ長及び取得されたカウント値をメモリ221aに記憶しておく。その後、転送応答入力部116より読み出しデータチャネル信号RDC又は書き込み応答チャネル信号WRCの転送IDが通知されると、転送応答入力時間計測部221は、時間計測カウンタ220からカウント値を取得する。そして、転送応答入力時間計測部221は、転送IDが通知された際に取得されたカウント値から、メモリ221aに記憶されている、通知された転送IDの転送要求が出力された際のカウント値を減算することにより、転送先のバススレーブ130に対する転送応答入力時間を算出する。
ここで、転送応答入力部116は、入力された信号が読み出しデータチャネル信号RDCである場合には、転送データ長分の読み出しデータチャネル信号RDCが入力されるのを待って、転送IDを転送応答入力時間計測部221に通知する。
バススレーブ130毎に記憶される転送応答入力時間は、一般に、書き込みと読み出しとで異なり、書き込みにかかる時間と読み出しにかかる時間とが個別に記憶されてもよい。さらに、バースト転送が許容される場合には、転送データ数により転送応答入力時間が異なるため、転送データ数毎に個別に転送応答入力時間が記憶されてもよい。
図11は、転送応答入力時間記憶部222に記憶されている転送応答入力時間情報の一例を示す概略図である。図11に示されているように、転送応答入力時間情報222aは、バススレーブ番号を格納するバススレーブ番号欄222bと、転送種別を格納する転送種別欄222cと、転送データ長を格納する転送データ長欄222dと、転送応答入力時間を格納する転送応答入力時間欄222eとを有するテーブル情報である。図11では、転送先スレーブ毎に、書き込み、読み出し及びバースト長を区別して、転送応答入力時間を格納する転送応答入力時間情報222aが示されている。
そして、転送要求出力順序制御部214は、先行バススレーブの応答時間が後続バススレーブの応答時間よりも短い場合には、最も古いコマンド情報が格納されているキュー番号を選択する。一方、転送要求出力順序制御部214は、先行バススレーブの応答時間が後続バススレーブの応答時間以上である場合には、二番目に古いコマンド情報が格納されているキュー番号を選択する。そして、転送要求出力順序制御部214は、選択されたキュー番号のコマンド情報を、転送要求出力部115に与える。転送要求出力部115は、与えられたコマンド情報の内容に従って読み出しアドレスチャネル信号RAC又は書き込みアドレスチャネル信号WAC103を生成して、生成された信号を出力する。そして、転送要求出力順序制御部214は、生成された信号の出力後、選択されたキュー番号の転送要求出力情報を未出力から出力済みに更新する。
図1に示されているように、実施の形態3に係るバスシステム300は、バスマスタ310A〜310C(特に各々を区別する必要がないときは、バスマスタ310という)と、バススレーブ130A〜130C(特に各々を区別する必要がないときは、バススレーブ130という)とが、バスインターコネクト150を介して接続されている。実施の形態3に係るバスシステム300は、バスマスタ310において、実施の形態2に係るバスシステム200と異なっている。
Trev=FRT−(PRT+TT) (1)
ここで、FRTは、後続スレーブの転送応答入力時間であり、PRTは、先行スレーブの転送応答入力時間である。また、TTは、タイマカウンタ323のカウント値である。
転送要求出力順序制御部314は、タイマカウンタ323に指示することにより、「0」からカウントを開始させる。そして、時刻(T1)では、先行スレーブの転送応答入力時間PRTが「2」、タイマカウンタ323のカウント値が「0」であるため、転送要求出力順序制御部314は、上記(1)式に基づいて、キュー番号1〜3のぞれぞれのFRTを用いて、下記の(2)式を満たすキュー番号があるか否かを確認する。
Trev=FRT−(2+0)>0 (2)
上述した例では、キュー番号2に対応する後続スレーブ転送応答入力時間が「7」で、(2)式を満たすため、転送要求出力順序制御部314は、時刻(T1)において、キュー番号2を選択する。転送要求出力部115は、転送要求出力順序制御部314の選択結果に基づいて、キュー番号2のコマンド情報に従って、書き込みアドレスチャネル信号WACを出力した後、キュー番号2の転送要求出力情報を未出力から出力済みに更新する。
Trev=FRT−(2+3)>0 (3)
図3に記載された例では、(3)式を満たし、かつ、転送要求出力情報が未出力であるキュー番号が存在しないので、転送要求出力順序制御部314は、時刻(3)において、キュー番号0を選択する。転送要求出力部115は、転送要求出力順序制御部314の選択結果に基づいて、キュー番号0のコマンド情報に従って、書き込みアドレスチャネル信号WACを出力した後、キュー番号0の転送要求出力情報を未出力から出力済みに更新する。
Trev=FRT−(2+5)>0 (4)
図3に記載された例では、キュー番号3は、(4)式を満たさないため、転送要求出力順序制御部314は、時刻(T5)において、キュー番号1を選択する。転送要求出力部115は、転送要求出力順序制御部314の選択結果に基づいて、キュー番号1のコマンド情報に従って、書き込みアドレスチャネル信号WACを出力した後、キュー番号1の転送要求出力情報を未出力から出力済みに更新する。
図14は、実施の形態4に係るバスシステム400の構成を概略的に示すブロック図である。バスシステム400は、バスマスタ410A〜410C(特に各々を区別する必要がないときは、バスマスタ410という)と、バススレーブ130A〜130C(特に各々を区別する必要がないときは、バススレーブ130という)とが、バスインターコネクト150を介して接続されている。また、バスマスタ410には、キュー数制御部470が接続されている。実施の形態4に係るバスシステム400は、バスマスタ410での処理の点、及び、キュー数制御部470がさらに備えられている点において、実施の形態3に係るバスシステム300と異なっている。
例えば、キュー数制御部470は、バスマスタ410が出力する転送応答入力時間信号TRTを参照して、バスマスタ410に出力キュー数制御信号OQNを出力する。そして、キュー数制御部470は、バスマスタ410が出力する転送応答入力時間信号TRTに基づいて、各バススレーブ130の転送応答入力時間を監視して、転送応答入力時間が増加しているバススレーブ130への転送要求の出力数を減らすように、各バスマスタ410に出力キュー数制御信号OQNを与える。
例えば、キュー数制御部470からの出力キュー数制御信号OQRにより、特定のバススレーブ130への転送要求の上限抑制が指示された場合には、転送要求出力順序制御部414は、その特定のバススレーブ130への転送要求を複数出力しないようにする。一方、キュー数制御部470からの出力キュー数制御信号OQRにより、特定のバススレーブ130への転送要求の上限抑制の解除が指示された場合には、転送要求出力順序制御部414は、通常動作に戻り、その特定のバススレーブ130への転送要求を複数出力することができる。
次に、キュー数制御部470は、バススレーブ番号「S」で示されるバススレーブ130の転送応答入力時間の合計値であるTcurrent[S]の値を初期値「0」にする(S42)。
次に、キュー数制御部470は、バスマスタ番号「M」に初期値として「1」を代入する(S43)。バスマスタ番号「1」は、バスマスタ110Aを示す。
次に、キュー数制御部470は、バスマスタ番号「M」に「1」をインクリメントする(S46)。
そして、キュー数制御部470は、バスマスタ番号「M」がバスインターコネクト150に接続されているバスマスタ410の数以下であるか否かを判断する(S47)。バスマスタ番号「M」がバスマスタ410の数以下である場合(S47;Yes)には、処理は、ステップS44に戻る。一方、バスマスタ番号「M」がバスマスタ410の数よりも大きい場合(S47;No)には、処理は、図17のステップS48に進む。
次に、キュー数制御部470は、連続増加回数が予め定められた第1閾値以上であるか否かを判断する(S50)。連続増加回数が第1閾値以上である場合(S50;Yes)には、処理はステップS51に進み、連続増加回数が第1閾値よりも小さい場合(S50;No)には、処理はステップS59に進む。
なお、このような指示を受けたバスマスタ410の転送要求出力順序制御部414は、バススレーブ番号「S」のバススレーブ130への転送要求が複数出力されないようにする。
ステップS53では、キュー数制御部470は、Tcurrent[S]の値がTlast[S]の値よりも小さい否かを判断する。Tcurrent[S]の値がTlast[S]の値よりも小さくない場合(S53;No)、即ち、Tcurrent[S]の値とTlast[S]の値とが同じ値である場合には、処理はステップS54に進む。また、Tcurrent[S]の値がTlast[S]の値よりも小さい場合(S53;Yes)には、処理はステップS55に進む。
次に、キュー数制御部470は、連続減少回数が予め定められた第2閾値以上であるか否かを判断する(S56)。連続減少回数が第2閾値以上である場合(S56;Yes)には、処理はステップS57に進み、連続減少回数が第2閾値よりも小さい場合(S56;No)には、処理はステップS59に進む。
なお、このような指示を受けたバスマスタ410の転送要求出力順序制御部414は、バススレーブ番号「S」のバススレーブ130から転送応答が得られるのを待つことなく、このバススレーブ130へ転送要求を出力させる。
次に、キュー数制御部470は、連続減少回数を初期値「0」に戻す(S58)。そして、処理はステップS59に進む。
そして、キュー数制御部470は、バススレーブ番号「S」に「1」をインクリメントする(S60)。
次に、キュー数制御部470は、バススレーブ番号「S」がバススレーブ数以下であるか否かを判断する(S61)。そして、バススレーブ番号「S」がバススレーブ数以下である場合(S61;Yes)には、処理は図16のステップS42に進む。一方、バススレーブ番号「S」がバススレーブ数よりも大きい場合(S61;No)には、処理は図16のステップS40に進む。
図18に示されているように、転送要求出力順序制御部414は、時刻(T5)において、バススレーブ130Aへの書き込みアドレスチャネル信号WACを出力した後、その転送応答が時刻(T8)において取得されるまで、このバススレーブ130Aへ転送要求を出力していない。このような動作を行うことにより、転送要求出力順序制御部414は、バススレーブ130Aへの転送要求が複数出力されている状態を回避して、バススレーブ130Aの転送負荷を下げる。
図19は、実施の形態5に係るバスシステム500の構成を概略的に示すブロック図である。バスシステム500は、バスマスタ510A〜510C(特に各々を区別する必要がないときは、バスマスタ510という)と、バススレーブ530A〜530C(特に各々を区別する必要がないときは、バススレーブ530という)とが、バスインターコネクト150を介して接続されている。また、バススレーブ530A〜530Cにおいて受け付けることのできる最大転送要求数が、それぞれ540A〜540C(特に各々を区別する必要がないときは、最大転送要求数540という)として、バスマスタ510に通知されている。実施の形態5に係るバスシステム500は、バスマスタ510での処理の点、及び、バススレーブ530から最大転送要求数540がバスマスタ510に通知されている点において、実施の形態1に係るバスシステム100と異なっている。ここで、最大転送要求数540は、各々のバススレーブ530が内部に蓄積し得る転送要求の最大数である。この最大転送要求数540は、システムで予め定められており、各々のバススレーブ530が備えるメモリ531A〜531C(特に各々を区別する必要がないときは、メモリ531という)に記憶されているものとする。
図21におけるステップS20〜S22の処理については、図7におけるステップS20〜S22の処理と同様である。但し、図21のステップS22において、キュー番号Xのコマンド情報が出力済みではない場合(S22;No)には、処理はステップS62に進む。
ステップS62では、転送要求出力順序制御部514は、コマンドキュー112を参照して、キュー番号Xの転送対象アドレスをもつバススレーブ530と同じバススレーブ530への転送要求のうち、キューが有効かつ転送要求が出力済みのものの数を計数して、転送応答入力前アクセス数とする。そして、転送要求出力順序制御部514は、転送応答入力前アクセス数がバススレーブ530の最大転送要求数540に達していないかどうかを確認する。その数がバススレーブ530の最大転送要求数540に達していない場合(S26;Yes)には、処理はステップS23に進み、以降、実施の形態1における転送要求出力順序制御部114と同様に、次に記憶されたコマンドとの出力順序を決定する。一方、その数がバススレーブ530の最大転送要求数540に達している場合(S26;No)には、処理は図22のステップS63に進む。
次に、転送要求出力順序制御部514は、コマンドキュー112に記憶されている管理情報を参照することで、キュー番号(X+Y)のコマンド情報が「有効」であるか否かを判断する(S64)。キュー番号(X+Y)のコマンド情報が「有効」である場合(S64;Yes)には、処理はステップS65に進み、キュー番号(X+Y)のコマンド情報が「無効」である場合(S64;No)には、処理はステップS68に進む。
ステップS65では、転送要求出力順序制御部514は、コマンドキュー112に記憶されている管理情報を参照することで、キュー番号(X+Y)のコマンド情報が出力済みであるか否かを判断する。キュー番号Xのコマンド情報が出力済みである場合(S65;Yes)には、処理はステップS68に進み、キュー番号(X+Y)のコマンド情報が出力済みではない場合(S65;No)には、処理はステップS66に進む。
そして、ステップS67では、キュー番号(X+Y)の転送対象アドレスをもつバススレーブ530と同じバススレーブ530への転送要求のうち、キューが有効かつ転送要求出力済みの数を計数する。そして、転送要求出力順序制御部514は、計数された数がそのバススレーブ530の最大転送要求数540に達していないかを確認する。計数された数がそのバススレーブ530の最大転送要求数540に達している場合(S67;No)には、処理はステップS68に進み、計数された数がそのバススレーブ530の最大転送要求数540に達していない場合(S67;Yes)には、処理はステップS70に進む。
そして、転送要求出力順序制御部514は、キュー番号(X+Y)がキュー数N以上となっていないかを確認する(S69)。キュー番号(X+Y)がキュー数N以上となっている場合(S69;Yes)には、処理は図21のステップS62に戻り、キュー番号(X+Y)がキュー数N以上となっていない場合(S69;No)には、処理はステップS64に戻る。
以上のように、実施の形態5では、最大転送要求数に達したバススレーブ530へは、コマンド情報を出力せず、それよりも後に記憶されたコマンド情報の転送対象バススレーブ530が最大転送要求数に達していない場合は、そのバススレーブ530へのコマンド情報を先に出力する。これにより、バススレーブ530のデータ転送容量を超えないバス転送を行なうことができ、バススレーブ530が転送要求の取り込みを保留する状態を回避することができる。そして、バススレーブ530のデータ転送負荷状態に適したバス転送を行なうことができる。
Claims (17)
- データの転送を要求する転送要求の種別を示す転送種別及び当該転送要求の送り先のバススレーブの転送対象アドレスを含むコマンド情報を生成するアクセス生成部と、
前記アクセス生成部で生成されたコマンド情報を複数記憶するコマンドキューと、
前記コマンドキューに記憶されている複数のコマンド情報の内、第1のコマンド情報に含まれている転送対象アドレスを有する第1のバススレーブよりも応答の遅い第2のバススレーブが有する転送対象アドレスを含む第2のコマンド情報を、出力対象のコマンド情報として、当該第1のコマンド情報よりも先に選択する転送要求出力順序制御部と、
前記転送要求出力順序制御部で選択されたコマンド情報を、当該選択されたコマンド情報に含まれている転送対象アドレスを有するバススレーブに出力する転送要求出力部と、を備えること
を特徴とするバスマスタ。 - 前記転送要求出力部から出力されたコマンド情報に対する、当該コマンド情報に含まれている転送対象アドレスを有するバススレーブからの応答の入力を受ける転送応答入力部と、
前記転送要求出力部から出力されたコマンド情報への応答が、当該コマンド情報よりも先に出力されたコマンド情報への応答よりも先に前記転送応答入力部に入力された場合に、当該先に出力されたコマンド情報の転送対象アドレスを有するバススレーブを先行スレーブとし、当該後に出力されたコマンド情報の転送対象アドレスを有するバススレーブを後続スレーブとして特定し、当該先行スレーブと当該後続スレーブとの応答が逆転したと判断するコマンドキュー滞留時間比較部と、
前記コマンドキュー滞留時間比較部での判断結果に応じて、前記先行スレーブと前記後続スレーブとの応答が逆転したことを示す情報を含む転送順序整合情報を記憶する転送順序整合情報記憶部と、をさらに備え、
前記転送要求出力順序制御部は、前記転送順序整合情報記憶部に記憶されている転送順序整合情報を参照して、前記出力対象のコマンド情報を選択すること
を特徴とする請求項1に記載のバスマスタ。 - 前記転送要求出力順序制御部は、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブを前記先行スレーブとし、次に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブを前記後続スレーブとして、応答が逆転したことを示す情報が前記転送順序整合情報に含まれている場合に、当該最初に記憶されたコマンド情報よりも先に、当該次に記憶されたコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項2に記載のバスマスタ。 - 前記転送要求出力順序制御部は、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報に含まれている転送対象アドレスを有する一のバススレーブに出力したコマンド情報の中で、転送応答を得る前のコマンド情報の数が、当該一のバススレーブが蓄積し得るコマンド情報の数の最大値に達している場合、転送応答を得る前のコマンド情報の数が、蓄積し得るコマンド情報の数の最大値に達していない他のバススレーブの転送対象アドレスを含むコマンド情報を、前記最初に記憶されたコマンド情報より先に出力対象のコマンド情報として選択すること
を特徴とする請求項1に記載のバスマスタ。 - 前記転送要求出力部から出力されたコマンド情報に対する、当該コマンド情報に含まれている転送対象アドレスを有するバススレーブからの応答の入力を受ける転送応答入力部と、
前記転送要求出力部が前記コマンド情報を出力してから、前記転送応答入力部が前記応答の入力を受けるまでの転送応答入力時間を計測する転送応答入力時間計測部と、
前記転送応答入力時間計測部で計測された転送応答入力時間を、前記バススレーブ毎に記憶する転送応答入力時間記憶部と、をさらに備え、
前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間に基づいて、前記出力対象のコマンド情報を選択すること
を特徴とする請求項1に記載のバスマスタ。 - 前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間を参照して、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間が、次に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間よりも短い場合に、前記最初に記憶されたコマンド情報よりも先に、前記次に記憶されたコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項5に記載のバスマスタ。 - 前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間を参照して、前記コマンドキューに記憶されたコマンド情報の内、最初に記憶されたコマンド情報を除いた何れか一つのコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間が、当該最初に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間に予め定められた時刻からの経過時間を加算した時間よりも長い場合に、当該最初に記憶されたコマンド情報よりも先に、当該何れか一つのコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項5に記載のバスマスタ。 - 前記転送要求出力順序制御部は、キュー数制御部から指示されたバススレーブへの前記コマンド情報の出力数を制限し、
前記キュー数制御部は、前記転送応答入力時間計測部で計測された、前記バススレーブ毎の転送応答入力時間に基づいて、当該転送応答入力時間が増加傾向にあるバススレーブへの前記コマンド情報の出力数を制限するように、前記転送要求出力順序制御部に指示すること
を特徴とする請求項5から7の何れか一項に記載のバスマスタ。 - 少なくとも1つのバスマスタ及び複数のバススレーブを備えるバスシステムであって、
前記少なくとも1つのバスマスタは、
データの転送を要求する転送要求の種別を示す転送種別及び当該転送要求の送り先の、前記複数のバススレーブの内の1つのバススレーブの転送対象アドレスを含むコマンド情報を生成するアクセス生成部と、
前記アクセス生成部で生成されたコマンド情報を複数記憶するコマンドキューと、
前記コマンドキューに記憶されている複数のコマンド情報の内、第1のコマンド情報に含まれている転送対象アドレスを有する第1のバススレーブよりも応答の遅い第2のバススレーブが有する転送対象アドレスを含む第2のコマンド情報を、出力対象のコマンド情報として、当該第1のコマンド情報よりも先に選択する転送要求出力順序制御部と、
前記転送要求出力順序制御部で選択されたコマンド情報を、当該選択されたコマンド情報に含まれている転送対象アドレスを有するバススレーブに出力する転送要求出力部と、を備えること
を特徴とするバスシステム。 - 前記バスマスタは、
前記転送要求出力部から出力されたコマンド情報に対する、当該コマンド情報に含まれている転送対象アドレスを有するバススレーブからの応答の入力を受ける転送応答入力部と、
前記転送要求出力部から出力されたコマンド情報への応答が、当該コマンド情報よりも先に出力されたコマンド情報への応答よりも先に前記転送応答入力部に入力された場合に、当該先に出力されたコマンド情報の転送対象アドレスを有するバススレーブを先行スレーブとし、当該後に出力されたコマンド情報の転送対象アドレスを有するバススレーブを後続スレーブとして特定し、当該先行スレーブと当該後続スレーブとの応答が逆転したと判断するコマンドキュー滞留時間比較部と、
前記コマンドキュー滞留時間比較部での判断結果に応じて、前記先行スレーブと前記後続スレーブとの応答が逆転したことを示す情報を含む転送順序整合情報を記憶する転送順序整合情報記憶部と、をさらに備え、
前記転送要求出力順序制御部は、前記転送順序整合情報記憶部に記憶されている転送順序整合情報を参照して、前記出力対象のコマンド情報を選択すること
を特徴とする請求項9に記載のバスシステム。 - 前記転送要求出力順序制御部は、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報を前記先行スレーブとし、次に記憶されたコマンド情報を前記後続スレーブとして、応答が逆転したことを示す情報が前記転送順序整合情報に含まれている場合に、当該最初に記憶されたコマンド情報よりも先に、当該次に記憶されたコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項10に記載のバスシステム。 - 前記転送要求出力順序制御部は、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報に含まれている転送対象アドレスを有する一のバススレーブに出力したコマンド情報の中で、転送応答を得る前のコマンド情報の数が、当該一のバススレーブが蓄積し得るコマンド情報の数の最大値に達している場合、転送応答を得る前のコマンド情報の数が、蓄積し得るコマンド情報の数の最大値に達していない他のバススレーブの転送対象アドレスを含むコマンド情報を、前記最初に記憶されたコマンド情報より先に出力対象のコマンド情報として選択すること
を特徴とする請求項9に記載のバスシステム。 - 前記転送要求出力部から出力されたコマンド情報に対する、当該コマンド情報に含まれている転送対象アドレスを有するバススレーブからの応答の入力を受ける転送応答入力部と、
前記転送要求出力部が前記コマンド情報を出力してから、前記転送応答入力部が前記応答の入力を受けるまでの転送応答入力時間を計測する転送応答入力時間計測部と、
前記転送応答入力時間計測部で計測された転送応答入力時間を、前記バススレーブ毎に記憶する転送応答入力時間記憶部と、をさらに備え、
前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間に基づいて、前記出力対象のコマンド情報を選択すること
を特徴とする請求項9に記載のバスシステム。 - 前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間を参照して、前記コマンドキューに記憶されているコマンド情報の内、最初に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間が、次に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間よりも短い場合に、前記最初に記憶されたコマンド情報よりも先に、前記次に記憶されたコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項13に記載のバスシステム。 - 前記転送要求出力順序制御部は、前記転送応答入力時間記憶部に記憶されている転送応答入力時間を参照して、前記コマンドキューに記憶されたコマンド情報の内、最初に記憶されたコマンド情報を除いた何れか一つのコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間が、当該最初に記憶されたコマンド情報に含まれている転送対象アドレスを有するバススレーブの転送応答入力時間に予め定められた時刻からの経過時間を加算した時間よりも長い場合に、当該最初に記憶されたコマンド情報よりも先に、当該何れか一つのコマンド情報を、前記出力対象のコマンド情報として選択すること
を特徴とする請求項13に記載のバスシステム。 - 前記転送応答入力時間計測部で計測された、前記バススレーブ毎の転送応答入力時間に基づいて、当該転送応答入力時間が増加傾向にあるバススレーブへの前記コマンド情報の出力数を制限するように、前記転送要求出力順序制御部に指示するキュー数制御部をさらに備え、
前記転送要求出力順序制御部は、前記キュー数制御部から指示されたバススレーブへの前記コマンド情報の出力数を制限すること
を特徴とする請求項13から15の何れか一項に記載のバスシステム。 - データの転送を要求する転送要求の種別を示す転送種別及び当該転送要求の送り先のバススレーブの転送対象アドレスを含むコマンド情報を生成するアクセス生成過程と、
前記アクセス生成過程で生成されたコマンド情報を複数記憶するコマンドキューイング過程と、
前記コマンドキューイング過程で記憶された複数のコマンド情報の内、第1のコマンド情報に含まれている転送対象アドレスを有する第1のバススレーブよりも応答の遅い第2のバススレーブが有する転送対象アドレスを含む第2のコマンド情報を、出力対象のコマンド情報として、当該第1のコマンド情報よりも先に選択する転送要求出力順序制御過程と、
前記転送要求出力順序制御過程で選択されたコマンド情報を、当該選択されたコマンド情報に含まれている転送対象アドレスを有するバススレーブに出力する転送要求出力過程と、を有すること
を特徴とするバス制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061994 | 2013-03-25 | ||
JP2013061994 | 2013-03-25 | ||
PCT/JP2014/051959 WO2014156282A1 (ja) | 2013-03-25 | 2014-01-29 | バスマスタ、バスシステム及びバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6058122B2 true JP6058122B2 (ja) | 2017-01-11 |
JPWO2014156282A1 JPWO2014156282A1 (ja) | 2017-02-16 |
Family
ID=51623284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015508129A Expired - Fee Related JP6058122B2 (ja) | 2013-03-25 | 2014-01-29 | バスマスタ、バスシステム及びバス制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20160062930A1 (ja) |
JP (1) | JP6058122B2 (ja) |
CN (1) | CN105190583A (ja) |
DE (1) | DE112014001621T5 (ja) |
WO (1) | WO2014156282A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6395647B2 (ja) * | 2015-03-18 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DK3453143T3 (da) * | 2016-05-02 | 2019-10-07 | Sew Eurodrive Gmbh & Co | Fremgangsmåde til initialisering af et bussystem og bussystem |
US11385612B2 (en) * | 2017-07-26 | 2022-07-12 | Metropolitan Industries, Inc. | System and method for digital motor identification and control |
DE102017008186B4 (de) * | 2017-08-31 | 2022-12-15 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Master eines Bussystems |
JP6708677B2 (ja) * | 2018-03-01 | 2020-06-10 | ファナック株式会社 | 数値制御装置 |
KR20210012439A (ko) * | 2019-07-25 | 2021-02-03 | 삼성전자주식회사 | 마스터 지능 소자 및 이의 제어 방법 |
KR20210097938A (ko) | 2020-01-31 | 2021-08-10 | 에스케이하이닉스 주식회사 | 클록변조를 통해 리드 데이터의 신뢰성을 검증하는 메모리 장치 및 메모리 장치를 포함하는 메모리 시스템 |
KR20210026871A (ko) | 2019-09-02 | 2021-03-10 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
US12051470B2 (en) | 2019-09-02 | 2024-07-30 | SK Hynix Inc. | Memory controller and operating method thereof |
US11507310B2 (en) * | 2019-09-02 | 2022-11-22 | SK Hynix Inc. | Memory controller and operating method thereof |
KR20210061174A (ko) | 2019-11-19 | 2021-05-27 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
US11501808B2 (en) | 2019-09-02 | 2022-11-15 | SK Hynix Inc. | Memory controller and operating method thereof |
TWI730465B (zh) * | 2019-10-22 | 2021-06-11 | 新唐科技股份有限公司 | 串聯式雙向通訊電路及其方法 |
JP7476640B2 (ja) | 2020-04-17 | 2024-05-01 | 株式会社リコー | 情報処理装置、インタフェース制御回路および情報処理装置の制御方法 |
CN112395011B (zh) * | 2020-11-24 | 2022-11-29 | 海宁奕斯伟集成电路设计有限公司 | 命令响应信息的返回方法、返回控制装置和电子设备 |
DE112021006204T5 (de) * | 2021-02-03 | 2023-10-12 | Mitsubishi Electric Corporation | Daten-Transfereinrichtung, Daten-Transferverfahren und Daten-Transferprogramm |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352272A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | 実行制御装置 |
JPH1145227A (ja) * | 1997-07-29 | 1999-02-16 | Nec Ic Microcomput Syst Ltd | データ転送方式およびデータ転送装置 |
JP2006094331A (ja) * | 2004-09-27 | 2006-04-06 | Mitsubishi Electric Corp | 光多分岐通信システム、親局装置及び子局装置 |
JP2008027247A (ja) * | 2006-07-21 | 2008-02-07 | Canon Inc | メモリコントローラ |
JP2009512011A (ja) * | 2005-10-06 | 2009-03-19 | ラテゼ・リモート・エム・ジー・エム・テイ・エル・エル・シー | リソースコマンドメッセージおよび方法 |
JP2009093423A (ja) * | 2007-10-09 | 2009-04-30 | Delta Electronics Inc | キュー機能を備えるプログラマブル論理制御装置とその方法 |
JP2009193260A (ja) * | 2008-02-13 | 2009-08-27 | Nec Corp | ストレージシステム、ストレージ装置、優先度制御装置および優先度制御方法 |
JP2012038325A (ja) * | 2005-02-10 | 2012-02-23 | Qualcomm Inc | スイッチマトリックス経由のデータ転送を改善するフロー制御方法 |
JP2015506036A (ja) * | 2011-12-15 | 2015-02-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コマンドプロセッサを備えるグラフィックス処理ユニット |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471590A (en) * | 1994-01-28 | 1995-11-28 | Compaq Computer Corp. | Bus master arbitration circuitry having improved prioritization |
JP4007642B2 (ja) * | 1997-07-11 | 2007-11-14 | 富士通株式会社 | 携帯電話のデータ転送装置 |
US6396887B1 (en) * | 1997-10-10 | 2002-05-28 | Rambus Incorporated | Apparatus and method for generating a distributed clock signal using gear ratio techniques |
TWI282057B (en) * | 2003-05-09 | 2007-06-01 | Icp Electronics Inc | System bus controller and the method thereof |
US7805558B2 (en) * | 2005-10-31 | 2010-09-28 | Hewlett-Packard Development Company, L.P. | Method and system of controlling transfer speed of bus transactions |
JP2008293487A (ja) * | 2007-04-27 | 2008-12-04 | Panasonic Corp | プロセッサシステム、バス制御方法および半導体装置 |
US8156273B2 (en) * | 2007-05-10 | 2012-04-10 | Freescale Semiconductor, Inc. | Method and system for controlling transmission and execution of commands in an integrated circuit device |
JP2011095978A (ja) * | 2009-10-29 | 2011-05-12 | Renesas Electronics Corp | バスシステム及びバス制御方法 |
TWI547784B (zh) * | 2011-04-22 | 2016-09-01 | 緯創資通股份有限公司 | 動態調整匯流排時脈的方法及其裝置 |
US20130191572A1 (en) * | 2012-01-23 | 2013-07-25 | Qualcomm Incorporated | Transaction ordering to avoid bus deadlocks |
-
2014
- 2014-01-29 DE DE112014001621.7T patent/DE112014001621T5/de not_active Withdrawn
- 2014-01-29 JP JP2015508129A patent/JP6058122B2/ja not_active Expired - Fee Related
- 2014-01-29 US US14/768,021 patent/US20160062930A1/en not_active Abandoned
- 2014-01-29 WO PCT/JP2014/051959 patent/WO2014156282A1/ja active Application Filing
- 2014-01-29 CN CN201480017943.3A patent/CN105190583A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352272A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | 実行制御装置 |
JPH1145227A (ja) * | 1997-07-29 | 1999-02-16 | Nec Ic Microcomput Syst Ltd | データ転送方式およびデータ転送装置 |
JP2006094331A (ja) * | 2004-09-27 | 2006-04-06 | Mitsubishi Electric Corp | 光多分岐通信システム、親局装置及び子局装置 |
JP2012038325A (ja) * | 2005-02-10 | 2012-02-23 | Qualcomm Inc | スイッチマトリックス経由のデータ転送を改善するフロー制御方法 |
JP2009512011A (ja) * | 2005-10-06 | 2009-03-19 | ラテゼ・リモート・エム・ジー・エム・テイ・エル・エル・シー | リソースコマンドメッセージおよび方法 |
JP2008027247A (ja) * | 2006-07-21 | 2008-02-07 | Canon Inc | メモリコントローラ |
JP2009093423A (ja) * | 2007-10-09 | 2009-04-30 | Delta Electronics Inc | キュー機能を備えるプログラマブル論理制御装置とその方法 |
JP2009193260A (ja) * | 2008-02-13 | 2009-08-27 | Nec Corp | ストレージシステム、ストレージ装置、優先度制御装置および優先度制御方法 |
JP2015506036A (ja) * | 2011-12-15 | 2015-02-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コマンドプロセッサを備えるグラフィックス処理ユニット |
Also Published As
Publication number | Publication date |
---|---|
CN105190583A (zh) | 2015-12-23 |
US20160062930A1 (en) | 2016-03-03 |
DE112014001621T5 (de) | 2015-12-24 |
WO2014156282A1 (ja) | 2014-10-02 |
JPWO2014156282A1 (ja) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6058122B2 (ja) | バスマスタ、バスシステム及びバス制御方法 | |
JP4737438B2 (ja) | 複数の処理ユニットでリソースを共有する情報処理装置 | |
JP5666722B2 (ja) | メモリ・インターフェース | |
WO2011089660A1 (ja) | バス調停装置 | |
CN105988968B (zh) | 半导体装置 | |
JP2008276391A (ja) | メモリアクセス制御装置 | |
JP2020109639A (ja) | メモリ制御装置、メモリ制御方法及び画像形成装置 | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
JP4902640B2 (ja) | 集積回路、及び集積回路システム | |
JP5304815B2 (ja) | マイクロコンピュータ | |
US11354263B2 (en) | Bus system permitting parallel access by a master to a plurality of slaves and method of controlling the same | |
US9798492B2 (en) | Semiconductor device including a plurality of function blocks | |
JP2007172112A (ja) | メモリコントローラ | |
JP6142783B2 (ja) | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 | |
JP2009116702A (ja) | 半導体集積回路 | |
US7987437B2 (en) | Structure for piggybacking multiple data tenures on a single data bus grant to achieve higher bus utilization | |
CN115964982A (zh) | 加速器的拓扑结构 | |
JP4843216B2 (ja) | メモリ制御装置 | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
US20100131677A1 (en) | Data transfer device and data transfer method | |
US20090106465A1 (en) | Method of Piggybacking Multiple Data Tenures on a Single Data Bus Grant to Achieve Higher Bus Utilization | |
JP4593220B2 (ja) | メモリアクセス制御方式と方法、及び共有メモリアクセス制御方式と方法 | |
JP2004348745A (ja) | 高速の帯域幅のシステムバスを仲裁するためのバスシステム及びその方法 | |
JP6565729B2 (ja) | 演算処理装置、制御装置、情報処理装置及び情報処理装置の制御方法 | |
JP2006065453A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6058122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |