WO2019009585A1 - 저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법 - Google Patents

저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법 Download PDF

Info

Publication number
WO2019009585A1
WO2019009585A1 PCT/KR2018/007507 KR2018007507W WO2019009585A1 WO 2019009585 A1 WO2019009585 A1 WO 2019009585A1 KR 2018007507 W KR2018007507 W KR 2018007507W WO 2019009585 A1 WO2019009585 A1 WO 2019009585A1
Authority
WO
WIPO (PCT)
Prior art keywords
link
hmc
packet
control device
request
Prior art date
Application number
PCT/KR2018/007507
Other languages
English (en)
French (fr)
Inventor
정기석
전동익
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170084106A external-priority patent/KR101931880B1/ko
Priority claimed from KR1020170085557A external-priority patent/KR101915403B1/ko
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to US16/628,333 priority Critical patent/US11243600B2/en
Publication of WO2019009585A1 publication Critical patent/WO2019009585A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

저전력 모드를 위한 CPU측과 HMC측의 HMC컨트롤 장치 및 방법과 이에 관한 기록매체가 개시된다. 개시된 CPU측 HMC컨트롤 장치는 CPU의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 HMC측 HMC컨트롤 장치로 전송하는 링크 마스터; 및 상기 HMC측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 상기 CPU에 전송하는 링크 슬레이브를 포함하는 링크부를 다수 포함하되, 상기 링크 마스터는 상기 CPU의 저전력 모드 요청이 발생하면 상기 CPU의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며, 상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 체크 패킷을 생성하여 상기 HMC측 HMC컨트롤 장치로 전송하고, 상기 링크 마스터는 상기 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송 받으면 슬립 모드로 전환되는 것을 특징으로 한다. 개시된 장치에 따르면, 패킷의 손실이 발생하지 않고 안정적으로 저전력 모드로 전환할 수 있는 장점이 있다.

Description

저전력 모드를 위한 CPU측과 HMC측의 HMC 컨트롤 장치 및 방법과 HMC 컨트롤 장치의 전력 관리 방법
본 발명은 저전력 모드를 위한 CPU측과 HMC측의 HMC 컨트롤 장치 및 방법과 HMC 컨트롤 장치의 전력 관리 방법에 관한 것이다.
하이브리드 메모리 큐브(HMC, Hybrid Memory Cube)는 고속 직렬 링크를 이용하여 CPU와 연결되어 빠른 속도로 데이터를 주고받는다. 고속 직렬 링크는 속도가 빠르지만 동기화를 위해 전송할 데이터가 없더라도 항상 링크의 연결을 유지해야 하므로 고속 직렬 링크에 많은 전력이 소비되는 문제점이 있었다.
이러한 전력 문제를 해결하기 위해 HMC specification에서는 고속 직렬 링크의 저전력 모드를 지원한다. 종래기술의 HMC 컨트롤 장치는 각 링크의 액티브 모드에서 CPU의 슬립(sleep)모드 요청이 있다면 일정 시간동안 요청 패킷이 발생하지 않을 경우 해당 링크를 슬립모드로 전환한다. 그러나 요청 패킷이 일정 시간 동안 발생하지 않는 경우라 할지라도 해당 링크의 버퍼에는 처리해야 할 패킷이 남아 있는 경우가 발생하여 슬립모드로 전환될 때 패킷의 손실이 발생하는 문제점이 있었다..
또한, 슬립 모드에서는 직렬 변환기 및 병렬 변환기가 비활성화되며, 모든 링크가 슬립 모드로 전환되면 소비 전력을 더 줄이기 위해 다운 모드로 자동 전환된다.
링크 모드 전환은 긴 모드 전환 시간 때문에 성능에 매우 큰 영향을 준다. 예를 들어, 슬립 모드에서 액티브 모드로의 전환 시간은 약 1ms가 소요되며, 만약 액티브 모드에 있는 링크들이 부족한 링크 전송 속도 때문에 패킷을 바로 보내지 못하고 있다면 하나의 링크를 슬립 모드에서 액티브 모드로 전환하기 위해 1ms의 시간이 소요되는 것이다. 따라서, 요구되는 링크 성능에 따라 적절하게 링크의 모드를 설정하는 것은 HMC 시스템의 성능에 있어 매우 중요하다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명은 패킷의 손실이 발생하지 않는 저전력 모드를 위한 CPU측과 HMC측의 HMC컨트롤 장치 및 방법을 제공한다.
또한, 본 발명은 본 발명은 복수의 링크의 모드를 적절하게 설정하여 전력 효율을 도모하면서 성능 저하를 최소화할 수 있는 HMC 컨트롤 장치 및 HMC 컨트롤 장치의 전력 관리 방법을 제안한다.
본 발명의 일 측면에 따르면, CPU의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 HMC측 HMC컨트롤 장치로 전송하는 링크 마스터; 및 상기 HMC측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 상기 CPU에 전송하는 링크 슬레이브를 포함하는 링크부를 다수 포함하되, 상기 링크 마스터는 상기 CPU의 저전력 모드 요청이 발생하면 상기 CPU의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며, 상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 체크 패킷을 생성하여 상기 HMC측 HMC컨트롤 장치로 전송하고, 상기 링크 마스터는 상기 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송 받으면 슬립 모드로 전환되는 저전력 모드를 위한 CPU측 HMC컨트롤 장치가 제공된다.
상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는 경우에만 상기 체크 패킷을 생성하여 전송한다.
상기 HMC측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송한다.
상기 CPU측 HMC컨트롤 장치는 상기 링크 마스터와 상기 링크 슬레이브를 동기화하는 동기화부를 더 포함하되,모든 링크 마스터가 슬립 모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되어 상기 동기화부가 비활성화된다.
본 발명의 다른 측면에 따르면, CPU측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 HMC에 전송하는 링크 슬레이브; 및
상기 HMC의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 상기 CPU측 HMC컨트롤 장치로 전송하는 링크 마스터를 포함하는 링크부를 다수 포함하되, 상기 링크 슬레이브가 상기 CPU측 HMC컨트롤 장치로부터 슬립 모드 전환을 위한 체크 패킷을 전송받으면 상기 링크 마스터는 상기 HMC의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며, 상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 CPU측 HMC컨트롤 장치로 전송하고 슬립 모드로 전환되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치가 제공된다.
본 발명의 또 다른 측면에 따르면, (a) 링크 마스터를 CPU의 요청 패킷을 더 이상 받아오지 않는 대기 모드로 전환하는 단계; (b) 링크 마스터가 상기 대기 모드에서 버퍼가 비어있는지 확인하는 단계; (c) 링크 마스터가 단계(b)에서 확인한 버퍼가 모두 비어있는 경우에 체크 패킷을 생성하여 HMC측 HMC컨트롤 장치로 전송하는 단계; (d) 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송받는 단계; 및 (e) 상기 링크 마스터가 슬립 모드로 전환되는 단계를 포함하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 특정 시간 동안 처리되는 요청 패킷의 누적 길이 및 응답 패키의 누적 길이를 각각 출력하는 링크 모니터; 상기 링크 모니터에서 출력하는 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 이용하여 요청 패킷의 대역폭 및 응답 패킷의 대역폭을 산출하며, 상기 요청 패킷의 대역폭 및 상기 응답 패킷의 대역폭을 이용하여 적절한 액티브 링크 개수를 판단하는 링크 선택 및 전력 관리자를 포함하되, 상기 링크 선택 및 전력 관리자는 판단된 적절한 액티브 링크 개수와 현재의 액티브 링크 개수를 비교하여 소정 개수의 링크 상태를 변경하는 HMC 컨트롤 장치가 제공된다.
상기 요청 패킷 및 상기 응답 패킷에는 길이(LNG) 필드가 설정되어 있으며, 상기 길이 필드에는 상기 요청 패킷 또는 상기 응답 패킷의 길이 정보가 기록된다.
상기 링크 모니터는 상기 길이 필드의 상기 길이 정보를 이용하여 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 출력한다.
상기 링크 선택 및 전력 관리자는 상기 요청 패킷 대역폭 및 상기 응답 패킷 대역폭에 특정 스케일링 상수를 곱한 값과 적절한 액티브 링크 개수를 매칭시킨 룩업 테이블을 이용하여 적절한 액티브 링크 개수를 판단한다.
본 발명의 또 다른 측면에 따르면, 특정 시간 동안 처리되는 요청 패킷의 누적 길이 및 응답 패키의 누적 길이를 각각 출력하는 단계(a); 상기 단계(a)에서 출력하는 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 이용하여 요청 패킷의 대역폭 및 응답 패킷의 대역폭을 산출하며, 상기 요청 패킷의 대역폭 및 상기 응답 패킷의 대역폭을 이용하여 적절한 액티브 링크 개수를 판단하는 단계(b); 상기 단계(b)에서 판단된 적절한 액티브 링크 개수와 현재의 액티브 링크 개수를 비교하여 소정 개수의 링크 상태를 변경하는 단계(c)를 포함하는 HMC 컨트롤 장치의 전력 관리 방법이 제공된다.
본 발명은 패킷의 손실이 발생하지 않고 안정적으로 저전력 모드로 전환할 수 있는 장점이 있다.
또한, 본 발명은 복수의 링크의 모드를 적절하게 설정하여 전력 효율을 도모하면서 성능 저하를 최소화할 수 있는 장점이 있다.
도 1은 본 발명이 적용되는 HMC 메모리 시스템의 구조를 도시한 도면.
도 2는 본 발명이 적용되는 HMC 메모리 시스템에서 링크의 구조를 도시한 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치의 구조도.
도 4는 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 장치의 구조도.
도 5는 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치와 HMC측 HMC컨트롤 장치의 연결 방법을 설명하기 위한 도면.
도 6은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치 및 HMC측 HMC컨트롤 장치의 저전력 모드 전환을 설명하기 위한 도면.
도 7은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 방법을 시간의 흐름에 따라 도시한 순서도.
도 8은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 방법을 시간의 흐름에 따라 도시한 순서도.
도 9는 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치의 전체적인 구조를 도시한 도면.
도 10은 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치에 적용되는 요청 패킷의 구조를 도시한 도면.
도 11은 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치에 적용되는 응답 패킷의 구조를 도시한 도면.
도 12은 본 발명의 일 실시예에 따라 적절한 액티브 링크의 개수를 결정하는 룩업 테이블의 일례를 나타낸 도면.
도 13은 본 발명의 일 실시예에 따른 전력 관리 기능의 일례를 나타낸 도면.
도 14은 본 발명의 다른 실시예에 따라 슬립 모드로 전환하는 일례를 나타낸 도면.
도 15는 본 발명의 일 실시예에 따른 전력 효율을 고려한 링크 제어 방법의 전체적인 흐름을 도시한 순서도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 자세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명이 적용되는 HMC 메모리 시스템의 구조를 도시한 도면이다.
도 1을 참조하면, HMC 메모리 시스템은 CPU(700)와 HMC 메모리(710)를 포함하며, CPU(700)는 패킷을 이용하여 HMC 메모리(700)에 특정 데이터의 리드 또는 라이트를 요청할 수 있으며, HMC 메모리(700)는 CPU의 요청(Request)에 응답(Response)하여 데이터의 리드 또는 라이트 동작을 수행할 수 있다.
도 1에 도시된 바와 같이, HMC 메모리(700)는 3D 적층 구조를 가지고 있다.
CPU(700)와 HMC 메모리(710)는 다수의 링크를 통해 연결되어 있으며, 다수의 링크를 이용하여 요청(Request) 패킷 또는 응답(Response) 패킷을 전송한다. 도 1에 도시되어 있지는 않으나, 각각의 링크는 다수의 레인(Lane)으로 반대편 링크와 연결된다. 하나의 링크를 통해 데이터를 전송할 때, 해당 데이터는 직렬 변환기를 통해 비트 스트링으로 변환되고, 여러 개의 레인을 통해 한 비트씩 전달되는 구조를 가진다. 이러한 링크는 데이터와 제어 정보를 같이 보내는 인-밴드(In-band) 통신이며, 모든 데이터들은 패킷으로 변환되어 전송된다.
CPU(700)와 HMC 메모리(710) 사이에 주고받는 패킷에는 데이터 전송의 시작점인 링크 마스터와 전송 끝점인 링크 슬레이브의 현재 상황을 파악하기 위한 다양한 링크 정보들이 포함되어 있다.
앞서 설명한 바와 같이, 전력 소비 효율을 향상시키기 위해, 특정 링크는 슬립(Sleep) 모드 또는 다운(Down) 모드로 설정될 수 있으며, 슬립 모드에서는 직렬 변환기 및 병렬 변환기가 비활성화되며, 다운 모드에서는 직렬 변환기 및 병렬 변환기 뿐만 아니라 PLL 회로 역시 비활성화된다.
HMC 메모리 시스템에서, CPU(100)와 HMC 메모리(110) 각각에는 HMC 컨트롤 장치(120, 130)가 구비된다. HMC 컨트롤 장치(120, 130)는 각 CPU(100)와 HMC 메모리(110)의 링크 동작을 제어하는 기능을 한다.
본 발명의 일 실시예에 따른 HMC 컨트롤 장치(120, 130)는 링크의 대역폭을 산출하고, 산출된 대역폭에 기초하여 최적의 액티브 링크 개수를 판단하며, 판단된 최적 액티브 링크 개수에 기초하여 전체적인 액티브 링크 개수를 조절하는 기능을 한다. HMC 컨트롤 장치(120, 130)의 상세한 구조 및 동작은 별도의 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명이 적용되는 HMC 메모리 시스템에서 링크의 구조를 도시한 도면이다.
도 2를 참조하면, HMC 메모리 시스템의 링크는 CPU측 링크 마스터(800)와 링크 슬레이브(810) 및 HMC 메모리측 링크 마스터(850)와 링크 슬레이브(860)를 포함한다.
도 2에서, 링크 마스터(800, 850)는 패킷을 반대편에 전송하는 기능만을 수행하며, 링크 슬레이브(810, 860)는 반대편으로부터 패킷을 수신하는 기능만을 수행한다.
예를 들어, CPU측 요청 패킷을 전송하고자 하는 경우, 해당 요청 패킷은 CPU측 링크 마스터(800)로부터 HMC 메모리측 링크 슬레이브(860)로 전송된다. 또한, HMC 메모리측 응답 패킷을 CPU에 전송하고자 하는 경우, 해당 응답 패킷은 HMC측 링크 마스터(850)로부터 CPU측 링크 슬레이브(810)로 전송된다.
앞서 설명한 바와 같이, 각 링크는 다수의 레인을 통해 연결되어 있으며, 도시되어 있지는 않으나 직렬 변화기 및 병렬 변화기를 이용하여 데이터의 병렬화 또는 직렬화를 수행한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치의 구조도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치(100)는 다수의 링크부(110) 및 동기화부(120)를 포함할 수 있다.
각 링크부(110)는 링크를 통해 HMC측 HMC컨트롤 장치에 연결된다. HMC측 HMC컨트롤 장치에도 링크부(110)에 대응되는 링크부가 형성되고, 각 링크부(110)는 링크를 통해 HMC측 HMC컨트롤 장치의 대응되는 링크부와 연결될 수 있다. 상기 링크는 고속 직렬 링크일 수 있다.
동기화부(120)는 후술할 각 링크부(110)의 링크 마스터와 링크 슬레이브의 동기화를 수행할 수 있다.
도 4는 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 장치의 구조도이다.
도 4를 참조하면, 본 발명의 제1실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 장치(200)는 다수의 링크부(210) 및 동기화부(220)를 포함할 수 있다.
각 링크부(210)는 링크를 통해 CPU측 HMC컨트롤 장치에 연결된다. CPU측 HMC컨트롤 장치에도 링크부(210)에 대응되는 링크부(110)가 형성되고, 각 링크부(210)는 링크를 통해 CPU측 HMC컨트롤 장치의 대응되는 링크부(110)와 연결될 수 있다. 상기 링크는 고속 직렬 링크일 수 있다.
동기화부(220)는 후술할 각 링크부(210)의 링크 마스터와 링크 슬레이브의 동기화를 수행할 수 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치와 HMC측 HMC컨트롤 장치의 연결 방법을 설명하기 위한 도면이다.
도 5를 참조하면, CPU측 HMC컨트롤 장치(100)의 링크부(110)는 링크 마스터(111) 및 링크 슬레이브(116)를 포함할 수 있다. 링크 마스터(111)는 HMC측 HMC컨트롤 장치로 CPU의 요청 패킷을 전송하며, 링크 슬레이브(116)는 HMC측 HMC컨트롤 장치로부터 HMC의 요청 패킷을 전송받는다.
한편, 링크 마스터(111)는 CPU의 요청 패킷이 저장되는 요청 버퍼(112) 및 재요청 버퍼(114)를 포함할 수 있다. 요청 버퍼(112)에는 CPU의 요청 패킷이 순차적으로 저장되며, 링크 마스터(111)는 요청 버퍼(112)에 저장된 요청 패킷을 저장된 순서대로 링크를 통해 전송한다. 재요청 버퍼(114)에는 링크 마스터(111)가 전송하였지만 전송의 성공이 확인되지 않은 요청 패킷이 저장될 수 있다. 링크 마스터(111)는 재요청 버퍼(114)에 저장된 요청 패킷을 요청 버퍼(112)에 저장된 요청 패킷보다 우선적으로 전송할 수 있다.
또한, 링크 슬레이브(116)는 전송받은 HMC의 요청 패킷을 저장하는 응답 버퍼(118)를 포함할 수 있다. 응답 버퍼(118)에는 링크를 통해 전송된 HMC의 요청 패킷이 순차적으로 저장되며, 저장된 순서대로 CPU에 전송된다.
한편, 고속 직렬 링크는 클럭 신호를 이용하여 패킷을 전송하므로, 링크 마스터(111)와 링크 슬레이브(116)는 동기화부(120)를 통해 동기화가 이루어진다.
도 5를 참조하면, HMC측 HMC컨트롤 장치(200)의 링크부(210) 또한 링크 마스터(211) 및 링크 슬레이브(216)를 포함할 수 있다. 링크 마스터(211)는 CPU측 HMC컨트롤 장치로 HMC의 요청 패킷을 전송하며, 링크 슬레이브(216)는 CPU측 HMC컨트롤 장치로부터 CPU의 요청 패킷을 전송받는다.
한편, 링크 마스터(211)는 HMC의 요청 패킷이 저장되는 요청 버퍼(212) 및 재요청 버퍼(214)를 포함할 수 있다. 요청 버퍼(212)에는 HMC의 요청 패킷이 순차적으로 저장되며, 링크 마스터(211)는 요청 버퍼(212)에 저장된 요청 패킷을 저장된 순서대로 링크를 통해 전송한다. 재요청 버퍼(214)에는 링크 마스터(211)가 전송하였지만 전송의 성공이 확인되지 않은 요청 패킷이 저장될 수 있다. 링크 마스터(211)는 재요청 버퍼(214)에 저장된 요청 패킷을 요청 버퍼(212)에 저장된 요청 패킷보다 우선적으로 전송할 수 있다.
또한, 링크 슬레이브(216)는 전송받은 CPU의 요청 패킷을 저장하는 응답 버퍼(218)를 포함할 수 있다. 응답 버퍼(218)에는 링크를 통해 전송된 CPU의 요청 패킷이 순차적으로 저장되며, 저장된 순서대로 HMC에 전송된다.
링크 마스터(211)와 링크 슬레이브(216)는 동기화부(220)를 통해 동기화가 이루어진다.
도 5를 참조하면, CPU측 HMC컨트롤 장치(100)의 각 링크부(110)는 HMC측 HMC컨트롤 장치(200)의 대응되는 각 링크부(210)와 링크로 연결된다. 각 링크부를 연결하는 다수의 링크가 모여 고속 직렬 링크를 형성하며, 고속 직렬 링크는 하나의 링크당 다운스트림(downstream)과 업스트림(upstream) 두 가지 경로가 존재한다. 일례로, CPU측 HMC컨트롤 장치(100)의 링크 마스터(111)는 링크의 다운스트림을 통해 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)로 CPU의 요청 패킷을 전송할 수 있다. 한편, HMC측 HMC컨트롤 장치(200)의 링크 마스터(211)는 링크의 업스트림을 통해 CPU측 HMC컨트롤 장치(100)의 링크 슬레이브(116)로 HMC의 요청 패킷을 전송할 수 있다.
이제, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치와 HMC측 HMC컨트롤 장치의 저전력 모드 전환 과정을 상세히 설명하기로 한다.
도 6은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치 및 HMC측 HMC컨트롤 장치의 저전력 모드 전환을 설명하기 위한 도면이다.
도 6에서, 액티브(active) 모드는 링크가 활성화된 상태이며, 슬립(sleep) 모드는 링크가 비활성화된 상태이다. 각 링크들은 상황에 따라 액티브 모드 또는 슬립 모드를 유지할 수 있다. 하나의 링크가 액티브 모드에서 슬립 모드로 전환하기 위해서는 대기 모드를 거치게 되며, 대기 모드로 전환된 링크는 CPU로부터 더이상의 요청 패킷을 받아오지 않으며, 슬립 모드로 전환되더라도 패킷의 손실이 없도록 남아있던 모든 패킷의 전송을 완료한다. 남아있던 모든 패킷의 전송을 완료한 대기모드의 링크는 슬립 모드로 전환되게 되어 전력 소비가 최소화된다. 한편, 마지막 남은 액티브 모드의 링크가 슬립 모드로 전환되게 되면 모든 링크는 다운(down) 모드로 전환되어 전력 소비를 더욱 최소화할 수 있게 된다. 다운 모드 또는 슬립 모드의 링크는 링크 재훈련을 통해 다시 액티브 모드로 전환될 수 있다.
이제, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치 및 HMC측 HMC컨트롤 장치의 저전력 모드 전환을 도 3 및 도 4를 참조하여 보다 상세히 설명한다.
하나의 링크가 슬립 모드로 전환되기 위해서는 먼저 CPU의 저전력 모드 요청이 필요하다. 종래 기술에서는, CPU의 저전력 모드 요청이 발생하면 일정 시간 동안 CPU의 패킷 요청이 없을 경우 해당 링크는 바로 슬립 모드로 전환된다. 이러한 경우, 해당 링크의 버퍼에는 전송이 완료되지 못한 패킷이 남아있을 수 있으며, 따라서 패킷의 손실이 발생하게 된다.
본 발명에서는 CPU의 저전력 모드 요청이 발생하여도 해당 링크가 바로 슬립 모드로 전환되지 않는다. CPU의 저전력 모드 요청이 발생하면, 본 발명의 CPU측 HMC컨트롤 장치(100)의 링크 마스터(111)는 대기(wait)모드로 전환된다. 여기서 대기모드란, 본 발명에서 새롭게 제시되는 모드이며, 해당 링크가 슬립 모드로 전환되기 전에 패킷의 전송 완료를 확인하여 패킷의 손실이 없이 슬립 모드로 전환하기 위한 모드이다.
대기 모드의 링크 마스터(111)는 링크의 연결을 유지하여 버퍼에 저장된 패킷들의 전송은 수행하되, 새로운 요청 패킷을 요청 버퍼에 더 이상 저장하지 않는다. 즉, CPU는 더 이상 대기모드로 전환된 링크부에 요청 패킷을 전송하지 않으며, 대기모드로 전환되지 않은 다른 링크부에 요청 패킷을 전송할 수 있다.
대기모드를 이용하여, 링크부(110)는 버퍼에 저장된 패킷을 손실하지 않으면서 슬립 모드로 들어갈 준비를 하게 된다. 링크 마스터(111)는 요청 버퍼(112)에 있는 다른 패킷들의 전송이 완료되었는지 확인할 수 있다. 또한, 링크 마스터(111)는 재요청 버퍼(114)에 저장된 패킷들이 모두 전송되었는지 확인할 수 있다. 마지막으로, 링크 마스터(111)는 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)의 응답 버퍼(218)의 모든 패킷이 HMC로 전송되었는지 확인한다. 링크 마스터(111)는 HMC측 HMC컨트롤 장치(200)로 패킷을 전송할 때, 응답 버퍼(218)의 패킷 저장 공간 유무를 확인하고 전송하게 되는데, 응답 버퍼(218)의 패킷 저장 공간이 초기값 즉 최대값인지 확인하여 링크 슬레이브(216)의 응답 버퍼(218)의 모든 패킷이 HMC로 전송되었는지 확인할 수 있다.
상술한 것처럼, 링크 마스터(111)는 요청 버퍼(112)와 재요청 버퍼(114) 및 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)의 응답 버퍼(218)에 저장된 패킷들의 전송이 모두 완료되었는지를 확인한 후, 요청 버퍼(112)와 재요청 버퍼(114) 및 응답 버퍼(218)가 모두 비어있을 경우에만 체크 패킷을 생성하여 HMC측 HMC컨트롤 장치(200)로 전송할 수 있다. 체크 패킷은, 대기 모드에서 슬립 모드로 들어가기 위한 준비가 되었음을 알리기 위한 패킷이다. 요청 버퍼(112)와 재요청 버퍼(114) 및 응답 버퍼(218) 중 하나라도 패킷이 저장되어 있다면 링크 마스터(111)는 체크 패킷을 생성하지 않고 대기 모드에서 대기한다.
체크 패킷이 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)에 전송되면, HMC측 HMC컨트롤 장치(200)의 링크 마스터(211)는 대기모드로 전환된다.
링크 마스터(211)는 요청 버퍼(212)에 있는 다른 패킷들의 전송이 완료되었는지 확인할 수 있다. 또한, 링크 마스터(211)는 재요청 버퍼(214)에 저장된 패킷들이 모두 전송되었는지 확인할 수 있다. 마지막으로, 링크 마스터(211)는 CPU측 HMC컨트롤 장치(100)의 링크 슬레이브(116)의 응답 버퍼(118)의 모든 패킷이 CPU로 전송되었는지 확인한다. 링크 마스터(211)는 CPU측 HMC컨트롤 장치(100)로 패킷을 전송할 때, 응답 버퍼(118)의 패킷 저장 공간 유무를 확인하고 전송하게 되는데, 응답 버퍼(118)의 패킷 저장 공간이 초기값 즉 최대값인지 확인하여 링크 슬레이브(116)의 응답 버퍼(118)의 모든 패킷이 CPU로 전송되었는지 확인할 수 있다.
상술한 것처럼, 링크 마스터(211)는 요청 버퍼(212)와 재요청 버퍼(214) 및 CPU측 HMC컨트롤 장치(100)의 링크 슬레이브(116)의 응답 버퍼(118)에 저장된 패킷들의 전송이 모두 완료되었는지를 확인한 후, 요청 버퍼(212)와 재요청 버퍼(214) 및 응답 버퍼(118)가 모두 비어있을 경우에만 체크 패킷을 생성하여 CPU측 HMC컨트롤 장치(100)로 전송할 수 있다. 요청 버퍼(212)와 재요청 버퍼(214) 및 응답 버퍼(118) 중 하나라도 패킷이 저장되어 있다면 링크 마스터(211)는 체크 패킷을 생성하지 않고 대기 모드에서 대기한다. 체크 패킷을 CPU측 HMC컨트롤 장치(100)로 전송하고, 링크 마스터(211)는 슬립모드로 전환한다.
이제 체크 패킷이 CPU측 HMC컨트롤 장치(100)에 전달되면, 링크마스터(111)도 슬립 모드로 전환되어 해당 링크는 슬립 모드로 전환되게 된다.
상술한 과정을 통해, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치와 HMC측 HMC컨트롤 장치의 해당 링크는 패킷의 손실 없이 슬립 모드로 전환되어 전력 손실을 줄일 수 있게 된다.
한편, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 장치와 HMC측 HMC컨트롤 장치의 마지막 남은 액티브 모드의 링크가 슬립 모드로 전환되면, 모든 링크는 다운(down)모드로 전환되어 전력 손실을 더욱 줄일 수 있다. 다운모드에서는, CPU측 HMC컨트롤 장치 및 HMC측 HMC컨트롤 장치의 동기화부(120, 220)가 비활성으로 전환되어 전력 소비를 더욱 줄일 수 있게 된다.
도 7은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 방법을 시간의 흐름에 따라 도시한 순서도이다.
도 7을 참조하면, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 CPU측 HMC컨트롤 방법은 대기 모드로 전환하는 단계(S510), 요청 버퍼를 확인하는 단계(S520), 재요청 버퍼를 확인하는 단계(S530), 응답 버퍼를 확인하는 단계(S540), 체크 패킷을 생성하여 전송하는 단계(S550), 체크 패킷을 전송받는 단계(S560), 슬립 모드로 전환하는 단계(S570) 및 다운 모드로 전환하는 단계(S580)를 포함할 수 있다.
대기 모드로 전환하는 단계(S510)는 CPU의 저전력 모드 요청이 발생하면, CPU측 HMC컨트롤 장치(100)의 링크 마스터(111)가 대기(wait)모드로 전환하는 단계이다. 대기모드에서 링크 마스터(111)는 링크의 연결을 유지하여 버퍼에 저장된 패킷들의 전송은 수행하되, 새로운 요청 패킷을 CPU로부터 받아오지는 않는다.
요청 버퍼를 확인하는 단계(S520)는 링크 마스터(111)가 요청 버퍼(112)에 전송이 완료되지 않은 패킷이 있는지 확인하고 모든 패킷의 전송을 완료하는 단계이다.
재요청 버퍼를 확인하는 단계(S530)는 링크 마스터(111)가 재요청 버퍼(114)에 저장된 패킷들이 모두 전송되었는지 확인하고, 재요청 버퍼(114)에 패킷이 남아있다면, 패킷들의 전송을 완료하는 단계이다.
응답 버퍼를 확인하는 단계(S540)는 링크 마스터(111)가 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)의 응답 버퍼(218)의 모든 패킷이 HMC로 전송되었는지 확인하고, 응답 버퍼(218)에 패킷이 남아있다면, 남아있는 패킷의 전송이 완료될 때까지 대기하는 단계이다.
체크 패킷을 생성하여 전송하는 단계(S550)는 링크 마스터(111)가 체크 패킷을 생성하여 링크의 다운스트림을 통해 HMC측 HMC컨트롤 장치(200)로 전송하는 단계이다. 링크 마스터(111)는 체크 패킷을 전송하여 패킷의 손실 없이 슬립 모드로 전환할 수 있음을 알리게 된다.
체크 패킷을 전송받는 단계(S560)는 CPU측 HMC컨트롤 장치(100)의 링크 슬레이브(116)가 HMC측 HMC컨트롤 장치(200)로부터 체크 패킷을 전송받는 단계이다. 체크 패킷을 전송받음으로 HMC측 HMC컨트롤 장치(200)의 링크 마스터(211) 또한 패킷의 손실 없이 슬립 모드로 전환할 수 있음을 알 수 있다.
슬립 모드로 전환하는 단계(S570)는 링크 마스터(111)가 슬립 모드로 전환하는 단계이다. HMC측 HMC컨트롤 장치(200)의 링크 마스터(211) 또한 S560단계에서 체크 패킷을 전송하고 슬립 모드로 전환하여, 해당 링크는 슬립 모드로 전환된다.
다운 모드로 전환하는 단계(S580)는 CPU측 HMC컨트롤 장치(100) 및 HMC측 HMC컨트롤 장치(200)의 모든 링크부(110, 210)가 슬립 모드로 전환되었을 때 모든 링크부가 다운 모드로 전환하는 단계이다. 다운 모드에서는 동기화부(120, 220)가 비활성화되어 전력의 소비를 더욱 줄일 수 있다.
도 8은 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 방법을 시간의 흐름에 따라 도시한 순서도이다.
도 8을 참조하면, 본 발명의 바람직한 일 실시예에 따른 저전력 모드를 위한 HMC측 HMC컨트롤 방법은 체크 패킷을 전송받는 단계(S610), 대기 모드로 전환하는 단계(S620), 요청 버퍼를 확인하는 단계(S630), 재요청 버퍼를 확인하는 단계(S640), 응답 버퍼를 확인하는 단계(S650), 체크 패킷을 전송하는 단계(S660), 슬립 모드로 전환하는 단계(S670) 및 다운 모드로 전환하는 단계(S680)를 포함할 수 있다.
체크 패킷을 전송받는 단계(S610)는 HMC측 HMC컨트롤 장치(200)의 링크 슬레이브(216)가 CPU측 HMC컨트롤 장치(100)로부터 체크 패킷을 전송받는 단계이다. 체크 패킷을 전송받음으로 CPU측 HMC컨트롤 장치(100)의 링크 마스터(111)가 패킷의 손실 없이 슬립 모드로 전환할 준비가 되었음을 알 수 있다.
대기 모드로 전환하는 단계(S620)는 HMC측 HMC컨트롤 장치(200)의 링크 마스터(211)가 대기(wait)모드로 전환하는 단계이다. 대기모드에서 링크 마스터(211)는 링크의 연결을 유지하여 버퍼에 저장된 패킷들의 전송은 수행하되, 새로운 요청 패킷을 HMC로부터 받아오지는 않는다.
요청 버퍼를 확인하는 단계(S630)는 링크 마스터(211)가 요청 버퍼(212)에 전송이 완료되지 않은 패킷이 있는지 확인하고 모든 패킷의 전송을 완료하는 단계이다.
재요청 버퍼를 확인하는 단계(S640)는 링크 마스터(211)가 재요청 버퍼(214)에 저장된 패킷들이 모두 전송되었는지 확인하고, 재요청 버퍼(214)에 패킷이 남아있다면, 패킷들의 전송을 완료하는 단계이다.
응답 버퍼를 확인하는 단계(S650)는 링크 마스터(211)가 CPU측 HMC컨트롤 장치(100)의 링크 슬레이브(116)의 응답 버퍼(118)의 모든 패킷이 CPU로 전송되었는지 확인하고, 응답 버퍼(118)에 패킷이 남아있다면, 남아있는 패킷의 전송이 완료될 때까지 대기하는 단계이다.
체크 패킷을 전송하는 단계(S660)는 링크 마스터(211)가 체크 패킷을 링크의 업스트림을 통해 CPU측 HMC컨트롤 장치(100)로 전송하는 단계이다.
슬립 모드로 전환하는 단계(S670)는 HMC측 HMC컨트롤 장치(200)의 링크 마스터(211)가 슬립 모드로 전환하는 단계이다.
다운 모드로 전환하는 단계(S680)는 CPU측 HMC컨트롤 장치(100) 및 HMC측 HMC컨트롤 장치(200)의 모든 링크부(110, 210)가 슬립 모드로 전환되었을 때 모든 링크부가 다운 모드로 전환하는 단계이다. 다운 모드에서는 동기화부(120, 220)가 비활성화되어 전력의 소비를 더욱 줄일 수 있다.
상술한 것처럼, 본 발명은 대기모드에서의 과정을 이용하여 패킷의 손실이 없이 고속 직렬 링크를 안정적으로 저전력 모드로 전환할 수 있게 된다.
도 9는 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치의 전체적인 구조를 도시한 도면이다.
도 1의 시스템에서 HMC 컨트롤 장치는 CPU측 및 HMC 메모리측에 구비되며, 각 CPU와 HMC 메모리에 구비되는 HMC 컨트롤 장치의 구조는 실질적으로 동일하며, 본 실시예에서는 CPU측 HMC 컨트롤 장치의 구조를 예로 하여 설명하기로 한다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치는, 요청 버퍼(300), 응답 버퍼(310), 패킷 컨버터(320), 링크 선택 및 전력 관리자(330) 및 링크 모니터(340)를 포함한다.
요청 버퍼(300)에는 발생한 요청 패킷들이 순차적으로 저장된다. 요청 버퍼(300)에 저장된 요청 패킷들은 미리 정해진 시간 간격 또는 스케줄링에 따라 요청 버퍼(300)로부터 패킷 컨버터(320)에 전달된다.
패킷 컨버터(320)는 요청 패킷을 미리 설정된 패킷 형태로 변환하며, 이는 링크에서 사용하기로 미리 설정된 형태로 요청 패킷을 변환하는 것이다. 링크를 통해 전송되는 요청 패킷의 형태는 별도의 도면을 참조하여 설명하기로 한다.
링크 선택 및 전력 관리자(330)는 요청 패킷을 전송할 링크를 선택하고 본 발명에 따른 전력 관리 기능을 수행한다. 링크 선택 및 전력 관리자(330)는 현재 액티브 링크 중 요청 패킷을 전송할 링크를 선택하며, 링크의 선택은 다양한 방식으로 이루어질 수 있을 것이다.
또한, 링크 선택 및 전력 관리자(330)는 적절한 액티브 링크 개수를 판단하고, 판단된 적절한 액티브 링크 개수에 기초하여 링크의 모드를 제어하는 기능을 한다. 예를 들어, 산출된 적절한 액티브 링크 개수가 N이고, 현재의 액티브 링크 개수가 N보다 클 경우, 링크 선택 및 전력 관리자(300)는 특정 액티브 링크의 모드를 슬립 모드로 전환시킨다. 한편, 산출된 적절한 액티브 링크 개수가 N이고, 현재의 액티브 링크 개수가 N보다 작을 경우, 링크 선택 및 전력 관리자(330)는 슬립 모드 또는 다운 모드에 있는 특정 링크를 액티브 모드로 전환시킨다.
링크 모니터(340)는 링크를 통해 전달되는 요청 패킷 및 응답 패킷의 길이를 누적시키는 기능을 한다. 링크 모니터(340)는 특정 시간 동안 모든 링크를 통해 전달되는 요청 패킷의 누적 길이와 응답 패킷의 누적 길이를 각각 출력한다.
링크 선택 및 전력 관리자(330)는 링크 모니터(340)에서 출력하는 요청 패킷의 누적 길이와 응답 패킷의 누적 길이를 이용하여 적절한 액티브 링크 개수를 판단하고 전력 관리 기능을 수행한다.
패킷 컨버터(320)에서 변환된 요청 패킷은 링크 선택 및 전력 관리자(340)에서 전달할 링크가 선택되며, 해당 링크를 통해 요청 패킷이 전달된다.
한편, 응답 패킷은 링크의 링크 슬레이브를 통해 수신되며, 수신된 응답 패킷은 패킷 컨버터(320)에 의해 변환된다. 패킷 컨버터(320)에 의해 변환된 응답 패킷은 응답 버퍼(310)에 순차적으로 저장된다.
이하에서는 링크 모니터(340)에서 요청 패킷 및 응답 패킷의 누적 길이를 판단하는 방법에 대해 살펴보기로 한다.
본 발명의 바람직한 실시예에 따르면, 응답 패킷 및 요청 패킷에 길이 필드를 추가하여 링크 모니터(340)가 요청 패킷 및 응답 패킷의 길이를 누적하도록 한다.
도 10은 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치에 적용되는 요청 패킷의 구조를 도시한 도면이고, 도 11은 본 발명의 다른 실시예에 따른 HMC 컨트롤 장치에 적용되는 응답 패킷의 구조를 도시한 도면이다.
도 10 및 도 11을 참조하면, 요청 패킷 및 응답 패킷 각각에는 길이(LNG) 필드가 포함되며, 길이 필드에는 각 요청 패킷 및 응답 패킷의 길이 정보가 기록된다. 본 발명의 바람직한 실시예에 따르면, 길이(LNG) 필드에는 플릿(Flit) 단위의 패킷 길이 정보가 기록될 수 있다. 플릿(Flit)은 HMC Specification에서 사용하는 패킷의 단위길이로 128bit의 패킷을 1 플릿(Flit)으로 정의하고 있다. 물론, 플릿 단위가 아닌 다른 단위(예를 들어 비트)로 길이가 기록될 수도 있다는 점은 당업자에게 있어 자명할 것이다.
본 발명의 바람직한 실시예에 따르면, 길이(LNG) 필드에는 약 7비트 내지 11비트가 할당되어 길이 정보가 기록될 수 있을 것이다.
링크 모니터(340)는 요청 패킷 및 응답 패킷의 길이(LNG) 필드를 이용하여 특정 시간동안의 요청 패킷 및 응답 패킷의 누적 길이 정보를 각각 연산한다. 예를 들어, 특정 시간 동안 5개의 요청 패킷이 발생하였을 경우, 5개의 요청 패킷의 길이(LNG) 필드의 길이값을 모두 합산하여 요청 패킷의 누적 길이 정보를 연산할 수 있을 것이다.
한편, 길이를 누적하는 특정 시간은 미리 설정될 수 있으며, 예를 들어, epoch라는 사용자가 설정할 수 있는 단위시간별로 누적이 이루어질 수 있을 것이다.
링크 선택 및 전력 관리자(330)는 링크 모니터(340)에서 출력하는 특정 시간동안의 요청 패킷의 누적 길이와 특정 시간 동안의 응답 패킷의 누적 길이를 이용하여 응답 패킷 및 요청 패킷의 대역폭을 각각 계산하고, 계산된 대역폭에 기초하여 적절한 액티브 링크의 개수를 산출한다.
일례로, 요청 패킷의 대역폭은 다음의 수학식 1과 같이 연산될 수 있으며, 응답 패킷의 대역폭은 다음의 수학식 2와 같이 연산될 수 있다.
Figure PCTKR2018007507-appb-M000001
Figure PCTKR2018007507-appb-M000002
위 수학식 1 및 수학식 2에서, DB는 요청 패킷의 대역폭, UB는 응답 패킷의 대역폭, lreq는 요청 패킷의 누적 길이, lres는 응답 패킷의 누적 길이, Fs는 플릿 사이즈, Et는 누적이 이루어지는 단위 시간인 epoch time을 의미한다.
물론, 수학식 1 및 수학식 2는 대역폭 계산을 위한 예시적인 일례에 불과하며, 요청 패킷의 누적 길이 및 응답 패킷의 누적 길이를 이용하여 다양한 방식으로 연산될 수 있다는 점은 당업자에게 있어 자명할 것이다.
요청 패킷 및 응답 패킷의 대역폭이 산출되면, 링크 선택 및 전력 관리자(330)는 산출된 대역폭에 기초하여 적절한 액티브 링크 개수를 판단한다. 적절한 액티브 링크 개수의 판단은 HMC 메모리가 사용되는 시스템의 CPU 속도 및 메모리 용량 등을 고려하여 다양한 방식으로 이루어질 수 있을 것이다.
본 발명의 일 실시예에 따르면, 연산된 요청 패킷의 대역폭 및 응답 패킷의 대역폭에 특정 스케일링 상수(α)를 곱한값과 적절한 액티브 링크 개수를 매칭시키는 룩업 테이블을 이용하여 적절한 링크 개수를 결정할 수 있을 것이다.
도 12은 본 발명의 일 실시예에 따라 적절한 액티브 링크의 개수를 결정하는 룩업 테이블의 일례를 나타낸 도면이다.
도 12에 도시된 바와 같이, 요청 패킷의 대역폭 및 응답 패킷의 대역폭 값을 이용하여 룩업 테이블에 따라 적절한 액티브 링크 개수를 판단할 수 있을 것이다. 물론, 룩업 테이블이 아니라 다른 방법에 의해 적절한 액티브 링크 개수를 결정할 수 있다는 점은 당업자에게 있어 자명할 것이며 예를 들어, 알고리즘 또는 수학식을 이용하여 액티브 링크 개수를 결정할 수도 있을 것이다.
이와 같이 적절한 액티브 링크 개수가 판단되면, 링크 선택 및 전력 관리자(330)는 판단된 적절한 액티브 링크 개수와 현재의 액티브 링크 개수를 비교하여 전력 관리 기능을 수행한다.
도 13은 본 발명의 일 실시예에 따른 전력 관리 기능의 일례를 나타낸 도면이다.
도 13을 참조하면, 적절한 액티브 링크 개수가 현재의 액티브 링크 개수보다 작을 경우, 링크 선택 및 전력 관리자(330)는 특정 개수의 액티브 링크를 슬립 모드로 전환하도록 전력 관리 기능을 수행한다. 이때, 링크 선택 및 전력 관리자(330)는 현재 액티브 링크 개수가 판단된 적절한 액티브 링크 개수에 상응하도록 특정 개수의 액티브 링크를 슬립 모드로 전환할 수 있을 것이다.
한편, 적절한 액티브 링크 개수가 현재의 액티브 링크 개수보다 작을 경우, 링크 선택 및 전력 관리자(330)는 슬립 모드에 있는 특정 링크를 링크 리테이닝(retaining)을 통해 액티브 링크로 전환하도록 전력 관리 기능을 수행한다. 이 경우에도 적절한 액티브 링크 개수가 현재 액티브 링크 개수에 상응하도록 링크 모드 전환이 이루어질 수 있을 것이다.
도 14은 본 발명의 다른 실시예에 따라 슬립 모드로 전환하는 일례를 나타낸 도면이다.
도 14를 참조하면, 적절한 액티브 링크 개수가 현재의 액티브 링크 개수보다 작을 경우, 링크 선택 및 전력 관리자(330)는 특정 개수의 액티브 링크를 슬립 모드가 아닌 대기(Wait) 모드로 전환한다. 도 13의 실시예와 동일하게 링크 선택 및 전력 관리자(330)는 현재 액티브 링크 개수가 판단된 적절한 액티브 링크 개수에 상응하도록 특정 개수의 액티브 링크를 대기(Wait) 모드로 전환할 수 있을 것이다.
대기 모드 상태에서 HMC측 링크 컨트롤 장치와 CPU측 링크 컨트롤 장치의 링크 버퍼가 모두 비어 있는 것이 확인되면 대기 모드에서 슬립 모드로 전환한다. 예를 들어, 특정 링크가 대기 모드에 있을 때 링크 컨트롤 장치는 해당 링크의 링크 버퍼가 모두 빈 상태인지 여부를 판단하고, 링크 버퍼에 있는 패킷들이 모두 처리된 것이 확인되면 해당 링크의 상태를 슬립 모드로 전환하는 것이다.
한편, 도 14의 실시예에서도 도 13의 실시예와 동일하게 적절한 액티브 링크 개수가 현재의 액티브 링크 개수보다 작을 경우, 링크 선택 및 전력 관리자(330)는 슬립 모드 에 있는 특정 링크를 링크 리테이닝을 통해 액티브 링크로 전환하도록 전력 관리 기능을 수행한다.
도 15는 본 발명의 일 실시예에 따른 전력 효율을 고려한 링크 제어 방법의 전체적인 흐름을 도시한 순서도이다.
도 15를 참조하면, 우선 링크 모니터(340)는 요청 패킷 및 응답 패킷의 길이(LNG) 필드를 분석하고 특정 시간동안 요청 패킷과 응답 패킷의 길이를 각각 누적시킨다(단계 900). 일례로, 길이(LNG) 필드에는 플릿 단위의 패킷 길이가 기록되어 있으며, 이를 누적하여 요청 패킷과 응답 패킷의 누적 길이를 산출할 수 있을 것이다.
링크 모니터(340)는 요청 패킷과 응답 패킷의 누적 길이 정보를 링크 선택 및 전력 관리자(330)에 제공하며, 링크 선택 및 전력 관리자는 요청 패킷의 누적 길이를 이용하여 요청 패킷의 대역폭을 산출하고, 응답 패킷의 누적 길이를 이용하여 응답 패킷의 대역폭을 산출한다(단계 902).
요청 패킷 및 응답 패킷의 대역폭이 산출되면, 산출된 대역폭을 이용하여 링크 선택 및 전력 관리자(330)는 적절한 액티브 링크 개수를 판단한다(단계 904). 앞서 설명한 바와 같이, 룩업 테이블, 알고리즘, 수학식 등을 이용하여 적절한 액티브 링크 개수를 판단할 수 있을 것이다.
적절한 액티브 링크 개수가 판단되면, 현재의 액티브 링크 개수와 판단된 적절한 액티브 링크 개수를 비교한다(단계 906).
현재의 액티브 링크 개수가 판단된 적절한 링크 개수보다 클 경우, 특정 개수의 액티브 링크를 슬립 모드로 전환시킨다(단계 908).
현재의 액티브 링크 개수가 판단된 적절한 액티브 링크 개수보다 작을 경우, 특정 개수의 슬립 모드의 링크를 액티브 모드로 전환시킨다(단계 910). 단계 908 및 단계 910에서 액티브 모드 또는 슬립 모드로 전환되는 링크의 개수는 판단된 적절한 액티브 링크 개수에 기초할 수 있을 것이다.
본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 것이 있으며, 상기 매체에 기록되는 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (20)

  1. CPU의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 HMC측 HMC컨트롤 장치로 전송하는 링크 마스터; 및
    상기 HMC측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 상기 CPU에 전송하는 링크 슬레이브를 포함하는 링크부를 다수 포함하되,
    상기 링크 마스터는 상기 CPU의 저전력 모드 요청이 발생하면 상기 CPU의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며,
    상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 체크 패킷을 생성하여 상기 HMC측 HMC컨트롤 장치로 전송하고,
    상기 링크 마스터는 상기 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송 받으면 슬립 모드로 전환되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치.
  2. 제1항에 있어서,
    상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는 경우에만 상기 체크 패킷을 생성하여 전송하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치.
  3. 제1항에 있어서,
    상기 HMC측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 CPU측 HMC컨트롤 장치.
  4. 제1항에 있어서,
    상기 링크 마스터와 상기 링크 슬레이브를 동기화하는 동기화부를 더 포함하되,
    모든 링크 마스터가 슬립 모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되어 상기 동기화부가 비활성화되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치.
  5. CPU측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 HMC에 전송하는 링크 슬레이브; 및
    상기 HMC의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 상기 CPU측 HMC컨트롤 장치로 전송하는 링크 마스터를 포함하는 링크부를 다수 포함하되,
    상기 링크 슬레이브가 상기 CPU측 HMC컨트롤 장치로부터 슬립 모드 전환을 위한 체크 패킷을 전송받으면 상기 링크 마스터는 상기 HMC의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며,
    상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 CPU측 HMC컨트롤 장치로 전송하고 슬립 모드로 전환되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치.
  6. 제5항에 있어서,
    상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는 경우에만 상기 체크 패킷을 전송하는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치.
  7. 제5항에 있어서,
    상기 CPU측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 HMC측 HMC컨트롤 장치.
  8. 제5항에 있어서,
    상기 링크 마스터와 상기 링크 슬레이브를 동기화하는 동기화부를 더 포함하되,
    모든 링크 마스터가 슬립 모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되어 상기 동기화부가 비활성화되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치.
  9. (a) 링크 마스터를 CPU의 요청 패킷을 더 이상 받아오지 않는 대기 모드로 전환하는 단계;
    (b) 링크 마스터가 상기 대기 모드에서 버퍼가 비어있는지 확인하는 단계;
    (c) 링크 마스터가 단계(b)에서 확인한 버퍼가 모두 비어있는 경우에 체크 패킷을 생성하여 HMC측 HMC컨트롤 장치로 전송하는 단계;
    (d) 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송받는 단계; 및
    (e) 상기 링크 마스터가 슬립 모드로 전환되는 단계를 포함하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법.
  10. 제9항에 있어서,
    상기 단계(b)에서,
    상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는지를 확인하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법.
  11. 제11항에 있어서,
    상기 단계(d)에서,
    상기 HMC측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법.
  12. 특정 시간 동안 처리되는 요청 패킷의 누적 길이 및 응답 패키의 누적 길이를 각각 출력하는 링크 모니터;
    상기 링크 모니터에서 출력하는 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 이용하여 요청 패킷의 대역폭 및 응답 패킷의 대역폭을 산출하며, 상기 요청 패킷의 대역폭 및 상기 응답 패킷의 대역폭을 이용하여 적절한 액티브 링크 개수를 판단하는 링크 선택 및 전력 관리자를 포함하되,
    상기 링크 선택 및 전력 관리자는 판단된 적절한 액티브 링크 개수와 현재의 액티브 링크 개수를 비교하여 소정 개수의 링크 상태를 변경하는 것을 특징으로 하는 HMC 컨트롤 장치.
  13. 제12항에 있어서,
    상기 요청 패킷 및 상기 응답 패킷에는 길이(LNG) 필드가 설정되어 있으며, 상기 길이 필드에는 상기 요청 패킷 또는 상기 응답 패킷의 길이 정보가 기록되어 있는 것을 특징으로 하는 HMC 컨트롤 장치.
  14. 제13항에 있어서,
    상기 링크 모니터는 상기 길이 필드의 상기 길이 정보를 이용하여 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 출력하는 것을 특징으로 하는 HMC 컨트롤 장치.
  15. 제13항에 있어서,
    상기 링크 선택 및 전력 관리자는 상기 요청 패킷 대역폭 및 상기 응답 패킷 대역폭에 특정 스케일링 상수를 곱한 값과 적절한 액티브 링크 개수를 매칭시킨 룩업 테이블을 이용하여 적절한 액티브 링크 개수를 판단하는 것을 특징으로 하는 HMC 컨트롤 장치.
  16. 특정 시간 동안 처리되는 요청 패킷의 누적 길이 및 응답 패키의 누적 길이를 각각 출력하는 단계(a);
    상기 단계(a)에서 출력하는 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 이용하여 요청 패킷의 대역폭 및 응답 패킷의 대역폭을 산출하며, 상기 요청 패킷의 대역폭 및 상기 응답 패킷의 대역폭을 이용하여 적절한 액티브 링크 개수를 판단하는 단계(b);,
    상기 단계(b)에서 판단된 적절한 액티브 링크 개수와 현재의 액티브 링크 개수를 비교하여 소정 개수의 링크 상태를 변경하는 단계(c)를 포함하는 것을 특징으로 하는 HMC 컨트롤 장치의 전력 관리 방법.
  17. 제16항에 있어서,
    상기 요청 패킷 및 상기 응답 패킷에는 길이(LNG) 필드가 설정되어 있으며, 상기 길이 필드에는 상기 요청 패킷 또는 상기 응답 패킷의 길이 정보가 기록되어 있는 것을 특징으로 하는 HMC 컨트롤 장치의 전력 관리 방법.
  18. 제16항에 있어서,
    상기 단계(a)는 상기 길이 필드의 상기 길이 정보를 이용하여 상기 요청 패킷의 누적 길이 및 상기 응답 패킷의 누적 길이를 출력하는 것을 특징으로 하는 HMC 컨트롤 장치의 전력 관리 방법.
  19. 제16항에 있어서,
    상기 단계(b)는 상기 요청 패킷 대역폭 및 상기 응답 패킷 대역폭에 특정 스케일링 상수를 곱한 값과 적절한 액티브 링크 개수를 매칭시킨 룩업 테이블을 이용하여 적절한 액티브 링크 개수를 판단하는 것을 특징으로 하는 HMC 컨트롤 장치의 전력 관리 방법.
  20. 제16항 내지 제19항의 방법을 수행하기 위한 프로그램이 기록되어 있으며 컴퓨터에 의해 판독 가능한 프로그램이 기록된 기록 매체.
PCT/KR2018/007507 2017-07-03 2018-07-03 저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법 WO2019009585A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/628,333 US11243600B2 (en) 2017-07-03 2018-07-03 HMC control device and method of CPU side and HMC side for low power mode, and power management method of HMC control device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0084106 2017-07-03
KR1020170084106A KR101931880B1 (ko) 2017-07-03 2017-07-03 저전력 모드를 위한 cpu측과 hmc측의 hmc컨트롤 장치 및 방법과 이에 관한 기록매체
KR1020170085557A KR101915403B1 (ko) 2017-07-05 2017-07-05 Hmc 컨트롤 장치 및 hmc 컨트롤 장치의 전력 관리 방법
KR10-2017-0085557 2017-07-05

Publications (1)

Publication Number Publication Date
WO2019009585A1 true WO2019009585A1 (ko) 2019-01-10

Family

ID=64950191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/007507 WO2019009585A1 (ko) 2017-07-03 2018-07-03 저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법

Country Status (2)

Country Link
US (1) US11243600B2 (ko)
WO (1) WO2019009585A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286335A (zh) * 2019-07-25 2021-01-29 三星电子株式会社 主设备以及控制其的系统和方法
CN112286335B (zh) * 2019-07-25 2024-05-14 三星电子株式会社 主设备以及控制其的系统和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11863464B2 (en) * 2022-05-24 2024-01-02 Arista Networks, Inc. Resource utilization in resource reservation protocol split tunnels with adaptive sub-tunneling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943728B1 (ko) * 2008-01-28 2010-02-23 충북대학교 산학협력단 Ｉｐ 패킷 헤더의 총길이 필드를 이용한 링크별 가용대역폭 측정 방법 및 링크의 가용 대역폭 정보 관리 방법
JP2016534665A (ja) * 2013-09-11 2016-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ リンク・パートナ間のスペア・レーンの使用を調整するための方法、システム、および設計構造体
KR20170002604A (ko) * 2014-05-09 2017-01-06 마이크론 테크놀로지, 인크 하이브리드 메모리 큐브 링크들을 이용하는 상호 접속 시스템들 및 방법들

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2331099A (en) * 1998-01-22 1999-08-09 Intelogis, Inc. Method and apparatus for universal data exchange gateway
US6683852B2 (en) * 1998-12-15 2004-01-27 Lucent Technologies Inc. Call admission control methods and apparatus for improving route selection in packet networks
US6940831B1 (en) * 1999-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd Wireless communications system
US7062274B2 (en) * 2001-06-21 2006-06-13 Microsoft Corporation Increasing the level of automation when establishing and managing network connections
US7529933B2 (en) * 2002-05-30 2009-05-05 Microsoft Corporation TLS tunneling
US7697431B1 (en) * 2003-04-25 2010-04-13 Cisco Technology, Inc. Managing the bandwidths of virtual circuits when the aggregate bandwidth to an adjacent device changes
US8578045B2 (en) * 2007-02-14 2013-11-05 Microsoft Corporation Adaptive bandwidth utilization
WO2008127698A2 (en) 2007-04-12 2008-10-23 Rambus Inc. Memory system with point-to-point request interconnect
US7668090B1 (en) * 2007-08-24 2010-02-23 Cisco Technology, Inc. Setting pre-congestion notification admission and preemption thresholds in computer networks
US8582448B2 (en) * 2007-10-22 2013-11-12 Dell Products L.P. Method and apparatus for power throttling of highspeed multi-lane serial links
CN101583057B (zh) * 2009-06-11 2013-08-07 中兴通讯股份有限公司 网络选路方法及装置
JP5357819B2 (ja) * 2010-04-12 2013-12-04 株式会社日立製作所 データ伝送装置
JP5687959B2 (ja) * 2011-06-20 2015-03-25 株式会社日立製作所 Ｉ／ｏデバイス共有方法、および装置
US20130219038A1 (en) * 2012-02-17 2013-08-22 Electronics And Telecommunications Research Institute Router based on core score and method for setting core score and providing and searching content information therein
CA2975585A1 (en) * 2014-02-04 2015-08-13 Distrix Networks Ltd. Bandwidth and latency estimation in a communication network
US9934086B2 (en) * 2016-06-06 2018-04-03 Micron Technology, Inc. Apparatuses and methods for selective determination of data error repair

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943728B1 (ko) * 2008-01-28 2010-02-23 충북대학교 산학협력단 Ｉｐ 패킷 헤더의 총길이 필드를 이용한 링크별 가용대역폭 측정 방법 및 링크의 가용 대역폭 정보 관리 방법
JP2016534665A (ja) * 2013-09-11 2016-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ リンク・パートナ間のスペア・レーンの使用を調整するための方法、システム、および設計構造体
KR20170002604A (ko) * 2014-05-09 2017-01-06 마이크론 테크놀로지, 인크 하이브리드 메모리 큐브 링크들을 이용하는 상호 접속 시스템들 및 방법들

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Hybrid Memory Cube Specification 1.1", HYBRID MEMORY CUBE CONSORTIUM, vol. 1.1, 2014, pages 13 *
LEE, JAE-MYEONG ET AL.: "Performance Analysis of Hybrid Memory Cube Based on High Speed Serial Link Configuration", PROCEEDINGS OF THE 2016 KOREAN SOCIETY FOR INTERNET INFORMATION FALL CONFERENCE, vol. 17, no. 2, November 2016 (2016-11-01), pages 219 - 220 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286335A (zh) * 2019-07-25 2021-01-29 三星电子株式会社 主设备以及控制其的系统和方法
CN112286335B (zh) * 2019-07-25 2024-05-14 三星电子株式会社 主设备以及控制其的系统和方法

Also Published As

Publication number Publication date
US20200174548A1 (en) 2020-06-04
US11243600B2 (en) 2022-02-08

Similar Documents

Publication Publication Date Title
WO2012169805A4 (en) Enhanced stream reservation protocol for audio video networks
JP4058067B2 (ja) 通信システム
JP2644413B2 (ja) 通信ネットワークと周波数同期確立方法
WO2011112006A2 (en) Communication method of a transmission apparatus and a reception apparatus
WO2014077533A1 (en) Base station and a plurality of member nodes for transmitting and receiving network coding based multicast traffic
EP2859754A1 (en) Method and apparatus for handover in mobile content centric network
WO2010143910A2 (ko) 최적의 전송 프로토콜 선택 방법 및 그 장치
WO2019009585A1 (ko) 저전력 모드를 위한 cpu측과 hmc측의 hmc 컨트롤 장치 및 방법과 hmc 컨트롤 장치의 전력 관리 방법
WO2018080113A2 (ko) ＴＳＣＨ 및 ＲＰＬ 기반의 산업 ＩｏＴ 네트워크에서의 스케줄링을 위한 장치 및 방법
WO2014126365A1 (en) Terminal apparatus and method for time synchronization
WO2010047458A1 (ko) Ｃｐｎｓ 환경에서 팀플레이 게임 시 데이터를 효과적으로 전송하기 위한 시스템 및 방법과 이를 위한 ｃｐｎｓ 서버, 이동통신 단말기 및 종단 단말기
WO2012081902A2 (en) Method and system for asynchronous and isochronous data transmission in a high speed video network
WO2015012454A1 (ko) 가상 링크 조정에 의한 네트워크 성능 개선 방법 및 이를 적용한 네트워크 시스템
WO2015149374A1 (zh) 众核下网络数据的分发方法及系统
CN103119893A (zh) 一种aps业务通道切换方法、系统及自动保护倒换设备
WO2016195158A1 (ko) 오버레이 sdn 망의 브릿지 도메인 확장 방법
WO2021012487A1 (zh) 跨系统的信息同步方法、用户设备、存储介质及装置
WO2014010945A1 (ko) 무선랜 시스템에서 플렉서블한 전송 슬롯 할당 방법 및 장치
WO2022181859A1 (ko) 복수의 커넥티드 장치 간 디지털 콘텐츠의 재생 동기화를 맞추는 방법 및 이를 이용한 장치
WO2015080512A1 (ko) 컨트롤러와 네트워크 장치 간 이벤트를 처리하는 방법
WO2011136605A2 (ko) 광대역 근거리 무선 통신 장치 및 방법
WO2017026564A1 (ko) 프로파일 네트워크 상에 있는 네트워크 단말의 소비 전력 제어 방법 및 이를 수행하는 네트워크 단말
WO2017069338A1 (ko) 데이터 중복 제거의 딕셔너리 동기화 방법
WO2023074929A1 (ko) 무선 이어버드 시스템 및 그의 동작 방법
JP5566626B2 (ja) ネットワークの接続方法及びインターフェース装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18827939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18827939

Country of ref document: EP

Kind code of ref document: A1