JP5330264B2 - アクセス制御装置 - Google Patents
アクセス制御装置 Download PDFInfo
- Publication number
- JP5330264B2 JP5330264B2 JP2009545740A JP2009545740A JP5330264B2 JP 5330264 B2 JP5330264 B2 JP 5330264B2 JP 2009545740 A JP2009545740 A JP 2009545740A JP 2009545740 A JP2009545740 A JP 2009545740A JP 5330264 B2 JP5330264 B2 JP 5330264B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- resource amount
- master
- amount
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Storage Device Security (AREA)
Description
このようなシステムは、通常、リアルタイムマスタとプロセッサのメモリへのアクセス競合を防ぐために、リアルタイムマスタとプロセッサの調停を行う回路を備える。
逆に、プロセッサアクセスに対する即応性がない場合には、システムの破綻はないが、例えばテレビシステムではEPG(Electronic Program Guide)やデータ放送の描画や表示などが遅くなり、システムを利用するユーザに対してストレスを与えてしまうことがある。
例えば、特許文献1には、このようなシステムにおいて、プロセッサのアクセス要求に対する即応性を改善する技術が開示されている。
この特許文献1によると、リアルタイムマスタが一定レートを取得しており、かつ、他のマスタからのメモリアクセス要求が調停対象でない場合(共有メモリにアクセスするためのリソースが余っている状態)において、リアルタイムマスタに一定レート以上のアクセスを許可している。これにより、リアルタイムマスタは、共有メモリに対して本来よりも過剰にアクセスを実行していることになり、周期的に実行しなければならないアクセスについてマージンができることとなる。そこで、マージンがある状態で、つまりはリアルタイムマスタが一定レート以上のアクセスを実行した状態において、プロセッサからのアクセス要求が合った場合に、本来リアルタイムマスタに割り当てられているレートを用いてプロセッサが共有メモリにアクセスすることで、プロセッサの即応性を高める技術が開示されている。
この構成によると、アクセス制御装置は、定期型マスタによるアクセスの開始から終了までに使用された使用リソース量を計測するので、この使用リソース量を用いることにより正確な未使用リソース量を算出することができる。
この構成によると、アクセス制御装置は、不定型マスタによるアクセスの実行後において、新たな総数を記憶するので、同一の単位期間内において、さらに不定期型マスタから新たなアクセス要求が行われた場合、新たな総数を利用して、新たなアクセス要求をアクセス許可対象とするか否かを選定することができる。
この構成によると、アクセス制御装置は、単位期間が経過すると、その時点で管理している未使用リソース量の総計を所定値へとリセットするので、当該総計を次の単位期間へ持ち越すことはないので、当該次の単位期間において各定期型マスタそれぞれは予め定められた最大使用リソース量内にてアクセスの実行が保障されるので、各定期型マスタによるアクセスの実行が破綻することがない。
ここで、前記使用リソース量は、前記メモリへのアクセスにて使用される予定のリソース量であり、前記管理手段は、前記未使用リソース量の算出に用いられる前記使用リソース量を、前記単位期間内にて処理されるべきアクセス要求を行っている定期型マスタによる前記メモリへのアクセスにより使用される予定のリソース量を算定することにより特定するとしてもよい。
以下、本発明の実施の形態1について、図面を参照しながら説明する。
1.1 アクセス制御装置10の構成
図1は、本発明の実施の形態1におけるアクセス制御装置10の構成を示すブロック図である。
(1)記憶部105
記憶部105は、第1のアクセス要求部101a、101b、101c及び第2のアクセス要求部106a、106bにてアクセスされるメモリであり、これらアクセス要求部にて処理されるデータを記憶する領域を有している。
(2)第1のアクセス要求部101a、101b、101c
第1のアクセス要求部101a、101b、101cは、リアルタイムマスタであり、 第1のアクセス要求部101a、101b、101cのそれぞれは、単位期間(ここでは、100クロック)を1周期として、当該単位期間内において記憶部105へのアクセスが予定され、当該アクセスによる最大使用リソース量が予め定められている。なお、本実施の形態におけるリソース量とは時間(クロック数)である。また、第1のアクセス要求部101a、101b、101cのそれぞれは、記憶部105へのアクセスが開始されると、途中でアクセスに係る処理を中断することはないものとする。
(3)第2のアクセス要求部106a、106b
第2のアクセス要求部106a、106bは、記憶部105へのアクセスを不定期に行うプロセッサである。以下、第2のアクセス要求部106a、106bのそれぞれを、プロセッサD、Eという場合もある。
(4)アクセス制御部110
アクセス制御部110は、単位期間内において、第1のアクセス要求部101a、101b、101cからのアクセス要求に対するアクセスの実行及び当該単位期間内に不定期に発生する第2のアクセス要求部106a、106bからのアクセス要求に対するアクセスの実行を制御するものであり、図1に示すように、選定部111、管理部112及びアクセス実行部104を有している。
(4−1)アクセス要求のデータ構造
ここで、アクセス要求のデータ構造の一例を、図2に示す。図2にて示すように、アクセス要求は、アクセス種別201、要求元種別202、開始アドレス203及びアクセス領域204から構成されている。
要求元種別202は、当該アクセス要求の要求元を識別するためのものである。例えば、値“001b”は要求元がマスタAであることを示し、値“100b”は要求元がプロセッサDであることを示す。
アクセス領域204は、開始アドレス203が示す開始位置を始点とする、データを読み出す領域(サイズ)を、若しくはデータを書き込むために必要な領域を示す。
(4−2)選定部111
選定部111は、各アクセス要求部からのアクセス要求に対して、アクセスの実行対象となるアクセス要求を選定するものであり、図1に示すように、要求制御部102a、102b、102c、調停部103、及びアクセス制御情報記憶部109を有している。
(アクセス制御情報記憶部109)
アクセス制御情報記憶部109は、図3にて示すアクセス制御情報テーブル300を有するメモリ領域である。アクセス制御情報テーブル300は、単位期間301と最大使用リソース量302とから構成され、単位期間301はマスタA〜Cからのアクセスが予定されている周期を示す情報である。最大使用リソース量302は、単位期間内においてマスタA、B、Cそれぞれに定められた最大使用リソース量を示す情報である。
なお、本実施の形態では、 図3にて示す最大使用リソース量が定められたマスタA、B、Cが、単位期間内にマスタA、B、Cの順でアクセスが実行されるとする。
(要求制御部102a、102b、102c)
要求制御部102a、102b、102cそれぞれは、対応するアクセス要求部101a、101b、101cからのアクセス要求に対して単位期間内に一定のレートが確保できるよう制御するものであり、一定のレートを確保するためにダウンカウントにより制御するレート制御カウンタ(図示せず)を有している。ここで、要求制御部102a、102b、102cそれぞれが有するレート制御カウンタは、動作開始時において値「100」を有しているものとする。ここでは、レート制御カウンタは、アクセス要求の発生の有無に関わらずクロック数をダウンカウントしている。
(調停部103)
調停部103は、第1の要求制御部102a、102b、102cにより制御された第1のアクセス要求部101a、101b、101cからのアクセス要求と、第2のアクセス要求部106a、106bからのアクセス要求とを調停、つまりアクセス許可対象を選定するものである。
調停部103は、受け取ったアクセス要求をアクセス許可対象として選定するか否かを決定する。
アクセス許可対象として選定したアクセス要求の要求元がマスタである場合には、調停部103は、アクセス制御情報記憶部109が有するアクセス制御情報テーブル300から当該マスタに対して定められた最大使用リソース量が取得し、取得した最大使用リソース量を、当該マスタによるアクセスの許可時間として付与する。
以下、調停部103について、具体例を用いて説明する。
調停部103は、第1のアクセス要求部101aからアクセス要求を受け付けると、対応する要求制御部102aが有するレート制御カウンタの値が閾値(ここでは、値「100」)以下であるか否かを判断し、閾値以下である場合には、他のマスタ(ここでは、第1の要求制御部102b、102c)よりも優先度が高いか否かを判断する。具体的には、マスタB、Cに対応するレート制御カウンタが示す値それぞれよりも、当該マスタA(第1のアクセス要求部101a)が有するレート制御カウンタが示す値が最小となる場合に、マスタAの優先度が他のマスタの優先度が高いと判断する。
また、このとき、マスタAのアクセス要求が選定されたので、上述したように、要求制御部102aは、自身のレート制御カウンタに所定値「100」を加算する。これにより、マスタAの優先度は、マスタB、Cよりも優先度が低くなる。したがって、単位期間内にマスタAから次のアクセス要求、つまり次の単位期間にて予定されているアクセスの要求が発生しても、当該単位期間内で実行されることはない。
また、単位期間内において、マスタから当該単位期間にてアクセスすべきアクセス要求と、プロセッサからのアクセス要求とを受け付けた場合、調停部103は、余裕度が使用予定リソース以上あり、且つアクセス要求を行っているマスタに対して最大使用リソース量が確保されている場合には、プロセッサからのアクセス要求が優先的に選定する。
(4−3)アクセス実行部104
アクセス実行部104は、選定部111にて選定されたアクセス要求の要求元(マスタ若しくはプロセッサ)へアクセス要求が選定されたことを通知し、要求元のマスタ若しくはプロセッサからの命令に従って、記憶部105へアクセスし、データの読み出し及び書き込みを行う。アクセス実行部104は、記憶部105からデータの読み出しを行うと、読み出したデータをアクセス要求元のマスタ及びプロセッサへ出力する。また、記憶部105へのデータの書き込みを行うと、その結果をアクセスの要求元へ通知する。
(4−4)管理部112
管理部112は、記憶部105へアクセスを実行した第1のアクセス要求部に定められた最大使用リソース量と当該アクセスにより実際に使用したリソース量との差分(以下、未使用リソース量という。)を記憶して管理するものであり、図1にて示すように、使用リソース量計測部107及び未使用リソース量管理部108を有している。
(使用リソース量計測部107)
使用リソース量計測部107は、選定部111にて選定されたアクセス要求に従った記憶部105へのアクセスにより実際に使用されたリソース量(以下、使用リソース量という。)を計測する。
(未使用リソース量管理部108)
未使用リソース量管理部108は、単位期間内のおける余裕度を管理するためのものであり、図1にて示すように未使用リソース量記憶部130、未使用リソース量算出部131及びリセット部132を有している。
未使用リソース量算出部131は、調停部103にて選定されたアクセス要求の要求元であるマスタ及びプロセッサによる記憶部105へのアクセスにおいて実際に使用されなかった未使用リソース量を算出する。
未使用リソース量算出部131は、調停部103にてマスタのアクセス要求がアクセス許可対象として選定されると、選定されたアクセス要求を行ったマスタに定められた最大使用リソース量を、アクセス制御情報テーブル300から取得する。未使用リソース量算出部131は、取得した最大リソース量から使用リソース量計測部107にて計測された使用リソース量を減じることによりその差分を、未使用リソース量として算出する。未使用リソース量算出部131は、算出した未使用リソース量を、未使用リソース量記憶部130にて記憶されている余裕度に加算する。
リセット部132は、単位期間毎、つまり1周期毎に、未使用リソース量記憶部130にて記憶されている余裕度を初期値へとリセットするものである。具体的には、リセット部132は、単位期間を経過した否かを監視し、監視結果により単位期間を経過したと判断すると、その時点で未使用リソース量記憶部130にて記憶している余裕度を初期値へとリセットする。監視方法は、例えば、リセット部132は、クロックカウンタを有しており、当該クロックカウンタにより単位期間をカウントする。または、外部に備えられたクロックカウンタによるカウントを利用してもよい。つまり、単位期間である100クロックのカウントを監視できるような仕組みであればよい。
1.2 アクセス制御装置10の動作
ここでは、アクセス制御装置10の動作について、マスタからのアクセス要求が発生した場合と、プロセッサからのアクセス要求が発生した場合とに分けて説明する。
(1)マスタからのアクセス要求が発生した場合
マスタからのアクセス要求が発生した場合におけるアクセス制御装置10の動作について、図4にて示す流れ図を用いて説明する。
マスタA(第1のアクセス要求部101a)にてアクセス要求が発生する(ステップS5)。
要求制御部102aは、自身が有するレート制御カウンタにて示される値が、閾値(ここでは、100)以下であるか否かを判断する(ステップS10)。
要求制御部102aが閾値以下であると判断する場合(ステップS10における「YES」)、調停部103は、他のマスタより優先度が高いか否か、つまり他の要求制御部102b、101cそれぞれが有するレート制御カウンタの値以下であるか否かを判断する(ステップS15)。
他のマスタより優先度が高いと判断する場合(ステップS15における「YES」)、調停部103は当該アクセス要求をアクセス許可対象として選定し、要求制御部102aは自身が有するレート制御カウンタに所定値(100)を加算する(ステップS20)。要求制御部102aは、加算後においてもレート制御カウンタのダウンカウントを継続する。
使用リソース量計測部107は、選定部111にて選定されたアクセス要求の要求元、つまりマスタAのアクセスによる使用リソース量を計測する(ステップS30)。
(2)プロセッサからのアクセス要求が発生した場合
プロセッサからのアクセス要求が発生した場合におけるアクセス制御装置10の動作について、図5にて示す流れ図を用いて説明する。
プロセッサD(第2のアクセス要求部106a)にてアクセス要求が発生する(ステップS100)。
余裕度が算出した使用予定リソース量以上であると判断する場合(ステップS105における「YES」)、調停部103は、未使用リソース量記憶部130にて記憶されている余裕度から当該使用予定リソース量を減算し、当該余裕度を減算結果へと更新する(ステップS130)。アクセス実行部104は、調停部103にて選定されたアクセス要求に含まれる要求元種別が示す要求元、つまりプロセッサDからの命令に従って、記憶部105へアクセスする(ステップS135)。つまり、アクセス実行部104は、プロセッサDからの命令に従って記憶部105からデータの読み出し及び記憶部105へデータの書き込みを行う。使用リソース量計測部107は、選定部111にて選定されたアクセス要求の要求元、つまりプロセッサDのアクセスによる使用リソース量を計測する(ステップS140)。未使用リソース量算出部131は、調停部103にて算出されたプロセッサDの使用予定リソース量から使用リソース量計測部107にて計測された使用リソース量を減じることにより未使用リソース量を算出する(ステップS145)。未使用リソース量算出部131は、算出した未使用リソース量を、未使用リソース量記憶部130にて記憶されている余裕度に加算して、記憶されている余裕度を更新する(ステップS150)。
(3)計測処理
ここでは、図4におけるステップS30及び図5におけるステップS140それぞれにて示す使用リソース量の計測の処理について、図6にて示す流れ図を用いて説明する。
アクセスが開始されていないと判断する場合には(ステップS200)、処理は再度当該ステップS200を実行する。つまり、ステップS200は、アクセス実行部104にてアクセスが開始されるまでの間、ループすることとなる。
使用リソース量計測部107は、アクセス実行部104によるアクセスが終了したか否かを判断する(ステップS210)。
アクセスは終了したと判断する場合(ステップS210における「YES」)、使用リソース量計測部107はクロックカウンタによる計時を終了し(ステップS220)、計時結果を未使用リソース量算出部131へ通知する(ステップS225)。
1.3 適用例
ここでは、アクセス制御装置10の適用例について説明する。
(1)適用例1
図7にて、本実施の形態におけるアクセス制御装置10を、Blu-ray(登録商標)レコーダシステム1000に適用した場合のシステム構成例を示す。
メディア処理用LSI1120とDRAMとからなる装置1010が本実施の形態におけるアクセス制御装置10に対応している。
DRAM1105は、フラッシュメモリ1011と同様に、データを格納するためのものであり、本実施の形態における記憶部105に対応する。
DMA制御回路1101a、DSP1101b及びAV入出力制御回路1101cそれぞれは、本実施の形態におけるマスタに対応している。
DSP1101bは、音声や画像などの処理を行うものである。
AV入出力制御回路1101cは、オーディオデータ及びビデオデータの入出力に係る処理を行うものである。
メモリ制御回路1110は、本実施の形態におけるアクセス制御部110に対応するものであり、DMA制御回路1101a、DSP1101bAV入出力制御回路1101c及びプロセッサ1106aからアクセス要求を受け付け、アクセス許可対象を選定し、選定したアクセス要求に従ってDRAM1105へのアクセスを行う。
なお、DMA制御回路1101aにおいても、従来から調停回路が備えられている。そこで、DMA制御回路1101aにおいても、本実施の形態におけるアクセス制御部を備え、光学Disc制御回路1012、デジタルチューナ回路1013、アナログチューナ回路1014、USB用回路1015それぞれを本実施の形態におけるマスタと位置付け、プロセッサ1106aを本実施の形態におけるプロセッサに対応づけてもよい。
(2)適用例2
また、図8では、本実施の形態におけるアクセス制御装置10を搭載したシステムLSI501ならびにセットシステムの適用例を示す。
1.4 具体例
また、図9では、本発明でのアクセス制御装置10によるアクセス制御の具体例を示す。
通常、実際に発生するアクセスはメモリのバンク切り替えなどの要因により常にアクセスA、B、CそれぞれがTa、Tb、Tcの期間を使用するとは限らない。例えば図9(b)に示すようにTa’、Tb’、Tc’の期間しか使用しない場合がある。
しかし、本実施の形態におけるアクセス制御装置10は、実際のアクセス期間Ta’、Tb’、Tc’を計測するため、図9(c)にて示すように、マスタA、B、Cのメモリアクセスをすべて行わずとも時刻t0において、プロセッサのアクセスPが入るだけリソースに余裕があることが分かり、アクセスCが処理される前にアクセスPを優先的に処理する(即応性を高める)ことができる。
以下、余裕度の推移について、図4、5及び図10を用いて説明する。
ここでは、上述したように、要求制御部102a、102b、102cそれぞれが有するレート制御カウンタの初期値は100とし、各最大使用リソース量は、図3にて示すように、「30」、「30」、「40」とする。
なお、マスタBのアクセスを実行中にアクセス要求Cと、アクセス要求Dとが発生している場合には、マスタBのアクセスの実行終了時には、余裕度が「15」あり、且つマスタCに対しては最大使用リソース量が確保されている状態であるので、アクセス要求Dが優先的に選定されることとなる。
1.5 その他
なお、本実施の形態において、要求制御部102a、102b、102cそれぞれは、単位期間内に一定のレートを確保するためにダウンカウントするレート制御カウンタを設けているが、これはアップカウントするものでもよい。
また、本実施の形態におけるアクセス制御装置は、リアルタイムマスタが必要とするレート(最大使用リソース量)を予め決め、予め決められたレートと計測値とから余裕度を算出している。しかしながら、これに限定されるものではない。例えば、アクセス制御装置は、予め決められたレートとシステム全体のリソース量から、余裕となるレートを算出する手段を持ってもよいし、算出したレートを設定する手段を持ってもよい。
2. 実施の形態2
以下、本発明の実施の形態2について、図面を参照しながら説明する。
2.1 アクセス制御装置10Aの構成
図11は、本発明の実施の形態2におけるアクセス制御装置10Aの構成を示すブロック図である。
図11に示すように、アクセス制御装置10Aは、第1のアクセス要求部101a、101b、101c(以下、実施の形態1と同様に、それぞれをマスタA、B、Cという場合もある。)と、第2のアクセス要求部106a、106bと、アクセス制御部110Aと、記憶部105とから構成されている。
(1)アクセス制御部110A
アクセス制御部110Aは、実施の形態1にて示すアクセス制御部110と同様に、単位期間内において、第1のアクセス要求部101a、101b、101c及び第2のアクセス要求部106a、106bからのアクセス要求に対するアクセスの実行を制御するものであり、図11に示すように、選定部111、管理部112A及びアクセス実行部104を有している。なお、アクセス要求のデータ構造は、図2にて示すデータ構造と同様とする。
管理部112Aは、実施の形態1と同様に、未使用リソース量を算出し、余裕度として管理するものであるが、実施の形態1における管理部112との違いは、未使用リソース量を算出タイミングである。
以下、詳細に説明する。
(使用リソース量計測部107A)
所定期間内において調停部103がプロセッサD、Eからのアクセス要求を受け付けると、使用リソース量計測部107Aは、要求制御部102a、102b、102cそれぞれに対して、当該所定期間内に処理されるべきアクセス要求が当該要求制御部にて受け付けられている場合に、当該アクセス要求に含まれるアクセス領域のサイズに基づいて使用リソース量を算定(予測)する。具体的には、使用リソース量計測部107Aは、要求制御部がアクセス要求を受け付けており、且つ自身が有するレート制御カウンタが示す値が100である場合に、当該要求制御部のアクセス要求のアクセス領域に基づいて使用リソース量を算定する。
なお、使用リソース量計測部107Aが複数の要求制御部それぞれに対して、使用リソース量を算定した場合には、使用リソース量のそれぞれを要求元種別とともに、個別に未使用リソース量管理部108Aへ通知する。
(未使用リソース量管理部108A)
使用リソース量計測部107Aは、算定した使用リソース量と、算定対象となったアクセス要求の要求元に定められた最大使用リソース量とから未使用リソース量を算出し、管理するものであり、図1にて示すように未使用リソース量記憶部130A、未使用リソース量算出部131A及びリセット部132Aを有している。
また、リセット部132Aも同様に、実施の形態1のリセット部132と同様に、単位期間毎に、未使用リソース量記憶部130Aにて記憶されている余裕度を初期値へとリセットするものである。
以下、具体例を用いて説明する。
未使用リソース量算出部131は、使用リソース量計測部107Aから使用リソース量と要求元種別とを受け取ると、要求元種別にて示される要求元であるマスタに定められた最大使用リソース量を、アクセス制御情報記憶部109のアクセス制御情報テーブル300から取得する。未使用リソース量算出部131Aは、取得した最大リソース量から使用リソース量計測部107Aから受け取った使用リソース量を減じることにより未使用リソース量を算出し、算出した未使用リソース量を、未使用リソース量記憶部130Aにて記憶されている余裕度に加算する。
2.2 アクセス制御装置10Aの動作
ここでは、アクセス制御装置10Aの動作について、マスタからのアクセス要求が発生した場合と、プロセッサからのアクセス要求が発生した場合とに分けて説明する。
(1)マスタからのアクセス要求が発生した場合
マスタからのアクセス要求が発生した場合におけるアクセス制御装置10Aの動作について、図12にて示す流れ図を用いて説明する。
マスタA(第1のアクセス要求部101a)にてアクセス要求が発生する(ステップS300)。
要求制御部102aは、自身が有するレート制御カウンタにて示される値が、閾値(ここでは、100)以下であるか否かを判断する(ステップS305)。
要求制御部102aが閾値以下であると判断する場合(ステップS305における「YES」)、調停部103は、他のマスタより優先度が高いか否かを判断する(ステップS310)。
他のマスタより優先度が高いと判断する場合(ステップS310における「YES」)、調停部103は当該アクセス要求をアクセス許可対象として選定し、要求制御部102aは自身が有するレート制御カウンタに所定値(100)を加算する(ステップS315)。要求制御部102aは、加算後においてもレート制御カウンタのダウンカウントを継続する。
(2)プロセッサからのアクセス要求が発生した場合
プロセッサからのアクセス要求が発生した場合におけるアクセス制御装置10Aの動作について、図13にて示す流れ図を用いて説明する。
プロセッサD(第2のアクセス要求部106a)にてアクセス要求が発生する(ステップS400)。
余裕度が使用予定リソース量以上であると判断する場合(ステップS410における「YES」)、調停部103は、未使用リソース量記憶部130にて記憶されている余裕度から当該使用予定リソース量を減算し、当該余裕度を減算結果へと更新する(ステップS435)。
余裕度が算出した使用予定リソース量以上でないと判断する場合(ステップS410における「NO」)、調停部103は、要求制御部102a、102b、102cそれぞれが有するレート制御カウンタにて示される値が閾値(100)以上であるか否かを判断する(ステップS415)。各レート制御カウンタにて示される値が閾値以上であると判断する場合(ステップS415における「YES」)、調停部103は、現時点が属する単位期間から次の単位期間までの残時間を算出する(ステップS420)。調停部103は、算出した残時間が使用予定リソース量以上であるか否かを判断する(ステップS425)。残時間が使用予定リソース量以上であると判断する場合(ステップS425における「YES」)、調停部103は、他のプロセッサ(プロセッサE)からのアクセス要求が存在する場合には、さらに、プロセッサDの優先度がプロセッサEよりも優先度が高い否かを判断する(ステップS430)。高いと判断する場合(ステップS430における「YES」)、処理はステップS435へ移行して、処理を続行する。各レート制御カウンタにて示される値が閾値以上でないと判断する場合(ステップS415における「NO」)、残時間が使用予定リソース量以上でないと判断する場合(ステップS425における「NO」)、及びプロセッサDの優先度が他のプロセッサより高くないと判断する場合(ステップS430における「NO」)、処理はステップS410へと戻る。なお、プロセッサEからのアクセス要求が存在しない場合には、処理は、ステップS125における判断は行われず、ステップS130へと移行する。
2.3 その他
実施の形態2では記憶部105への実際のアクセスを計測することなく要求制御部102a、102b、102cにある情報を元に余裕度を算出することを特徴としている。要求制御部102a、102b、102cにて受け付けているアクセス要求に含まれるアクセス領域から使用されるべき使用リソース量が分かり、当該アクセス要求の要求元が分かれば、要求元のマスタの最大使用リソース量が分かる。
3.変形例
なお、本発明を上記実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
例えば、リソース量として、記憶部105へのアクセス帯域としてもよいし、アクセスレーテンシとしてもよいし、又は1回のアクセスで使用するアクセスサイクルとしてもよい。
リソース量としてアクセスレーテンシを用いる場合には、アクセス制御装置は、予め定められた最大待ち時間と、実際に計測された待ち時間との差分を未使用リソース量として余裕度管理を行う。
(3)また、上記実施の形態それぞれにおいて、各マスタのレート値(単位期間の値「100」)や、最大使用リソース量は、事前に記憶されている、つまりは事前にハードウェアに組み込まれているものとしたが、これに限定されない。レート値や最大リソース量はプロセッサ及びマスタの設定等により与えられるとしてもよい。
例えば、画像へのアクセスであるかどうか等のコマンド内情報を使用して実際のアクセス期間の概算値を用いてもよい。この概算値を用いて余裕度を管理することができる。なお、コマンド内情報とは、前述した画像へのアクセスであるかどうかの情報だけではなく、DRAMにおけるアクセス境界をまたぐかどうか、ページ境界をまたぐかどうか、L1$あるいはL2$のキャッシュアクセスかどうか等の情報であってもよい。また、前述したアクセス期間の概算値や算出される余裕度についても、上記同様にプロセッサからの設定等により与えられる、あるいは事前にハードウェアに組み込まれる手段をもってもよいし、それらをルックアップテーブルといった回路構成により参照される回路構成であってもよい。つまり、アクセス期間の概算値や算出される余裕度を設定、保持、参照するための手段を有する。
アクセス要求には、アクセス領域の代わりに、記憶部105からの読み出し若しくは記憶部105への書き込みを行う終了位置(アドレス)を示す終了アドレスを含むとしてもよい。この場合、調停部103は、アクセス要求に含まれる開始アドレスと終了アドレスから、アクセスする領域を算定することで、プロセッサからのアクセス要求における使用予定リソース量を算出する。
単位期間(100クロック)内おいてマスタA、B、Cそれぞれに最大使用リソース量を定めて、そのうちの残クロックを余裕度の初期値としてもよい。例えば、マスタA、B、Cそれぞれに最大使用リソース量として「30」を定めると、残りクロックでる「10」が余裕度の初期値となる。
また、ここでは、システムLSIとしたが、集積度の違いにより、IC、LSI、スーパーLSI、ウルトラLSIと呼称されることもある。また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
(9)上記のアクセス制御装置を構成する構成要素の一部または全部は、各装置に脱着可能なICカードまたは単体のモジュールから構成されているとしてもよい。前記ICカードまたは前記モジュールは、マイクロプロセッサ、ROM、RAMなどから構成されるコンピュータシステムである。前記ICカードまたは前記モジュールは、上記の超多機能LSIを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、前記ICカードまたは前記モジュールは、その機能を達成する。このICカードまたはこのモジュールは、耐タンパ性を有するとしてもよい。
また、本発明は、前記コンピュータプログラムまたは前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD−ROM、MO、DVD、DVD−ROM、DVD−RAM、BD(Blu−ray Disc)、半導体メモリなどに記録したものとしてもよい。また、これらの記録媒体に記録されている前記デジタル信号であるとしてもよい。
また、本発明は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記録しており、前記マイクロプロセッサは、前記コンピュータプログラムにしたがって動作するとしてもよい。
(11)上記実施の形態及び変形例をそれぞれ組み合わせてもよい。
また、本発明にかかるアクセス制御方法は、デジタルテレビやBDプレーヤなど、複数の作業を実行する装置において、ユーザからの突発的な要求に対する、レスポンスの即応性を高める方法として有用である。
101a、101b、101c 第1のアクセス要求部
102a、102b、102c 要求制御部
103 調停部
104 アクセス実行部
105 記憶部
106a、106b 第2のアクセス要求部
107 使用リソース量計測部
108 未使用リソース量管理部
109 アクセス制御情報記憶部
110 アクセス制御部
111 選定部
112 管理部
130 未使用リソース量記憶部
131 未使用リソース量算出部
132 リセット部
Claims (12)
- メモリへのアクセスについて単位期間内における最大使用リソース量が予め定められた1以上の定期型マスタ及び前記メモリへのアクセスを不定期に行う不定期型マスタからアクセス要求を受け付け、アクセス許可対象を逐次選定するアクセス制御装置であって、
前記単位期間内にアクセス要求がなされた定期型マスタにて使用される使用リソース量を、当該定期型マスタに対して定められた最大使用リソース量から減じることにより未使用リソース量を算出して管理する管理手段と、
前記単位期間内において前記不定期型マスタによるアクセス要求が行われると、前記1以上の定期型マスタによるアクセスが実行されていない状況下において前記管理手段にて管理されている未使用リソース量の総計が当該アクセス要求にて使用する予定の使用予定リソース量以上である場合に、当該アクセス要求をアクセス許可対象として選定する選定手段とを備える
ことを特徴とするアクセス制御装置。 - 前記使用リソース量は、アクセスの実行開始から終了までに使用されたリソース量であり、
前記管理手段は、
前記未使用リソース量の算出に用いられる前記使用リソース量を、アクセス許可対象の定期型マスタによるアクセスの実行開始から終了までに使用されたリソース量を計測することにより特定する
ことを特徴とする請求項1に記載のアクセス制御装置。 - 前記管理手段は、
算出した未使用リソース量の総計を記憶しており、
アクセス許可対象が不定期型マスタである場合には当該不定期型マスタによるアクセスにて使用された使用リソース量を計測して、計測した当該使用リソース量を前記総計から減じて新たな総計を算出し、前記総計を前記新たな総計へと更新する
ことを特徴とする請求項2に記載のアクセス制御装置。 - 前記選定手段は、
前記総計が当該使用予定リソース量以上でない場合において、全ての定期型マスタによる前記メモリへのアクセスが次の単位期間にて行われるか否か、且つ現在の単位期間内の残時間に基づく残リソース量が前記使用予定リソース量以上であるか否かを判断し、判断結果が双方とも肯定的である場合に、前記不定期型マスタによるアクセス要求をアクセス許可対象として選定する
ことを特徴とする請求項1に記載のアクセス制御装置。 - 前記管理手段は、
算出した未使用リソース量の総計を記憶しており、
前記単位期間が経過すると、その時点で記憶している総計を所定値へとリセットする
ことを特徴とする請求項1に記載のアクセス制御装置。 - 前記定期型マスタに対して定められた最大使用リソース量は、前記メモリへのアクセスが許可された最大使用時間であり、
前記使用リソース量は、定期型マスタによる前記メモリへのアクセスに要した使用時間であり、
前記使用予定リソース量は、前記不定期型マスタによる前記メモリへのアクセスに要する使用予定時間であり、
前記管理手段は、
実行対象の定期型マスタにおける最大時間から当該定期型マスタがアクセスに要した使用時間を減じた未実行時間を、未使用アクセス量として算出する
ことを特徴とする請求項1に記載のアクセス制御装置。 - 前記使用リソース量は、前記メモリへのアクセスにて使用される予定のリソース量であり、
前記管理手段は、
前記未使用リソース量の算出に用いられる前記使用リソース量を、前記単位期間内にて処理されるべきアクセス要求を行っている定期型マスタによる前記メモリへのアクセスにより使用される予定のリソース量を算定することにより特定する
ことを特徴とする請求項1に記載のアクセス制御装置。 - 前記アクセス要求は、前記メモリからのデータを読み出す領域のサイズ、又は前記メモリへデータを書き込む領域のサイズを指定する指定情報を含み、
前記管理手段は、
前記単位期間内にて処理されるべきアクセス要求を行っている定期型マスタによる前記メモリへのアクセスにて使用される予定のリソース量を、当該定期型マスタのアクセス要求が含む指定情報が示す領域のサイズに基づいて算定する
ことを特徴とする請求項7に記載のアクセス制御装置。 - メモリへのアクセスについて単位期間内における最大使用リソース量が予め定められた1以上の定期型マスタ及び前記メモリへのアクセスを不定期に行う不定期型マスタからアクセス要求を受け付け、アクセス許可対象を逐次選定するアクセス制御装置で用いられるアクセス制御方法であって、
前記単位期間内にアクセス要求がなされた定期型マスタにて使用される使用リソース量を、当該定期型マスタに対して定められた最大使用リソース量から減じることにより未使用リソース量を算出して管理する管理ステップと、
前記単位期間内において前記不定期型マスタによるアクセス要求が行われると、前記1以上の定期型マスタによるアクセスが実行されていない状況下において前記管理ステップにて管理されている未使用リソース量の総計が当該アクセス要求にて使用する予定の使用予定リソース量以上である場合に、当該アクセス要求をアクセス許可対象として選定する選定ステップとを含む
ことを特徴とするアクセス制御方法。 - メモリへのアクセスについて単位期間内における最大使用リソース量が予め定められた1以上の定期型マスタ及び前記メモリへのアクセスを不定期に行う不定期型マスタからアクセス要求を受け付け、アクセス許可対象を逐次選定するアクセス制御装置で用いられる集積回路であって、
前記単位期間内にアクセス要求がなされた定期型マスタにて使用される使用リソース量を、当該定期型マスタに対して定められた最大使用リソース量から減じることにより未使用リソース量を算出して管理する管理手段と、
前記単位期間内において前記不定期型マスタによるアクセス要求が行われると、前記1以上の定期型マスタによるアクセスが実行されていない状況下において前記管理手段にて管理されている未使用リソース量の総計が当該アクセス要求にて使用する予定の使用予定リソース量以上である場合に、当該アクセス要求をアクセス許可対象として選定する選定手段とを備える
ことを特徴とする集積回路。 - 請求項1に記載のアクセス制御装置を備える
ことを特徴とするデジタルテレビ。 - 請求項1に記載のアクセス制御装置を備える
ことを特徴とするモバイル装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009545740A JP5330264B2 (ja) | 2008-03-27 | 2009-03-02 | アクセス制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008082790 | 2008-03-27 | ||
JP2008082790 | 2008-03-27 | ||
JP2009545740A JP5330264B2 (ja) | 2008-03-27 | 2009-03-02 | アクセス制御装置 |
PCT/JP2009/000925 WO2009119009A1 (ja) | 2008-03-27 | 2009-03-02 | アクセス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009119009A1 JPWO2009119009A1 (ja) | 2011-07-21 |
JP5330264B2 true JP5330264B2 (ja) | 2013-10-30 |
Family
ID=41113222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009545740A Expired - Fee Related JP5330264B2 (ja) | 2008-03-27 | 2009-03-02 | アクセス制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8458409B2 (ja) |
JP (1) | JP5330264B2 (ja) |
CN (1) | CN101981549A (ja) |
WO (1) | WO2009119009A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8589992B2 (en) | 2010-05-27 | 2013-11-19 | Istreamplanet Co. | Video workflow automation platform for publishing a video feed in multiple formats |
US8918820B2 (en) * | 2010-05-27 | 2014-12-23 | Istreamplanet Co. | Video workflow automation platform |
WO2012140848A1 (ja) * | 2011-04-13 | 2012-10-18 | パナソニック株式会社 | 制御装置 |
WO2013046607A1 (ja) * | 2011-09-29 | 2013-04-04 | パナソニック株式会社 | 制御装置 |
US9417921B2 (en) | 2014-07-31 | 2016-08-16 | Istreamplanet Co. | Method and system for a graph based video streaming platform |
US9826011B2 (en) | 2014-07-31 | 2017-11-21 | Istreamplanet Co. | Method and system for coordinating stream processing at a video streaming platform |
US9912707B2 (en) | 2014-07-31 | 2018-03-06 | Istreamplanet Co. | Method and system for ensuring reliability of unicast video streaming at a video streaming platform |
US9344751B1 (en) | 2015-05-08 | 2016-05-17 | Istreamplanet Co. | Coordination of fault-tolerant video stream processing in cloud-based video streaming system |
US9686576B2 (en) | 2015-05-08 | 2017-06-20 | Istreamplanet Co. | Coordination of video stream timing in cloud-based video streaming system |
US9407944B1 (en) | 2015-05-08 | 2016-08-02 | Istreamplanet Co. | Resource allocation optimization for cloud-based video processing |
US10164853B2 (en) | 2015-05-29 | 2018-12-25 | Istreamplanet Co., Llc | Real-time anomaly mitigation in a cloud-based video streaming system |
JP6466295B2 (ja) * | 2015-09-09 | 2019-02-06 | 株式会社東芝 | 映像収録再生装置、制御方法及びコンピュータプログラム |
US10230817B2 (en) * | 2015-12-21 | 2019-03-12 | Intel Corporation | Scheduling highly parallel applications |
JP7018833B2 (ja) * | 2018-06-22 | 2022-02-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10902136B2 (en) | 2018-11-15 | 2021-01-26 | Rolls-Royce Corporation | Method and apparatus for data transfer during maintenance activity in a network |
US11144358B1 (en) | 2018-12-06 | 2021-10-12 | Pure Storage, Inc. | Asynchronous arbitration of shared resources |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006001245A1 (ja) * | 2004-06-24 | 2006-01-05 | Matsushita Electric Industrial Co., Ltd. | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 |
WO2007004696A1 (ja) * | 2005-07-06 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
JP2007207024A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
JP2007213225A (ja) * | 2006-02-08 | 2007-08-23 | Renesas Technology Corp | メモリアクセス調停装置 |
JP2008027245A (ja) * | 2006-07-21 | 2008-02-07 | Matsushita Electric Ind Co Ltd | メモリアクセス制御装置およびメモリアクセス制御方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4254546B2 (ja) | 2004-01-09 | 2009-04-15 | 株式会社島津製作所 | 質量分析装置 |
JP4305378B2 (ja) * | 2004-12-13 | 2009-07-29 | ソニー株式会社 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
-
2009
- 2009-03-02 US US12/598,478 patent/US8458409B2/en not_active Expired - Fee Related
- 2009-03-02 WO PCT/JP2009/000925 patent/WO2009119009A1/ja active Application Filing
- 2009-03-02 JP JP2009545740A patent/JP5330264B2/ja not_active Expired - Fee Related
- 2009-03-02 CN CN2009801108186A patent/CN101981549A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006001245A1 (ja) * | 2004-06-24 | 2006-01-05 | Matsushita Electric Industrial Co., Ltd. | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 |
WO2007004696A1 (ja) * | 2005-07-06 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 |
JP2007207024A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
JP2007213225A (ja) * | 2006-02-08 | 2007-08-23 | Renesas Technology Corp | メモリアクセス調停装置 |
JP2008027245A (ja) * | 2006-07-21 | 2008-02-07 | Matsushita Electric Ind Co Ltd | メモリアクセス制御装置およびメモリアクセス制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101981549A (zh) | 2011-02-23 |
WO2009119009A1 (ja) | 2009-10-01 |
US20100122040A1 (en) | 2010-05-13 |
JPWO2009119009A1 (ja) | 2011-07-21 |
US8458409B2 (en) | 2013-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330264B2 (ja) | アクセス制御装置 | |
US8312229B2 (en) | Method and apparatus for scheduling real-time and non-real-time access to a shared resource | |
JP4485574B2 (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
JP4436367B2 (ja) | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 | |
US11221798B2 (en) | Write/read turn techniques based on latency tolerance | |
KR20040058299A (ko) | 예산 잉여를 태스크에 할당하는 방법 및 시스템 | |
US20110055443A1 (en) | Memory control apparatus and information processing apparatus including the same | |
CN110059035B (zh) | 半导体装置和总线发生器 | |
JP6201591B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2007280253A (ja) | 情報処理装置及び情報処理方法 | |
US6363461B1 (en) | Apparatus for memory resource arbitration based on dedicated time slot allocation | |
US6412049B1 (en) | Method for minimizing CPU memory latency while transferring streaming data | |
US8706928B2 (en) | Integrated circuit and method for reducing violations of a timing constraint | |
JP2011034495A (ja) | メモリアクセス装置、及び映像処理システム | |
EP2386957B1 (en) | Apparatus and method for managing memory in consideration of user response time | |
JP3987750B2 (ja) | メモリ制御装置及びlsi | |
JP2011133940A (ja) | アクセス調停装置、集積回路装置、電子機器、アクセス調停方法、及びプログラム | |
TW202011205A (zh) | 電子設備中執行任務級快取記憶體管理的方法和裝置 | |
JP4635482B2 (ja) | 調停装置、調停方法、調停方法のプログラム、調停方法のプログラムを記録した記録媒体及び電子スチルカメラ | |
JP2012003527A (ja) | データ転送管理装置、データ転送管理方法およびデータ転送管理プログラム | |
JP5171062B2 (ja) | メモリアクセス回路 | |
JP2005258617A (ja) | メモリ競合時間計測装置、メモリ競合時間計測方法及びプログラム | |
JP2007034459A (ja) | バスシステム | |
JP2006260230A (ja) | バス調停方法およびバス調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |