JP4924544B2 - 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 - Google Patents
制御基板、それを備えた画像形成装置および制御基板の省電力化方法 Download PDFInfo
- Publication number
- JP4924544B2 JP4924544B2 JP2008155821A JP2008155821A JP4924544B2 JP 4924544 B2 JP4924544 B2 JP 4924544B2 JP 2008155821 A JP2008155821 A JP 2008155821A JP 2008155821 A JP2008155821 A JP 2008155821A JP 4924544 B2 JP4924544 B2 JP 4924544B2
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- operation mode
- power saving
- work area
- control board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
本構成によれば、第1揮発性メモリの全領域をリフレッシュしなくてもよいので、省電力動作時の制御基板の消費電力を好適に抑制することができる。なお、ここで制御基板の「通常動作モード」は、制御基板の各構成要素に対してなんら省電力のための処置が行われていない動作状態を意味する。また、制御基板の「省電力動作モード」は、「通常動作モード」以外の動作状態、すなわち、制御基板のいずれかの構成要素に対してなんらかの省電力のための処置が行われている動作状態を意味する。そのため、いわゆる、「レディ状態」、「スタンバイ状態」および「スリープ状態」等は、「省電力動作モード」に属するものとする。
本構成によれば、制御基板の消費電力が抑制されることによって、ひいては画像形成装置の消費電力を低減することができる。
本構成によれば、第1揮発性メモリの全領域をリフレッシュしなくてもよいので、制御基板の消費電力を抑制することができる。
本構成によれば、揮発性メモリの全領域をリフレッシュしなくてもよいので、制御基板の消費電力を抑制することができる。
本構成によれば、通信部に含まれる所定機能を無効にするので、制御基板の消費電力を抑制し、ひいては画像形成装置の消費電力を低減することができる。
本構成によれば、有効化データが付加された印刷データの受信によって、好適に待機状態を解除し、省電力動作モードから通常動作モードに移行できる。
図1は、プリンタ1(画像形成装置の一例)の概略的な電気的構成を示すブロック図である。プリンタ1は、LANケーブル38および通信回線37を介して複数台のコンピュータ、例えば、パーソナルコンピュータ(以下、単に「PC」と記す)40に接続されている。なお、プリンタ1は、レーザプリンタあるいはインクジェットプリンタであってもよい。また、ファクシミリ装置や、プリンタ機能及び読み取り機能(スキャナ機能)等を備えた複合機であってもよい。
タイマ36は、印刷処理に係る種々の時間計測を行い、例えば、通常動作モードから省電力動作モードに移行するタイミングを決定するための時間計測を行う。
図2および図4を参照して、制御基板5の省電力動作モード(以下、単に「省電力モード」と記す)におけるSDRAM32のリフレッシュ制御を説明する。図2は、CPU30によるSDRAM32のリフレッシュ制御に係る処理を示すフローチャートである。CPU30は、この処理を、ROM31に格納されたプログラムにしたがって実行する。
なお、ステップS25において、ワーク領域32Aのみをリフレッシュすることに限られず、ワーク領域32A以外の領域もリフレッシュするようにしてもよい。言い換えれば、少なくともワーク領域32Aを除いてリフレッシュを禁止するようにしてもよい。
図3および図4を参照して、省電力モードにおけるLANコントローラ21の動作を説明する。図3は、LANコントローラ21の省電力動作に係る処理を示すフローチャートである。
本実施形態においては、制御基板5の省電力モードにおいて、SDRAM32に対するリフレッシュ動作が、ワーク領域32Aを除いて禁止される。また、ワーク領域32A内のヒープ領域およびスタック領域に存在する変数データがキャッシュメモリ30Aに退避された後においては、SDRAM32に対するリフレッシュ動作が完全に禁止される。そのため、省電力動作時の制御基板5の消費電力が好適に抑制される。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
5…制御基板
10…印刷部(印刷手段)
20…ネットワークIF(通信部)
21…LANコントローラ(通信部、検出部)
22…LANケーブルソケット
30…CPU(制御部、リフレッシュ禁止部、退避部、書込部、通信制御部)
30A…キャッシュメモリ
30B…CPU内部RAM(第2揮発性メモリ)
31…ROM(不揮発性メモリ)
32…SDRAM(第1揮発性メモリ)
32A…ワーク領域
32B…バッファ領域
36…タイマ
38…LANケーブル
Claims (3)
- 通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板であって、
プログラムを格納する不揮発性メモリと、
前記プログラムを前記不揮発性メモリから読み出して前記所定の処理を実行する制御部と、
前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリと、
前記通常動作モードから前記省電力動作モードへの移行時、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止するリフレッシュ禁止部と、
キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリと、
前記少なくとも前記ワーク領域を除いてリフレッシュが禁止されている間において、前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された変数のみによって前記プログラムが動作するようになったか否かを判定する判定部と、
前記判定部によって、前記変数のみによって前記プログラムが動作するようになったと判定された場合、前記第1揮発性メモリのワーク領域内のデータを、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避させる退避部と、
前記省電力動作モードから前記通常動作モードへの復帰時、前記退避されたデータを前記第1揮発性メモリのワーク領域に書込む書込部と、
を備え、
前記リフレッシュ禁止部は、前記判定部により前記変数のみによって前記プログラムが動作するようになったと判定されるまで、前記少なくとも前記ワーク領域を除いてリフレッシュを禁止することを継続し、前記判定部により前記変数のみによって前記プログラムが動作するようになったと判定された場合、前記ワーク領域内のデータの退避に応じて、前記第1揮発性メモリの全領域に対するリフレッシュを禁止する、制御基板。 - 請求項1に記載の制御基板と、
前記制御基板の前記制御部の指示にしたがって画像を形成する画像形成部と、
を備えた画像形成装置。 - プログラムを格納する不揮発性メモリと、前記プログラムを前記不揮発性メモリから読み出して所定の処理を実行する制御部と、前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリと、キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリとを備え、通通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板の省電力化方法であって、
前記通常動作モードから前記省電力動作モードへの移行時、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止する禁止工程と、
前記通常動作モードから前記省電力動作モードに移行するに際して、予め、前記キャッシュメモリおよび/または前記第2揮発性メモリに、前記省電力動作モードから前記通常動作モードに復帰するための、前記不揮発性メモリに格納された割込みルーチン用の変数領域を予約するとともに、前記変数領域の位置を記憶する予約工程と、
前記禁止工程によって前記少なくとも前記ワーク領域を除いてリフレッシュが禁止されている間において、前記制御部が前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された変数のみを用いて前記プログラムにしたがって動作するようになったか否かを判定する判定工程と、
前記判定工程において、前記制御部が前記変数のみを用いて前記プログラムにしたがって動作するようになったと判定されるまで、前記禁止工程を継続する継続工程と、
前記判定工程において、前記制御部が前記変数のみを用いて前記プログラムにしたがって動作するようになったと判定された場合、前記第1揮発性メモリのワーク領域内の変数データを、前記キャッシュメモリおよび/または第2不揮発性メモリに退避させ、その退避位置を記憶する退避工程と、
前記退避工程に続いて、前記第1揮発性メモリに対するリフレッシュを完全に停止する停止工程と、
前記省電力動作モードから前記通常動作モードに復帰するに際して、前記割込みルーチンと、前記割込みルーチン用の変数領域とを用いて、前記第1揮発性メモリに対してリフレッシュ動作の再設定を行う再設定工程と、
前記通常動作モードに復帰するに際して、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避された前記第1揮発性メモリのワーク領域内のデータを、前記ワーク領域に復帰させる復帰工程と、
を含む、制御基板の省電力化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008155821A JP4924544B2 (ja) | 2008-06-13 | 2008-06-13 | 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008155821A JP4924544B2 (ja) | 2008-06-13 | 2008-06-13 | 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301358A JP2009301358A (ja) | 2009-12-24 |
JP4924544B2 true JP4924544B2 (ja) | 2012-04-25 |
Family
ID=41548171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008155821A Active JP4924544B2 (ja) | 2008-06-13 | 2008-06-13 | 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4924544B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5548049B2 (ja) * | 2010-06-30 | 2014-07-16 | 株式会社東海理化電機製作所 | 充電システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863391A (ja) * | 1994-08-25 | 1996-03-08 | Ricoh Co Ltd | メモリ制御装置 |
JPH09290549A (ja) * | 1996-04-25 | 1997-11-11 | Ricoh Co Ltd | 揮発性メモリのリフレッシュ制御方式 |
JPH1196756A (ja) * | 1997-09-26 | 1999-04-09 | Fujitsu Ltd | 半導体記憶装置 |
JP2001180083A (ja) * | 1999-12-24 | 2001-07-03 | Fuji Xerox Co Ltd | 印刷装置 |
JP2002229864A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4221548B2 (ja) * | 2001-09-28 | 2009-02-12 | ブラザー工業株式会社 | ネットワーク接続装置 |
JP2003191570A (ja) * | 2001-12-26 | 2003-07-09 | Fuji Xerox Co Ltd | 印刷装置 |
JP2004326153A (ja) * | 2003-04-21 | 2004-11-18 | Canon Inc | 消費電力低減装置 |
-
2008
- 2008-06-13 JP JP2008155821A patent/JP4924544B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009301358A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4720926B2 (ja) | 処理装置 | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
US8451487B2 (en) | Image forming apparatus | |
JP5310588B2 (ja) | 通信装置 | |
JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
US9813576B2 (en) | Communication apparatus, control method, and program | |
JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
JP2011161774A (ja) | 印刷装置および印刷装置の制御方法 | |
US20150199154A1 (en) | Information processing apparatus that suppresses power consumption and method for controlling the same, and storage medium | |
KR20130037113A (ko) | 화상 형성 장치의 링크 속도를 제어하는 방법 및 장치 | |
JP2010266986A (ja) | データ処理装置及びデータ処理方法 | |
JP4924544B2 (ja) | 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 | |
JP2011191566A (ja) | 画像形成装置 | |
JP2011178069A (ja) | 印刷装置 | |
JP2010280093A (ja) | 通信装置 | |
JP6163073B2 (ja) | 画像処理装置とその制御方法、及びプログラム | |
JP2018042146A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2012226493A (ja) | 画像処理装置及びその制御プログラム | |
JP5083017B2 (ja) | 画像処理装置 | |
JP2011010021A (ja) | 通信装置 | |
JP7306109B2 (ja) | 情報処理装置、画像形成装置および省電力制御方法 | |
JP2007105913A (ja) | 印刷装置およびその電力制御方法 | |
JP2006082407A (ja) | 画像形成装置および節電制御方法 | |
JP2006240130A (ja) | 印刷装置のコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4924544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |