JP4924544B2 - 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 - Google Patents

制御基板、それを備えた画像形成装置および制御基板の省電力化方法 Download PDF

Info

Publication number
JP4924544B2
JP4924544B2 JP2008155821A JP2008155821A JP4924544B2 JP 4924544 B2 JP4924544 B2 JP 4924544B2 JP 2008155821 A JP2008155821 A JP 2008155821A JP 2008155821 A JP2008155821 A JP 2008155821A JP 4924544 B2 JP4924544 B2 JP 4924544B2
Authority
JP
Japan
Prior art keywords
volatile memory
operation mode
power saving
work area
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008155821A
Other languages
English (en)
Other versions
JP2009301358A (ja
Inventor
洋之 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2008155821A priority Critical patent/JP4924544B2/ja
Publication of JP2009301358A publication Critical patent/JP2009301358A/ja
Application granted granted Critical
Publication of JP4924544B2 publication Critical patent/JP4924544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は制御基板、特に画像形成装置に設けられる制御基板の待機時の省電力化に関する。
マイクロプロセッサ等を含む制御システム(制御基板)の待機時の省電力化に関する技術が、例えば特許文献1に開示されている。ここでは、システムの待機時において、例えば、システムのメインメモリである揮発性メモリ(SDRAM)をセルフリフレッシュ動作させることにより、省電力化する技術が示されている。
特開2004−326153公報
しかしながら、制御基板の待機時において、揮発性メモリを必ずしもセルフリフレッシュさせる必要がない等、制御基板の待機時の省電力化にはさらなる改善が望まれている。
本発明は上記のような事情に基づいて完成されたものであって、省電力動作時の消費電力を好適に抑制できる制御基板を提供することを目的とする。
上記の目的を達成するための手段として、第1の発明に係る制御基板は、通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板であって、プログラムを格納する不揮発性メモリと、前記プログラムを前記不揮発性メモリから読み出して前記所定の処理を実行する制御部と、前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリと、前記省電力動作モードにおいて、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止するリフレッシュ禁止部とを備える。
本構成によれば、第1揮発性メモリの全領域をリフレッシュしなくてもよいので、省電力動作時の制御基板の消費電力を好適に抑制することができる。なお、ここで制御基板の「通常動作モード」は、制御基板の各構成要素に対してなんら省電力のための処置が行われていない動作状態を意味する。また、制御基板の「省電力動作モード」は、「通常動作モード」以外の動作状態、すなわち、制御基板のいずれかの構成要素に対してなんらかの省電力のための処置が行われている動作状態を意味する。そのため、いわゆる、「レディ状態」、「スタンバイ状態」および「スリープ状態」等は、「省電力動作モード」に属するものとする。
第2の発明は、第1の発明の制御基板において、キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリと、前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された所定データのみによって前記プログラムが動作するようになった場合、前記第1揮発性メモリのワーク領域内のデータを、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避させる退避部と、前記省電力動作モードから前記通常動作モードへの復帰時、前記退避されたデータを前記第1揮発性メモリのワーク領域に書込む書込部と、をさらに備え、前記リフレッシュ禁止部は、前記ワーク領域内のデータの退避に応じて、前記省電力動作モードにおいて、前記第1揮発性メモリの全領域に対するリフレッシュを禁止する。
本構成によれば、省電力動作モードにおいて、第1揮発性メモリの全領域に対するリフレッシュが禁止されるため、さらに消費電力を抑制できる。また、省電力動作モードから通常動作モードへの復帰後において、速やかに所定の処理を実行できる。
第3の発明に係る画像形成装置は、第1の発明または第2の発明の制御基板と、前記制御基板の前記制御部の指示にしたがって画像を形成する画像形成部とを備える。
本構成によれば、制御基板の消費電力が抑制されることによって、ひいては画像形成装置の消費電力を低減することができる。
第4の発明は、プログラムを格納する不揮発性メモリと、前記プログラムを前記不揮発性メモリから読み出して所定の処理を実行する制御部と、前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリとを備え、通通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板の省電力化方法であって、前記省電力動作モードにおいて、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止する禁止工程を含む。
本構成によれば、第1揮発性メモリの全領域をリフレッシュしなくてもよいので、制御基板の消費電力を抑制することができる。
第5の発明は、第4の発明の制御基板の省電力化方法において、前記制御基板は、キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリをさらに備え、前記通常動作モードから前記省電力動作モードに移行するに際して、予め、前記キャッシュメモリおよび/または前記第2揮発性メモリに、前記省電力動作モードから前記通常動作モードに復帰するための、前記不揮発性メモリに格納された割込みルーチン用の変数領域を予約するとともに、前記変数領域の位置を記憶する予約工程と、前記省電力動作モードにおいて、前記制御部が前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された変数を用いて前記プログラムにしたがって動作するようになった場合、前記第1揮発性メモリのワーク領域内の変数データを、前記キャッシュメモリおよび/または第2不揮発性メモリに退避させ、その退避位置を記憶する退避工程と、前記退避工程に続いて、前記第1揮発性メモリに対するリフレッシュを完全に停止する停止工程と、前記省電力動作モードから前記通常動作モードに復帰するに際して、前記割込みルーチンと、前記割込みルーチン用の変数領域とを用いて、前記第1揮発性メモリに対してリフレッシュ動作の再設定を行う再設定工程と、前記通常動作モードに復帰するに際して、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避された前記第1揮発性メモリのワーク領域内のデータを、前記ワーク領域に復帰させる復帰工程と、をさらに含む。
本構成によれば、省電力動作モードにおいて、第1揮発性メモリの全領域に対するリフレッシュが禁止されるため、さらに消費電力を抑制できる。また、省電力動作モードから通常動作モードへの復帰後において、速やかに所定の処理を実行できる。
第6の発明は、プログラムを格納する不揮発性メモリと、前記プログラムを前記不揮発性メモリから読み出して所定の処理を実行する制御部と、前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する揮発性メモリとを備え、通常動作モードと省電力動作モードとにおいて、所定の処理を行う制御基板の省電力化方法であって、前記制御部によって、前記省電力動作モードにおいて、前記揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュ動作を禁止する禁止工程と、前記省電力動作から前記通常動作モードに復帰するに際して、前記揮発性メモリに格納されている割込みルーチンと、前記揮発性メモリ内の前記ワーク領域に属するスタック領域とを用いて、前記揮発性メモリに対してリフレッシュ動作の再設定を行う再設定工程と、を含む。
本構成によれば、揮発性メモリの全領域をリフレッシュしなくてもよいので、制御基板の消費電力を抑制することができる。
第7の発明に係る画像形成装置は、データを通信する通信部を含み、通常動作モードと省電力動作モードとにおいて動作する制御基板と、前記通信部で受信した印刷データに基づき印刷処理を行う印刷部と、前記省電力動作モードにおいて、前記通信部に含まれる所定機能を無効にし、かつ無効にした所定機能を有効にする有効化データを受信可能にする待機状態に前記通信部を制御する通信制御部とを備える。
本構成によれば、通信部に含まれる所定機能を無効にするので、制御基板の消費電力を抑制し、ひいては画像形成装置の消費電力を低減することができる。また、有効化データの受信によって、待機状態を解除でき、その後、省電力動作モードから通常動作モードに移行できる。
第8の発明は、第7の発明の画像形成装置において、外部と前記印刷データを通信するための接続手段が前記通信部に電気通信可能に接続されているか否かを検出する検出部をさらに備え、前記通信制御部は、前記接続手段の接続が未検出の場合、前記省電力動作モードであるか否かに関わらず、前記通信部を前記待機状態に制御し、前記通信部は、前記接続手段の接続が検出された場合、前記所定機能を有効化し、前記待機状態を解除する。
本構成によれば、接続手段の電気通信可能な接続が未検出の場合、印刷データの通信は不可能なので、常に待機状態にすればよく、効率的に消費電力を抑制できる。また、有効化データを受信できない状況にあっても、簡易に待機状態を解除できる。
第9の発明は、データを通信する通信部を含み、通常動作モードと省電力動作モードとにおいて動作する制御基板を備え、前記通信部で受信した印刷データに基づき画像形成処理を行う画像形成装置における、前記制御基板の省電力化方法であって、前記省電力動作モード時、前記通信部に含まれる所定機能を無効にし、かつ無効にした所定機能を有効にする有効化データを受信可能にする待機状態に前記通信部を制御する制御工程を含む。
本構成によれば、通信部に含まれる所定機能を無効にするので、制御基板の消費電力を抑制し、ひいては画像形成装置の消費電力を低減することができる。
第10の発明は、第9の発明の制御基板の省電力化方法において、前記印刷データに前記有効化データを付加する付加工程と、前記有効化データを付加した前記印刷データを前記通信部へ送信する送信工程と、前記通信部において、前記有効化データを付加した印刷データの受信に応じて、前記所定機能を有効化し、前記待機状態を解除する解除工程とをさらに含む。
本構成によれば、有効化データが付加された印刷データの受信によって、好適に待機状態を解除し、省電力動作モードから通常動作モードに移行できる。
第11の発明は、第9の発明の制御基板の省電力化方法において、外部と前記印刷データを通信するための接続手段が前記通信部に電気通信可能に接続されているか否かを検出する検出工程と、前記接続手段の接続が未検出の場合、前記省電力動作モードであるか否かに関わらず、前記通信部を前記待機状態とする待機工程と、前記通信部において、前記接続手段の接続が検出された場合、前記所定機能を有効化し、前記待機状態を解除する解除工程とをさらに含む。
本構成によれば、接続手段の電気通信可能な接続が未検出の場合、印刷データの通信は不可能なので、常に待機状態にすればよく、効率的に消費電力を抑制できる。また、有効化データを受信できない状況にあっても、簡易な手段によって待機状態を解除できる。
本発明の制御基板によれば、省電力動作時の消費電力を好適に抑制できる。
本発明の一実施形態について図1〜図4を参照して説明する。
1.プリンタ1の電気的構成
図1は、プリンタ1(画像形成装置の一例)の概略的な電気的構成を示すブロック図である。プリンタ1は、LANケーブル38および通信回線37を介して複数台のコンピュータ、例えば、パーソナルコンピュータ(以下、単に「PC」と記す)40に接続されている。なお、プリンタ1は、レーザプリンタあるいはインクジェットプリンタであってもよい。また、ファクシミリ装置や、プリンタ機能及び読み取り機能(スキャナ機能)等を備えた複合機であってもよい。
プリンタ1は、制御基板5、画像形成部10、操作部34、および表示部35を備えている。制御基板5は、ネットワークインターフェイス(通信部の一例)20、CPU(制御部の一例)30、ROM(不揮発性メモリの一例)31、SDRAM(同期ダイナミックRAM)32、NVRAM(不揮発性RAM)33、およびタイマ36を備えている。
画像形成部10は、CPU30の指示にしたがって、ネットワークインターフェイス20によって受信したデータに基づき画像を形成し、形成した画像を用紙に印刷する。
操作部34は、複数のボタンからなり、ユーザによって印刷要求などの各種の入力操作が可能である。表示部35は、液晶ディスプレイやランプからなり、各種の設定画面や動作状態等を表示することが可能である。
制御基板5は、動作モードとして、通常動作モードと、通常動作モード時よりも電力を消費しない省電力動作モードとを有し、PC40あるいは操作部34からの印刷指令に応じて、印刷に係る処理を行う。
SDRAM(第1揮発性メモリの一例)32は、ワーク領域32Aと、それ以外の領域(例えば、ネットワークインターフェイス20用のバッファ等)32Bとを有し、ワーク領域32Aには、プログラム領域、ヒープ領域、およびスタック領域が含まれる。
ROM31には、後述するプリント処理などのプリンタ1の動作を制御するための各種プログラムが格納されている。また、ROM31には、省電力動作モードから通常動作モードに復帰する際に使用される割込みルーチンが格納されている。
CPU30は、ROM31から読み出したプログラムに従って、その処理結果をSDRAM32等に記憶させながら、プリンタ1の動作を制御する。CPU30は、その制御の効率化のためにデータを一時的に記憶するキャッシュメモリ30Aおよび内部RAM(第2揮発性メモリの一例)30Bを含む。なお、内部RAM30BはSDRAM32より小さい記憶容量を有し、必要に応じてCPU30内に設けられればよい。
タイマ36は、印刷処理に係る種々の時間計測を行い、例えば、通常動作モードから省電力動作モードに移行するタイミングを決定するための時間計測を行う。
ネットワークインターフェイス20は、LANコントローラ(通信部の一例)21、LANケーブルソケット22等を含み、LANケーブル38および通信回線37を介して外部のPC40に接続されており、プリンタ1とPC40とにおける相互のデータ通信を可能とする。
LANコントローラ21は、周知のPHY(Physical layer)処理部およびMAC(Media Access Contral)フレーム処理部(図示せず)を含み、また周知のWake_on_LAN機能(所定機能の一例)を有する。LANコントローラ21において、Wake_on_LAN機能が設定されると、受信側のPHY処理部およびMACフレーム処理部のみが有効とされ、動作状態が通常モードから待機(スタンバイ)状態となる。
2.省電力動作モードにおけるSDRAMのリフレッシュ制御
図2および図4を参照して、制御基板5の省電力動作モード(以下、単に「省電力モード」と記す)におけるSDRAM32のリフレッシュ制御を説明する。図2は、CPU30によるSDRAM32のリフレッシュ制御に係る処理を示すフローチャートである。CPU30は、この処理を、ROM31に格納されたプログラムにしたがって実行する。
図2のステップS10においては、CPU30は、通常動作モード(以下、単に「通常モード」と記す)において、所定の周期毎に、SDRAM32の全ての領域に対してリフレッシュ動作を行う。次いで、ステップS15においては、CPU30に対して省電力モードへの移行要求があるかどうかを判定する。省電力モードへの移行要求がない場合には、ステップS10およびステップS15の処理を繰返す。
一方、ステップS15において、省電力モードへの移行要求があると判定した場合には、ステップS20に移行する。なお、省電力モードへの移行要求は、例えば、図4に示されるように、印字終了時(図4の時刻t0を参照)からカウントを開始するタイマ36が、所定の時間、例えば5分間をカウントアップした図4の時刻t1(タイムアップ時)に行われる。すなわち、ここでは、印字処理が終了して所定時間、例えば5分が経過しても次の印刷要求がPC40からなかった場合に、タイマ36は省電力モードへ移行するための移行要求信号を生成し、移行要求信号をCPU30に供給する(図4の時刻t1を参照)。そして、CPU30がその移行要求信号を受け取ることによって、制御基板5の動作モードが、通常モードから省電力モードへの移行される。なお、通常モードから省電力モードへの移行要求はこれに限られない。例えば、ユーザによるプリンタ1の操作部34からの指令によって移行要求がなされ得る。
ステップS20において、CPU30は、予めCPU30内のキャッシュメモリ30Aおよび/または内部RAM30Bに、省電力モードから通常モードに復帰するための、ROM31に格納された割込みルーチン用の変数領域を予約する。
また、割込みルーチン用の変数領域の位置、すなわちメモリアドレスを記憶する。具体的には、例えば、プログラム内にポインタ変数を用意し、その変数に、「退避データ」あるいは「予約された変数」が格納されているキャッシュ30Aのアドレスおよび/またはRAM30Bのアドレスを格納する。なお、本実施形態では、キャッシュメモリ30Aに、割込みルーチン用の変数領域を予約する。
次いで、ステップS25において、CPU(リフレッシュ禁止部の一例)30は、SDRAM32のワーク領域32Aのみをリフレッシュする(図4の時刻t1を参照)。そして、ステップS30においてSDRAM32に対してアクセスがあるかどうか、すなわち、CPU30内のキャッシュメモリ30A内の変数のみによってプログラムが動作するようになったかどうかを判定する。SDRAM32に対するアクセスがまだある場合には、ステップS25およびステップS30の処理を繰返す(図4の時刻t1〜時刻t2に相当する)。
なお、ステップS25において、ワーク領域32Aのみをリフレッシュすることに限られず、ワーク領域32A以外の領域もリフレッシュするようにしてもよい。言い換えれば、少なくともワーク領域32Aを除いてリフレッシュを禁止するようにしてもよい。
一方、ステップS30において、SDRAM32に対するアクセスがないと判定した場合には、ステップS35において、CPU(退避部の一例)30は、現在、ワーク領域32A内のヒープ領域およびスタック領域に存在する変数データを、CPU30内のキャッシュメモリ30Aおよび/または内部RAM30Bに退避させ、退避位置(アドレス)を記憶する。本実施形態ではキャッシュメモリ30Aに退避させる。退避位置の記憶は、例えば、上記ポインタ変数を用いて行う。
そして、ステップS40において、CPU30は、SDRAM32に対するリフレッシュ動作を完全に停止する(図4の時刻t2を参照)。次いで、ステップS45において、CPU30は、通常モードへの移行要求があるかどうかを判定する。通常モードへの移行要求がない場合には、ステップS45の処理を繰返す。
一方、通常モードへの移行要求があった場合には、ステップS50において、CPU(書込部の一例)30は、キャッシュメモリ30Aに退避された変数データを、SDRAM32のワーク領域32A(ヒープ領域およびスタック領域)に書込む。すなわち、CPU30は、ROM31内に格納されている割込みルーチンと、CPU30内のキャッシュメモリ30Aに予約された割込みルーチン用の変数領域を用いて、SDRAM32に対して再設定、すなわちリフレッシュ動作設定を行う。なお、通常モードへの移行要求は、例えば、PC40からの印字要求による外部割込み(LANコントローラ21によるマジックパケットの受信)によって発生する(図4の時刻t3参照)。あるいは、ユーザによるプリンタ1の操作部34からの印刷指令によって発生する。
そして、ステップS55において、キャッシュメモリ30Aに退避された、ヒープ領域およびスタック領域に存在した変数データをSDRAM32に対して復帰させる。そして、ステップS10に戻り、SDRAM32に対して通常のリフレッシュ動作をさせる。
3.省電力モードにおけるLANコントローラの動作
図3および図4を参照して、省電力モードにおけるLANコントローラ21の動作を説明する。図3は、LANコントローラ21の省電力動作に係る処理を示すフローチャートである。
ステップS110において、CPU(通信制御部の一例)30は、LANコントローラ21を通常モード、すなわち、Wake_on_LAN機能が解除された状態で動作させる(図4の時刻t0〜時刻t1に相当)。ステップS120においては、図2のステップS15と同様に、制御基板5の省電力モードへの移行要求があったかどうかを判定する。省電力モードへの移行要求がない場合には、ステップS110およびステップS120の処理を繰返す。
一方、ステップS120において、CPU30は、省電力モードへの移行要求があったと判定した場合には、ステップS130に移行する。なお、省電力モードへの移行要求は、図2の場合と同様に、例えば、タイマ36からの移行要求信号に基づいて行われる。すなわち、ここでは、印字処理が終了して所定時間、例えば5分が経過しても次の印刷要求が、PC40からなかった場合に、省電力モードへの移行要求が発生する(図4の時刻t1を参照)。
すると、ステップS130において、CPU30は、LANコントローラ21に対し、Wake_on_LAN機能の設定を行い、LANコントローラ21を待機状態にする。これによって、LANコントローラ21においては、受信側のPHY処理部およびMACフレーム処理部のみが有効とされる。すなわち、Wake_on_LAN機能が設定されると、受信側のPHY処理部およびMACフレーム処理部以外の全ての機能(本発明における「所定機能」に相当する)が無効とされる。そのため、LANコントローラ21の待機状態においては、通常モードと比べて消費電力が低減される。
次いで、ステップS140において、CPU30は、LANコントローラ21以外から通常モードへの移行要求があったかどうかを判定する。LANコントローラ21以外から通常モードへの移行要求があった場合、例えば、ユーザによるプリンタ1の操作部34からの印刷指令があった場合には、ステップS150において、CPU30は、LANコントローラ21に対し、Wake_on_LAN機能の設定を解除する。すなわち、受信側のPHY処理部およびMACフレーム処理部以外の、無効とされていた全ての機能を有効にする。そして、ステップS110に戻り、LANコントローラ21を通常モードで動作させる(図4の時刻t3参照)。
一方、ステップS140において、LANコントローラ21以外から通常モードへの移行要求がない場合には、本処理はステップS160に移行する。ステップS160において、LANコントローラ21は、マジックパケット(有効化データの一例)を外部(LAN)、例えば、PC40から受信したかどうか判定する。マジックパケットを受信しなかった場合には、ステップS140の処理に戻る。なお、本実施形態において、PC40は、印刷データにマジックパケットを付加し、マジックパケットを付加した印刷データをLANケーブル38および通信回線37を介してLANコントローラ21に送信する。
一方、マジックパケットを受信した場合には、ステップS170において、LANコントローラ21は、自身でWake_on_LAN機能の設定を解除し、CPU30に対して、システム(制御基板)復帰要求を発行(送信)する。すなわち、LANコントローラ21は、マジックパケットを付加した印刷データの受信に応じて、Wake_on_LAN機能の設定を解除し、すなわち、受信側のPHY処理部およびMACフレーム処理部以外の、無効化されていた全ての機能を有効にし、自身の待機状態を解除する(図4の時刻t3参照)。
そして、ステップS110に戻り、LANコントローラ21は通常モードで動作する。なお、CPU30は、LANコントローラ21からの制御基板復帰要求に応じて、制御基板のシステムを通常モードに復帰させる処理を行う。例えば、SDRAM32に対してリフレッシュ動作設定を行う。すなわち、この場合、「システム復帰要求」は、図2のステップS45の「通常モードへの移行要求」に相当する。
4.実施形態の効果
本実施形態においては、制御基板5の省電力モードにおいて、SDRAM32に対するリフレッシュ動作が、ワーク領域32Aを除いて禁止される。また、ワーク領域32A内のヒープ領域およびスタック領域に存在する変数データがキャッシュメモリ30Aに退避された後においては、SDRAM32に対するリフレッシュ動作が完全に禁止される。そのため、省電力動作時の制御基板5の消費電力が好適に抑制される。
また、制御基板5の省電力モードにおいて、LANコントローラ21のWake_on_LAN機能が設定されることによって、LANコントローラ21の受信側のPHY処理部およびMACフレーム処理部のみが有効にされる。そのため、さらに制御基板5の消費電力が抑制される。
さらに、制御基板5の消費電力が抑制されることによって、ひいてはプリンタ1の消費電力も低減することができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態では、省電力モードにおいて、SDRAMのリフレッシュ動作停止処理とLANコントローラ21のWake_on_LAN設定処理との双方を行う例を示したが、省電力モードにおいて、いずれか一方の処理のみを行うようにしてもよい。
(2)上記実施形態において、SDRAM32のリフレッシュを全領域において停止せずに、図5のフローチャートに示すようにワーク領域32Aのみのリフレッシュを行うようにしてもよい。すなわち、図5においては、図2に示すステップS20、ステップS30、ステップS35およびステップS55の処理が省略されている。また、ステップS55の処理がステップS60の処理に置換されている。ステップS60においては、CPU30は、SDRAM32内のデータを用いて再設定を行う。すなわち、CPU30は、SDRAM32内に格納されている割込みルーチンと、SDRAM32内のスタック領域を用いて、SDRAM32に対してリフレッシュ動作設定を行う。
この場合、省電力モードにおいてワーク領域32Aだけがリフレッシュされるため消費電力が低減されるとともに、省電力モードから通常モードへの復帰時間が図2の処理と比べて短縮される。すなわち、省電力モードから通常モードへの復帰時間の要求が厳しい場合に、図2の処理と比べて有利となる。
(3)上記実施形態では、マジックパケットを受信した場合に、LANコントローラ21は、自身でWake_on_LAN設定を解除し、CPU30に対して、システム復帰要求を発行する例を示したが、これに限られない。例えば、図6のフローチャートのステップS165に示すように、LANコントローラ21は、LANケーブルソケット22にLANケーブル38が接続されているかどうかを判定し、LANケーブル38が接続されていると判定した場合に、自身でWake_on_LAN設定を解除し、CPU30に対して、システム復帰要求を発行するようにしでもよい。なお、図6のフローチャートと図3のフローチャートとにおいては、図3のフローチャートのステップS160が図6のフローチャートのステップS165に置換された点のみが異なる。
この場合、LANコントローラ21が、外部(PC40等)からマジックパケットを受信できないような状況にある場合(PC40がマジックパケットを送信できない場合)においても、省電力モードから通常モードへ復帰することができる。なお、LANケーブル38が接続されていることの判定(検出)は、例えば、LANケーブル38の接続によってLANコントローラ21のPHY処理部およびMACフレーム処理部によってPC40との通信リンクが判断されることによって行われる。
(4)制御基板5がプリンタ1に備えられる例を示したが、これに限られず、本発明による制御基板は、制御基板の省電力モード動作が要求される、あらゆる装置に適応され得る。
本発明の一実施形態に係る制御基板を備えたプリンタの概略的な電気的構成を示すブロック図 SDRAMの省電力に係る処理のフローチャート LANコントローラの省電力に係る処理のフローチャート 制御基板の動作モードの遷移を示すタイムチャート SDRAMの別の省電力処理のフローチャート LANコントローラの別の省電力処理のフローチャート
符号の説明
1…プリンタ(画像形成装置)
5…制御基板
10…印刷部(印刷手段)
20…ネットワークIF(通信部)
21…LANコントローラ(通信部、検出部)
22…LANケーブルソケット
30…CPU(制御部、リフレッシュ禁止部、退避部、書込部、通信制御部)
30A…キャッシュメモリ
30B…CPU内部RAM(第2揮発性メモリ)
31…ROM(不揮発性メモリ)
32…SDRAM(第1揮発性メモリ)
32A…ワーク領域
32B…バッファ領域
36…タイマ
38…LANケーブル

Claims (3)

  1. 通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板であって、
    プログラムを格納する不揮発性メモリと、
    前記プログラムを前記不揮発性メモリから読み出して前記所定の処理を実行する制御部と、
    前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリと、
    前記通常動作モードから前記省電力動作モードへの移行時、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止するリフレッシュ禁止部と、
    キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリと
    前記少なくとも前記ワーク領域を除いてリフレッシュが禁止されている間において、前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された変数のみによって前記プログラムが動作するようになったか否かを判定する判定部と、
    前記判定部によって、前記変数のみによって前記プログラムが動作するようになったと判定された場合、前記第1揮発性メモリのワーク領域内のデータを、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避させる退避部と
    前記省電力動作モードから前記通常動作モードへの復帰時、前記退避されたデータを前記第1揮発性メモリのワーク領域に書込む書込部と
    を備え、
    前記リフレッシュ禁止部は、前記判定部により前記変数のみによって前記プログラムが動作するようになったと判定されるまで、前記少なくとも前記ワーク領域を除いてリフレッシュを禁止することを継続し、前記判定部により前記変数のみによって前記プログラムが動作するようになったと判定された場合、前記ワーク領域内のデータの退避に応じて、前記第1揮発性メモリの全領域に対するリフレッシュを禁止する、制御基板
  2. 請求項1に記載の制御基板と、
    前記制御基板の前記制御部の指示にしたがって画像を形成する画像形成部と、
    を備えた画像形成装置。
  3. プログラムを格納する不揮発性メモリと、前記プログラムを前記不揮発性メモリから読み出して所定の処理を実行する制御部と、前記制御部が前記所定の処理を実行する際に使用するワーク領域を有する第1揮発性メモリと、キャッシュメモリおよび/または前記第1揮発性メモリより記憶容量の小さい第2揮発性メモリとを備え、通通常動作モードと省電力動作モードとを有し、所定の処理を行う制御基板の省電力化方法であって、
    前記通常動作モードから前記省電力動作モードへの移行時、前記第1揮発性メモリの全領域のうち、少なくとも前記ワーク領域を除いてリフレッシュを禁止する禁止工程と、
    前記通常動作モードから前記省電力動作モードに移行するに際して、予め、前記キャッシュメモリおよび/または前記第2揮発性メモリに、前記省電力動作モードから前記通常動作モードに復帰するための、前記不揮発性メモリに格納された割込みルーチン用の変数領域を予約するとともに、前記変数領域の位置を記憶する予約工程と、
    前記禁止工程によって前記少なくとも前記ワーク領域を除いてリフレッシュが禁止されている間において、前記制御部が前記キャッシュメモリおよび/または前記第2揮発性メモリに格納された変数のみを用いて前記プログラムにしたがって動作するようになったか否かを判定する判定工程と、
    前記判定工程において、前記制御部が前記変数のみを用いて前記プログラムにしたがって動作するようになったと判定されるまで、前記禁止工程を継続する継続工程と、
    前記判定工程において、前記制御部が前記変数のみを用いて前記プログラムにしたがって動作するようになったと判定された場合、前記第1揮発性メモリのワーク領域内の変数データを、前記キャッシュメモリおよび/または第2不揮発性メモリに退避させ、その退避位置を記憶する退避工程と、
    前記退避工程に続いて、前記第1揮発性メモリに対するリフレッシュを完全に停止する停止工程と、
    前記省電力動作モードから前記通常動作モードに復帰するに際して、前記割込みルーチンと、前記割込みルーチン用の変数領域とを用いて、前記第1揮発性メモリに対してリフレッシュ動作の再設定を行う再設定工程と、
    前記通常動作モードに復帰するに際して、前記キャッシュメモリおよび/または前記第2揮発性メモリに退避された前記第1揮発性メモリのワーク領域内のデータを、前記ワーク領域に復帰させる復帰工程と、
    を含む、制御基板の省電力化方法
JP2008155821A 2008-06-13 2008-06-13 制御基板、それを備えた画像形成装置および制御基板の省電力化方法 Active JP4924544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155821A JP4924544B2 (ja) 2008-06-13 2008-06-13 制御基板、それを備えた画像形成装置および制御基板の省電力化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155821A JP4924544B2 (ja) 2008-06-13 2008-06-13 制御基板、それを備えた画像形成装置および制御基板の省電力化方法

Publications (2)

Publication Number Publication Date
JP2009301358A JP2009301358A (ja) 2009-12-24
JP4924544B2 true JP4924544B2 (ja) 2012-04-25

Family

ID=41548171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155821A Active JP4924544B2 (ja) 2008-06-13 2008-06-13 制御基板、それを備えた画像形成装置および制御基板の省電力化方法

Country Status (1)

Country Link
JP (1) JP4924544B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5548049B2 (ja) * 2010-06-30 2014-07-16 株式会社東海理化電機製作所 充電システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863391A (ja) * 1994-08-25 1996-03-08 Ricoh Co Ltd メモリ制御装置
JPH09290549A (ja) * 1996-04-25 1997-11-11 Ricoh Co Ltd 揮発性メモリのリフレッシュ制御方式
JPH1196756A (ja) * 1997-09-26 1999-04-09 Fujitsu Ltd 半導体記憶装置
JP2001180083A (ja) * 1999-12-24 2001-07-03 Fuji Xerox Co Ltd 印刷装置
JP2002229864A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置
JP4221548B2 (ja) * 2001-09-28 2009-02-12 ブラザー工業株式会社 ネットワーク接続装置
JP2003191570A (ja) * 2001-12-26 2003-07-09 Fuji Xerox Co Ltd 印刷装置
JP2004326153A (ja) * 2003-04-21 2004-11-18 Canon Inc 消費電力低減装置

Also Published As

Publication number Publication date
JP2009301358A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4720926B2 (ja) 処理装置
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
US8451487B2 (en) Image forming apparatus
JP5310588B2 (ja) 通信装置
JP5725695B2 (ja) データ記憶装置、及びデータ記憶装置の制御方法
JP2011098561A (ja) 画像処理装置用コントローラー
US9813576B2 (en) Communication apparatus, control method, and program
JP2010194811A (ja) 印刷装置用コントローラーおよび印刷装置
JP2011161774A (ja) 印刷装置および印刷装置の制御方法
US20150199154A1 (en) Information processing apparatus that suppresses power consumption and method for controlling the same, and storage medium
KR20130037113A (ko) 화상 형성 장치의 링크 속도를 제어하는 방법 및 장치
JP2010266986A (ja) データ処理装置及びデータ処理方法
JP4924544B2 (ja) 制御基板、それを備えた画像形成装置および制御基板の省電力化方法
JP2011191566A (ja) 画像形成装置
JP2011178069A (ja) 印刷装置
JP2010280093A (ja) 通信装置
JP6163073B2 (ja) 画像処理装置とその制御方法、及びプログラム
JP2018042146A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP2012226493A (ja) 画像処理装置及びその制御プログラム
JP5083017B2 (ja) 画像処理装置
JP2011010021A (ja) 通信装置
JP7306109B2 (ja) 情報処理装置、画像形成装置および省電力制御方法
JP2007105913A (ja) 印刷装置およびその電力制御方法
JP2006082407A (ja) 画像形成装置および節電制御方法
JP2006240130A (ja) 印刷装置のコントローラ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4924544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150