JP6163073B2 - 画像処理装置とその制御方法、及びプログラム - Google Patents
画像処理装置とその制御方法、及びプログラム Download PDFInfo
- Publication number
- JP6163073B2 JP6163073B2 JP2013200522A JP2013200522A JP6163073B2 JP 6163073 B2 JP6163073 B2 JP 6163073B2 JP 2013200522 A JP2013200522 A JP 2013200522A JP 2013200522 A JP2013200522 A JP 2013200522A JP 6163073 B2 JP6163073 B2 JP 6163073B2
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- saving state
- unit
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
- G06F3/1221—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Memory System (AREA)
- Control Or Security For Electrophotography (AREA)
Description
それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
メモリを複数の領域で管理する管理手段と、
前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、を有することを特徴とする。
図4は、実施形態1に係る画像形成装置101が省電力状態に移行するときの処理を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU161の制御の下に実行される。
次に本発明の実施形態2について説明する。尚、実施形態2に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。この実施形態2では、省電力状態でプリンタ部108への電力供給を停止するとともに、そのプリンタ部108の制御に用いるDRAMバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
次に本発明の実施形態3について説明する。尚、実施形態3に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。この実施形態3では、省電力状態でスキャナ部103とプリンタ部108への電力供給を停止するとともに、スキャナ部103とプリンタ部108の制御に用いるDRAMバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
次に本発明の実施形態4について説明する。尚、実施形態4に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。
次に本発明の実施形態5について説明する。尚、実施形態5に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。前述の実施形態では、主制御部のCPUが櫃との場合で説明したが、この実施形態5では、主制御部が二つのCPUを備える例で説明する。
プリンタ部108:DRAMバンク3
その他:DRAMバンク0およびバンク1
この場合、画像形成装置101においてプリント機能を使用する場合に、スキャナ部103に割り当てられたDRAMバンク2への通電を停止し、且つ、プリンタ部108に割り当てられたDRAMバンク3をセルフリフレッシュモードにする。また、スキャナ機能を使用する場合に、プリンタ部108に割り当てられたDRAMバンク3への通電を停止し、且つ、スキャナ部103に割り当てられたDRAMバンク2をセルフリフレッシュモードにする。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (8)
- それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
メモリを複数の領域で管理する管理手段と、
前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、
を有することを特徴とする画像処理装置。 - 前記制御手段は、前記省電力状態に移行させる機能手段ではない機能手段に割り当てられた前記メモリの領域を、通電間隔を出来るだけ空けるリフレッシュサイクルの省電力用のセルフリフレッシュモードへ移行させることを特徴とする請求項1に記載の画像処理装置。
- 前記管理手段は、前記メモリをバンクで管理することを特徴とする請求項1又は2に記載の画像処理装置。
- 前記管理手段は、前記メモリをインターリーブでアクセスするエリアで管理することを特徴とする請求項1又は2に記載の画像処理装置。
- 前記制御手段は、前記省電力状態から復帰するとき、前記省電力状態から復帰した状態で動作する機能手段に割り当てられた前記メモリの領域のリフレッシュを開始し、前記省電力状態から復帰した状態でも動作しない機能手段に割り当てられた前記メモリの領域はリフレッシュを停止したままにすることを特徴とする請求項1乃至4のいずれか1項に記載の画像処理装置。
- 前記制御手段は第1と第2のCPUを有し、
前記管理手段は、前記第1と第2のCPUのそれぞれに前記メモリの領域を割り当て、
前記第1のCPUは、前記省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記第2のCPUに接続され、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止することを特徴とする請求項1乃至5のいずれか1項に記載の画像処理装置。 - それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置を制御する制御方法であって、
管理手段が、メモリを複数の領域で管理する管理工程と、
割り当て手段が、前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て工程と、
制御手段が、省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御工程と、
を有することを特徴とする画像処理装置の制御方法。 - コンピュータを、請求項1乃至6のいずれか1項に記載の画像処理装置として機能させるためのプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013200522A JP6163073B2 (ja) | 2013-09-26 | 2013-09-26 | 画像処理装置とその制御方法、及びプログラム |
US14/479,062 US9785221B2 (en) | 2013-09-26 | 2014-09-05 | Power control of a plurality of functional units |
EP14003114.7A EP2854135B1 (en) | 2013-09-26 | 2014-09-09 | Image processing apparatus, method of controlling the same, program and storage medium |
CN201410497142.3A CN104519223B (zh) | 2013-09-26 | 2014-09-24 | 图像处理装置及其控制方法 |
KR20140128852A KR20150034657A (ko) | 2013-09-26 | 2014-09-26 | 화상처리장치, 그 제어 방법, 프로그램 및 기억매체 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013200522A JP6163073B2 (ja) | 2013-09-26 | 2013-09-26 | 画像処理装置とその制御方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015069242A JP2015069242A (ja) | 2015-04-13 |
JP6163073B2 true JP6163073B2 (ja) | 2017-07-12 |
Family
ID=51539115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013200522A Expired - Fee Related JP6163073B2 (ja) | 2013-09-26 | 2013-09-26 | 画像処理装置とその制御方法、及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9785221B2 (ja) |
EP (1) | EP2854135B1 (ja) |
JP (1) | JP6163073B2 (ja) |
KR (1) | KR20150034657A (ja) |
CN (1) | CN104519223B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6178713B2 (ja) * | 2013-12-13 | 2017-08-09 | 株式会社沖データ | 画像形成装置 |
US9377982B1 (en) * | 2015-03-06 | 2016-06-28 | Kyocera Document Solutions Inc. | Short term job canceling in ESU model printer |
US11262921B2 (en) * | 2017-12-21 | 2022-03-01 | Qualcomm Incorporated | Partial area self refresh mode |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5860125A (en) * | 1995-11-08 | 1999-01-12 | Advanced Micro Devices, Inc. | Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset |
JPH09212416A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 計算機システムおよび計算機システムの電力管理方法 |
JPH09290549A (ja) * | 1996-04-25 | 1997-11-11 | Ricoh Co Ltd | 揮発性メモリのリフレッシュ制御方式 |
KR100355226B1 (ko) | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
US6563746B2 (en) * | 1999-11-09 | 2003-05-13 | Fujitsu Limited | Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode |
US6546472B2 (en) * | 2000-12-29 | 2003-04-08 | Hewlett-Packard Development Company, L.P. | Fast suspend to disk |
US6590822B2 (en) * | 2001-05-07 | 2003-07-08 | Samsung Electronics Co., Ltd. | System and method for performing partial array self-refresh operation in a semiconductor memory device |
US7827424B2 (en) * | 2004-07-29 | 2010-11-02 | Ati Technologies Ulc | Dynamic clock control circuit and method |
JP4569921B2 (ja) | 2004-08-04 | 2010-10-27 | パナソニック株式会社 | 省電力メモリアクセス制御装置 |
US20070180187A1 (en) * | 2006-02-01 | 2007-08-02 | Keith Olson | Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity |
US8082387B2 (en) | 2007-10-29 | 2011-12-20 | Micron Technology, Inc. | Methods, systems, and devices for management of a memory system |
US8095725B2 (en) * | 2007-12-31 | 2012-01-10 | Intel Corporation | Device, system, and method of memory allocation |
US20090201558A1 (en) * | 2008-02-08 | 2009-08-13 | Kabushiki Kaisha Toshiba | Image forming apparatus and control method |
JP5209993B2 (ja) | 2008-03-03 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
JP2010055152A (ja) * | 2008-08-26 | 2010-03-11 | Hitachi Ltd | 記憶制御装置 |
JP5229326B2 (ja) | 2008-09-24 | 2013-07-03 | 富士通株式会社 | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム |
US8839012B2 (en) * | 2009-09-08 | 2014-09-16 | Advanced Micro Devices, Inc. | Power management in multi-GPU systems |
US9141574B2 (en) | 2009-09-09 | 2015-09-22 | Samsung Electronics Co., Ltd. | Image forming apparatus and low power driving method thereof |
ES2381329T3 (es) | 2009-09-09 | 2012-05-25 | Samsung Electronics Co., Ltd. | Aparato de formación de imágenes y método correspondiente de control de ahorro de energía |
US20110296095A1 (en) * | 2010-05-25 | 2011-12-01 | Mediatek Inc. | Data movement engine and memory control methods thereof |
CN102263874B (zh) | 2010-05-28 | 2014-03-12 | 京瓷办公信息系统株式会社 | 具有省电模式的图像形成装置 |
US8626999B2 (en) * | 2010-10-08 | 2014-01-07 | Winbond Electronics Corp. | Dynamic random access memory unit and data refreshing method thereof |
JP2012088906A (ja) * | 2010-10-19 | 2012-05-10 | Nec Casio Mobile Communications Ltd | 電子機器およびその制御方法 |
JP5633440B2 (ja) * | 2011-03-17 | 2014-12-03 | 富士通株式会社 | 情報処理装置、電力制御方法及び電力制御プログラム |
-
2013
- 2013-09-26 JP JP2013200522A patent/JP6163073B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-05 US US14/479,062 patent/US9785221B2/en not_active Expired - Fee Related
- 2014-09-09 EP EP14003114.7A patent/EP2854135B1/en not_active Not-in-force
- 2014-09-24 CN CN201410497142.3A patent/CN104519223B/zh not_active Expired - Fee Related
- 2014-09-26 KR KR20140128852A patent/KR20150034657A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP2854135B1 (en) | 2018-07-11 |
KR20150034657A (ko) | 2015-04-03 |
US20150089257A1 (en) | 2015-03-26 |
US9785221B2 (en) | 2017-10-10 |
JP2015069242A (ja) | 2015-04-13 |
CN104519223B (zh) | 2019-02-26 |
EP2854135A1 (en) | 2015-04-01 |
CN104519223A (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5545466B2 (ja) | 画像形成システムおよび画像形成装置および画像形成プログラム | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
JP2010250512A (ja) | 情報処理装置及びその制御方法、並びにコンピュータプログラム | |
JP2013034072A (ja) | 画像処理装置、画像処理装置の制御方法及び画像処理装置の制御プログラム | |
JP2011059937A (ja) | 電子機器 | |
CN102595016A (zh) | 控制装置、成像设备、以及控制方法 | |
JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
US20140173315A1 (en) | Information processing apparatus operable in power saving mode and method for controlling the same | |
JP2011095916A (ja) | 電子機器 | |
JP6163073B2 (ja) | 画像処理装置とその制御方法、及びプログラム | |
US10268257B2 (en) | Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP5477773B2 (ja) | 画像形成装置 | |
JP2005115906A (ja) | メモリ駆動システム | |
JP7306109B2 (ja) | 情報処理装置、画像形成装置および省電力制御方法 | |
JP2012226493A (ja) | 画像処理装置及びその制御プログラム | |
JP2011065548A (ja) | 画像形成装置および画像形成プログラムおよび画像形成システム | |
JP2000094794A (ja) | 画像形成システム | |
JP2017059051A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP5480194B2 (ja) | 画像形成装置およびシステム管理プログラム | |
JP2008287312A (ja) | 画像形成装置 | |
JP2016126544A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2012133638A (ja) | 電子機器 | |
US8902689B2 (en) | Controlling electric power supply to a memory in an image processing apparatus | |
JP2020127184A (ja) | Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170616 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6163073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |