JP6163073B2 - 画像処理装置とその制御方法、及びプログラム - Google Patents

画像処理装置とその制御方法、及びプログラム Download PDF

Info

Publication number
JP6163073B2
JP6163073B2 JP2013200522A JP2013200522A JP6163073B2 JP 6163073 B2 JP6163073 B2 JP 6163073B2 JP 2013200522 A JP2013200522 A JP 2013200522A JP 2013200522 A JP2013200522 A JP 2013200522A JP 6163073 B2 JP6163073 B2 JP 6163073B2
Authority
JP
Japan
Prior art keywords
power saving
saving state
unit
cpu
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013200522A
Other languages
English (en)
Other versions
JP2015069242A (ja
Inventor
飯塚 利明
利明 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013200522A priority Critical patent/JP6163073B2/ja
Priority to US14/479,062 priority patent/US9785221B2/en
Priority to EP14003114.7A priority patent/EP2854135B1/en
Priority to CN201410497142.3A priority patent/CN104519223B/zh
Priority to KR20140128852A priority patent/KR20150034657A/ko
Publication of JP2015069242A publication Critical patent/JP2015069242A/ja
Application granted granted Critical
Publication of JP6163073B2 publication Critical patent/JP6163073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3284Power saving in printer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1202Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/1221Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618Refresh operations over multiple banks or interleaving
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4067Refresh in standby or low power modes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Memory System (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

本発明は、画像処理装置とその制御方法、及びプログラムに関する。
画像形成装置における消費電力を低減する要求が高まっている。その要求に対する対策として、装置が非動作状態のときに装置の主制御部への電力供給を通常より低減(或いは遮断)することにより、待機時における消費電力を低減することが行われている。このような消費電力を低減させた省電力状態は一般にスリープモードと呼ばれる。このスリープモードは、ソフトスイッチ(電源のオン/オフがハードスイッチにより制御されるのではなく、コントローラICを経由して間接的に制御されるスイッチ)の普及により装置の電源オフとみなすこともある。
一方、このような装置の主制御部では一般的にDRAMが使用される。DRAMではリフレッシュと呼ばれる定期的な通電により、DRAMに保持されたデータを保持する必要がある。スリープモード中にDRAMに保持されたデータが失われると、スリープモードからの復帰時にDRAMのデータを再構築する必要があり、スリープモードからの復帰に多くの時間を要することになる。このような時間を節約するために、スリープモードに移行してから復帰するまでの間、DRAMへの通電間隔(リフレッシュサイクル)をできるだけ空けて定期的に通電して、DRAMDRAMのデータを保持するセルフリフレッシュが用いられる。
DRAMのセルフリフレッシュで通電する際の消費電力量は、スリープモード中に消費される消費電力量の中では無視できるほどの量と看做されてきた。しかし、搭載されるDRAMのサイズが増大し、装置のDRAMではない他の部分の消費電力の減少により、セルフリフレッシュによる電力消費量が無視できないものとなってきている。
特許文献1には、OSによって管理されているメモリを複数のブロックに分け、メモリセグメントが割り当てられないブロックのリフレッシュを停止することにより、メモリのリフレッシュで消費される電力を低減させる技術が記載されている。
米国特許第8082387号公報
上記従来例は、OSによって管理されているメモリを複数のブロックに分けて管理しているため、その技術を例えば複合機等のような複数の機能を有する画像処理装置の場合に適用しても、十分な節電効果が得られない。
本発明の目的は、上記従来技術の問題点を解決することにある。
本発明の特徴は、省電力状態で各部への電力供給が遮断或いは低減されたときに、それに応じてメモリの消費電力量を低下させることにより、より消費電力量を低下させる技術を提供することにある。
上記目的を達成するために本発明の一態様に係る画像処理装置は以下のような構成を備える。即ち、
それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
メモリを複数の領域で管理する管理手段と、
前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、を有することを特徴とする。
本発明によれば、省電力状態に移行している間のメモリにおける電力消費を、より低減できる。
本実施形態に係る画像形成装置のハードウェア構成を説明するブロック図。 実施形態に係る画像形成装置における電源供給の経路を説明するブロック図。 本発明の課題を説明するブロック図。 実施形態1に係る画像形成装置が省電力状態に移行するときの処理を説明するフローチャート。 実施形態1に係る画像形成装置が省電力状態に移行したときの電力供給を説明する図。 実施形態1に係る画像形成装置がスリープモード(省電力状態)から復帰するときの処理を説明するフローチャート。 図6のS203の処理が終了したときの画像形成装置の電力供給を説明する図。 図6のS207の処理が終了したときの画像形成装置の電力供給を説明する図。 実施形態2に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態3に係る画像形成装置でDRAMの一部をスキャナ部及びプリンタ部と関連付けて省電力制御を行う状態を説明する図。 実施形態3に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 本実施形態4に係る画像形成装置の構成を説明するブロック図。 実施形態4に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態4の効果を説明するブロック図。 本実施形態5に係る画像形成装置の構成を説明するブロック図。 実施形態5に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態5の効果を説明するブロック図。
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。尚、本実施形態では、本発明の対象である画像処理装置を、例えば複合機等の画像形成装置を例に説明するが、本発明はこのような複合機に限定されない。
図1は、本実施形態に係る画像形成装置101のハードウェア構成を説明するブロック図である。
この画像形成装置101は、操作部102、スキャナ部103、電話回線104と接続してファクシミリ通信を行うファクシミリ送受信部105、主制御部106、補助記憶装置107、プリンタ部108、ネットワーク110と通信する通信部109を備える。操作部102は、ユーザによる操作を受け付けるキーや、ユーザへのメッセージなどを表示する表示部を備える。尚、この表示部はタッチパネル機能を備えても良い。スキャナ部103は、原稿を光学的に読みってその原稿の画像をデジタル画像データに変換する。ファクシミリ送受信部105は、電話回線104との間でデジタル画像データを送受信する。補助記憶装置107は、デジタル画像データや制御プログラム等を記憶する。プリンタ部108は、デジタル画像データに基づいて紙などのシートに画像を印刷する。主制御部106は、接続されるスキャナ部103、ファクシミリ送受信部105、補助記憶装置107、プリンタ部108のそれぞれを制御する。主制御部106は通信部109を介して接続されるパーソナル・コンピュータ111から印刷ジョブを受信すると、プリンタ部108を制御して印刷を行う。尚、この画像形成装置101は、コンピュータ111からネットワーク110経由でデジタル画像データを受信し、コンピュータ111は、この画像形成装置101に対してジョブの発行や機器の指示等も行うことができる。
スキャナ部103は、複数枚の原稿を載置して一枚ずつ給紙できる原稿給紙ユニット131、原稿をスキャンしてデジタル画像データに変換するスキャナユニット132を有し、変換された画像データは主制御部106に送信される。プリンタ部108は、給紙ユニット182により給紙されたシートに画像を印刷するためのマーキングユニット181、複数枚のシートを積載して一枚ずつ給紙する給紙ユニット182、印刷後のシートを排紙する排紙ユニット183を有する。
主制御部106は、演算を行うCPU161、電力供給を含む様々な主制御部106での制御を行うASIC(application specific integrated circuit)162、主制御部106上の設定や起動プログラムを保持するROM163を有する。更に、CPU161が使用するDRAMバンク0(164)、DRAMバンク1(165)、DRAMバンク2(166)、DRAMバンク3(167)を有する。ここでバンクは、DRAMの制御単位を表わし、本実施形態ではDRAMの制御がバンク0からバンク3の4つの領域に分割されて行われる。尚、図1において、例えば主制御部106にはクロックジェネレータやデコーダ等の各種回路やIC等が多数含まれているが、これは本発明の説明には不要であるため省略して示している。
図2は、実施形態に係る画像形成装置101における電源供給の経路を説明するブロック図である。尚、ここで図1と共通する部分は同じ記号で示している。
商用のAC電源201から供給された交流電力はスイッチ202を介して電源ユニット203のAC−DCコンバータ204に供給され、AC−DCコンバータ204で直流電力に変換された電力が画像形成装置101の各所に電力供給線を通して供給される。具体的には、操作部102には電力供給線240、スキャナ部103には電力供給線241、ファクシミリ送受信部105には電力供給線242、補助記憶装置107には電力供給線243、プリンタ部108には電力供給線244を介して電力が供給される。更に、主制御部106には電力供給線245、通信部109には電力供給線246を介して直流電力が供給される。尚、主制御部106全体に対する電力の供給のための電力供給線245とは別に、電力供給線250を介してASIC162に、また電力供給線251〜254を介してそれぞれのDRMAバンクに電力が供給されている。ここで電力供給線251はDRAMバンク0(164)に、電力供給線252はDRAMバンク1(165)に、電力供給線253はDRAMバンク2(166)に、電力供給線254はDRAMバンク3(167)にそれぞれ独立して電力を供給している。これらの電力供給線を介してそれぞれ独立した電力供給を行うための制御は電源ユニット203が行うが、電源ユニット203に対して何れの電力を供給するかの設定は、主制御部106のASIC162から設定信号線220を介して行われる。従って、以下の実施形態における各部への電力供給及び電力供給の遮断は設定信号線220により制御される。
図3は、本発明の課題を説明するブロック図である。尚、ここでも前述の図面と共通する部分は同じ記号で示している。
省電力状態に移行している主制御部106では、省電力状態からの復帰条件になったかどうかを判定する部分に電力供給を独立して行うために、電力供給線250を介してASIC162に電力が供給されている。またDRAMの各バンク164〜167には、電力供給線251〜254を介して電力が供給されている。以後、電源ユニット203及び各電力供給線の記述は省略する。
このように従来は、省電力状態において、DRAM全体に対してリフレッシュを行うために省電力状態での消費電力量が大きくなる。
[実施形態1]
図4は、実施形態1に係る画像形成装置101が省電力状態に移行するときの処理を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU161の制御の下に実行される。
この処理は画像形成装置101の電源がオンになることにより開始され、先ずS101でCPU161は、スキャナ部103の制御に用いるメモリを、DRAMバンク2(166)及びバンク3(167)に設定する。次にS102に進みCPU161は、スキャナ部103以外の制御に用いるメモリをDRAMバンク0(164)及びバンク1(165)に設定する。そしてS103に進みCPU161は、通常の電力供給状態(通常の動作モード)で動作を開始する。この通常の動作モードにおいてS104でCPU161は、省電力モードに移行する条件を満足したかどうかを判定する。この移行条件は、ユーザによるスリープ状態への移行指示の操作であっても良く、或いはスタンバイ状態で、連続して動作指示が入力されない時間が所定時間になったことであっても構わない。
S104でCPU161が、省電力状態への移行条件が満足されたと判定するとS105に進みCPU161は、操作部102、補助記憶装置107及びプリンタ部108への電力供給を遮断して省電力状態に移行させる。またS106でCPU161は、ファクシミリ送受信部105及び通信部109への電力供給を維持して、外部からの信号により省電力状態から復帰できるようにする。次にS107に進みCPU161は、スキャナ部103への電力供給を停止して省電力状態に移行させる。そしてS108に進みCPU161は、スキャナ部103の制御に用いるDRAMバンク2(166)及びバンク3(167)のリフレッシュ設定を解除する。これによりDRAMバンク2,3のリフレッシュが停止される。尚、S107及びS108では、DRAMバンク2,3のデータが消滅するため、スキャナ部103に投入されたスキャンジョブがあれば、そのスキャンジョブの完了を待ってからDRAMバンク2,3のリフレッシュを停止するようにしても良い。次にS109に進みCPU161は、スキャナ部103以外の制御に使用されるDRAMバンク0(164)及びバンク1(165)を省電力モード用のセルフリフレッシュモードへ移行する。ここではDRAMバンク0及びバンク1に保持されているデータを維持するために、リフレッシュサイクルをできるだけ長くしてリフレッシュを行う。次にS110に進みCPU161は、主制御部106自体も省電力モードに移行させる。この省電力モードでは、主制御部106に搭載されたASIC162への電力供給が維持され、ASIC162が省電力モードからの復帰条件を満足したかどうかを判定している。この復帰条件は、ユーザによる通常の電力モードへの復帰指示の操作でも良く、或いはファクシミリ送受信部105或いは通信部109が外部からの起動指示を受信することによるものでも良い。
こうして画像形成装置101のスキャナ部103への電力供給を停止し、スキャナ部103に関連するDRAMのリフレッシュを停止した状態で省電力状態に移行することができる。これにより省電力状態での消費電力を、より低下させることができる。
図5は、実施形態1に係る画像形成装置101が省電力状態に移行したときの電力供給を説明する図である。
図5において、省電力状態に移行している部分は影を付けて示している。この省電力状態では、操作部102、ファクシミリ送受信部105、通信部109及びDRAバンク0及び1(セルフリフレッシュモード)への電力供給が維持され、それ以外への電力供給が停止される。
このように、省電力状態ではスキャナ部103とプリンタ部108、主制御部106への電力供給が停止される。またスキャナ部103の制御に用いるメモリをDRAMバンク2(166)及びバンク3(167)にすることで、スキャナ部103を省電力状態にしたときに、バンク2(166)及びバンク3(167)への定期的な通電をなくすことができる。DRAMバンク2(166)及びバンク3(167)には、スキャナ部103の制御に必要なコマンドや、スキャナ部103から読み込んだ画像データなどが記憶される。
図6は、実施形態1に係る画像形成装置101がスリープモード(省電力状態)から復帰するときの処理を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU161の制御の下に実行される。
この処理は省電力状態の時に実行されて、先ずS201でCPU161は、通信部109を介してPC111からプリントジョブを受信したかどうかを判定する。S201でプリントジョブを受信したと判定するとS202に進みCPU161は、DRAMのバンク0,1をセルフリフレッシュモードから通常の動作モードに移行させる。次にS203に進みCPU161は、補助記憶装置107、プリンタ部108、主制御部106のDRAMのバンク2,3以外への電力供給を開始する。
図7は、図6のS203の処理が終了したときの画像形成装置101の電力供給を説明する図である。
ここでプリントジョブの実行に関係のないスキャナ部103と、スキャナ部103の制御に用いるDRAMバンク2(166)及びバンク3(167)が依然として省電力状態のままである。
一方、S201でプリントジョブの受信でないと判定するとS204に進みCPU161は、通信部109を介してPC111からSENDジョブを受信したかどうかを判定する。このSENDジョブは、スキャナ103で原稿を読み取り、その原稿の画像データをネットワークを介して、指示されら送信先に送信するジョブである。S204でSENDジョブを受信したと判定するとS205に進みCPU161は、DRAMのバンク0,1を通常の動作モードに移行させる。次にS206に進みCPU161は、補助記憶装置107、スキャナ部103、主制御部106への電力供給を開始する。そしてS207に進みCPU161は、DRAMのバンク2,3を初期化する。
図8は、図6のS207の処理が終了したときの画像形成装置101の電力供給を説明する図である。
ここでSENDジョブの実行に関係のないプリンタ部108だけが依然として省電力状態のままである。
次にS204でSENDジョブの受信でないと判定するとS208に進みCPU161は、操作部102からユーザが指定したコピージョブを受信したかどうかを判定する。S208でコピージョブを受信したと判定するとS209に進みCPU161は、DRAMのバンク0,1を通常の動作モードに移行させる。次にS210に進みCPU161は、補助記憶装置107、スキャナ部103、主制御部106及びプリンタ部108への電力供給を開始する。そしてS211に進みCPU161は、DRAMのバンク2,3を初期化して、通常の動作で使用可能にする。
この場合は、画像形成装置101の全ての部分への電力供給が再開されて、通常の動作モードに復帰する。
以上説明したように実施形態1によれば、スキャナ部への電力供給を停止して省電力状態に移行するときに、そのスキャナ部の制御で使用されるDRAMでの電力供給を停止して、そのリフレッシュを停止する。これにより、省電力状態での消費電力をより低減できる。
また画像形成装置101が省電力状態のときに、例えばプリントジョブを受信すると、プリントジョブの実行に必要な箇所のみを通常の動作モードに復帰させ、プリントジョブの実行に不要な箇所は省電力状態のままとする。またSENDジョブを受信すると、そのSENDジョブの実行に必要な箇所のみを通常の動作モードに復帰させ、SENDジョブの実行に不要な箇所は省電力状態のままとする。こうすることにより、通常の動作モードに復帰したときも、消費電力を低下させることができる。
[実施形態2]
次に本発明の実施形態2について説明する。尚、実施形態2に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。この実施形態2では、省電力状態でプリンタ部108への電力供給を停止するとともに、そのプリンタ部108の制御に用いるDRAMバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
図9は、実施形態2に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU161の制御の下に実行される。
この処理は装置の電源がオンになることにより開始され、先ずS301でCPU161は、プリンタ部108の制御に用いるメモリをDRAMバンク2(166)及びバンク3(167)に設定する。次にS302でCPU161は、プリンタ部108以外の制御に用いるメモリを、DRAMバンク0(164)及びバンク1(165)に設定する。そしてS303に進みCPU161は、通常の電力供給状態での動作を開始する。そしてS304で、この通常の電力状態でCPU161は、省電力状態に移行する移行条件を満足したか判定する。この移行条件は、ユーザによる省電力状態に移行する指示操作に依っても良く、或いは動作しない時間が所定時間になったことによってでも良い。
S304でCPU161が、省電力状態への移行条件が満足したと判定するとS305に進み、CPU161は設定信号線220により電源ユニット203を制御して、操作部102、スキャナ部103、補助記憶装置107を省電力状態に移行させる。次にS306に進みCPU161は、ファクシミリ送受信部105及び通信部109を、外部からの信号を受信すると省電力状態から復帰できる省電力モードに移行する。次にS307に進みCPU1161は、電力供給線244によりプリンタ部108への電力供給を停止してプリンタ部108を省電力状態に移行させる。そしてS308に進みCPU161は、プリンタ部108の制御に用いているDRAMバンク2(166)及びバンク3(167)のリフレッシュ設定を解除することによって、DRAMバンク2,3のリフレッシュを停止する。尚、S307及びS308でCPU161は、プリンタ部108に出力するデータが保持されないことによりプリンタ部108に投入中の印刷ジョブが中断されることを防ぐために、その印刷ジョブの完了を待ってからリフレッシュを停止しても構わない。
次にS309に進みCPU161は、DRAMバンク0(164)及びバンク1(165)を、リフレッシュサイクルをできるだけ長くしてリフレッシュを行う省電力モードのセルフリフレッシュモードへ移行させる。これにより、プリンタ部108以外の制御に用いているDRAMバンク0(164)及びバンク1(165)に保持されたデータを維持することができる。そしてS310に進み、主制御部106自体も省電力状態に移行する。
こうして画像形成装置101のプリンタ部108への電力供給を停止した状態で省電力状態に移行することができる。
尚、この省電力状態からの復帰処理は、前述の図6のフローチャートを参照して説明した通りである。
以上説明したように本実施形態2によれば、プリンタ部108を省電力状態に移行させ、そのプリンタ部の制御に使用しているDRAMのリフレッシュを停止する。これにより省電力状態での消費電力を更に低減させることができる。
[実施形態3]
次に本発明の実施形態3について説明する。尚、実施形態3に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。この実施形態3では、省電力状態でスキャナ部103とプリンタ部108への電力供給を停止するとともに、スキャナ部103とプリンタ部108の制御に用いるDRAMバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
図10は、実施形態3に係る画像形成装置でDRAMの一部をスキャナ部及びプリンタ部と関連付けて省電力制御を行う状態を説明する図である。
ここでは、スキャナ部103及びプリンタ部108の制御に用いるメモリをDRAMバンク2(166)及びバンク3(167)とする。こうしてスキャナ部103及びプリンタ部108を省電力状態にした状態で、バンク2(166)及びバンク3(167)へのリフレッシュを停止することが可能である。
図11は、実施形態3に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU161の制御の下に実行される。
この処理は装置の電源がオンになることにより開始され、先ずS401でCPU161は、スキャナ部103及びプリンタ部108の制御に用いるメモリをDRAMバンク2(166)及びバンク3(167)に設定する。次にS402でCPU161は、スキャナ部103及びプリンタ部108以外の制御に用いるメモリをDRAMバンク0(164)及びバンク1(165)に設定し、S403で通常の電力モードでの動作を開始する。
次にS404でCPU161は、省電力状態に移行する移行条件を満足したかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザが省電力状態に移行するように指示する操作に依っても良く、或いは連続して動作しない時間が所定の時間になったことでも良い。S404で省電力状態への移行条件が満足したと判定したときはS405に進み、CPU161は操作部102及び補助記憶装置107を省電力状態に移行さる。そしてS406でCPU161は、ファクシミリ送受信部105及び通信部109を、外部からの信号を受信して起動できる省電力モードに移行させる。次にS407に進みCPU161は、スキャナ部103及びプリンタ部108を省電力状態に移行させる。次にS408に進みCPU161は、スキャナ部103及びプリンタ部108の制御に用いているDRAMバンク2(166)及びバンク3(167)のリフレッシュ設定を解除することによってリフレッシュを停止させる。尚、S407及びS408では、DRAMバンク2及びバンク3のデータが消滅することにより、スキャナ部103によるスキャンジョブが中断されたり、プリンタ部108による印刷ジョブが中断される。これを防止するために、スキャンジョブ或いは印刷ジョブの完了を待ってから、それらメモリバンクのリフレッシュを停止するようにしても良い。
次にS409に進みCPU161は、スキャナ部103及びプリンタ部108以外の制御に用いているDRAMバンク0(164)及びバンク1(165)のデータを保持するために、出来るだけ長いリフレッシュサイクルでのセルフリフレッシュに移行する。そしてS410に進み主制御部106自体も省電力状態に移行する。
尚、この省電力状態からの復帰処理は、前述の図6のフローチャートを参照して説明した通りである。
以上説明したように本実施形態3によれば、スキャナ部、プリンタ部を省電力状態に移行させたときに、それらスキャナ部、プリンタ部の制御に使用するDRAMのリフレッシュを停止することにより、省電力状態での消費電力量を更に低減できる。
[実施形態4]
次に本発明の実施形態4について説明する。尚、実施形態4に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。
前述の実施形態では、DRAMバンクをスキャナ部103及びプリンタ部108の制御と関連付けて、関連付けたメモリバンクのメモリリフレッシュを停止させることにより、省電力状態での消費電力量を低減する例を説明した。
これに対して実施形態4では、DRAMのアクセススピードを向上させるためにインターリーブと呼ばれるエリアで管理する装置で、バンクではなくDRAMのエリアをスキャナ部103及びプリンタ部108の制御と関連付けて制御する。ここでエリアとは、DRAMの各バンクを区分けをした一部分を指す。インターリーブとは、例えば、DRAMバンク0の一部分であるArea0と、バンク1の同じサイズの一部分であるArea0とを交互にアクセスすることによって、メモリにアクセスする速度を向上させる技術である。
図12は、本実施形態4に係る画像形成装置の構成を説明するブロック図であり、前述の実施形態と共通する部分は同じ記号で示し、それらの説明を省略する。
図において、主制御部600は、CPU601、DRAMバンク0(604),1(605),ASIC602及びROM603を有している。尚、ASIC602、ROM603は、前述の実施形態にかかるASIC162、ROM167と基本的に同じである。DRAMバンク0(604)はArea0〜3を含み、DRAMバンク1(605)もArea0〜3を含んでいる。
図13は、実施形態3に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPU601の制御の下に実行される。
この処理は画像形成装置101の電源がオンされることにより開始される。先ずS501でCPU601は、スキャナ部103及びプリンタ部108の制御に用いるメモリを、DRAMバンク0(604)のArea1及びArea3、及びバンク1(605)のArea1及びArea3に設定する。次にS502に進みCPU601は、スキャナ部103及びプリンタ部108以外の制御に用いるメモリを、DRAMバンク0(604)のArea0及びArea2、及びバンク1(605)のArea0及びArea2に設定する。そしてS503で通常の電力供給状態(通常の動作モード)で動作を開始する。
次にS504に進みCPU601は、DRAMバンク0(604)とバンク1(605)とでインターリーブ動作を行いつつ、省電力状態に移行する移行条件が満足されたかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザによる省電力状態への移行指示の操作であっても良く、或いは連続して動作しない時間が所定時間になったことにより判定しても良い。ここで省電力状態への移行条件を満足したと判定するとS505に進みCPU601は、操作部102及び補助記憶装置107を省電力状態に移行する。そしてS506に進みCPU601は、ファクシミリ送受信部105及び通信部109を、外部からの信号を受信して起動できる省電力状態に移行する。次にS507に進みCPU601は、スキャナ部103及びプリンタ部108を省電力状態に移行する。そしてS508でCPU601は、パーシャルアレイ・セルフリフレッシュモードに移行する。ここではDRAMバンク0(604)及びバンク1(605)の両方で、Area0及びArea2のみでセルフリフレッシュを行い、Area1及びArea3でリフレッシュ動作は行わない。そしてS509に進みCPU601は、主制御部600を省電力状態に移行させる。尚、S507及びS508では、Area1及びArea3のデータが保持されなくなる。よって、スキャナ部103によるスキャンジョブが中断されるのを防ぐため、或いはプリンタ部108による印刷ジョブが中断されるのを防ぐために、スキャンジョブもしくは印刷ジョブの完了を待ってArea1及び3のリフレッシュを停止しても良い。
そして省電力状態から復帰して通常の動作モードで動作するときの処理は、前述の図6のフローチャートと同様に実行される。但しこの場合、DRAMバンク0及びバンク1を通常の動作モードに移行させるときは、CPU601は、DRAMバンク0(604)及びバンク1(605)のパーシャルアレイセルフリフレッシュモードを解除することで通常動作モードに移行させる。またCPU601は、スキャナ部103及びプリンタ部108の制御に用いるDRAMバンク0(604)のArea1及びArea3、及びバンク1(605)のArea1及びArea3を初期化する。これにより、これらDRAMのエリアをスキャナ部103及びプリンタ部108の制御のために使用できるようにする。
以上説明したように実施形態4によれば、省電力状態に移行しているときに、省電力状態のスキャナ部やプリンタ部に関連するDRAMのエリアのセルフリフレッシュを停止させることにより、省電力状態での消費電力量を更に低減できる。
図14は、この実施形態4の効果を説明するブロック図である。
図14では、省電力状態でDRAMバンク0のArea0,2、バンク1のArea0,2と、省電力状態から復帰する条件を満足したかどうかを判別するためのASIC602のみに通電し、その他への電力供給を遮断或いは低減している。これにより、省電力状態で、より消費電力を低下させることができる。
[実施形態5]
次に本発明の実施形態5について説明する。尚、実施形態5に係る画像形成装置のハードウェア構成は前述の実施形態1と同様であるため、その説明を省略する。前述の実施形態では、主制御部のCPUが櫃との場合で説明したが、この実施形態5では、主制御部が二つのCPUを備える例で説明する。
近年、NUMA(Non−Uniform Memory Access)と呼ばれる、複数CPUのそれぞれがメモリコントローラを持つ形態が普及してきている。NUMA構成においては、DRAMへのアクセススピードを向上させるため、一般的にOS(オペレーティングシステム)がプロセッサのグループ毎に使用メモリを割り振る形態が採られる。NUMA構成においては、スキャナ部103及びプリンタ部108の制御処理をプロセッサグループと関連付けることで、DRAMバンクをスキャナ部103及びプリンタ部108の制御と関連付けて制御することも可能である。
図15は、本実施形態5に係る画像形成装置の構成を説明するブロック図であり、前述の実施形態1との相違点は、主制御部のCPUが2つになり、各CPUにDRAMのバンクが割り当てられている点である。
図15において、例えばCPU0(611)のプロセッサグループの処理を、CPU1(612)のメモリコントローラに接続されたDRAMバンク0(617)もしくはバンク1(618)をメモリとして用いて行う。この場合、CPU0(611)とCPU1(612)の間でのデータの授受が必要となる。このため、CPU0(611)に接続されたDRAMバンク0(615)もしくはバンク1(616)を使用する場合に比べて処理が遅くなる。このため一般的にOSは、CPU0(611)のプロセッサグループでは、CPU0(611)に接続されたDRAMバンク0(615)或いはバンク1(616)に展開される。またCPU1(612)のプロセッサグループでは、CPU1(612)に接続されたDRAMバンク0(617)或いはバンク1(618)に展開する。ここでCPU0(611)及びCPU1(612)をを「プロセッサグループ」と記述しているのは、物理的に1ダイのCPUであっても、内部的には1ダイのCPUに論理CPUコアが複数搭載されることがあるためである。
図16は、実施形態5に係る画像形成装置101が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置107に記憶されており、ROM163のブートプログラムによりDRAMに展開されCPUの制御の下に実行される。
この処理は画像形成装置101の電源がオンになることにより開始され、先ずS601でCPU611は、初期化時にスキャナ部103及びプリンタ部108の制御に用いるプロセッサグループを、CPU1(612)のプロセッサグループに設定する。次にS602に進みCPU611は、スキャナ部103及びプリンタ部108以外の制御に用いるプロセッサグループを、CPU0(611)のプロセッサグループに設定する。そしてS603に進みCPU611は、通常の動作モードでの動作を開始する。そしてS604に進みCPU611は、省電力状態に移行する条件が満足されたかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザが省電力状態に移行する指示操作であっても良く、或いは操作が連続して動作しない時間が所定時間になったかどうかでも良い。
S604で省電力状態への移行条件が満足されたと判定するとS605に進みCPU611は、操作部102及び補助記憶装置107を省電力状態に移行させる。次にS606に進みCPU611は、ファクシミリ送受信部105及び通信部109を、外部からの起動信号により起動可能な省電力状態に移行させる。次にS607に進みCPU611は、スキャナ部103及びプリンタ部108を省電力状態に移行させる。このときCPU611は、プロセッサグループの設定によってスキャナ部103及びプリンタ部108の制御に使用されるCPU1(612)に接続されたDRAMバンク0(617)及びバンク1(618)のリフレッシュ設定を停止させる。尚、S607及びS608では、DRAMのデータが消去されることによりスキャナ部103によるスキャンジョブが中断されたり、或いはプリンタ部108により印刷ジョブが中断されるのを防ぐために、そのジョブの完了を待ってリフレッシュを停止する。
次にS609に進みCPU611は、プロセッサグループの設定によってスキャナ部103及びプリンタ部108以外の制御に用いられているCPU0(611)に繋がれたDRAMバンク0(615)及びバンク1(616)のリフレッシュを維持する。ここでは通電間隔を出来るだけ空けるリフレッシュサイクルで、省電力用のセルフリフレッシュモードへ移行させる。そしてS610に進みCPU611も省電力状態に移行する。
そして省電力状態から復帰して通常の動作モードで動作するときの処理は、前述の図6のフローチャートと同様に実行される。
尚、通常の動作モードに復帰するときは、スキャナ部103及びプリンタ部108以外の制御に用いられているCPU0(611)に接続されたDRAMバンク0(615)及びバンク1(616)を通常動作モードに移行させる。そして操作部102及び補助記憶装置107及びファクシミリ送受信部105及び通信部109を通常動作モードに移行させる。
またスキャナ部103或いはプリンタ部108を起動するときは、CPU611は、スキャナ部103及びプリンタ部108の制御に使用されるCPU1(612)に接続されたDRAMバンク0(617)及びバンク1(618)を初期化する。そしてスキャナ部103及びプリンタ部108を通常動作モードに移行させる。
図17は、この実施形態5の効果を説明するブロック図である。
このように実施形態5によれば、省電力状態に移行している画像形成装置の主制御部において、DRAMの一部に対して定期的な通電を行わないことにより、図17に示すような待機時の消費電力の更なる低減を実現できる。
以上、各実施形態の説明として述べた内容は課題解決のための例であり、本発明を制限するものではない。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施形態の有機的な組み合わせを含む)が可能であり、それらを本発明の範囲から除外するものではない。本発明の例として様々な実施形態を示して説明したが、当業者であれば、本発明の趣旨と範囲は、本明細書の特定の説明に限定されるものではない。
例えば前述の図1において、プリント機能を使用するときにプリンタ部108に通電しスキャナ部103への通電を停止し、スキャナ機能を使用するときにスキャナ部103に通電しプリンタ部108への通電を停止する。このとき画像形成装置101において、DRAMバンクを以下のように割り当てることができる。
スキャナ部103:DRAMバンク2
プリンタ部108:DRAMバンク3
その他:DRAMバンク0およびバンク1
この場合、画像形成装置101においてプリント機能を使用する場合に、スキャナ部103に割り当てられたDRAMバンク2への通電を停止し、且つ、プリンタ部108に割り当てられたDRAMバンク3をセルフリフレッシュモードにする。また、スキャナ機能を使用する場合に、プリンタ部108に割り当てられたDRAMバンク3への通電を停止し、且つ、スキャナ部103に割り当てられたDRAMバンク2をセルフリフレッシュモードにする。
これにより、ある機能を実行するときに、使用しないデバイスへの電力供給が動的に停止され、その電力供給が停止されるデバイスに割り当てられたDRAMバンクへの電力供給も停止されるので、より画像形成装置101の消費電力を抑えることができる。
(その他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (8)

  1. それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
    メモリを複数の領域で管理する管理手段と、
    前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
    省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、
    を有することを特徴とする画像処理装置。
  2. 前記制御手段は、前記省電力状態に移行させる機能手段ではない機能手段に割り当てられた前記メモリの領域を、通電間隔を出来るだけ空けるリフレッシュサイクルの省電力用のセルフリフレッシュモードへ移行させることを特徴とする請求項1に記載の画像処理装置。
  3. 前記管理手段は、前記メモリをバンクで管理することを特徴とする請求項1又は2に記載の画像処理装置。
  4. 前記管理手段は、前記メモリをインターリーブでアクセスするエリアで管理することを特徴とする請求項1又は2に記載の画像処理装置。
  5. 前記制御手段は、前記省電力状態から復帰するとき、前記省電力状態から復帰した状態で動作する機能手段に割り当てられた前記メモリの領域のリフレッシュを開始し、前記省電力状態から復帰した状態でも動作しない機能手段に割り当てられた前記メモリの領域はリフレッシュを停止したままにすることを特徴とする請求項1乃至4のいずれか1項に記載の画像処理装置。
  6. 前記制御手段は第1と第2のCPUを有し、
    前記管理手段は、前記第1と第2のCPUのそれぞれに前記メモリの領域を割り当て、
    前記第1のCPUは、前記省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記第2のCPUに接続され、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止することを特徴とする請求項1乃至5のいずれか1項に記載の画像処理装置。
  7. それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置を制御する制御方法であって、
    管理手段が、メモリを複数の領域で管理する管理工程と、
    割り当て手段が、前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て工程と、
    制御手段が、省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御工程と、
    を有することを特徴とする画像処理装置の制御方法。
  8. コンピュータを、請求項1乃至6のいずれか1項に記載の画像処理装置として機能させるためのプログラム。
JP2013200522A 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム Expired - Fee Related JP6163073B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013200522A JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム
US14/479,062 US9785221B2 (en) 2013-09-26 2014-09-05 Power control of a plurality of functional units
EP14003114.7A EP2854135B1 (en) 2013-09-26 2014-09-09 Image processing apparatus, method of controlling the same, program and storage medium
CN201410497142.3A CN104519223B (zh) 2013-09-26 2014-09-24 图像处理装置及其控制方法
KR20140128852A KR20150034657A (ko) 2013-09-26 2014-09-26 화상처리장치, 그 제어 방법, 프로그램 및 기억매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013200522A JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2015069242A JP2015069242A (ja) 2015-04-13
JP6163073B2 true JP6163073B2 (ja) 2017-07-12

Family

ID=51539115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013200522A Expired - Fee Related JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム

Country Status (5)

Country Link
US (1) US9785221B2 (ja)
EP (1) EP2854135B1 (ja)
JP (1) JP6163073B2 (ja)
KR (1) KR20150034657A (ja)
CN (1) CN104519223B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178713B2 (ja) * 2013-12-13 2017-08-09 株式会社沖データ 画像形成装置
US9377982B1 (en) * 2015-03-06 2016-06-28 Kyocera Document Solutions Inc. Short term job canceling in ESU model printer
US11262921B2 (en) * 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
JPH09212416A (ja) * 1995-11-30 1997-08-15 Toshiba Corp 計算機システムおよび計算機システムの電力管理方法
JPH09290549A (ja) * 1996-04-25 1997-11-11 Ricoh Co Ltd 揮発性メモリのリフレッシュ制御方式
KR100355226B1 (ko) 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US6546472B2 (en) * 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
JP4569921B2 (ja) 2004-08-04 2010-10-27 パナソニック株式会社 省電力メモリアクセス制御装置
US20070180187A1 (en) * 2006-02-01 2007-08-02 Keith Olson Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity
US8082387B2 (en) 2007-10-29 2011-12-20 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US20090201558A1 (en) * 2008-02-08 2009-08-13 Kabushiki Kaisha Toshiba Image forming apparatus and control method
JP5209993B2 (ja) 2008-03-03 2013-06-12 キヤノン株式会社 情報処理装置及びその制御方法
JP2010055152A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 記憶制御装置
JP5229326B2 (ja) 2008-09-24 2013-07-03 富士通株式会社 マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム
US8839012B2 (en) * 2009-09-08 2014-09-16 Advanced Micro Devices, Inc. Power management in multi-GPU systems
US9141574B2 (en) 2009-09-09 2015-09-22 Samsung Electronics Co., Ltd. Image forming apparatus and low power driving method thereof
ES2381329T3 (es) 2009-09-09 2012-05-25 Samsung Electronics Co., Ltd. Aparato de formación de imágenes y método correspondiente de control de ahorro de energía
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
CN102263874B (zh) 2010-05-28 2014-03-12 京瓷办公信息系统株式会社 具有省电模式的图像形成装置
US8626999B2 (en) * 2010-10-08 2014-01-07 Winbond Electronics Corp. Dynamic random access memory unit and data refreshing method thereof
JP2012088906A (ja) * 2010-10-19 2012-05-10 Nec Casio Mobile Communications Ltd 電子機器およびその制御方法
JP5633440B2 (ja) * 2011-03-17 2014-12-03 富士通株式会社 情報処理装置、電力制御方法及び電力制御プログラム

Also Published As

Publication number Publication date
EP2854135B1 (en) 2018-07-11
KR20150034657A (ko) 2015-04-03
US20150089257A1 (en) 2015-03-26
US9785221B2 (en) 2017-10-10
JP2015069242A (ja) 2015-04-13
CN104519223B (zh) 2019-02-26
EP2854135A1 (en) 2015-04-01
CN104519223A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5545466B2 (ja) 画像形成システムおよび画像形成装置および画像形成プログラム
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP5725695B2 (ja) データ記憶装置、及びデータ記憶装置の制御方法
JP2010250512A (ja) 情報処理装置及びその制御方法、並びにコンピュータプログラム
JP2013034072A (ja) 画像処理装置、画像処理装置の制御方法及び画像処理装置の制御プログラム
JP2011059937A (ja) 電子機器
CN102595016A (zh) 控制装置、成像设备、以及控制方法
JP2010194811A (ja) 印刷装置用コントローラーおよび印刷装置
US20140173315A1 (en) Information processing apparatus operable in power saving mode and method for controlling the same
JP2011095916A (ja) 電子機器
JP6163073B2 (ja) 画像処理装置とその制御方法、及びプログラム
US10268257B2 (en) Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program
JP5477773B2 (ja) 画像形成装置
JP2005115906A (ja) メモリ駆動システム
JP7306109B2 (ja) 情報処理装置、画像形成装置および省電力制御方法
JP2012226493A (ja) 画像処理装置及びその制御プログラム
JP2011065548A (ja) 画像形成装置および画像形成プログラムおよび画像形成システム
JP2000094794A (ja) 画像形成システム
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP5480194B2 (ja) 画像形成装置およびシステム管理プログラム
JP2008287312A (ja) 画像形成装置
JP2016126544A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP2012133638A (ja) 電子機器
US8902689B2 (en) Controlling electric power supply to a memory in an image processing apparatus
JP2020127184A (ja) Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R151 Written notification of patent or utility model registration

Ref document number: 6163073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees