JP2015069242A - 画像処理装置とその制御方法、及びプログラム - Google Patents

画像処理装置とその制御方法、及びプログラム Download PDF

Info

Publication number
JP2015069242A
JP2015069242A JP2013200522A JP2013200522A JP2015069242A JP 2015069242 A JP2015069242 A JP 2015069242A JP 2013200522 A JP2013200522 A JP 2013200522A JP 2013200522 A JP2013200522 A JP 2013200522A JP 2015069242 A JP2015069242 A JP 2015069242A
Authority
JP
Japan
Prior art keywords
power saving
saving state
unit
memory
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013200522A
Other languages
English (en)
Other versions
JP6163073B2 (ja
Inventor
飯塚　利明
Toshiaki Iizuka
利明 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013200522A priority Critical patent/JP6163073B2/ja
Priority to US14/479,062 priority patent/US9785221B2/en
Priority to EP14003114.7A priority patent/EP2854135B1/en
Priority to CN201410497142.3A priority patent/CN104519223B/zh
Priority to KR20140128852A priority patent/KR20150034657A/ko
Publication of JP2015069242A publication Critical patent/JP2015069242A/ja
Application granted granted Critical
Publication of JP6163073B2 publication Critical patent/JP6163073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3284—Power saving in printer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/1221—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)
  • Memory System (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

【課題】省電力状態で各部への電力供給が遮断或いは低減されたときに、それに応じてメモリの消費電力量を低下させることにより、より消費電力量を低下させる技術を提供する。【解決手段】それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置及びその制御方法であって、メモリを複数の領域で管理し、複数の機能手段に、メモリの複数の領域のそれぞれを割り当てる（Ｓ１０１）。そして省電力状態で、複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、省電力状態に移行させる機能手段に割り当てられたメモリの領域のリフレッシュを停止するように制御する（Ｓ１０８）。【選択図】図４

Description

本発明は、画像処理装置とその制御方法、及びプログラムに関する。
画像形成装置における消費電力を低減する要求が高まっている。その要求に対する対策として、装置が非動作状態のときに装置の主制御部への電力供給を通常より低減（或いは遮断）することにより、待機時における消費電力を低減することが行われている。このような消費電力を低減させた省電力状態は一般にスリープモードと呼ばれる。このスリープモードは、ソフトスイッチ（電源のオン／オフがハードスイッチにより制御されるのではなく、コントローラＩＣを経由して間接的に制御されるスイッチ）の普及により装置の電源オフとみなすこともある。
一方、このような装置の主制御部では一般的にＤＲＡＭが使用される。ＤＲＡＭではリフレッシュと呼ばれる定期的な通電により、ＤＲＡＭに保持されたデータを保持する必要がある。スリープモード中にＤＲＡＭに保持されたデータが失われると、スリープモードからの復帰時にＤＲＡＭのデータを再構築する必要があり、スリープモードからの復帰に多くの時間を要することになる。このような時間を節約するために、スリープモードに移行してから復帰するまでの間、ＤＲＡＭへの通電間隔（リフレッシュサイクル）をできるだけ空けて定期的に通電して、ＤＲＡＭＤＲＡＭのデータを保持するセルフリフレッシュが用いられる。
ＤＲＡＭのセルフリフレッシュで通電する際の消費電力量は、スリープモード中に消費される消費電力量の中では無視できるほどの量と看做されてきた。しかし、搭載されるＤＲＡＭのサイズが増大し、装置のＤＲＡＭではない他の部分の消費電力の減少により、セルフリフレッシュによる電力消費量が無視できないものとなってきている。
特許文献１には、ＯＳによって管理されているメモリを複数のブロックに分け、メモリセグメントが割り当てられないブロックのリフレッシュを停止することにより、メモリのリフレッシュで消費される電力を低減させる技術が記載されている。
米国特許第８０８２３８７号公報
上記従来例は、ＯＳによって管理されているメモリを複数のブロックに分けて管理しているため、その技術を例えば複合機等のような複数の機能を有する画像処理装置の場合に適用しても、十分な節電効果が得られない。
本発明の目的は、上記従来技術の問題点を解決することにある。
本発明の特徴は、省電力状態で各部への電力供給が遮断或いは低減されたときに、それに応じてメモリの消費電力量を低下させることにより、より消費電力量を低下させる技術を提供することにある。
上記目的を達成するために本発明の一態様に係る画像処理装置は以下のような構成を備える。即ち、
それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
メモリを複数の領域で管理する管理手段と、
前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、を有することを特徴とする。
本発明によれば、省電力状態に移行している間のメモリにおける電力消費を、より低減できる。
本実施形態に係る画像形成装置のハードウェア構成を説明するブロック図。 実施形態に係る画像形成装置における電源供給の経路を説明するブロック図。 本発明の課題を説明するブロック図。 実施形態１に係る画像形成装置が省電力状態に移行するときの処理を説明するフローチャート。 実施形態１に係る画像形成装置が省電力状態に移行したときの電力供給を説明する図。 実施形態１に係る画像形成装置がスリープモード（省電力状態）から復帰するときの処理を説明するフローチャート。 図６のＳ２０３の処理が終了したときの画像形成装置の電力供給を説明する図。 図６のＳ２０７の処理が終了したときの画像形成装置の電力供給を説明する図。 実施形態２に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態３に係る画像形成装置でＤＲＡＭの一部をスキャナ部及びプリンタ部と関連付けて省電力制御を行う状態を説明する図。 実施形態３に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 本実施形態４に係る画像形成装置の構成を説明するブロック図。 実施形態４に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態４の効果を説明するブロック図。 本実施形態５に係る画像形成装置の構成を説明するブロック図。 実施形態５に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャート。 実施形態５の効果を説明するブロック図。
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。尚、本実施形態では、本発明の対象である画像処理装置を、例えば複合機等の画像形成装置を例に説明するが、本発明はこのような複合機に限定されない。
図１は、本実施形態に係る画像形成装置１０１のハードウェア構成を説明するブロック図である。
この画像形成装置１０１は、操作部１０２、スキャナ部１０３、電話回線１０４と接続してファクシミリ通信を行うファクシミリ送受信部１０５、主制御部１０６、補助記憶装置１０７、プリンタ部１０８、ネットワーク１１０と通信する通信部１０９を備える。操作部１０２は、ユーザによる操作を受け付けるキーや、ユーザへのメッセージなどを表示する表示部を備える。尚、この表示部はタッチパネル機能を備えても良い。スキャナ部１０３は、原稿を光学的に読みってその原稿の画像をデジタル画像データに変換する。ファクシミリ送受信部１０５は、電話回線１０４との間でデジタル画像データを送受信する。補助記憶装置１０７は、デジタル画像データや制御プログラム等を記憶する。プリンタ部１０８は、デジタル画像データに基づいて紙などのシートに画像を印刷する。主制御部１０６は、接続されるスキャナ部１０３、ファクシミリ送受信部１０５、補助記憶装置１０７、プリンタ部１０８のそれぞれを制御する。主制御部１０６は通信部１０９を介して接続されるパーソナル・コンピュータ１１１から印刷ジョブを受信すると、プリンタ部１０８を制御して印刷を行う。尚、この画像形成装置１０１は、コンピュータ１１１からネットワーク１１０経由でデジタル画像データを受信し、コンピュータ１１１は、この画像形成装置１０１に対してジョブの発行や機器の指示等も行うことができる。
スキャナ部１０３は、複数枚の原稿を載置して一枚ずつ給紙できる原稿給紙ユニット１３１、原稿をスキャンしてデジタル画像データに変換するスキャナユニット１３２を有し、変換された画像データは主制御部１０６に送信される。プリンタ部１０８は、給紙ユニット１８２により給紙されたシートに画像を印刷するためのマーキングユニット１８１、複数枚のシートを積載して一枚ずつ給紙する給紙ユニット１８２、印刷後のシートを排紙する排紙ユニット１８３を有する。
主制御部１０６は、演算を行うＣＰＵ１６１、電力供給を含む様々な主制御部１０６での制御を行うＡＳＩＣ（application specific integrated circuit）１６２、主制御部１０６上の設定や起動プログラムを保持するＲＯＭ１６３を有する。更に、ＣＰＵ１６１が使用するＤＲＡＭバンク０（１６４）、ＤＲＡＭバンク１（１６５）、ＤＲＡＭバンク２（１６６）、ＤＲＡＭバンク３（１６７）を有する。ここでバンクは、ＤＲＡＭの制御単位を表わし、本実施形態ではＤＲＡＭの制御がバンク０からバンク３の４つの領域に分割されて行われる。尚、図１において、例えば主制御部１０６にはクロックジェネレータやデコーダ等の各種回路やＩＣ等が多数含まれているが、これは本発明の説明には不要であるため省略して示している。
図２は、実施形態に係る画像形成装置１０１における電源供給の経路を説明するブロック図である。尚、ここで図１と共通する部分は同じ記号で示している。
商用のＡＣ電源２０１から供給された交流電力はスイッチ２０２を介して電源ユニット２０３のＡＣ−ＤＣコンバータ２０４に供給され、ＡＣ−ＤＣコンバータ２０４で直流電力に変換された電力が画像形成装置１０１の各所に電力供給線を通して供給される。具体的には、操作部１０２には電力供給線２４０、スキャナ部１０３には電力供給線２４１、ファクシミリ送受信部１０５には電力供給線２４２、補助記憶装置１０７には電力供給線２４３、プリンタ部１０８には電力供給線２４４を介して電力が供給される。更に、主制御部１０６には電力供給線２４５、通信部１０９には電力供給線２４６を介して直流電力が供給される。尚、主制御部１０６全体に対する電力の供給のための電力供給線２４５とは別に、電力供給線２５０を介してＡＳＩＣ１６２に、また電力供給線２５１〜２５４を介してそれぞれのＤＲＭＡバンクに電力が供給されている。ここで電力供給線２５１はＤＲＡＭバンク０（１６４）に、電力供給線２５２はＤＲＡＭバンク１（１６５）に、電力供給線２５３はＤＲＡＭバンク２（１６６）に、電力供給線２５４はＤＲＡＭバンク３（１６７）にそれぞれ独立して電力を供給している。これらの電力供給線を介してそれぞれ独立した電力供給を行うための制御は電源ユニット２０３が行うが、電源ユニット２０３に対して何れの電力を供給するかの設定は、主制御部１０６のＡＳＩＣ１６２から設定信号線２２０を介して行われる。従って、以下の実施形態における各部への電力供給及び電力供給の遮断は設定信号線２２０により制御される。
図３は、本発明の課題を説明するブロック図である。尚、ここでも前述の図面と共通する部分は同じ記号で示している。
省電力状態に移行している主制御部１０６では、省電力状態からの復帰条件になったかどうかを判定する部分に電力供給を独立して行うために、電力供給線２５０を介してＡＳＩＣ１６２に電力が供給されている。またＤＲＡＭの各バンク１６４〜１６７には、電力供給線２５１〜２５４を介して電力が供給されている。以後、電源ユニット２０３及び各電力供給線の記述は省略する。
このように従来は、省電力状態において、ＤＲＡＭ全体に対してリフレッシュを行うために省電力状態での消費電力量が大きくなる。
［実施形態１］
図４は、実施形態１に係る画像形成装置１０１が省電力状態に移行するときの処理を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵ１６１の制御の下に実行される。
この処理は画像形成装置１０１の電源がオンになることにより開始され、先ずＳ１０１でＣＰＵ１６１は、スキャナ部１０３の制御に用いるメモリを、ＤＲＡＭバンク２（１６６）及びバンク３（１６７）に設定する。次にＳ１０２に進みＣＰＵ１６１は、スキャナ部１０３以外の制御に用いるメモリをＤＲＡＭバンク０（１６４）及びバンク１（１６５）に設定する。そしてＳ１０３に進みＣＰＵ１６１は、通常の電力供給状態（通常の動作モード）で動作を開始する。この通常の動作モードにおいてＳ１０４でＣＰＵ１６１は、省電力モードに移行する条件を満足したかどうかを判定する。この移行条件は、ユーザによるスリープ状態への移行指示の操作であっても良く、或いはスタンバイ状態で、連続して動作指示が入力されない時間が所定時間になったことであっても構わない。
Ｓ１０４でＣＰＵ１６１が、省電力状態への移行条件が満足されたと判定するとＳ１０５に進みＣＰＵ１６１は、操作部１０２、補助記憶装置１０７及びプリンタ部１０８への電力供給を遮断して省電力状態に移行させる。またＳ１０６でＣＰＵ１６１は、ファクシミリ送受信部１０５及び通信部１０９への電力供給を維持して、外部からの信号により省電力状態から復帰できるようにする。次にＳ１０７に進みＣＰＵ１６１は、スキャナ部１０３への電力供給を停止して省電力状態に移行させる。そしてＳ１０８に進みＣＰＵ１６１は、スキャナ部１０３の制御に用いるＤＲＡＭバンク２（１６６）及びバンク３（１６７）のリフレッシュ設定を解除する。これによりＤＲＡＭバンク２，３のリフレッシュが停止される。尚、Ｓ１０７及びＳ１０８では、ＤＲＡＭバンク２，３のデータが消滅するため、スキャナ部１０３に投入されたスキャンジョブがあれば、そのスキャンジョブの完了を待ってからＤＲＡＭバンク２，３のリフレッシュを停止するようにしても良い。次にＳ１０９に進みＣＰＵ１６１は、スキャナ部１０３以外の制御に使用されるＤＲＡＭバンク０（１６４）及びバンク１（１６５）を省電力モード用のセルフリフレッシュモードへ移行する。ここではＤＲＡＭバンク０及びバンク１に保持されているデータを維持するために、リフレッシュサイクルをできるだけ長くしてリフレッシュを行う。次にＳ１１０に進みＣＰＵ１６１は、主制御部１０６自体も省電力モードに移行させる。この省電力モードでは、主制御部１０６に搭載されたＡＳＩＣ１６２への電力供給が維持され、ＡＳＩＣ１６２が省電力モードからの復帰条件を満足したかどうかを判定している。この復帰条件は、ユーザによる通常の電力モードへの復帰指示の操作でも良く、或いはファクシミリ送受信部１０５或いは通信部１０９が外部からの起動指示を受信することによるものでも良い。
こうして画像形成装置１０１のスキャナ部１０３への電力供給を停止し、スキャナ部１０３に関連するＤＲＡＭのリフレッシュを停止した状態で省電力状態に移行することができる。これにより省電力状態での消費電力を、より低下させることができる。
図５は、実施形態１に係る画像形成装置１０１が省電力状態に移行したときの電力供給を説明する図である。
図５において、省電力状態に移行している部分は影を付けて示している。この省電力状態では、操作部１０２、ファクシミリ送受信部１０５、通信部１０９及びＤＲＡバンク０及び１（セルフリフレッシュモード）への電力供給が維持され、それ以外への電力供給が停止される。
このように、省電力状態ではスキャナ部１０３とプリンタ部１０８、主制御部１０６への電力供給が停止される。またスキャナ部１０３の制御に用いるメモリをＤＲＡＭバンク２（１６６）及びバンク３（１６７）にすることで、スキャナ部１０３を省電力状態にしたときに、バンク２（１６６）及びバンク３（１６７）への定期的な通電をなくすことができる。ＤＲＡＭバンク２（１６６）及びバンク３（１６７）には、スキャナ部１０３の制御に必要なコマンドや、スキャナ部１０３から読み込んだ画像データなどが記憶される。
図６は、実施形態１に係る画像形成装置１０１がスリープモード（省電力状態）から復帰するときの処理を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵ１６１の制御の下に実行される。
この処理は省電力状態の時に実行されて、先ずＳ２０１でＣＰＵ１６１は、通信部１０９を介してＰＣ１１１からプリントジョブを受信したかどうかを判定する。Ｓ２０１でプリントジョブを受信したと判定するとＳ２０２に進みＣＰＵ１６１は、ＤＲＡＭのバンク０，１をセルフリフレッシュモードから通常の動作モードに移行させる。次にＳ２０３に進みＣＰＵ１６１は、補助記憶装置１０７、プリンタ部１０８、主制御部１０６のＤＲＡＭのバンク２，３以外への電力供給を開始する。
図７は、図６のＳ２０３の処理が終了したときの画像形成装置１０１の電力供給を説明する図である。
ここでプリントジョブの実行に関係のないスキャナ部１０３と、スキャナ部１０３の制御に用いるＤＲＡＭバンク２（１６６）及びバンク３（１６７）が依然として省電力状態のままである。
一方、Ｓ２０１でプリントジョブの受信でないと判定するとＳ２０４に進みＣＰＵ１６１は、通信部１０９を介してＰＣ１１１からＳＥＮＤジョブを受信したかどうかを判定する。このＳＥＮＤジョブは、スキャナ１０３で原稿を読み取り、その原稿の画像データをネットワークを介して、指示されら送信先に送信するジョブである。Ｓ２０４でＳＥＮＤジョブを受信したと判定するとＳ２０５に進みＣＰＵ１６１は、ＤＲＡＭのバンク０，１を通常の動作モードに移行させる。次にＳ２０６に進みＣＰＵ１６１は、補助記憶装置１０７、スキャナ部１０３、主制御部１０６への電力供給を開始する。そしてＳ２０７に進みＣＰＵ１６１は、ＤＲＡＭのバンク２，３を初期化する。
図８は、図６のＳ２０７の処理が終了したときの画像形成装置１０１の電力供給を説明する図である。
ここでＳＥＮＤジョブの実行に関係のないプリンタ部１０８だけが依然として省電力状態のままである。
次にＳ２０４でＳＥＮＤジョブの受信でないと判定するとＳ２０８に進みＣＰＵ１６１は、操作部１０２からユーザが指定したコピージョブを受信したかどうかを判定する。Ｓ２０８でコピージョブを受信したと判定するとＳ２０９に進みＣＰＵ１６１は、ＤＲＡＭのバンク０，１を通常の動作モードに移行させる。次にＳ２１０に進みＣＰＵ１６１は、補助記憶装置１０７、スキャナ部１０３、主制御部１０６及びプリンタ部１０８への電力供給を開始する。そしてＳ２１１に進みＣＰＵ１６１は、ＤＲＡＭのバンク２，３を初期化して、通常の動作で使用可能にする。
この場合は、画像形成装置１０１の全ての部分への電力供給が再開されて、通常の動作モードに復帰する。
以上説明したように実施形態１によれば、スキャナ部への電力供給を停止して省電力状態に移行するときに、そのスキャナ部の制御で使用されるＤＲＡＭでの電力供給を停止して、そのリフレッシュを停止する。これにより、省電力状態での消費電力をより低減できる。
また画像形成装置１０１が省電力状態のときに、例えばプリントジョブを受信すると、プリントジョブの実行に必要な箇所のみを通常の動作モードに復帰させ、プリントジョブの実行に不要な箇所は省電力状態のままとする。またＳＥＮＤジョブを受信すると、そのＳＥＮＤジョブの実行に必要な箇所のみを通常の動作モードに復帰させ、ＳＥＮＤジョブの実行に不要な箇所は省電力状態のままとする。こうすることにより、通常の動作モードに復帰したときも、消費電力を低下させることができる。
［実施形態２］
次に本発明の実施形態２について説明する。尚、実施形態２に係る画像形成装置のハードウェア構成は前述の実施形態１と同様であるため、その説明を省略する。この実施形態２では、省電力状態でプリンタ部１０８への電力供給を停止するとともに、そのプリンタ部１０８の制御に用いるＤＲＡＭバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
図９は、実施形態２に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵ１６１の制御の下に実行される。
この処理は装置の電源がオンになることにより開始され、先ずＳ３０１でＣＰＵ１６１は、プリンタ部１０８の制御に用いるメモリをＤＲＡＭバンク２（１６６）及びバンク３（１６７）に設定する。次にＳ３０２でＣＰＵ１６１は、プリンタ部１０８以外の制御に用いるメモリを、ＤＲＡＭバンク０（１６４）及びバンク１（１６５）に設定する。そしてＳ３０３に進みＣＰＵ１６１は、通常の電力供給状態での動作を開始する。そしてＳ３０４で、この通常の電力状態でＣＰＵ１６１は、省電力状態に移行する移行条件を満足したか判定する。この移行条件は、ユーザによる省電力状態に移行する指示操作に依っても良く、或いは動作しない時間が所定時間になったことによってでも良い。
Ｓ３０４でＣＰＵ１６１が、省電力状態への移行条件が満足したと判定するとＳ３０５に進み、ＣＰＵ１６１は設定信号線２２０により電源ユニット２０３を制御して、操作部１０２、スキャナ部１０３、補助記憶装置１０７を省電力状態に移行させる。次にＳ３０６に進みＣＰＵ１６１は、ファクシミリ送受信部１０５及び通信部１０９を、外部からの信号を受信すると省電力状態から復帰できる省電力モードに移行する。次にＳ３０７に進みＣＰＵ１１６１は、電力供給線２４４によりプリンタ部１０８への電力供給を停止してプリンタ部１０８を省電力状態に移行させる。そしてＳ３０８に進みＣＰＵ１６１は、プリンタ部１０８の制御に用いているＤＲＡＭバンク２（１６６）及びバンク３（１６７）のリフレッシュ設定を解除することによって、ＤＲＡＭバンク２，３のリフレッシュを停止する。尚、Ｓ３０７及びＳ３０８でＣＰＵ１６１は、プリンタ部１０８に出力するデータが保持されないことによりプリンタ部１０８に投入中の印刷ジョブが中断されることを防ぐために、その印刷ジョブの完了を待ってからリフレッシュを停止しても構わない。
次にＳ３０９に進みＣＰＵ１６１は、ＤＲＡＭバンク０（１６４）及びバンク１（１６５）を、リフレッシュサイクルをできるだけ長くしてリフレッシュを行う省電力モードのセルフリフレッシュモードへ移行させる。これにより、プリンタ部１０８以外の制御に用いているＤＲＡＭバンク０（１６４）及びバンク１（１６５）に保持されたデータを維持することができる。そしてＳ３１０に進み、主制御部１０６自体も省電力状態に移行する。
こうして画像形成装置１０１のプリンタ部１０８への電力供給を停止した状態で省電力状態に移行することができる。
尚、この省電力状態からの復帰処理は、前述の図６のフローチャートを参照して説明した通りである。
以上説明したように本実施形態２によれば、プリンタ部１０８を省電力状態に移行させ、そのプリンタ部の制御に使用しているＤＲＡＭのリフレッシュを停止する。これにより省電力状態での消費電力を更に低減させることができる。
［実施形態３］
次に本発明の実施形態３について説明する。尚、実施形態３に係る画像形成装置のハードウェア構成は前述の実施形態１と同様であるため、その説明を省略する。この実施形態３では、省電力状態でスキャナ部１０３とプリンタ部１０８への電力供給を停止するとともに、スキャナ部１０３とプリンタ部１０８の制御に用いるＤＲＡＭバンクへの電力供給を停止する。これにより、省電力状態で、より消費電力を低下させることができる例を説明する。
図１０は、実施形態３に係る画像形成装置でＤＲＡＭの一部をスキャナ部及びプリンタ部と関連付けて省電力制御を行う状態を説明する図である。
ここでは、スキャナ部１０３及びプリンタ部１０８の制御に用いるメモリをＤＲＡＭバンク２（１６６）及びバンク３（１６７）とする。こうしてスキャナ部１０３及びプリンタ部１０８を省電力状態にした状態で、バンク２（１６６）及びバンク３（１６７）へのリフレッシュを停止することが可能である。
図１１は、実施形態３に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵ１６１の制御の下に実行される。
この処理は装置の電源がオンになることにより開始され、先ずＳ４０１でＣＰＵ１６１は、スキャナ部１０３及びプリンタ部１０８の制御に用いるメモリをＤＲＡＭバンク２（１６６）及びバンク３（１６７）に設定する。次にＳ４０２でＣＰＵ１６１は、スキャナ部１０３及びプリンタ部１０８以外の制御に用いるメモリをＤＲＡＭバンク０（１６４）及びバンク１（１６５）に設定し、Ｓ４０３で通常の電力モードでの動作を開始する。
次にＳ４０４でＣＰＵ１６１は、省電力状態に移行する移行条件を満足したかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザが省電力状態に移行するように指示する操作に依っても良く、或いは連続して動作しない時間が所定の時間になったことでも良い。Ｓ４０４で省電力状態への移行条件が満足したと判定したときはＳ４０５に進み、ＣＰＵ１６１は操作部１０２及び補助記憶装置１０７を省電力状態に移行さる。そしてＳ４０６でＣＰＵ１６１は、ファクシミリ送受信部１０５及び通信部１０９を、外部からの信号を受信して起動できる省電力モードに移行させる。次にＳ４０７に進みＣＰＵ１６１は、スキャナ部１０３及びプリンタ部１０８を省電力状態に移行させる。次にＳ４０８に進みＣＰＵ１６１は、スキャナ部１０３及びプリンタ部１０８の制御に用いているＤＲＡＭバンク２（１６６）及びバンク３（１６７）のリフレッシュ設定を解除することによってリフレッシュを停止させる。尚、Ｓ４０７及びＳ４０８では、ＤＲＡＭバンク２及びバンク３のデータが消滅することにより、スキャナ部１０３によるスキャンジョブが中断されたり、プリンタ部１０８による印刷ジョブが中断される。これを防止するために、スキャンジョブ或いは印刷ジョブの完了を待ってから、それらメモリバンクのリフレッシュを停止するようにしても良い。
次にＳ４０９に進みＣＰＵ１６１は、スキャナ部１０３及びプリンタ部１０８以外の制御に用いているＤＲＡＭバンク０（１６４）及びバンク１（１６５）のデータを保持するために、出来るだけ長いリフレッシュサイクルでのセルフリフレッシュに移行する。そしてＳ４１０に進み主制御部１０６自体も省電力状態に移行する。
尚、この省電力状態からの復帰処理は、前述の図６のフローチャートを参照して説明した通りである。
以上説明したように本実施形態３によれば、スキャナ部、プリンタ部を省電力状態に移行させたときに、それらスキャナ部、プリンタ部の制御に使用するＤＲＡＭのリフレッシュを停止することにより、省電力状態での消費電力量を更に低減できる。
［実施形態４］
次に本発明の実施形態４について説明する。尚、実施形態４に係る画像形成装置のハードウェア構成は前述の実施形態１と同様であるため、その説明を省略する。
前述の実施形態では、ＤＲＡＭバンクをスキャナ部１０３及びプリンタ部１０８の制御と関連付けて、関連付けたメモリバンクのメモリリフレッシュを停止させることにより、省電力状態での消費電力量を低減する例を説明した。
これに対して実施形態４では、ＤＲＡＭのアクセススピードを向上させるためにインターリーブと呼ばれるエリアで管理する装置で、バンクではなくＤＲＡＭのエリアをスキャナ部１０３及びプリンタ部１０８の制御と関連付けて制御する。ここでエリアとは、ＤＲＡＭの各バンクを区分けをした一部分を指す。インターリーブとは、例えば、ＤＲＡＭバンク０の一部分であるＡｒｅａ０と、バンク１の同じサイズの一部分であるＡｒｅａ０とを交互にアクセスすることによって、メモリにアクセスする速度を向上させる技術である。
図１２は、本実施形態４に係る画像形成装置の構成を説明するブロック図であり、前述の実施形態と共通する部分は同じ記号で示し、それらの説明を省略する。
図において、主制御部６００は、ＣＰＵ６０１、ＤＲＡＭバンク０（６０４），１（６０５），ＡＳＩＣ６０２及びＲＯＭ６０３を有している。尚、ＡＳＩＣ６０２、ＲＯＭ６０３は、前述の実施形態にかかるＡＳＩＣ１６２、ＲＯＭ１６７と基本的に同じである。ＤＲＡＭバンク０（６０４）はＡｒｅａ０〜３を含み、ＤＲＡＭバンク１（６０５）もＡｒｅａ０〜３を含んでいる。
図１３は、実施形態３に係る画像形成装置が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵ６０１の制御の下に実行される。
この処理は画像形成装置１０１の電源がオンされることにより開始される。先ずＳ５０１でＣＰＵ６０１は、スキャナ部１０３及びプリンタ部１０８の制御に用いるメモリを、ＤＲＡＭバンク０（６０４）のＡｒｅａ１及びＡｒｅａ３、及びバンク１（６０５）のＡｒｅａ１及びＡｒｅａ３に設定する。次にＳ５０２に進みＣＰＵ６０１は、スキャナ部１０３及びプリンタ部１０８以外の制御に用いるメモリを、ＤＲＡＭバンク０（６０４）のＡｒｅａ０及びＡｒｅａ２、及びバンク１（６０５）のＡｒｅａ０及びＡｒｅａ２に設定する。そしてＳ５０３で通常の電力供給状態（通常の動作モード）で動作を開始する。
次にＳ５０４に進みＣＰＵ６０１は、ＤＲＡＭバンク０（６０４）とバンク１（６０５）とでインターリーブ動作を行いつつ、省電力状態に移行する移行条件が満足されたかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザによる省電力状態への移行指示の操作であっても良く、或いは連続して動作しない時間が所定時間になったことにより判定しても良い。ここで省電力状態への移行条件を満足したと判定するとＳ５０５に進みＣＰＵ６０１は、操作部１０２及び補助記憶装置１０７を省電力状態に移行する。そしてＳ５０６に進みＣＰＵ６０１は、ファクシミリ送受信部１０５及び通信部１０９を、外部からの信号を受信して起動できる省電力状態に移行する。次にＳ５０７に進みＣＰＵ６０１は、スキャナ部１０３及びプリンタ部１０８を省電力状態に移行する。そしてＳ５０８でＣＰＵ６０１は、パーシャルアレイ・セルフリフレッシュモードに移行する。ここではＤＲＡＭバンク０（６０４）及びバンク１（６０５）の両方で、Ａｒｅａ０及びＡｒｅａ２のみでセルフリフレッシュを行い、Ａｒｅａ１及びＡｒｅａ３でリフレッシュ動作は行わない。そしてＳ５０９に進みＣＰＵ６０１は、主制御部６００を省電力状態に移行させる。尚、Ｓ５０７及びＳ５０８では、Ａｒｅａ１及びＡｒｅａ３のデータが保持されなくなる。よって、スキャナ部１０３によるスキャンジョブが中断されるのを防ぐため、或いはプリンタ部１０８による印刷ジョブが中断されるのを防ぐために、スキャンジョブもしくは印刷ジョブの完了を待ってＡｒｅａ１及び３のリフレッシュを停止しても良い。
そして省電力状態から復帰して通常の動作モードで動作するときの処理は、前述の図６のフローチャートと同様に実行される。但しこの場合、ＤＲＡＭバンク０及びバンク１を通常の動作モードに移行させるときは、ＣＰＵ６０１は、ＤＲＡＭバンク０（６０４）及びバンク１（６０５）のパーシャルアレイセルフリフレッシュモードを解除することで通常動作モードに移行させる。またＣＰＵ６０１は、スキャナ部１０３及びプリンタ部１０８の制御に用いるＤＲＡＭバンク０（６０４）のＡｒｅａ１及びＡｒｅａ３、及びバンク１（６０５）のＡｒｅａ１及びＡｒｅａ３を初期化する。これにより、これらＤＲＡＭのエリアをスキャナ部１０３及びプリンタ部１０８の制御のために使用できるようにする。
以上説明したように実施形態４によれば、省電力状態に移行しているときに、省電力状態のスキャナ部やプリンタ部に関連するＤＲＡＭのエリアのセルフリフレッシュを停止させることにより、省電力状態での消費電力量を更に低減できる。
図１４は、この実施形態４の効果を説明するブロック図である。
図１４では、省電力状態でＤＲＡＭバンク０のＡｒｅａ０，２、バンク１のＡｒｅａ０，２と、省電力状態から復帰する条件を満足したかどうかを判別するためのＡＳＩＣ６０２のみに通電し、その他への電力供給を遮断或いは低減している。これにより、省電力状態で、より消費電力を低下させることができる。
［実施形態５］
次に本発明の実施形態５について説明する。尚、実施形態５に係る画像形成装置のハードウェア構成は前述の実施形態１と同様であるため、その説明を省略する。前述の実施形態では、主制御部のＣＰＵが櫃との場合で説明したが、この実施形態５では、主制御部が二つのＣＰＵを備える例で説明する。
近年、ＮＵＭＡ（Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）と呼ばれる、複数ＣＰＵのそれぞれがメモリコントローラを持つ形態が普及してきている。ＮＵＭＡ構成においては、ＤＲＡＭへのアクセススピードを向上させるため、一般的にＯＳ（オペレーティングシステム）がプロセッサのグループ毎に使用メモリを割り振る形態が採られる。ＮＵＭＡ構成においては、スキャナ部１０３及びプリンタ部１０８の制御処理をプロセッサグループと関連付けることで、ＤＲＡＭバンクをスキャナ部１０３及びプリンタ部１０８の制御と関連付けて制御することも可能である。
図１５は、本実施形態５に係る画像形成装置の構成を説明するブロック図であり、前述の実施形態１との相違点は、主制御部のＣＰＵが２つになり、各ＣＰＵにＤＲＡＭのバンクが割り当てられている点である。
図１５において、例えばＣＰＵ０（６１１）のプロセッサグループの処理を、ＣＰＵ１（６１２）のメモリコントローラに接続されたＤＲＡＭバンク０（６１７）もしくはバンク１（６１８）をメモリとして用いて行う。この場合、ＣＰＵ０（６１１）とＣＰＵ１（６１２）の間でのデータの授受が必要となる。このため、ＣＰＵ０（６１１）に接続されたＤＲＡＭバンク０（６１５）もしくはバンク１（６１６）を使用する場合に比べて処理が遅くなる。このため一般的にＯＳは、ＣＰＵ０（６１１）のプロセッサグループでは、ＣＰＵ０（６１１）に接続されたＤＲＡＭバンク０（６１５）或いはバンク１（６１６）に展開される。またＣＰＵ１（６１２）のプロセッサグループでは、ＣＰＵ１（６１２）に接続されたＤＲＡＭバンク０（６１７）或いはバンク１（６１８）に展開する。ここでＣＰＵ０（６１１）及びＣＰＵ１（６１２）をを「プロセッサグループ」と記述しているのは、物理的に１ダイのＣＰＵであっても、内部的には１ダイのＣＰＵに論理ＣＰＵコアが複数搭載されることがあるためである。
図１６は、実施形態５に係る画像形成装置１０１が省電力状態に移行するときの制御手順を説明するフローチャートである。尚、この処理を実行するプログラムは補助記憶装置１０７に記憶されており、ＲＯＭ１６３のブートプログラムによりＤＲＡＭに展開されＣＰＵの制御の下に実行される。
この処理は画像形成装置１０１の電源がオンになることにより開始され、先ずＳ６０１でＣＰＵ６１１は、初期化時にスキャナ部１０３及びプリンタ部１０８の制御に用いるプロセッサグループを、ＣＰＵ１（６１２）のプロセッサグループに設定する。次にＳ６０２に進みＣＰＵ６１１は、スキャナ部１０３及びプリンタ部１０８以外の制御に用いるプロセッサグループを、ＣＰＵ０（６１１）のプロセッサグループに設定する。そしてＳ６０３に進みＣＰＵ６１１は、通常の動作モードでの動作を開始する。そしてＳ６０４に進みＣＰＵ６１１は、省電力状態に移行する条件が満足されたかどうかを判定する。この移行条件を満足したかどうかの判定は、ユーザが省電力状態に移行する指示操作であっても良く、或いは操作が連続して動作しない時間が所定時間になったかどうかでも良い。
Ｓ６０４で省電力状態への移行条件が満足されたと判定するとＳ６０５に進みＣＰＵ６１１は、操作部１０２及び補助記憶装置１０７を省電力状態に移行させる。次にＳ６０６に進みＣＰＵ６１１は、ファクシミリ送受信部１０５及び通信部１０９を、外部からの起動信号により起動可能な省電力状態に移行させる。次にＳ６０７に進みＣＰＵ６１１は、スキャナ部１０３及びプリンタ部１０８を省電力状態に移行させる。このときＣＰＵ６１１は、プロセッサグループの設定によってスキャナ部１０３及びプリンタ部１０８の制御に使用されるＣＰＵ１（６１２）に接続されたＤＲＡＭバンク０（６１７）及びバンク１（６１８）のリフレッシュ設定を停止させる。尚、Ｓ６０７及びＳ６０８では、ＤＲＡＭのデータが消去されることによりスキャナ部１０３によるスキャンジョブが中断されたり、或いはプリンタ部１０８により印刷ジョブが中断されるのを防ぐために、そのジョブの完了を待ってリフレッシュを停止する。
次にＳ６０９に進みＣＰＵ６１１は、プロセッサグループの設定によってスキャナ部１０３及びプリンタ部１０８以外の制御に用いられているＣＰＵ０（６１１）に繋がれたＤＲＡＭバンク０（６１５）及びバンク１（６１６）のリフレッシュを維持する。ここでは通電間隔を出来るだけ空けるリフレッシュサイクルで、省電力用のセルフリフレッシュモードへ移行させる。そしてＳ６１０に進みＣＰＵ６１１も省電力状態に移行する。
そして省電力状態から復帰して通常の動作モードで動作するときの処理は、前述の図６のフローチャートと同様に実行される。
尚、通常の動作モードに復帰するときは、スキャナ部１０３及びプリンタ部１０８以外の制御に用いられているＣＰＵ０（６１１）に接続されたＤＲＡＭバンク０（６１５）及びバンク１（６１６）を通常動作モードに移行させる。そして操作部１０２及び補助記憶装置１０７及びファクシミリ送受信部１０５及び通信部１０９を通常動作モードに移行させる。
またスキャナ部１０３或いはプリンタ部１０８を起動するときは、ＣＰＵ６１１は、スキャナ部１０３及びプリンタ部１０８の制御に使用されるＣＰＵ１（６１２）に接続されたＤＲＡＭバンク０（６１７）及びバンク１（６１８）を初期化する。そしてスキャナ部１０３及びプリンタ部１０８を通常動作モードに移行させる。
図１７は、この実施形態５の効果を説明するブロック図である。
このように実施形態５によれば、省電力状態に移行している画像形成装置の主制御部において、ＤＲＡＭの一部に対して定期的な通電を行わないことにより、図１７に示すような待機時の消費電力の更なる低減を実現できる。
以上、各実施形態の説明として述べた内容は課題解決のための例であり、本発明を制限するものではない。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形（各実施形態の有機的な組み合わせを含む）が可能であり、それらを本発明の範囲から除外するものではない。本発明の例として様々な実施形態を示して説明したが、当業者であれば、本発明の趣旨と範囲は、本明細書の特定の説明に限定されるものではない。
例えば前述の図１において、プリント機能を使用するときにプリンタ部１０８に通電しスキャナ部１０３への通電を停止し、スキャナ機能を使用するときにスキャナ部１０３に通電しプリンタ部１０８への通電を停止する。このとき画像形成装置１０１において、ＤＲＡＭバンクを以下のように割り当てることができる。
スキャナ部１０３：ＤＲＡＭバンク２
プリンタ部１０８：ＤＲＡＭバンク３
その他：ＤＲＡＭバンク０およびバンク１
この場合、画像形成装置１０１においてプリント機能を使用する場合に、スキャナ部１０３に割り当てられたＤＲＡＭバンク２への通電を停止し、且つ、プリンタ部１０８に割り当てられたＤＲＡＭバンク３をセルフリフレッシュモードにする。また、スキャナ機能を使用する場合に、プリンタ部１０８に割り当てられたＤＲＡＭバンク３への通電を停止し、且つ、スキャナ部１０３に割り当てられたＤＲＡＭバンク２をセルフリフレッシュモードにする。
これにより、ある機能を実行するときに、使用しないデバイスへの電力供給が動的に停止され、その電力供給が停止されるデバイスに割り当てられたＤＲＡＭバンクへの電力供給も停止されるので、より画像形成装置１０１の消費電力を抑えることができる。
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (8)

  1. それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置であって、
    メモリを複数の領域で管理する管理手段と、
    前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て手段と、
    省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御手段と、
    を有することを特徴とする画像処理装置。
  2. 前記制御手段は、前記省電力状態に移行させる機能手段ではない機能手段に割り当てられた前記メモリの領域を、通電間隔を出来るだけ空けるリフレッシュサイクルの省電力用のセルフリフレッシュモードへ移行させることを特徴とする請求項１に記載の画像処理装置。
  3. 前記管理手段は、前記メモリをバンクで管理することを特徴とする請求項１又は２に記載の画像処理装置。
  4. 前記管理手段は、前記メモリをインターリーブでアクセスするエリアで管理することを特徴とする請求項１又は２に記載の画像処理装置。
  5. 前記制御手段は、前記省電力状態から復帰するとき、前記省電力状態から復帰した状態で動作する機能手段に割り当てられた前記メモリの領域のリフレッシュを開始し、前記省電力状態から復帰した状態でも動作しない機能手段に割り当てられた前記メモリの領域はリフレッシュを停止したままにすることを特徴とする請求項１乃至４のいずれか１項に記載の画像処理装置。
  6. 前記制御手段は第１と第２のＣＰＵを有し、
    前記管理手段は、前記第１と第２のＣＰＵのそれぞれに前記メモリの領域を割り当て、
    前記第１のＣＰＵは、前記省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記第２のＣＰＵに接続され、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止することを特徴とする請求項１乃至５のいずれか１項に記載の画像処理装置。
  7. それぞれが所定の機能を実行する複数の機能手段を有する画像処理装置を制御する制御方法であって、
    管理手段が、メモリを複数の領域で管理する管理工程と、
    割り当て手段が、前記複数の機能手段に前記メモリの複数の領域のそれぞれを割り当てる割り当て工程と、
    制御手段が、省電力状態で、前記複数の機能手段の少なくともいずれかを省電力状態に移行させるときに、前記省電力状態に移行させる機能手段に割り当てられた前記メモリの領域のリフレッシュを停止するように制御する制御工程と、
    を有することを特徴とする画像処理装置の制御方法。
  8. コンピュータを、請求項１乃至６のいずれか１項に記載の画像処理装置として機能させるためのプログラム。
JP2013200522A 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム Expired - Fee Related JP6163073B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013200522A JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム
US14/479,062 US9785221B2 (en) 2013-09-26 2014-09-05 Power control of a plurality of functional units
EP14003114.7A EP2854135B1 (en) 2013-09-26 2014-09-09 Image processing apparatus, method of controlling the same, program and storage medium
CN201410497142.3A CN104519223B (zh) 2013-09-26 2014-09-24 图像处理装置及其控制方法
KR20140128852A KR20150034657A (ko) 2013-09-26 2014-09-26 화상처리장치, 그 제어 방법, 프로그램 및 기억매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013200522A JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2015069242A true JP2015069242A (ja) 2015-04-13
JP6163073B2 JP6163073B2 (ja) 2017-07-12

Family

ID=51539115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013200522A Expired - Fee Related JP6163073B2 (ja) 2013-09-26 2013-09-26 画像処理装置とその制御方法、及びプログラム

Country Status (5)

Country Link
US (1) US9785221B2 (ja)
EP (1) EP2854135B1 (ja)
JP (1) JP6163073B2 (ja)
KR (1) KR20150034657A (ja)
CN (1) CN104519223B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178713B2 (ja) * 2013-12-13 2017-08-09 株式会社沖データ 画像形成装置
US9377982B1 (en) * 2015-03-06 2016-06-28 Kyocera Document Solutions Inc. Short term job canceling in ESU model printer
US11262921B2 (en) * 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212416A (ja) * 1995-11-30 1997-08-15 Toshiba Corp 計算機システムおよび計算機システムの電力管理方法
JPH09290549A (ja) * 1996-04-25 1997-11-11 Ricoh Co Ltd 揮発性メモリのリフレッシュ制御方式
US20090201558A1 (en) * 2008-02-08 2009-08-13 Kabushiki Kaisha Toshiba Image forming apparatus and control method
WO2010035315A1 (ja) * 2008-09-24 2010-04-01 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
JP2012088906A (ja) * 2010-10-19 2012-05-10 Nec Casio Mobile Communications Ltd 電子機器およびその制御方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
KR100355226B1 (ko) 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US6546472B2 (en) * 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
JP4569921B2 (ja) 2004-08-04 2010-10-27 パナソニック株式会社 省電力メモリアクセス制御装置
US20070180187A1 (en) * 2006-02-01 2007-08-02 Keith Olson Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity
US8082387B2 (en) 2007-10-29 2011-12-20 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
JP5209993B2 (ja) 2008-03-03 2013-06-12 キヤノン株式会社 情報処理装置及びその制御方法
JP2010055152A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 記憶制御装置
US8839012B2 (en) * 2009-09-08 2014-09-16 Advanced Micro Devices, Inc. Power management in multi-GPU systems
EP2437180B1 (en) 2009-09-09 2013-12-04 Samsung Electronics Co., Ltd. Image forming apparatus, system on chip unit and driving method thereof
US9141574B2 (en) 2009-09-09 2015-09-22 Samsung Electronics Co., Ltd. Image forming apparatus and low power driving method thereof
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
CN102263874B (zh) 2010-05-28 2014-03-12 京瓷办公信息系统株式会社 具有省电模式的图像形成装置
US8626999B2 (en) * 2010-10-08 2014-01-07 Winbond Electronics Corp. Dynamic random access memory unit and data refreshing method thereof
JP5633440B2 (ja) * 2011-03-17 2014-12-03 富士通株式会社 情報処理装置、電力制御方法及び電力制御プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212416A (ja) * 1995-11-30 1997-08-15 Toshiba Corp 計算機システムおよび計算機システムの電力管理方法
JPH09290549A (ja) * 1996-04-25 1997-11-11 Ricoh Co Ltd 揮発性メモリのリフレッシュ制御方式
US20090201558A1 (en) * 2008-02-08 2009-08-13 Kabushiki Kaisha Toshiba Image forming apparatus and control method
WO2010035315A1 (ja) * 2008-09-24 2010-04-01 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
JP2012088906A (ja) * 2010-10-19 2012-05-10 Nec Casio Mobile Communications Ltd 電子機器およびその制御方法

Also Published As

Publication number Publication date
EP2854135B1 (en) 2018-07-11
CN104519223B (zh) 2019-02-26
JP6163073B2 (ja) 2017-07-12
EP2854135A1 (en) 2015-04-01
US9785221B2 (en) 2017-10-10
US20150089257A1 (en) 2015-03-26
KR20150034657A (ko) 2015-04-03
CN104519223A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5545466B2 (ja) 画像形成システムおよび画像形成装置および画像形成プログラム
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
CN102595016B (zh) 控制装置、成像设备、以及控制方法
JP5725695B2 (ja) データ記憶装置、及びデータ記憶装置の制御方法
JP2013034072A (ja) 画像処理装置、画像処理装置の制御方法及び画像処理装置の制御プログラム
JP2011059937A (ja) 電子機器
JP5793011B2 (ja) 印刷装置、その制御方法、プログラム、及び記憶媒体
JP6163073B2 (ja) 画像処理装置とその制御方法、及びプログラム
JP5477773B2 (ja) 画像形成装置
JP2012243219A (ja) コンピュータ機器及びその起動制御方法
JP2012221442A (ja) 回路、電子機器、及び画像処理装置
KR20140019237A (ko) 화상 처리 장치, 그 제어 방법 및 기록 매체
JP2005115906A (ja) メモリ駆動システム
JP2014085955A (ja) 画像形成装置、情報処理方法及びプログラム
JP2012226493A (ja) 画像処理装置及びその制御プログラム
JP2011065548A (ja) 画像形成装置および画像形成プログラムおよび画像形成システム
JP2000094794A (ja) 画像形成システム
JP7306109B2 (ja) 情報処理装置、画像形成装置および省電力制御方法
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP5480194B2 (ja) 画像形成装置およびシステム管理プログラム
JP2016126544A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP2008287312A (ja) 画像形成装置
JP2012133638A (ja) 電子機器
US20120268779A1 (en) Apparatus and method of controlling electric power supply, and recording medium storing electric power supply control program
JP2012221443A (ja) コントローラー、電子機器、及び画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R151 Written notification of patent or utility model registration

Ref document number: 6163073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees