JP2010055152A - 記憶制御装置 - Google Patents
記憶制御装置 Download PDFInfo
- Publication number
- JP2010055152A JP2010055152A JP2008216339A JP2008216339A JP2010055152A JP 2010055152 A JP2010055152 A JP 2010055152A JP 2008216339 A JP2008216339 A JP 2008216339A JP 2008216339 A JP2008216339 A JP 2008216339A JP 2010055152 A JP2010055152 A JP 2010055152A
- Authority
- JP
- Japan
- Prior art keywords
- communication port
- unit
- data
- communication
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】通信ポート単位で消費電力を低減させることができる記憶制御装置を提案する。
【解決手段】記憶制御装置は、複数の通信ポート18を有し、これらの通信ポートを介して接続可能なホスト装置2との通信を制御するホスト通信制御部10と、複数の記憶装置との通信を制御する記憶装置通信制御部16と、ホスト装置と記憶装置との間で送受信されるデータを、ホスト通信制御部10と記憶装置通信制御部16との間で転送させる複数のDMA111と、DMA111で転送されるデータを一時的に記憶する複数のキャッシュメモリ12と、一の通信ポートのホスト装置との接続状況および一の通信ポートに入出力されるデータ量に基づいて、一の通信ポートに対して予め対応付けられているDMA111およびキャッシュメモリ12を停止させる省電力制御部110と、を有する。
【選択図】図2
【解決手段】記憶制御装置は、複数の通信ポート18を有し、これらの通信ポートを介して接続可能なホスト装置2との通信を制御するホスト通信制御部10と、複数の記憶装置との通信を制御する記憶装置通信制御部16と、ホスト装置と記憶装置との間で送受信されるデータを、ホスト通信制御部10と記憶装置通信制御部16との間で転送させる複数のDMA111と、DMA111で転送されるデータを一時的に記憶する複数のキャッシュメモリ12と、一の通信ポートのホスト装置との接続状況および一の通信ポートに入出力されるデータ量に基づいて、一の通信ポートに対して予め対応付けられているDMA111およびキャッシュメモリ12を停止させる省電力制御部110と、を有する。
【選択図】図2
Description
本発明は、記憶制御装置に関する。
記憶制御装置は、複数の記憶装置の記憶領域上に、データを入出力するための論理的な領域である複数の論理ボリュームを作成し、作成した論理ボリュームをホスト装置に提供する機能を有する。このような記憶制御装置には、論理ボリュームに対するデータの入出力をホスト装置からの要求に応じて制御するコントローラが備えられている。近年、記憶制御装置における記憶領域の大容量化が進行しており、記憶制御装置に対して消費電力の更なる低減化が要求されている。
下記特許文献1には、記憶制御装置に設けられた複数のコントローラの電源を記憶制御装置の負荷に応じて制御することで、消費電力を低減する技術が開示されている。
特開2007−102409号公報
特許文献1では、複数のコントローラの電源を制御する際に、コントローラ単位で制御している。したがって、コントローラが複数の通信ポートを有する場合には、全通信ポートの動作が終了しなければ、コントローラの電源を停止させることができない。言い換えると、動作している通信ポートが一つでもある場合には、動作していない通信ポートがあるにも関わらず、その通信ポートを有するコントローラは稼働し続けることとなり、電力が余分に消費されてしまう。
本発明は、上述した問題点を解消するためになされたものであり、通信ポート単位で消費電力を低減させることができる記憶制御装置を提供することを目的とする。
上述した課題を解決するため、本発明に係る記憶制御装置は、複数の通信ポートを有し、当該通信ポートを介して接続可能なホスト装置との通信を制御する第一通信制御部と、複数の記憶装置との通信を制御する第二通信制御部と、ホスト装置と記憶装置との間で送受信されるデータを、第一通信制御部と第二通信制御部との間で転送させる複数のデータ転送部と、データ転送部で転送されるデータを一時的に記憶する複数の一時記憶部と、通信ポートごとのホスト装置との接続状況に基づいて、通信ポートに対して予め対応付けられているデータ転送部および一時記憶部の一部を停止させる省電力制御部と、を備えることを特徴とする。
これにより、ホスト装置と接続されていない通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
上記記憶制御装置において、上記省電力制御部は、接続状況および通信ポートごとに入出力されるデータ量に基づいて、通信ポートに対して予め対応付けられているデータ転送部および一時記憶部の一部を停止させることができる。
これにより、入出力されるデータ量が少ない通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
上記記憶制御装置において、上記省電力制御部は、接続状況を示す接続状況信号を通信ポートから受信し、受信した接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部と、通信ポート動作判定部によって一の通信ポートが動作していると判定された場合に、一の通信ポートに入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定するデータ量判定部と、を有し、データ量判定部によって少データ量状態が所定時間以上継続していると判定された場合に、一の通信ポートに対して予め対応付けられているデータ転送部および一時記憶部を停止させることができる。
これにより、動作している通信ポートであっても、少データ量状態が所定時間以上継続している通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
本発明によれば、通信ポート単位で消費電力を低減させることができる。
以下、添付図面を参照して、本発明に係る記憶制御装置の好適な実施形態について説明する。
まず、実施形態における記憶制御装置を含むストレージシステムの構成について説明する。図1は、ストレージシステムの全体構成を示す図である。同図に示すように、ストレージシステム1は、各ホスト装置2が記憶制御装置3を介して複数の記憶装置4に接続されることにより構成されている。
ホスト装置2は、例えばCPU(Central Processing Unit)やメモリなどの情報処理資源を備えたコンピュータであり、具体的には、パーソナルコンピュータ、ワークステーションまたはメインフレームなどが該当する。ホスト装置2は、記憶制御装置3にアクセスするための通信ポート(例えば、LANカードやホストバスアダプタに設けられたポート)を有する。ホスト装置2は、この通信ポートを介してデータの入出力要求コマンドを記憶制御装置3に送信する。
記憶制御装置3は、それぞれ異なるホスト装置2が接続された0系および1系のコントローラ6と、これらコントローラ6間を通信可能な状態に接続するコントローラ間接続経路5とを有する。
コントローラ間接続経路5としては、例えば、PCI(Peripheral Component Interconnect)−Express規格に準拠したバスを適用することができる。0系および1系のコントローラ6間における各種データやコマンドのやり取りは、コントローラ間接続経路5を介して行なわれる。
コントローラ6は、自コントローラに接続されたホスト装置2からの要求に応じて記憶装置4に対するデータの入出力を制御する機能を有する。コントローラ6は、ホスト通信制御部10(第一通信制御部)と、データ転送制御部11と、キャッシュメモリ12(一時記憶部)と、ブリッジ13と、ローカルメモリ14と、マイクロプロセッサ15と、記憶装置通信制御部16(第二通信制御部)と、スイッチ17とを有する。
ホスト通信制御部10は、ホスト装置2との間の通信を制御するインタフェースである。ホスト通信制御部10は、複数の通信ポート18を有する。本実施形態では、通信ポート18として、光トランシーバとしてのSFP(Small Form-Factor Pluggable)に設けられたポートを用いる。このSFPは、ホスト通信制御部10のスロットに着脱可能なモジュールである。
ホスト通信制御部10には、複数のマイクロプロセッサ15との間で通信を行い得るマルチCPU機能が搭載されている。これによりホスト通信制御部10は、0系のコントローラ6内のマイクロプロセッサ15、および1系のコントローラ6内のマイクロプロセッサ15と通信することができる。
データ転送制御部11は、0系および1系のコントローラ6間のデータ転送と、0系または1系のコントローラ6内の各要素間でのデータ転送とを制御する機能とを有する。このデータ転送制御部11の詳細については、後述する。
キャッシュメモリ12は、揮発性メモリであり、主としてホスト装置2と記憶装置4との間や、0系および1系のコントローラ6間で転送されるデータを一時的に記憶するために用いられる。
ブリッジ13は、自系のマイクロプロセッサ15およびローカルメモリ14をそれぞれ自系のデータ転送制御部11に接続する中継装置であり、例えば、ローカルメモリ14およびマイクロプロセッサ15のデータ転送を行うマイクロプロセッサから構成される。ローカルメモリ14は、各種制御プログラムを格納するために用いられるほか、ホスト装置2から与えられるリードコマンドやライトコマンド等の各種コマンドを一時的に保持するために用いられる。
マイクロプロセッサ15は、それぞれ自系のコントローラ6全体の動作を制御する機能を有する。マイクロプロセッサ15は、ローカルメモリ14に格納されたリードコマンドやライトコマンドを、当該ローカルメモリ14に格納された順番で処理する。マイクロプロセッサ15は、ローカルメモリ14に保持されたライトコマンドやリードコマンドに応じて、予め自己に対して排他的に割り当てられた論理ボリュームに対するデータの入出力等の処理を行う。マイクロプロセッサ15自体を制御するマイクロプログラムは同じコントローラ6内のローカルメモリ14に保存される。
記憶装置通信制御部16は、各記憶装置4との通信を制御するインタフェースである。スイッチ17は、通信相手となる記憶装置4を切り替えるためのスイッチである。スイッチ17としては、例えば、SAS−ExpanderやFCループスイッチを適用することができる。なお、スイッチ17に代えて、例えばFCループで記憶装置4と接続することもできる。
記憶装置4は、例えば、ハードディスクドライブであり、具体的には、FCハードディスクドライブ、SASハードディスクドライブおよび/またはSATAハードディスクドライブ等が搭載されたディスクアレイ装置などが該当する。複数のハードディスクドライブが提供する記憶領域上には、データを読み書きするための論理的な記憶領域である論理ボリュームを複数設定することができる。
論理ボリュームについては、複数の記憶装置4間でRAID技術を適用することで信頼性および応答性を高めることができる。具体的には、「RAID0」、「RAID1」、「RAID3」、「RAID5」、「RAID6」または「RAID0+1」等の様々なRAIDレベルを論理ボリュームごとに設定することができる。
図2を参照して、上述したコントローラ6のデータ転送制御部11について詳細に説明する。データ転送制御部11は、省電力制御部110と、複数のDMA(Direct Memory Access)111A〜111I(データ転送部)とを有する。省電力制御部110は、通信ポート18A〜18D、DMA111A〜111Dおよびキャッシュメモリ12A〜12Dとそれぞれ電気的に接続されている。
省電力制御部110は、通信ポート18A〜18Dごとのホスト装置2との接続状況、および通信ポート18A〜18Dごとに入出力されるデータ量に基づいて、DMA111A〜111Dおよびキャッシュメモリ12A〜12Dの稼働/停止を制御する機能を有する。この省電力制御部110の詳細については後述する。
DMA111A〜111Iは、ホスト装置2と記憶装置4との間で送受信されるデータを、ホスト通信制御部10と記憶装置通信制御部16との間で転送させる機能を有する。DMA111A〜111Dは、ホスト通信制御部10用のDMAであり、DMA111E〜111Hは、記憶装置通信制御部16用のDMAであり、DMA111Iは、キャッシュメモリ12用のDMAである。
各通信ポート18A〜18Dには、特定のDMA111A〜111Dおよびキャッシュメモリ12A〜12Dがそれぞれ対応付けられており、一の通信ポート18を介して入出力されるデータは、当該一の通信ポート18に対応付けられた特定のDMA111およびキャッシュメモリ12を用いて転送される。例えば、通信ポート18Aは、DMA111Aおよびキャッシュメモリ12Aと対応付けられており、通信ポート18Aを介して入出力されるデータは、通信ポート18Aに対応付けられたDMA111Aおよびキャッシュメモリ12Aを用いて転送される。同様に、通信ポート18Bは、DMA111Bおよびキャッシュメモリ12Bと対応付けられており、通信ポート18Cは、DMA111Cおよびキャッシュメモリ12Cと対応付けられており、通信ポート18Dは、DMA111Dおよびキャッシュメモリ12Dと対応付けられている。これらの対応関係は、例えば、各通信ポート18を識別する情報に対応付けて、DMA111Aを識別する情報およびキャッシュメモリ12Aを識別する情報をそれぞれローカルメモリ14に記憶させることで設定することができる。
図3を参照して、上述したデータ転送制御部11の省電力制御部110について詳細に説明する。省電力制御部110は、データモニタ部1101と、判定部1102(通信ポート動作判定部、データ量判定部、第二のデータ量判定部、余裕通信ポート判定部)と、データパススイッチ部1103と、停止信号生成部1104と、クロックスイッチ部1105と、電源スイッチ部1106と、を有する。この省電力制御部110は、マイクロプロセッサ15によって制御される。
データモニタ部1101は、各通信ポート18A〜18Dに入出力されるデータをモニタリングする。データモニタ部1101は、モニタリングしているデータのデータ量と、当該データに含まれるリンク情報とを判定部1102に送信する。リンク情報とは、通信ポート18とホスト装置2との間の接続が確立しているか否かを示す接続状況信号をいう。
判定部1102は、データモニタ部1101から送信されるリンク情報と、各通信ポート18A〜18Dから送信されるSFPの装着の有無を示す装着状況情報(接続状況信号)とに基づいて、各通信ポート18〜18Dが動作しているか否かを判定する。具体的には、リンク情報が、通信ポート18とホスト装置2との間の接続が確立していることを示し、かつ、装着状況情報が、SFPが装着されていることを示す場合に、判定部1102は、当該通信ポート18が動作していると判定する。
判定部1102は、通信ポート18が動作していると判定した場合に、動作している一の通信ポート18に入出力されるデータ量が、例えば、200MB/s(第二の所定値)以下となるデータ量状態が、10μs(第二の所定時間)以上継続しているか否かを判定する。省電力制御部110は、判定部1102によって上記データ量状態が10μs以上継続していると判定された場合に、判定された一の通信ポート18を識別する情報に対応付けて、当該一の通信ポート18に入出力されるデータ量に余裕があることを示す余裕有情報をローカルメモリ14に記憶させる。
判定部1102は、通信ポート18が動作していると判定した場合に、動作している一の通信ポート18に入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定する。省電力制御部110は、判定部1102によって上記少データ量状態が所定時間以上継続していると判定された場合に、判定された一の通信ポート18に対応するDMA111およびキャッシュメモリ12を停止させる。
ここで、例えば、上記所定値を100MB/sとし、上記所定時間を10μs(第一の停止下限時間)、1ms(第二の停止下限時間)、10ms(第三の停止下限時間)とした場合には、以下のようにDMA111およびキャッシュメモリ12を停止させることができる。なお、上記所定値および上記所定時間は、DMA111およびキャッシュメモリ12を停止させるか否かを判定する際の判定基準として用いられるものであり、システムごとに最適な値を設定することができる。
省電力制御部110は、判定部1102によって少データ量状態が10μs以上継続していると判定された場合には、一の通信ポートに対応するDMA111を停止する。省電力制御部110は、判定部1102によって少データ量状態が1ms以上継続していると判定された場合には、一の通信ポートに対応するDMA111に加え、一の通信ポートに対応するキャッシュメモリ12のリフレッシュを停止させる。省電力制御部110は、判定部1102によって少データ量状態が10ms以上継続していると判定された場合には、一の通信ポートに対応するDMA111に加え、一の通信ポートに対応するキャッシュメモリ12の電源を停止させる。
これは、復帰時の処理効率を向上させるために、復帰に要する時間を考慮して、入出力データ量が少ない状態が継続している時間に応じて、停止対象や停止内容を段階的に変えたものである。復帰に要する時間は、DMAの起動に要する時間が最も短く、キャッシュメモリの起動に要する時間が最も長くなる。したがって、入出力データ量が少ない状態が継続している時間が短いときには、復帰に要する時間が短い対象を停止させ、入出力データ量が少ない状態が継続している時間が長い場合には、復帰に要する時間が長い対象も停止させることで、省電力と処理効率の両立を図ることとしたものである。なお、DMA111およびキャッシュメモリ12を停止させるしくみについては、後述する。
判定部1102は、一の通信ポート18に対応するDMA111およびキャッシュメモリ12を停止させる際に、ローカルメモリ14に記憶された上記余裕有情報に対応する他の通信ポート18が存在するか否かを判定する。すなわち、入出力されるデータ量に余裕がある他の通信ポート18が存在するか否かを判定する。
データパススイッチ部1103は、判定部1102によって余裕有情報に対応する他の通信ポート18が存在すると判定された場合に、一の通信ポート18に入出力されるデータを、当該他の通信ポート18に対応するDMA111によって転送させ、他の通信ポート18に対応するキャッシュメモリ12に記憶させる。つまり、一の通信ポート18に入出力されるデータのデータパスを、一の通信ポート18に対応して予め設定されている一の通信ポート18用のデータパスから、他の通信ポート18に対応して予め設定されている他の通信ポート18用のデータパスに切り換える。省電力制御部110は、データパスが切り換えられた場合に、パス切換済フラグ(以下、フラグを「FLG」という。)をONにする。パス切換済FLGとは、一の通信ポート18のデータパスが他の通信ポート18用のデータパスに切り換えられているか否かを示すフラグである。パス切換済FLGは、各通信ポート18を識別する情報に対応付けてそれぞれローカルメモリ14に記憶される。
省電力制御部110は、一の通信ポート18に対応するDMA111およびキャッシュメモリ12が停止した後に、当該一の通信ポート18に入出力されるデータ量が100MB/s(所定値)を超えた場合に、一の通信ポート18に入出力されるデータのデータパスを、他の通信ポート18用のデータパスから、当該一の通信ポート18用のデータパスに切り換えるとともに、当該一の通信ポート18に対応するDMA111およびキャッシュメモリ12を起動させる。つまり、DMA111およびキャッシュメモリ12を停止させた一の通信ポート18において、少データ量状態が解消された場合には、当該一の通信ポート18用のデータパスに戻してデータ転送を行う。
以下において、判定部1102による判定結果に応じてDMA111およびキャッシュメモリ12を停止/起動させるしくみについて具体的に説明する。
第一に、判定部1102によって少データ量状態が10μs以上継続していると判定された場合には、データパススイッチ部1103は、一の通信ポート18に入出力されるデータを転送する際に用いるDMA111を、一の通信ポート18に対応して予め設定されているDMA111から、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているDMA111に切り換える。この処理に続いて、停止信号生成部1104は、判定された一の通信ポート18に対応するDMA111を停止させるためのクロック停止信号を生成し、クロックスイッチ部1105にクロック停止信号を送信する。クロックスイッチ部1105は、このクロック停止信号に対応するDMA111を停止させる。
DMA111を停止させた後に、判定部1102によって少データ量状態が解消されたと判定された場合に、停止信号生成部1104は、判定された一の通信ポート18に対応するDMA111を起動させるためのクロック再開信号を生成し、クロックスイッチ部1105に当該クロック再開信号を送信する。クロックスイッチ部1105は、このクロック再開信号に対応するDMA111を起動させる。この処理に続いて、データパススイッチ部1103は、判定された一の通信ポート18に対応するDMA111を、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているDMA111から、当該一の通信ポート18に対応して予め設定されているDMA111に切り換える。
図4を参照して、データパススイッチ部1103がDMA111を切り換えるしくみについて説明する。データパススイッチ部1103には、DMA111A〜111Dと同数のスイッチSW1〜SW4が設けられており、各スイッチSW1〜SW4は、各DMA111A〜111Dとそれぞれ相互に電気的に接続可能な状態に設計されている。
各DMA111A〜111Dには、予めパラメタが設定されている。パラメタとしては、例えば、DMAが使用する通信ポート、転送先のアドレス、データエラーチェック用コードの有無等が設定される。各DMA111A〜111Dは、自DMAに対応して設定されているパラメタの内容に従ってデータを転送する。
システム起動時には、通信ポート18Aに対応するスイッチSW1はDMA111Aと接続され、通信ポート18Bに対応するスイッチSW2はDMA111Bと接続され、通信ポート18Cに対応するスイッチSW3はDMA111Cと接続され、通信ポート18Dに対応するスイッチSW4はDMA111Dと接続されている。その後、例えば、DMA111Aを停止させることとなり、通信ポート18Bに余裕有情報が設定されていると判定された場合には、スイッチSW1は、その接続先をDMA111AからDMA111Bに切り換える。この処理と並行して、省電力制御部110は、DMA111A用のパラメタの内容を、DMA111B用のパラメタの内容に変更する。その後、停止させたDMA111Aを起動させることとなった場合には、スイッチSW1は、その接続先をDMA111BからDMA111Aに切り換える。この処理と並行して、省電力制御部110は、DMA111A用のパラメタの内容を、DMA111A用のパラメタの内容に戻す。
図5を参照して、クロックスイッチ部1105がDMA111を停止/起動させるしくみについて説明する。クロックスイッチ部1105には、DMA111A〜111Dと同数の停止信号受信部Sr1〜Sr4およびクロック送信部CS1〜CS4と、メインクロック部MCが設けられている。各DMA111A〜111Dには、各クロック送信部CS1〜CS4に対応付けられたクロック受信部Cr1〜Cr4がそれぞれ設けられている。各クロック送信部CS1〜CS4は、自クロック送信部に対応するクロック受信部に対し、システムのメインクロックをそれぞれ送信する。システムのメインクロックは、メインクロック部MCによって受信される。
いずれかの停止信号受信部Sr1〜Sr4が上記クロック停止信号を受信した場合には、クロック停止信号を受信した停止信号受信部Srに対応するクロック送信部CSは、メインクロックの送信を中止する。これにより、メインクロックを受信できなくなったクロック受信部Crに対応するDMA111が停止する。
いずれかの停止信号受信部Sr1〜Sr4が上記クロック再開信号を受信した場合には、クロック再開信号を受信した停止信号受信部Srに対応するクロック送信部CSは、メインクロックの送信を再開する。これにより、メインクロックを受信できるようになったクロック受信部Crに対応するDMA111が起動する。
第二に、判定部1102によって少データ量状態が1ms以上継続していると判定された場合(少データ量状態が10ms以上継続している場合は除く)には、省電力制御部110は、判定された一の通信ポート18に対応するキャッシュメモリ12に記憶されているダーティデータを、記憶装置4上の所定の記憶領域に退避させる。ダーティデータとは、キャッシュメモリ12に書き込まれたデータのうち、まだ記憶装置4に書き込まれていないデータのことをいう。この処理と並行して、省電力制御部110は、一の通信ポート18に入出力されるデータを転送する際に用いるキャッシュメモリ12を、一の通信ポート18に対応して予め設定されているキャッシュメモリ12から、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているキャッシュメモリ12に切り換える。この処理に続いて、停止信号生成部1104は、判定された一の通信ポート18に対応するキャッシュメモリ12のリフレッシュを停止させるためのリフレッシュ停止信号を生成し、電源スイッチ部1106に当該リフレッシュ停止信号を送信する。電源スイッチ部1106は、リフレッシュ停止信号に対応するキャッシュメモリ12のリフレッシュを停止させる。
キャッシュメモリ12のリフレッシュを停止させた後に、判定部1102によって少データ量状態が解消されたと判定された場合に、停止信号生成部1104は、判定された一の通信ポート18に対応するキャッシュメモリ12のリフレッシュ機能を起動させるためのリフレッシュ再開信号を生成し、電源スイッチ部1106に当該リフレッシュ再開信号を送信する。電源スイッチ部1106は、このリフレッシュ再開信号に対応するキャッシュメモリ12のリフレッシュ機能を起動させる。この処理に続いて、省電力制御部110は、判定された一の通信ポート18に対応するキャッシュメモリ12を、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているキャッシュメモリ12から、当該一の通信ポート18に対応して予め設定されているキャッシュメモリ12に切り換える。
第三に、判定部1102によって少データ量状態が10ms以上継続していると判定された場合には、省電力制御部110は、判定された一の通信ポート18に対応するキャッシュメモリ12に記憶されているダーティデータを、記憶装置4上の所定の記憶領域に退避させる。この処理と並行して、省電力制御部110は、一の通信ポート18に入出力されるデータを転送する際に用いるキャッシュメモリ12を、一の通信ポート18に対応して予め設定されているキャッシュメモリ12から、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているキャッシュメモリ12に切り換える。これらの処理に続いて、停止信号生成部1104は、判定された一の通信ポートに対応するキャッシュメモリ12の電源を停止させるための電源停止信号を生成し、電源スイッチ部1106に当該電源停止信号を送信する。電源スイッチ部1106は、電源停止信号に対応するキャッシュメモリ12の電源を停止させる。
キャッシュメモリ12の電源を停止させた後に、判定部1102によって少データ量状態が解消されたと判定された場合に、停止信号生成部1104は、判定された一の通信ポート18に対応するキャッシュメモリ12を起動させるための起動信号を生成し、電源スイッチ部1106に当該起動信号を送信する。電源スイッチ部1106は、この起動信号に対応するキャッシュメモリ12の電源を投入して起動させる。この処理に続いて、省電力制御部110は、判定された一の通信ポート18に対応するキャッシュメモリ12を、余裕有情報が設定されている他の通信ポート18に対応して予め設定されているキャッシュメモリ12から、当該一の通信ポート18に対応して予め設定されているキャッシュメモリ12に切り換える。
図6を参照して、省電力制御部110の電源スイッチ部1106がキャッシュメモリ12を停止/起動させるしくみについて説明する。電源スイッチ部1106には、キャッシュメモリ12A〜12Dと同数の停止信号受信部r1〜r4および停止指示部i1〜i4が設けられている。各キャッシュメモリ12A〜12Dには、各停止指示部i1〜i4に対応付けられた停止部S1〜S4がそれぞれ設けられている。
いずれかの停止信号受信部r1〜r4が上記リフレッシュ停止信号を受信した場合には、リフレッシュ停止信号を受信した停止信号受信部rに対応する停止指示部iは、リフレッシュを停止させる制御信号を自停止指示部iに対応する停止部Sに送信する。この制御信号を受信した停止部Sに対応するキャッシュメモリ12は、リフレッシュを停止する。
いずれかの停止信号受信部r1〜r4が上記リフレッシュ再開信号を受信した場合には、リフレッシュ再開信号を受信した停止信号受信部rに対応する停止指示部iは、リフレッシュを再開させる制御信号を自停止指示部iに対応する停止部Sに送信する。この制御信号を受信した停止部Sに対応するキャッシュメモリ12は、リフレッシュ機能を起動する。
いずれかの停止信号受信部r1〜r4が上記電源停止信号を受信した場合には、電源停止信号を受信した停止信号受信部rに対応する停止指示部iは、電源を停止させる制御信号を自停止指示部iに対応する停止部Sに送信する。この制御信号を受信した停止部Sに対応するキャッシュメモリ12は、キャッシュメモリの電源を停止する。
いずれかの停止信号受信部r1〜r4が上記起動信号を受信した場合には、起動信号を受信した停止信号受信部rに対応する停止指示部i1〜i4は、電源を投入させる制御信号を自停止指示部iに対応する停止部Sに送信する。この制御信号を受信した停止部Sに対応するキャッシュメモリ12は、キャッシュメモリの電源を投入して起動する。
次に、図7を参照して、ストレージシステム1における省電力制御処理について説明する。図7は、本実施形態における省電力制御処理を説明するためのフローチャートである。この省電力制御処理では、各通信ポート18A〜18Dに関連する処理を一ポートずつ順番に処理する。ここでは、通信ポート18Aに関する処理を開始するところから説明する。
最初に、判定部1102は、通信ポート18Aに関するリンク情報および装着状況情報に基づいて、通信ポート18Aが動作しているか否かを判定する(ステップS11)。この判定がNOである場合(ステップS11;NO)には、処理を後述するステップS18に移行する。
一方、上記ステップS11において、通信ポート18Aが動作していると判定された場合(ステップS11;YES)に、判定部1102は、通信ポート18Aに対応するパス切換済FLGがONであるか否かを判定する(ステップS12)。この判定がNOである場合(ステップS12;NO)に、省電力制御部110は、後述するパス余裕判定処理を実行し(ステップS13)、後述する省電力処理を実行する(ステップS14)。
一方、上記ステップS12において、通信ポート18Aのパス切換済FLGがONであると判定された場合(ステップS12;YES)に、判定部1102は、通信ポート18Aに入出力されるデータ量が100MB/s以上であるか否かを判定する(ステップS15)。この判定がNOである場合(ステップS15;NO)には、処理を後述するステップS18に移行する。
一方、上記ステップS15において、通信ポート18Aに入出力されるデータ量が100MB/s以上であると判定された場合(ステップS15;YES)に、省電力制御部110は、後述するパス復帰処理を実行し(ステップS16)、通信ポート18Aに対応するパス切換済FLGをOFFにする(ステップS17)。
続いて、全ての通信ポート18A〜18Dに関する処理が終了していない場合(ステップS18;NO)には、次の通信ポートに処理対象を移行させる(ステップS19)。ここでは、処理対象が通信ポート18Bに移行することになる。
一方、テップS18において、全ての通信ポート18A〜18Dに関する処理が終了した場合(ステップS18;YES)には、次回の省電力制御処理が開始されるまで待機する(ステップS20)。
次に、図8を参照して、上述したパス余裕判定処理について説明する。図8は、図7のステップS13におけるパス余裕判定処理の内容を説明するためのフローチャートである。
最初に、判定部1102は、通信ポート18Aに入出力されるデータ量が200MB/s以下となる状態が、10μs以上継続しているか否かを判定する(ステップS101)。この判定がYESの場合(ステップS101;YES)に、省電力制御部110は、通信ポート18Aに対応するパス切換済FLGをONにする(ステップS102)。一方、この判定がNOの場合(ステップS101;NO)に、省電力制御部110は、通信ポート18Aに対応するパス切換済FLGをOFFにする(ステップS103)。
次に、図9を参照して、上述した省電力処理について説明する。図9は、図7のステップS14における省電力処理の内容を説明するためのフローチャートである。
最初に、判定部1102は、通信ポート18Aに入出力されるデータ量が100MB/s以下となる少データ量状態であるか否かを判定する(ステップS201)。この判定がNOの場合(ステップS201;NO)には、省電力処理を終了する。
一方、ステップS201において、通信ポート18Aに入出力されるデータ量が少データ量状態であると判定された場合(ステップS201;YES)に、判定部1102は、少データ量状態が10ms以上継続しているか否かを判定する(ステップS202)。この判定がYESである場合(ステップS202;YES)に、省電力制御部110は、後述するDMA停止処理を実行し(ステップS203)、後述するキャッシュ電源停止処理を実行して(ステップS204)から省電力処理を終了する。
一方、ステップS202において、少データ量状態が10ms未満であると判定された場合(ステップS202;NO)に、判定部1102は、少データ量状態が1ms以上継続しているか否かを判定する(ステップS205)。この判定がYESである場合(ステップS205;YES)に、省電力制御部110は、後述するDMA停止処理を実行し(ステップS206)、後述するリフレッシュ停止処理を実行して(ステップS207)から省電力処理を終了する。
一方、ステップS205において、少データ量状態が1ms未満であると判定された場合(ステップS205;NO)に、判定部1102は、少データ量状態が10μs以上継続しているか否かを判定する(ステップS208)。この判定がYESである場合(ステップS208;YES)に、省電力制御部110は、後述するDMA停止処理を実行して(ステップS209)、省電力処理を終了する。
次に、図10を参照して、上述したDMA停止処理について説明する。図10は、図9のステップS203,S206およびS209におけるDMA停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート18Bに対して余裕有情報が設定されている場合について説明する。
最初に、判定部1102は、ローカルメモリ14に記憶された余裕有情報に対応する他の通信ポート18B〜18Dが存在するか否かを判定する。(ステップS1001)。この判定がNOの場合(ステップS1001;NO)には、DMA停止処理を終了する。
一方、ステップS1001において、余裕有情報に対応する他の通信ポート18Bが存在すると判定された場合(ステップS1001;YES)に、データパススイッチ部1103のスイッチSW1は、その接続先の割り当てをDMA111Aから、他の通信ポート18Bに対応するDMA111Bに変更させる(ステップS1002)。
続いて、クロックスイッチ部1105は、停止信号生成部1104によって生成されたクロック停止信号に対応するDMA111Aを停止させる(ステップS1003)。
続いて、省電力制御部110は、通信ポート18Aに対応するパス切換済FLGをONにして(ステップS1004)、DMA停止処理を終了する。
次に、図11を参照して、上述したキャッシュ電源停止処理について説明する。図11は、図9のステップS204におけるキャッシュ電源停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート18Bに対して余裕有情報が設定されている場合について説明する。
最初に、判定部1102は、ローカルメモリ14に記憶された余裕有情報に対応する他の通信ポート18B〜18Dが存在するか否かを判定する。(ステップS2001)。この判定がNOの場合(ステップS2001;NO)には、キャッシュ電源停止処理を終了する。
一方、ステップS2001において、余裕有情報に対応する他の通信ポート18Bが存在すると判定された場合(ステップS2001;YES)に、省電力制御部110は、通信ポート18Aに対応するキャッシュメモリ12Aに記憶されているダーティデータを、記憶装置4上の所定の記憶領域に退避させる(ステップS2002)。
続いて、省電力制御部110は、通信ポート18Aに対するキャッシュメモリの割り当てを、キャッシュメモリ12Aから、他の通信ポート18Bに対応するキャッシュメモリ12Bに変更させる(ステップS2003)。
続いて、電源スイッチ部1106は、停止信号生成部1104によって生成された電源停止信号に対応するキャッシュメモリ12Aの電源を停止させ(ステップS2004)、キャッシュ電源停止処理を終了する。
次に、図12を参照して、上述したリフレッシュ停止処理について説明する。図12は、図9のステップS207におけるリフレッシュ停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート18Bに対して余裕有情報が設定されている場合について説明する。
最初に、判定部1102は、ローカルメモリ14に記憶された余裕有情報に対応する他の通信ポート18B〜18Dが存在するか否かを判定する。(ステップS3001)。この判定がNOの場合(ステップS3001;NO)には、リフレッシュ停止処理を終了する。
一方、ステップS3001において、余裕有情報に対応する他の通信ポート18Bが存在すると判定された場合(ステップS3001;YES)に、省電力制御部110は、通信ポート18Aに対応するキャッシュメモリ12Aに記憶されているダーティデータを、記憶装置4上の所定の記憶領域に退避させる(ステップS3002)。
続いて、省電力制御部110は、通信ポート18Aのキャッシュメモリの割り当てを、キャッシュメモリ12Aから、他の通信ポート18Bに対応するキャッシュメモリ12Bに変更させる(ステップS3003)。
続いて、電源スイッチ部1106は、停止信号生成部1104によって生成されたリフレッシュ停止信号に対応するキャッシュメモリ12Aのリフレッシュを停止させ(ステップS3004)、リフレッシュ停止処理を終了する。
次に、図13を参照して、上述したパス復帰処理について説明する。図13は、図7のステップS16におけるパス復帰処理の内容を説明するためのフローチャートである。
最初に、判定部1102は、通信ポート18Aに対応するDMA111Aが停止中であるか否かを判定する(ステップS301)。この判定がNOである場合(ステップS301;NO)には、処理を後述するステップS304に移行する。
一方、ステップS301において、DMA111Aが停止中であると判定された場合(ステップS301;YES)に、省電力制御部110は、DMA111Aを起動させ(ステップS302)、通信ポート18Aに対応するDMAの割り当てを、通信ポート18Aに対応付けて予め設定されているDMA111Aに戻す(ステップS303)。
続いて、判定部1102は、通信ポート18Aに対応するキャッシュメモリ12Aがリフレッシュ停止中または電源停止中であるか否かを判定する(ステップS304)。この判定がNOである場合(ステップS304;NO)には、パス復帰処理を終了する。
一方、ステップS304において、キャッシュメモリ12Aがリフレッシュ停止中または電源停止中であると判定された場合(ステップS304;YES)に、省電力制御部110は、キャッシュメモリ12Aのリフレッシュ機能を起動させ、またはキャッシュメモリ12Aの電源を投入して起動させる(ステップS305)。
続いて、省電力制御部110は、通信ポート18Aに対応するキャッシュメモリの割り当てを、通信ポート18Aに対応付けて予め設定されているキャッシュメモリ12Aに戻して(ステップS306)、パス復帰処理を終了する。
上述してきたように、実施形態における記憶制御装置3では、入出力データ量が少ない一の通信ポート18に対応するDMA111およびキャッシュメモリ12を停止させることができる。これにより、通信ポート単位で消費電力を低減させることが可能となる。
また、実施形態における記憶制御装置3では、DMA111およびキャッシュメモリ12を停止させる際に、一の通信ポート18に入出力されるデータを、入出力データ量に余裕のある他の通信ポート18に対応するDMA111およびキャッシュメモリ12を用いて転送させることができる。これにより、一部のDMA111およびキャッシュメモリ12を停止させた場合であっても、データ転送を確実に行うことができる。
また、実施形態における記憶制御装置3では、少データ量状態の継続時間が10μs以上である場合には、DMA111のみを停止させ、少データ量状態の継続時間が1ms以上である場合には、DMA111に加え、キャッシュメモリ12のリフレッシュを停止させ、少データ量状態の継続時間が10ms以上である場合には、DMA111に加え、キャッシュメモリ12の電源を停止させているため、停止状態からの復帰に要する時間が比較的短いものから段階的に停止させることができ、復帰時の処理効率を向上させることができる。
[変形例]
なお、上述した実施形態においては、DMA111およびキャッシュメモリ12を停止させるときに、各通信ポート18のデータ量を条件にしているが、必ずしもデータ量を条件にする必要はない。例えば、通信ポートのリンクが確立しているか否かを条件にして、DMA111およびキャッシュメモリ12を停止させることとしてもよい。また、SFPが装着されているか否かを条件にして、DMA111およびキャッシュメモリ12を停止させることとしてもよい。さらに、これらの条件を組み合わせることとしてもよい。つまり、各通信ポート18の接続状況に応じて、システム全体としてデータ転送を確実に行うことができる範囲で、DMA111およびキャッシュメモリ12を停止させることができればよい。
なお、上述した実施形態においては、DMA111およびキャッシュメモリ12を停止させるときに、各通信ポート18のデータ量を条件にしているが、必ずしもデータ量を条件にする必要はない。例えば、通信ポートのリンクが確立しているか否かを条件にして、DMA111およびキャッシュメモリ12を停止させることとしてもよい。また、SFPが装着されているか否かを条件にして、DMA111およびキャッシュメモリ12を停止させることとしてもよい。さらに、これらの条件を組み合わせることとしてもよい。つまり、各通信ポート18の接続状況に応じて、システム全体としてデータ転送を確実に行うことができる範囲で、DMA111およびキャッシュメモリ12を停止させることができればよい。
ここで、記憶制御装置3では、省電力制御部110を、通信ポート18A〜18D、DMA111A〜111Dおよびキャッシュメモリ12A〜12Dとそれぞれ電気的に接続させており、省電力制御処理をハードウェアで制御することを可能としている。したがって、通信ポートに対応するSFPの装着状況に応じてDMA111A〜111Dやキャッシュメモリ12A〜12Dを停止させることができる。これにより、省電力制御処理をホスト装置2側の主導で実行するのではなく、記憶制御装置3側の主導で実行させることができる。
図14を参照して、SFPが装着されているか否かを条件にしてDMA111およびキャッシュメモリ12を停止させる場合の省電力制御処理について説明する。図14は、本変形例における省電力制御処理を説明するためのフローチャートである。この省電力制御処理では、各通信ポート18A〜18Dに関連する処理を一ポートずつ順番に処理する。ここでは、通信ポート18Aに関する処理を開始するところから説明する。
最初に、判定部1102は、通信ポート18Aに関する装着状況情報に基づいて、通信ポート18Aに対応するSFPが装着されているか否かを判定する(ステップS21)。この判定がNOである場合(ステップS21;NO)に、判定部1102は、通信ポート18Aに対応する省電力FLGがONであるか否かを判定する(ステップS22)。この判定で省電力FLGがOFFであると判定された場合(ステップS21;NO)に、省電力制御部110は、通信ポート18Aに対応するキャッシュメモリ12Aの電源を停止させるとともに、通信ポート18Aに対応するDMA111Aを停止させる(ステップS23)。そして、省電力制御部110は、通信ポート18Aに対応する省電力FLGをONにする(ステップS24)。
一方、上記ステップS21において、通信ポート18Aに対応するSFPが装着されていると判定された場合(ステップS21;YES)に、判定部1102は、通信ポート18Aに対応する省電力FLGがONであるか否かを判定する(ステップS25)。この判定で省電力FLGがONであると判定された場合(ステップS25;YES)に、省電力制御部110は、通信ポート18Aに対応するDMA111Aを起動させるとともに、通信ポート18Aに対応するキャッシュメモリ12Aの電源を投入して起動させる(ステップS23)。そして、省電力制御部110は、通信ポート18Aに対応する省電力FLGをOFFにする(ステップS27)。
続いて、全ての通信ポート18A〜18Dに関する処理が終了していない場合(ステップS28;NO)には、次の通信ポートに処理対象を移行させ(ステップS29)、一方、全ての通信ポート18A〜18Dに関する処理が終了した場合(ステップS28;YES)には、次回の省電力制御処理が開始されるまで待機する(ステップS30)。
このように、SFPが装着されているか否かを条件にしてDMA111およびキャッシュメモリ12を停止させることとした場合には、一の通信ポート18に対応するSFPが装着されているか否かを判定し、SFPが装着されていない場合に、この一の通信ポート18に対応するDMA111およびキャッシュメモリ12を停止させることができる。これにより、通信ポート単位で消費電力を低減させることが可能となる。さらに、例えば、データ量をモニタリングすることや、データパスを切り換える必要がなくなるため、システム構成を簡素にすることができる。なお、通信ポートのリンクが確立しているか否かを条件にしてDMA111およびキャッシュメモリ12を停止させる場合も、これと同様に処理することができ、同様の効果が得られる。
また、上述した実施形態においては、一のキャッシュメモリ12に対して自キャッシュメモリ分の記憶領域のみを割り当てているが、一のキャッシュメモリ12に対して自キャッシュメモリ分の記憶領域に加え、他のキャッシュメモリ分の記憶領域も予め割り当てておくこととしてもよい。例えば、図15に示すように、キャッシュメモリ12ごとに、全てのキャッシュメモリ12A〜12D分の記憶領域を均等に割り当てておくこととしてもよい。また、例えば、図16に示すように、キャッシュメモリ12ごとに、全体の半分の記憶領域を自キャッシュメモリ分の記憶領域に割り当て、残りの半分の領域を他のキャッシュメモリ分の記憶領域に割り当てておくこととしてもよい。ここで、記憶領域の割合は、キャッシュメモリ分の記憶領域を均等に割り当てた場合が最も高い性能を確保することができるが、他の割合であってもよい。
このように、各キャッシュメモリ12に予め全てのキャッシュメモリ分の記憶領域を確保しておくことで、例えば、キャッシュメモリ12Aのリフレッシュや電源を停止するときに、キャッシュメモリ12Aのデータを、他のキャッシュメモリ12Bに予め割り当てられているキャッシュメモリ12A分の記憶領域に書き込ませることができる。これにより、ダーティデータを記憶装置4に書き込むことなく、他のキャッシュメモリの予め定められた記憶領域に書き込ませることができるため、処理速度を向上させることができるとともに、省電力制御処理をコントローラ6内で実行させることができる。
また、上述した実施形態においては、キャッシュメモリとして揮発性メモリを採用しているが、不揮発性メモリを採用することとしてもよい。この場合には、リフレッシュは不要となるため、上述したリフレッシュに関する処理も不要となる。一方、不揮発性メモリを採用した場合には、電源を停止してもキャッシュメモリ内のデータが保持されるため、キャッシュメモリの電源を停止するときに、キャッシュメモリのダーティデータを記憶装置4に書き込む処理を省くことができる。
また、上述した実施形態においては、一の通信ポートに対応するDMA111A〜111Dおよびキャッシュメモリ12A〜12Dを停止させているが、停止対象はこれに限定されない。例えば、DMA111E〜111Iについても各通信ポートのデータ量に応じて停止させることとしてもよい。また、一の通信ポートに対応する論理ボリュームを停止させることとしてもよい。この場合には、論理ボリュームが通信ポート18ごとに割り当てられるように設計することが要件となる。
1…ストレージシステム、2…ホスト装置、3…記憶制御装置、4…記憶装置、6…コントローラ、10…ホスト通信制御部、11…データ転送制御部、12…キャッシュメモリ、14…ローカルメモリ、15…マイクロプロセッサ、16…記憶装置通信制御部、18…通信ポート、110…省電力制御部、1101…データモニタ部、1102…判定部、1103…データパススイッチ部、1104…停止信号生成部、1105…クロックスイッチ部、1106…電源スイッチ部、111…DMA。
Claims (11)
- 複数の通信ポートを有し、当該通信ポートを介して接続可能なホスト装置との通信を制御する第一通信制御部と、
複数の記憶装置との通信を制御する第二通信制御部と、
前記ホスト装置と前記記憶装置との間で送受信されるデータを、前記第一通信制御部と前記第二通信制御部との間で転送させる複数のデータ転送部と、
前記データ転送部で転送されるデータを一時的に記憶する複数の一時記憶部と、
前記通信ポートごとの前記ホスト装置との接続状況に基づいて、前記通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部の一部を停止させる省電力制御部と、
を備えることを特徴とする記憶制御装置。 - 前記省電力制御部は、前記接続状況、および前記通信ポートごとに入出力されるデータ量に基づいて、前記通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部の一部を停止させることを特徴とする請求項1記載の記憶制御装置。
- 前記省電力制御部は、
前記接続状況を示す接続状況信号を前記通信ポートから受信し、受信した前記接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部と、
前記通信ポート動作判定部によって前記一の通信ポートが動作していると判定された場合に、前記一の通信ポートに入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定するデータ量判定部と、を有し、
前記データ量判定部によって前記少データ量状態が前記所定時間以上継続していると判定された場合に、前記一の通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部を停止させることを特徴とする請求項2記載の記憶制御装置。 - 前記所定時間には、第一の停止下限時間と、当該第一の停止下限時間よりも長い時間である第二の停止下限時間とが含まれ、
前記省電力制御部は、
前記データ量判定部によって前記少データ量状態が前記第一の停止下限時間以上継続していると判定された場合に、前記一の通信ポートに対応する前記データ転送部を停止し、
前記データ量判定部によって前記少データ量状態が前記第二の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部をさらに停止させることを特徴とする請求項3記載の記憶制御装置。 - 前記所定時間には、第一の停止下限時間と、当該第一の停止下限時間よりも長い時間である第二の停止下限時間と、当該第二の停止下限時間よりも長い時間である第三の停止下限時間とが含まれ、
前記省電力制御部は、
前記データ量判定部によって前記少データ量状態が前記第一の停止下限時間以上継続していると判定された場合に、前記一の通信ポートに対応する前記データ転送部を停止し、
前記データ量判定部によって前記少データ量状態が前記第二の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部のリフレッシュをさらに停止させ、
前記データ量判定部によって前記少データ量状態が前記第三の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部の電源をさらに停止させることを特徴とする請求項3記載の記憶制御装置。 - 前記省電力制御部は、
前記一の通信ポートに入出力されるデータ量が、前記所定値よりも大きな値である第二の所定値以下となるデータ量状態が第二の所定時間以上継続しているか否かを判定する第二のデータ量判定部をさらに有し、
前記第二のデータ量判定部によって前記データ量状態が前記第二の所定時間以上継続していると判定された場合に、前記一の通信ポートを識別する情報に対応付けて、当該一の通信ポートに入出力されるデータ量に余裕があることを示す余裕有情報をメモリに記憶させることを特徴とする請求項3記載の記憶制御装置。 - 前記省電力制御部は、
前記一の通信ポート用の前記データ転送部および前記一時記憶部を停止させる際に、前記記憶された前記余裕有情報に対応する他の通信ポートが存在するか否かを判定する余裕通信ポート判定部をさらに有し、
前記余裕通信ポート判定部によって前記余裕有情報に対応する他の通信ポートが存在すると判定された場合に、前記一の通信ポートに入出力されるデータを、前記他の通信ポートに対応する前記データ転送部によって転送させ、前記他の通信ポートに対応する前記一時記憶部に記憶させることを特徴とする請求項6記載の記憶制御装置。 - 前記省電力制御部は、
前記一の通信ポートに対応する前記データ転送部および前記一時記憶部を停止させた後に、当該一の通信ポートに入出力されるデータ量が前記所定値を超えた場合に、当該一の通信ポートに対応する前記データ転送部および前記一時記憶部を起動させることを特徴とする請求項3記載の記憶制御装置。 - 前記省電力制御部は、
前記接続状況を示す接続状況信号を前記通信ポートから受信し、受信した前記接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部を有し、
前記通信ポート動作判定部によって前記一の通信ポートが動作していないと判定された場合に、当該一の通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部を停止させることを特徴とする請求項1記載の記憶制御装置。 - 前記省電力制御部は、
前記一の通信ポートに対応する前記データ転送部および前記一時記憶部を停止させた後に、前記通信ポート動作判定部によって当該一の通信ポートが動作していると判定された場合に、当該一の通信ポートに対応する前記データ転送部および前記一時記憶部を起動させることを特徴とする請求項9記載の記憶制御装置。 - 前記省電力制御部は、前記通信ポート、前記データ転送部および前記一時記憶部とそれぞれ電気的に接続されていることを特徴とする請求項1〜10のいずれか1項に記載の記憶制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008216339A JP2010055152A (ja) | 2008-08-26 | 2008-08-26 | 記憶制御装置 |
US12/289,004 US7953904B2 (en) | 2008-08-26 | 2008-10-17 | Storage control apparatus having power saving controller which stops particular data transfers based on connection and data transfer rates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008216339A JP2010055152A (ja) | 2008-08-26 | 2008-08-26 | 記憶制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010055152A true JP2010055152A (ja) | 2010-03-11 |
Family
ID=41726964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008216339A Pending JP2010055152A (ja) | 2008-08-26 | 2008-08-26 | 記憶制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7953904B2 (ja) |
JP (1) | JP2010055152A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520505A (ja) * | 2009-03-10 | 2012-09-06 | コルティナ・システムズ・インコーポレイテッド | データインターフェース電力消費制御 |
JP2013008230A (ja) * | 2011-06-24 | 2013-01-10 | Hitachi Ltd | 計算機システム、ホストバスアダプタ制御方法及びそのプログラム |
JPWO2012127632A1 (ja) * | 2011-03-22 | 2014-07-24 | 富士通株式会社 | 通信制御装置、通信制御方法および通信制御回路 |
JP2015041292A (ja) * | 2013-08-22 | 2015-03-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | テープドライブのバッファの消費電力の低減 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8689027B2 (en) * | 2008-11-13 | 2014-04-01 | International Business Machines Corporation | Tiled memory power management |
US8543768B2 (en) * | 2008-11-13 | 2013-09-24 | International Business Machines Corporation | Memory system including a spiral cache |
US8527726B2 (en) * | 2008-11-13 | 2013-09-03 | International Business Machines Corporation | Tiled storage array with systolic move-to-front reorganization |
US8127165B2 (en) * | 2009-02-05 | 2012-02-28 | Lsi Corporation | Multipath power management |
US8356193B2 (en) * | 2009-05-19 | 2013-01-15 | International Business Machines Corporation | Scaling energy use in a virtualized environment |
JP5099081B2 (ja) * | 2009-06-18 | 2012-12-12 | 富士通株式会社 | 制御装置、制御方法およびストレージシステム |
US8924606B2 (en) * | 2012-03-02 | 2014-12-30 | Hitachi, Ltd. | Storage system and data transfer control method |
JP6163073B2 (ja) * | 2013-09-26 | 2017-07-12 | キヤノン株式会社 | 画像処理装置とその制御方法、及びプログラム |
CN103631534B (zh) * | 2013-11-12 | 2017-01-11 | 北京兆芯电子科技有限公司 | 数据存储系统以及其管理方法 |
US9619002B2 (en) * | 2015-07-23 | 2017-04-11 | Cisco Technology, Inc. | Activating and deactivation functional units of a line card |
US10819996B2 (en) * | 2018-08-09 | 2020-10-27 | Intel Corporation | Technologies for increasing reporting granularity of media rendering data transfers |
CN111488234B (zh) * | 2020-04-09 | 2021-01-26 | 深圳米筐科技有限公司 | 一种量化交易状态恢复方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4325817B2 (ja) * | 1999-04-05 | 2009-09-02 | 株式会社日立製作所 | ディスクアレイ装置 |
JP4634268B2 (ja) * | 2005-10-03 | 2011-02-16 | 株式会社日立製作所 | ストレージシステムの省電力化方法及びストレージシステム |
JP2007213721A (ja) * | 2006-02-10 | 2007-08-23 | Hitachi Ltd | ストレージシステム及びその制御方法 |
JP4794370B2 (ja) * | 2006-06-20 | 2011-10-19 | 株式会社日立製作所 | 省電力とパフォーマンスを両立したストレージシステム及び記憶制御方法 |
JP4919752B2 (ja) * | 2006-09-29 | 2012-04-18 | 株式会社日立製作所 | 記憶制御装置 |
US7793042B2 (en) * | 2007-01-05 | 2010-09-07 | Dell Products, Lp | System, method, and module for reducing power states for storage devices and associated logical volumes |
JP4438817B2 (ja) * | 2007-04-26 | 2010-03-24 | 株式会社日立製作所 | ストレージ装置およびストレージ装置の省電力制御方法 |
-
2008
- 2008-08-26 JP JP2008216339A patent/JP2010055152A/ja active Pending
- 2008-10-17 US US12/289,004 patent/US7953904B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520505A (ja) * | 2009-03-10 | 2012-09-06 | コルティナ・システムズ・インコーポレイテッド | データインターフェース電力消費制御 |
US9075607B2 (en) | 2009-03-10 | 2015-07-07 | Cortina Systems, Inc. | Data interface power consumption control |
US9746906B2 (en) | 2009-03-10 | 2017-08-29 | Inphi Corporation | Data interface power consumption control |
JPWO2012127632A1 (ja) * | 2011-03-22 | 2014-07-24 | 富士通株式会社 | 通信制御装置、通信制御方法および通信制御回路 |
JP2013008230A (ja) * | 2011-06-24 | 2013-01-10 | Hitachi Ltd | 計算機システム、ホストバスアダプタ制御方法及びそのプログラム |
JP2015041292A (ja) * | 2013-08-22 | 2015-03-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | テープドライブのバッファの消費電力の低減 |
US9454320B2 (en) | 2013-08-22 | 2016-09-27 | International Business Machines Corporation | Reduction of power consumption of a buffer in a tape drive |
US10025373B2 (en) | 2013-08-22 | 2018-07-17 | International Business Machines Corporation | Reduction of power consumption of a buffer in tape drive |
Also Published As
Publication number | Publication date |
---|---|
US7953904B2 (en) | 2011-05-31 |
US20100057948A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010055152A (ja) | 記憶制御装置 | |
JP4897387B2 (ja) | ストレージ装置およびこれを用いたデータの管理方法 | |
US8145932B2 (en) | Systems, methods and media for reducing power consumption in multiple controller information handling systems | |
US8089487B2 (en) | Storage control device and storage system | |
US8433862B2 (en) | Storage system for adjusting asynchronous copy load based on cache activity rate | |
JP5409159B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP2011170589A (ja) | ストレージ制御装置、ストレージ装置およびストレージ制御方法 | |
US8117391B2 (en) | Storage system and data management method | |
JP4702302B2 (ja) | Nasシステム | |
JPWO2009008084A1 (ja) | ディスクアレイ装置、制御方法、および制御プログラム | |
US20110296236A1 (en) | Information Processing Apparatus | |
US9207741B2 (en) | Storage apparatus, controller module, and storage apparatus control method | |
JP2013008230A (ja) | 計算機システム、ホストバスアダプタ制御方法及びそのプログラム | |
JP2017062570A (ja) | 制御装置および制御プログラム | |
JP2001337789A (ja) | ディスクサブシステム | |
JP4893731B2 (ja) | 通信制御装置 | |
US20100125704A1 (en) | Storage control apparatus and storage system | |
US20120072642A1 (en) | Storage apparatus and control method of storage apparatus | |
CN201348879Y (zh) | 一种usb总线供电的移动硬盘 | |
CN101770799A (zh) | 一种usb总线供电的移动硬盘 | |
KR20120035089A (ko) | Nas | |
JP2000284982A (ja) | アクセス制御装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
JP2009266178A (ja) | 中継装置および中継システム | |
JP2008065575A (ja) | 拡張メモリ装置、及びメモリ拡張システム | |
JP2017174026A (ja) | 情報処理装置 |