JP2995375B2 - Ｔｄｍａ衛星通信系における自動周波数制御装置 - Google Patents
Ｔｄｍａ衛星通信系における自動周波数制御装置Info
- Publication number
- JP2995375B2 JP2995375B2 JP9901793A JP9901793A JP2995375B2 JP 2995375 B2 JP2995375 B2 JP 2995375B2 JP 9901793 A JP9901793 A JP 9901793A JP 9901793 A JP9901793 A JP 9901793A JP 2995375 B2 JP2995375 B2 JP 2995375B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency control
- frequency
- reference burst
- communication system
- satellite communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Radio Relay Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも１つの基準
局とこの基準局により制御される複数の従局とによって
構成されるＴＤＭＡ（時分割多元接続）衛星通信系にお
ける、従局及び／又は基準局に設けられる自動周波数制
御装置に関する。
局とこの基準局により制御される複数の従局とによって
構成されるＴＤＭＡ（時分割多元接続）衛星通信系にお
ける、従局及び／又は基準局に設けられる自動周波数制
御装置に関する。
【０００２】
【従来の技術】一般的なＴＤＭＡ衛星通信系では、衛星
上で周期的に区切られた時間（ＴＤＭＡフレームとい
う）を考え、このＴＤＭＡフレームを時間分割して各地
球局に割り当て、各地球局は自局のバーストをその割当
時間内に収まるように送出する。
上で周期的に区切られた時間（ＴＤＭＡフレームとい
う）を考え、このＴＤＭＡフレームを時間分割して各地
球局に割り当て、各地球局は自局のバーストをその割当
時間内に収まるように送出する。
【０００３】このＴＤＭＡフレームのタイミング同期を
維持する為に、基準局並びに従局はローカルクロック源
を備えている。一般的に、基準局には高安定度のローカ
ルクロック源が備えられる。従局では、基準局が送出す
る基準バースト信号を受信し、この受信した基準バース
ト信号をタイミング基準とすることにより、ローカルク
ロック源の発振周波数を制御し、ネットワーク内のタイ
ミング同期を図っている。この周波数制御技術は、ＴＤ
ＭＡ端局装置の重要な技術の一つである。
維持する為に、基準局並びに従局はローカルクロック源
を備えている。一般的に、基準局には高安定度のローカ
ルクロック源が備えられる。従局では、基準局が送出す
る基準バースト信号を受信し、この受信した基準バース
ト信号をタイミング基準とすることにより、ローカルク
ロック源の発振周波数を制御し、ネットワーク内のタイ
ミング同期を図っている。この周波数制御技術は、ＴＤ
ＭＡ端局装置の重要な技術の一つである。
【０００４】図４に示すように、従来の自動周波数制御
装置は基準バースト検出部２０と、位相比較器２１と、
アップ／ダウン・カウンタ（Ｕ／Ｄカウンタ）２２と、
ディジタル／アナログ・コンバータ（Ｄ／Ａコンバー
タ）２３と、ローカルクロック源として動作する電圧制
御形周波数可変水晶発振器（ＶＣＸＯ）２４とを有す
る。
装置は基準バースト検出部２０と、位相比較器２１と、
アップ／ダウン・カウンタ（Ｕ／Ｄカウンタ）２２と、
ディジタル／アナログ・コンバータ（Ｄ／Ａコンバー
タ）２３と、ローカルクロック源として動作する電圧制
御形周波数可変水晶発振器（ＶＣＸＯ）２４とを有す
る。
【０００５】基準バースト検出部２０は受信バースト信
号ＲＢの中から基準バースト信号を検出し、その検出し
た基準バースト信号の位置を示す基準バースト検出信号
ＢＤを出力する。この基準バースト検出信号ＢＤは位相
比較器２１に供給される。この位相比較器２１には後述
するように、ＶＣＸＯ２４からローカルクロックＬＣも
供給される。位相比較器２１は、ローカルクロックＬＣ
を参照して、基準バースト検出信号ＢＤで示される基準
バースト信号の受信位置の変動に基づいて、Ｕ／Ｄカウ
ンタ２２をアップさせるアップ（ＵＰ）カウント指示Ｕ
Ｉまたはダウンさせるダウン（ＤＯＷＮ）カウント指示
ＤＩをＵ／Ｄカウンタ２２に与える。Ｕ／Ｄカウンタ２
２はＵＰカウント指示ＵＩに応答してそのカウント値を
１だけカウントアップし、ＤＯＷＮカウント指示ＤＩに
応答してカウント値を１だけカウントダウンする。Ｕ／
Ｄカウンタ２２はそのカウント値を周波数制御値ＦＣD
として出力する。この周波数制御値ＦＣD はＤ／Ａコン
バータ２３に供給される。Ｄ／Ａコンバータ２３はディ
ジタル信号である周波数制御値ＦＣD をアナログ信号で
ある周波数制御信号ＦＣA に変換する。周波数制御信号
ＦＣA はＶＣＸＯ２４に供給される。周波数制御信号Ｆ
ＣA に応答して、ＶＣＸＯ２４はローカルクロックＬＣ
の出力周波数（発振周波数）を可変する。
号ＲＢの中から基準バースト信号を検出し、その検出し
た基準バースト信号の位置を示す基準バースト検出信号
ＢＤを出力する。この基準バースト検出信号ＢＤは位相
比較器２１に供給される。この位相比較器２１には後述
するように、ＶＣＸＯ２４からローカルクロックＬＣも
供給される。位相比較器２１は、ローカルクロックＬＣ
を参照して、基準バースト検出信号ＢＤで示される基準
バースト信号の受信位置の変動に基づいて、Ｕ／Ｄカウ
ンタ２２をアップさせるアップ（ＵＰ）カウント指示Ｕ
Ｉまたはダウンさせるダウン（ＤＯＷＮ）カウント指示
ＤＩをＵ／Ｄカウンタ２２に与える。Ｕ／Ｄカウンタ２
２はＵＰカウント指示ＵＩに応答してそのカウント値を
１だけカウントアップし、ＤＯＷＮカウント指示ＤＩに
応答してカウント値を１だけカウントダウンする。Ｕ／
Ｄカウンタ２２はそのカウント値を周波数制御値ＦＣD
として出力する。この周波数制御値ＦＣD はＤ／Ａコン
バータ２３に供給される。Ｄ／Ａコンバータ２３はディ
ジタル信号である周波数制御値ＦＣD をアナログ信号で
ある周波数制御信号ＦＣA に変換する。周波数制御信号
ＦＣA はＶＣＸＯ２４に供給される。周波数制御信号Ｆ
ＣA に応答して、ＶＣＸＯ２４はローカルクロックＬＣ
の出力周波数（発振周波数）を可変する。
【０００６】次に、従来の自動周波数制御装置の動作に
ついて説明する。衛星経由で受信される受信バースト信
号ＲＢは基準バースト検出部２０に供給され、基準バー
スト検出部２０はこの入力した受信バースト信号ＲＢか
ら基準バースト信号を見つけだし、基準バースト信号を
見つけたときに基準バースト検出信号ＢＤを位相比較器
２１へ供給する。位相比較器２１では、ローカルクロッ
クＬＣを基準に、基準バースト検出信号ＢＤが入力され
るタイミングを予測しており、この位置の前後によって
ＵＰカウント指示ＵＩあるいはＤＯＷＮカウント指示Ｄ
Ｉを出力する。Ｕ／Ｄカウンタ２２では、入力したＵＰ
カウント指示ＵＩあるいはＤＯＷＮカウント指示ＤＩに
より、カウント値のカウントアップあるいはカウントダ
ウンを行い、カウント値を周波数制御値ＦＣD として出
力する。Ｄ／Ａコンバータ２３は入力した周波数制御値
ＦＣD をその値に応じた電圧に変換し、その変換した電
圧を周波数制御信号ＦＣA としてＶＣＸＯ２４に供給し
てＶＣＸＯ２４の発振周波数を制御する。
ついて説明する。衛星経由で受信される受信バースト信
号ＲＢは基準バースト検出部２０に供給され、基準バー
スト検出部２０はこの入力した受信バースト信号ＲＢか
ら基準バースト信号を見つけだし、基準バースト信号を
見つけたときに基準バースト検出信号ＢＤを位相比較器
２１へ供給する。位相比較器２１では、ローカルクロッ
クＬＣを基準に、基準バースト検出信号ＢＤが入力され
るタイミングを予測しており、この位置の前後によって
ＵＰカウント指示ＵＩあるいはＤＯＷＮカウント指示Ｄ
Ｉを出力する。Ｕ／Ｄカウンタ２２では、入力したＵＰ
カウント指示ＵＩあるいはＤＯＷＮカウント指示ＤＩに
より、カウント値のカウントアップあるいはカウントダ
ウンを行い、カウント値を周波数制御値ＦＣD として出
力する。Ｄ／Ａコンバータ２３は入力した周波数制御値
ＦＣD をその値に応じた電圧に変換し、その変換した電
圧を周波数制御信号ＦＣA としてＶＣＸＯ２４に供給し
てＶＣＸＯ２４の発振周波数を制御する。
【０００７】一方、特開平３−７０３３５号公報には、
受信周波数を捕捉・保持し、この保持した受信周波数を
計測してあかかじめ設定されている周波数基準データと
比較し、その差周波数に対応する周波数補正データに応
じて基準発振器を制御するように構成した、「自動周波
数制御装置」が開示されている。
受信周波数を捕捉・保持し、この保持した受信周波数を
計測してあかかじめ設定されている周波数基準データと
比較し、その差周波数に対応する周波数補正データに応
じて基準発振器を制御するように構成した、「自動周波
数制御装置」が開示されている。
【０００８】
【発明が解決しようとする課題】図５に図４に示した従
来の自動周波数制御装置におけるＶＣＸＯ２４の発振周
波数の時間特性を示す。図５に示すように、従来の自動
周波数制御装置では、オーバーコントロール（制御のか
けすぎ）並びにアンダーコントロール（不十分な制御）
がかかりながら、ＶＣＸＯ２４の発振周波数が基準周波
数に対して上下にふれながらだんだん収束していくこと
が分かる。
来の自動周波数制御装置におけるＶＣＸＯ２４の発振周
波数の時間特性を示す。図５に示すように、従来の自動
周波数制御装置では、オーバーコントロール（制御のか
けすぎ）並びにアンダーコントロール（不十分な制御）
がかかりながら、ＶＣＸＯ２４の発振周波数が基準周波
数に対して上下にふれながらだんだん収束していくこと
が分かる。
【０００９】従来の自動周波数制御装置では、ＶＣＸＯ
２４に対する周波数制御の間隔が非常に重要なファクタ
である。すなわち、あまり短い周期で制御を加えると、
ＶＣＸＯ２４の発振周波数は収束しなくなり、逆に制御
の間隔を長くすると、ＶＣＸＯ２４の発振周波数が収束
するまでの時間が長くなるという問題があった。
２４に対する周波数制御の間隔が非常に重要なファクタ
である。すなわち、あまり短い周期で制御を加えると、
ＶＣＸＯ２４の発振周波数は収束しなくなり、逆に制御
の間隔を長くすると、ＶＣＸＯ２４の発振周波数が収束
するまでの時間が長くなるという問題があった。
【００１０】また、この従来の自動周波数制御装置で
は、基準バースト信号の位置が急激に動くようなシステ
ムにおいて、ＶＣＸＯ２４に対する制御が誤って行われ
る場合があり、周波数が収束しにくくなることがある。
すなわち、一般的なＴＤＭＡ衛星通信系では、基準バー
スト信号の動きは衛星のドップラーにより決定され、お
よそ２４時間で１周期となるように前後方向に動いてい
る。但し、自動周波数制御装置が問題にするような単位
の短い時間では、一方向に動いていると考えても良い。
従って、自動周波数制御装置として従来の装置を使って
も、一旦周波数が収束した後には、さほど問題が表面化
しない。
は、基準バースト信号の位置が急激に動くようなシステ
ムにおいて、ＶＣＸＯ２４に対する制御が誤って行われ
る場合があり、周波数が収束しにくくなることがある。
すなわち、一般的なＴＤＭＡ衛星通信系では、基準バー
スト信号の動きは衛星のドップラーにより決定され、お
よそ２４時間で１周期となるように前後方向に動いてい
る。但し、自動周波数制御装置が問題にするような単位
の短い時間では、一方向に動いていると考えても良い。
従って、自動周波数制御装置として従来の装置を使って
も、一旦周波数が収束した後には、さほど問題が表面化
しない。
【００１１】ところが、ＳＳ（satellite-switched）−
ＴＤＭＡ衛星通信系の場合には、基準バースト信号の位
置は衛星のドップラー成分だけでなく、衛星搭載のクロ
ック源の周波数によっても影響を受ける。また、ＳＳ−
ＴＤＭＡ衛星通信系では、基準バースト信号の動き方も
従来のＴＤＭＡ衛星通信系とは異なり、はるかに複雑に
なる。これは、基準局が衛星のタイミングに同期させる
ように自局の基準バースト信号の位置を制御しているこ
とによるものである。その結果、ＳＳ−ＴＤＭＡ衛星通
信系においては、ドップラーの影響が急激な時間帯でか
つ衛星上のクロック源の発振周波数がずれている場合な
どは、短期的にみると、基準バースト信号は一定方向だ
けではなく両方向に急激に動き、従来の自動周波数制御
装置のようにＵ／Ｄカウンタ２２を使用した装置では追
従しきれないという問題があった。
ＴＤＭＡ衛星通信系の場合には、基準バースト信号の位
置は衛星のドップラー成分だけでなく、衛星搭載のクロ
ック源の周波数によっても影響を受ける。また、ＳＳ−
ＴＤＭＡ衛星通信系では、基準バースト信号の動き方も
従来のＴＤＭＡ衛星通信系とは異なり、はるかに複雑に
なる。これは、基準局が衛星のタイミングに同期させる
ように自局の基準バースト信号の位置を制御しているこ
とによるものである。その結果、ＳＳ−ＴＤＭＡ衛星通
信系においては、ドップラーの影響が急激な時間帯でか
つ衛星上のクロック源の発振周波数がずれている場合な
どは、短期的にみると、基準バースト信号は一定方向だ
けではなく両方向に急激に動き、従来の自動周波数制御
装置のようにＵ／Ｄカウンタ２２を使用した装置では追
従しきれないという問題があった。
【００１２】また、上記特開平３−７０３３５号公報に
開示された自動周波数制御装置では、受信周波数を捕捉
・保持する手段として位相同期ループのような複雑な回
路を必要とすると共に、この保持した受信周波数を計測
してメモリにあらかじめ記憶されている周波数基準デー
タとを比較するという演算が必要となる。
開示された自動周波数制御装置では、受信周波数を捕捉
・保持する手段として位相同期ループのような複雑な回
路を必要とすると共に、この保持した受信周波数を計測
してメモリにあらかじめ記憶されている周波数基準デー
タとを比較するという演算が必要となる。
【００１３】この発明は上記の課題を解決するためにな
されたもので、その目的は、マイクロプロセッサ技術を
導入することにより、周波数引き込み時間を大幅に短縮
すると共に、ローカルクロック源の特性のバラツキによ
る周波数引き込み特性の違いをなくすことができる自動
周波数制御装置を提供することにある。
されたもので、その目的は、マイクロプロセッサ技術を
導入することにより、周波数引き込み時間を大幅に短縮
すると共に、ローカルクロック源の特性のバラツキによ
る周波数引き込み特性の違いをなくすことができる自動
周波数制御装置を提供することにある。
【００１４】本発明の他の目的は、ＴＤＭＡ衛星通信系
において、基準バースト信号の動きが急激であり、その
動き方が一定方向ではない場合でも、発振周波数（出力
周波数）を収束する事ができる自動周波数制御装置を提
供することにある。
において、基準バースト信号の動きが急激であり、その
動き方が一定方向ではない場合でも、発振周波数（出力
周波数）を収束する事ができる自動周波数制御装置を提
供することにある。
【００１５】
【課題を解決するための手段】本発明によるＴＤＭＡ衛
星通信系における自動周波数制御装置は、少なくとも１
つの基準局と、この基準局により制御される複数の従局
とによって構成されるＴＤＭＡ衛星通信系における、従
局及び／又は基準局に設けられる自動周波数制御装置で
あって、周波数制御信号に応じて出力周波数が可変のロ
ーカルクロックを発生するローカルクロック源と、ロー
カルクロックを基準に１フレーム周期長でまわり、フレ
ーム位置情報を出力するフライホイールカウンタと、受
信バースト信号の中から基準バースト信号を検出し、該
検出した基準バースト信号の位置を示す基準バースト検
出信号を出力する基準バースト検出部と、フレーム位置
情報を基準バースト検出信号でラッチして、ラッチした
フレーム位置情報を基準バースト位置情報として出力す
るラッチ回路と、複数のフレームタイミング差とこれら
複数のフレームタイミング差に対応する複数の周波数制
御値が書き込まれているメモリと、基準バースト位置情
報から一定時間のフレームタイミング差を求め、この求
めたフレームタイミング差に対応する周波数制御値をメ
モリから読み出すマイクロプロセッサと、このマイクロ
プロセッサが読み出した周波数制御値を周波数制御信号
に変換するＤ／Ａコンバータとを有する。
星通信系における自動周波数制御装置は、少なくとも１
つの基準局と、この基準局により制御される複数の従局
とによって構成されるＴＤＭＡ衛星通信系における、従
局及び／又は基準局に設けられる自動周波数制御装置で
あって、周波数制御信号に応じて出力周波数が可変のロ
ーカルクロックを発生するローカルクロック源と、ロー
カルクロックを基準に１フレーム周期長でまわり、フレ
ーム位置情報を出力するフライホイールカウンタと、受
信バースト信号の中から基準バースト信号を検出し、該
検出した基準バースト信号の位置を示す基準バースト検
出信号を出力する基準バースト検出部と、フレーム位置
情報を基準バースト検出信号でラッチして、ラッチした
フレーム位置情報を基準バースト位置情報として出力す
るラッチ回路と、複数のフレームタイミング差とこれら
複数のフレームタイミング差に対応する複数の周波数制
御値が書き込まれているメモリと、基準バースト位置情
報から一定時間のフレームタイミング差を求め、この求
めたフレームタイミング差に対応する周波数制御値をメ
モリから読み出すマイクロプロセッサと、このマイクロ
プロセッサが読み出した周波数制御値を周波数制御信号
に変換するＤ／Ａコンバータとを有する。
【００１６】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１７】図１を参照すると、本発明の一実施例によ
る自動周波数制御装置は、少なくとも１つの基準局（図
示せず）と、この基準局により制御される複数の従局
（図示せず）とによって構成されるＴＤＭＡ衛星通信系
における、従局及び／又は基準局に設けられる。
る自動周波数制御装置は、少なくとも１つの基準局（図
示せず）と、この基準局により制御される複数の従局
（図示せず）とによって構成されるＴＤＭＡ衛星通信系
における、従局及び／又は基準局に設けられる。
【００１８】図示の自動周波数制御装置は、マイクロプ
ロセッサ１と、不揮発性メモリ２と、基準バースト検出
部３と、フライホイールカウンタ４と、レジスタ５と、
Ｄ／Ａコンバータ６と、電圧制御形周波数可変水晶発振
器（ＶＣＸＯ）７と、周波数制御値校正系８と、切替器
９とを有する。周波数制御値校正系８は基準クロックＲ
Ｃを発生する発振器８１と、基準クロックＲＣに基づい
て基準バースト信号を発生する基準バースト発生回路８
２とを有する。
ロセッサ１と、不揮発性メモリ２と、基準バースト検出
部３と、フライホイールカウンタ４と、レジスタ５と、
Ｄ／Ａコンバータ６と、電圧制御形周波数可変水晶発振
器（ＶＣＸＯ）７と、周波数制御値校正系８と、切替器
９とを有する。周波数制御値校正系８は基準クロックＲ
Ｃを発生する発振器８１と、基準クロックＲＣに基づい
て基準バースト信号を発生する基準バースト発生回路８
２とを有する。
【００１９】後で詳細に説明するように、本自動周波数
制御装置は、定常状態のモード（定常モード）と、周波
数制御値の校正時のモード（周波数制御値校正モード）
のいづれかのモードで動作する。定常モードでは、切替
器９は、図示の如く、受信バースト信号ＲＢを選択し、
周波数制御値校正モードでは、周波数制御値校正系８か
ら出力される基準バースト信号を選択して出力する。
制御装置は、定常状態のモード（定常モード）と、周波
数制御値の校正時のモード（周波数制御値校正モード）
のいづれかのモードで動作する。定常モードでは、切替
器９は、図示の如く、受信バースト信号ＲＢを選択し、
周波数制御値校正モードでは、周波数制御値校正系８か
ら出力される基準バースト信号を選択して出力する。
【００２０】最初に定常モード時について説明し、後で
周波数制御値校正モードについて説明する。
周波数制御値校正モードについて説明する。
【００２１】ＶＣＸＯ７はローカルクロック源として働
き、後述する周波数制御信号ＦＳAに応じて出力周波数
（発振周波数）が可変のローカルクロックＬＣを発生す
る。フライホイールカウンタ４はローカルクロックＬＣ
を基準に１フレーム周期長でまわり、フレーム位置情報
ＦＰを出力する。基準バースト検出部３は受信バースト
信号ＲＢの中から基準バースト信号を検出し、この検出
した基準バースト信号の位置を示す基準バースト検出信
号ＢＤを出力する。レジスタ５は、フレーム位置情報Ｆ
Ｐを基準バースト検出信号ＢＤでラッチして、ラッチし
たフレーム位置情報を基準バースト位置情報ＢＰとして
出力するラッチ回路として動作する。不揮発性メモリ２
には、複数のフレームタイミング差とこれら複数のフレ
ームタイミング差に対応する複数の周波数制御値が書き
込まれている。マイクロプロセッサ１は基準バースト位
置情報ＢＰから一定時間Ｔ１のフレームタイミング差を
求め、この求めたフレームタイミング差に対応する周波
数制御値ＦＣD を不揮発性メモリ２から読み出す。Ｄ／
Ａコンバータ６はこのマイクロプロセッサ１が読み出し
た周波数制御値ＦＣD を周波数制御信号ＦＣA に変換す
る。
き、後述する周波数制御信号ＦＳAに応じて出力周波数
（発振周波数）が可変のローカルクロックＬＣを発生す
る。フライホイールカウンタ４はローカルクロックＬＣ
を基準に１フレーム周期長でまわり、フレーム位置情報
ＦＰを出力する。基準バースト検出部３は受信バースト
信号ＲＢの中から基準バースト信号を検出し、この検出
した基準バースト信号の位置を示す基準バースト検出信
号ＢＤを出力する。レジスタ５は、フレーム位置情報Ｆ
Ｐを基準バースト検出信号ＢＤでラッチして、ラッチし
たフレーム位置情報を基準バースト位置情報ＢＰとして
出力するラッチ回路として動作する。不揮発性メモリ２
には、複数のフレームタイミング差とこれら複数のフレ
ームタイミング差に対応する複数の周波数制御値が書き
込まれている。マイクロプロセッサ１は基準バースト位
置情報ＢＰから一定時間Ｔ１のフレームタイミング差を
求め、この求めたフレームタイミング差に対応する周波
数制御値ＦＣD を不揮発性メモリ２から読み出す。Ｄ／
Ａコンバータ６はこのマイクロプロセッサ１が読み出し
た周波数制御値ＦＣD を周波数制御信号ＦＣA に変換す
る。
【００２２】次に、定常モードにおけるマイクロプロセ
ッサ１の動作について詳細に説明する。マイクロプロセ
ッサ１は、「周波数差の計測」、「周波数制御」、およ
び「応答待ち」から成る３つのステップを繰り返す。
ッサ１の動作について詳細に説明する。マイクロプロセ
ッサ１は、「周波数差の計測」、「周波数制御」、およ
び「応答待ち」から成る３つのステップを繰り返す。
【００２３】「周波数差の計測」ステップにおいて、マ
イクロプロセッサ１はある時刻ｔ0でレジスタ５にラッ
チされている基準バースト位置情報ＢＰ0 を読み込み、
時間Ｔ１だけ待つ。時刻ｔ0 から時間Ｔ１経過した時刻
ｔ1 で、マイクロプロセッサ１は再びレジスタ５にラッ
チされている基準バースト位置情報ＢＰ1 を読み込む。
そして、マイクロプロセッサ１はこれら基準バースト位
置情報ＢＰ0 及びＢＰ1 の差をフレームタイミング差
（周波数差）として求める。
イクロプロセッサ１はある時刻ｔ0でレジスタ５にラッ
チされている基準バースト位置情報ＢＰ0 を読み込み、
時間Ｔ１だけ待つ。時刻ｔ0 から時間Ｔ１経過した時刻
ｔ1 で、マイクロプロセッサ１は再びレジスタ５にラッ
チされている基準バースト位置情報ＢＰ1 を読み込む。
そして、マイクロプロセッサ１はこれら基準バースト位
置情報ＢＰ0 及びＢＰ1 の差をフレームタイミング差
（周波数差）として求める。
【００２４】「周波数制御」ステップにおいて、マイク
ロプロセッサ１は不揮発性メモリ２から上記求めたフレ
ームタイミング差に対応した周波数制御値ＦＣD を読み
出し、この読み出した周波数制御値ＦＣD をＤ／Ａコン
バータ６に出力する。
ロプロセッサ１は不揮発性メモリ２から上記求めたフレ
ームタイミング差に対応した周波数制御値ＦＣD を読み
出し、この読み出した周波数制御値ＦＣD をＤ／Ａコン
バータ６に出力する。
【００２５】「応答待ち」ステップにおいて、マイクロ
プロセッサ１は時間Ｔ２だけ待ち、再び基準バースト位
置情報ＢＰの読み込み処理から、上記処理を繰り返す。
プロセッサ１は時間Ｔ２だけ待ち、再び基準バースト位
置情報ＢＰの読み込み処理から、上記処理を繰り返す。
【００２６】次に、マイクロプロセッサ１以外の回路の
定常モード時の動作について説明する。
定常モード時の動作について説明する。
【００２７】Ｄ／Ａコンバータ６は周波数制御値ＦＣD
に対応した電圧を周波数制御信号ＦＣA として発生す
る。この周波数制御信号ＦＣA に基づいて、ＶＣＸＯ７
の発振周波数（出力周波数）が制御され、ＶＣＸＯ７は
この制御された発振周波数を持つローカルクロックＬＣ
をフライホイールカウンタ４に供給する。フライホイー
ルカウンタ４は、ＴＤＭＡフレーム周期（基準バースト
信号の受信周期）でまわっており、そのカウンタ値をフ
レーム位置情報ＦＰとして出力している。
に対応した電圧を周波数制御信号ＦＣA として発生す
る。この周波数制御信号ＦＣA に基づいて、ＶＣＸＯ７
の発振周波数（出力周波数）が制御され、ＶＣＸＯ７は
この制御された発振周波数を持つローカルクロックＬＣ
をフライホイールカウンタ４に供給する。フライホイー
ルカウンタ４は、ＴＤＭＡフレーム周期（基準バースト
信号の受信周期）でまわっており、そのカウンタ値をフ
レーム位置情報ＦＰとして出力している。
【００２８】一方、衛星経由で受信される受信バースト
信号ＲＢは、切替器９を介して基準バースト検出部３に
供給されている。基準バースト検出部３は入力した受信
バースト信号ＲＢから基準バースト信号を見つけだし、
基準バースト信号を見つけだした時に基準バースト検出
信号ＢＤをレジスタ５に供給する。レジスタ５は基準バ
ースト検出信号ＢＤによりフレーム位置情報ＦＰをラッ
チし、このラッチしたフレーム位置情報を基準バースト
位置情報ＢＰとしてマイクロプロセッサ１に供給する。
マイクロプロセッサ１は、上述したように、必要に応じ
てこの基準バースト位置情報ＢＰを読み込み、上述した
処理を実行する。
信号ＲＢは、切替器９を介して基準バースト検出部３に
供給されている。基準バースト検出部３は入力した受信
バースト信号ＲＢから基準バースト信号を見つけだし、
基準バースト信号を見つけだした時に基準バースト検出
信号ＢＤをレジスタ５に供給する。レジスタ５は基準バ
ースト検出信号ＢＤによりフレーム位置情報ＦＰをラッ
チし、このラッチしたフレーム位置情報を基準バースト
位置情報ＢＰとしてマイクロプロセッサ１に供給する。
マイクロプロセッサ１は、上述したように、必要に応じ
てこの基準バースト位置情報ＢＰを読み込み、上述した
処理を実行する。
【００２９】尚、本実施例では、自動周波数制御装置自
体にマイクロプロセッサ１を搭載しているが、例えば、
ＴＤＭＡ端局装置内の他の回路にマイクロプロセッサを
搭載している場合には、このマイクロプロセッサで上述
した処理を行わせるようにしても良い。
体にマイクロプロセッサ１を搭載しているが、例えば、
ＴＤＭＡ端局装置内の他の回路にマイクロプロセッサを
搭載している場合には、このマイクロプロセッサで上述
した処理を行わせるようにしても良い。
【００３０】図２に本実施例の自動周波数制御装置にお
けるＶＣＸＯ７の発振周波数を制御した場合の発振周波
数の時間変化の状態を示す。図５との比較から明らかな
ように、本実施例の自動周波数制御装置は、オーバーコ
ントロール（制御のかけすぎ）並びにアンダーコントロ
ール（不十分な制御）がなく、速やかに制御がかかり、
ＶＣＸＯ７の発振周波数が収束することが分かる。
けるＶＣＸＯ７の発振周波数を制御した場合の発振周波
数の時間変化の状態を示す。図５との比較から明らかな
ように、本実施例の自動周波数制御装置は、オーバーコ
ントロール（制御のかけすぎ）並びにアンダーコントロ
ール（不十分な制御）がなく、速やかに制御がかかり、
ＶＣＸＯ７の発振周波数が収束することが分かる。
【００３１】尚、一般的なＴＤＭＡ衛星通信系では、
「周波数差の計測」、「周波数制御」、及び「応答待
ち」という一連の制御周期を、従局に対する制御周期
（ＴＤＭＡフレーム周期の整数倍）の整数倍に選ぶと良
い。即ち、先に説明したＳＳ−ＴＤＭＡ衛星通信系で
は、ある一瞬の基準バースト信号の位置は急激に動く
が、上述した従局に対する制御周期の中でみれば、ほと
んど動いていない。これは、従局に対する制御の中で、
衛星のタイミングとＴＤＭＡフレームとのズレを計測
し、ズレの分だけ制御をかけているためである。
「周波数差の計測」、「周波数制御」、及び「応答待
ち」という一連の制御周期を、従局に対する制御周期
（ＴＤＭＡフレーム周期の整数倍）の整数倍に選ぶと良
い。即ち、先に説明したＳＳ−ＴＤＭＡ衛星通信系で
は、ある一瞬の基準バースト信号の位置は急激に動く
が、上述した従局に対する制御周期の中でみれば、ほと
んど動いていない。これは、従局に対する制御の中で、
衛星のタイミングとＴＤＭＡフレームとのズレを計測
し、ズレの分だけ制御をかけているためである。
【００３２】次に、図３を参照して、周波数制御値校正
モード時の動作について説明する。この場合、切替器９
は周波数制御値校正系８からの基準バースト信号を選択
し、マイクロプロセッサ１は周波数制御値校正モードで
動作する。
モード時の動作について説明する。この場合、切替器９
は周波数制御値校正系８からの基準バースト信号を選択
し、マイクロプロセッサ１は周波数制御値校正モードで
動作する。
【００３３】まず、受信バース信号ＲＢの代わりに、基
準バースト信号を基準バースト発生装置８２から入力す
る（ステップＳ１）。発振器８１が発生する基準クロッ
クＲＣの周波数を計測したい値ｆk にセットする（ステ
ップＳ２）。マイクロプロセッサ１は周波数制御値Ｎに
ノミナル値を代入する（ステップＳ３）。マイクロプロ
セッサ１は周波数制御値ＮをＤ／Ａコンバータ６に設定
する（ステップＳ４）。マイクロプロセッサ１は時間Ｔ
２だけ待つ（ステップＳ５）。マイクロプロセッサ１は
レジスタ５から基準バースト位置情報ＢＰ（ｘ１）を読
み込む（ステップＳ６）。マイクロプロセッサ１は時間
Ｔ１だけ待つ（ステップＳ７）。マイクロプロセッサ１
はレジスタ５から基準バースト位置情報ＢＰ（ｘ２）を
読み込む（ステップＳ８）。マイクロプロセッサ１は基
準バースト位置情報の差（ｘ２−ｘ１）を求める（ステ
ップＳ９）。マイクロプロセッサ１はこの差（ｘ２−ｘ
１）が０が否か判断する（ステップＳ１０）。
準バースト信号を基準バースト発生装置８２から入力す
る（ステップＳ１）。発振器８１が発生する基準クロッ
クＲＣの周波数を計測したい値ｆk にセットする（ステ
ップＳ２）。マイクロプロセッサ１は周波数制御値Ｎに
ノミナル値を代入する（ステップＳ３）。マイクロプロ
セッサ１は周波数制御値ＮをＤ／Ａコンバータ６に設定
する（ステップＳ４）。マイクロプロセッサ１は時間Ｔ
２だけ待つ（ステップＳ５）。マイクロプロセッサ１は
レジスタ５から基準バースト位置情報ＢＰ（ｘ１）を読
み込む（ステップＳ６）。マイクロプロセッサ１は時間
Ｔ１だけ待つ（ステップＳ７）。マイクロプロセッサ１
はレジスタ５から基準バースト位置情報ＢＰ（ｘ２）を
読み込む（ステップＳ８）。マイクロプロセッサ１は基
準バースト位置情報の差（ｘ２−ｘ１）を求める（ステ
ップＳ９）。マイクロプロセッサ１はこの差（ｘ２−ｘ
１）が０が否か判断する（ステップＳ１０）。
【００３４】差（ｘ２−ｘ１）が０であれば（ステップ
Ｓ１０のＹＥＳ）、マイクロプロセッサ１は本来の基準
周波数ｆc と基準バースト発生装置８２に入力した周波
数ｆk の差の（ｆk −ｆc ）のシンボルクロック数に対
する周波数制御値をＮとして、不揮発性メモリ２に書き
込む（ステップＳ１１）。そして、ステップＳ１１から
ステップＳ２に戻る。
Ｓ１０のＹＥＳ）、マイクロプロセッサ１は本来の基準
周波数ｆc と基準バースト発生装置８２に入力した周波
数ｆk の差の（ｆk −ｆc ）のシンボルクロック数に対
する周波数制御値をＮとして、不揮発性メモリ２に書き
込む（ステップＳ１１）。そして、ステップＳ１１から
ステップＳ２に戻る。
【００３５】一方、差（ｘ２−ｘ１）が０でなければ
（ステップＳ１０のＮＯ）、マイクロプロセッサ１は差
（ｘ２−ｘ１）が正か否かを判断する（ステップＳ１
２）。差（ｘ２−ｘ１）が正であれば（ステップＳ１２
のＹＥＳ）、マイクロプロセッサ１は周波数制御値Ｎを
１だけ増加し（ステップＳ１３）て、ステップＳ４に戻
る。一方、差（ｘ２−ｘ１）が正でなければ（ステップ
Ｓ１２のＮＯ）、マイクロプロセッサ１は周波数制御値
Ｎを１だけ減少し（ステップＳ１４）て、ステップＳ４
に戻る。
（ステップＳ１０のＮＯ）、マイクロプロセッサ１は差
（ｘ２−ｘ１）が正か否かを判断する（ステップＳ１
２）。差（ｘ２−ｘ１）が正であれば（ステップＳ１２
のＹＥＳ）、マイクロプロセッサ１は周波数制御値Ｎを
１だけ増加し（ステップＳ１３）て、ステップＳ４に戻
る。一方、差（ｘ２−ｘ１）が正でなければ（ステップ
Ｓ１２のＮＯ）、マイクロプロセッサ１は周波数制御値
Ｎを１だけ減少し（ステップＳ１４）て、ステップＳ４
に戻る。
【００３６】このようにして、周波数制御値校正モード
時には、マイクロプロセッサ１によって各周波数におけ
る適切な周波数制御値が求められ、不揮発性メモリ２に
書き込まれる。
時には、マイクロプロセッサ１によって各周波数におけ
る適切な周波数制御値が求められ、不揮発性メモリ２に
書き込まれる。
【００３７】尚、この発明は上記実施例に限定されるも
のではなく、この発明の要旨を逸脱しない範囲で種々変
更しても実施可能であることはいうまでもない。例え
ば、ローカルクロック源として電圧制御形周波数可変水
晶発振器（ＶＣＸＯ）以外のものを使用しても良い。ま
た、不揮発性メモリ以外の他のメモリを使用しても良
い。
のではなく、この発明の要旨を逸脱しない範囲で種々変
更しても実施可能であることはいうまでもない。例え
ば、ローカルクロック源として電圧制御形周波数可変水
晶発振器（ＶＣＸＯ）以外のものを使用しても良い。ま
た、不揮発性メモリ以外の他のメモリを使用しても良
い。
【００３８】
【発明の効果】以上説明したように、本発明の自動周波
数制御装置では、計測した周波数差（フレームタイミン
グ差）に応じた適切な周波数制御値を、直接、Ｄ／Ａコ
ンバータに設定できるので、周波数引き込み時間を大幅
に短縮することができる。また、本発明の自動周波数制
御装置は、ある瞬間の周波数でＵ／Ｄカウンタを上下さ
せる方式と違い、周波数差を一定期間積算して計測して
いるので、ある瞬間瞬間で急激に周波数がジャンプする
ような場合でも、その制御感度を下げることなく、周波
数同期が可能である。このことは、本発明の自動周波数
制御装置が、特に、ＴＤＭＡ衛星通信系のように、基準
バースト信号のジャンプがありえるシステムに有効なこ
とを示している。
数制御装置では、計測した周波数差（フレームタイミン
グ差）に応じた適切な周波数制御値を、直接、Ｄ／Ａコ
ンバータに設定できるので、周波数引き込み時間を大幅
に短縮することができる。また、本発明の自動周波数制
御装置は、ある瞬間の周波数でＵ／Ｄカウンタを上下さ
せる方式と違い、周波数差を一定期間積算して計測して
いるので、ある瞬間瞬間で急激に周波数がジャンプする
ような場合でも、その制御感度を下げることなく、周波
数同期が可能である。このことは、本発明の自動周波数
制御装置が、特に、ＴＤＭＡ衛星通信系のように、基準
バースト信号のジャンプがありえるシステムに有効なこ
とを示している。
【図１】本発明の一実施例による自動周波数制御装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の自動周波数制御装置を使用した場合
の、周波数制御状態の推移を示す図である。
の、周波数制御状態の推移を示す図である。
【図３】本発明による自動周波数制御装置の周波数制御
値校正モードの方法を示すフロー図である。
値校正モードの方法を示すフロー図である。
【図４】従来の自動周波数制御装置の構成を示すブロッ
ク図である。
ク図である。
【図５】従来の自動周波数制御装置を使用した場合の、
周波数制御状態の推移を示す図である。
周波数制御状態の推移を示す図である。
１ マイクロプロセッサ ２ 不揮発性メモリ ３ 基準バースト検出部 ４ フライホイールカウンタ ５ レジスタ ６ Ｄ／Ａコンバータ ７ ローカルクロック源（ＶＣＸＯ） ８ 周波数制御値校正系 ８１ 発振器 ８２ 基準バースト発生装置
Claims (6)
- 【請求項１】 少なくとも１つの基準局と、該基準局に
より制御される複数の従局とによって構成されるＴＤＭ
Ａ衛星通信系における、前記従局及び／又は前記基準局
に設けられる自動周波数制御装置において、 周波数制御信号に応じて出力周波数が可変のローカルク
ロックを発生するローカルクロック源と、 前記ローカルクロックを基準に１フレーム周期長でまわ
り、フレーム位置情報を出力するフライホイールカウン
タと、 受信バースト信号の中から基準バースト信号を検出し、
該検出した基準バースト信号の位置を示す基準バースト
検出信号を出力する基準バースト検出部と、 前記フレーム位置情報を前記基準バースト検出信号でラ
ッチして、ラッチしたフレーム位置情報を基準バースト
位置情報として出力するラッチ回路と、 複数のフレームタイミング差と該複数のフレームタイミ
ング差に対応する複数の周波数制御値が書き込まれてい
るメモリと、 前記基準バースト位置情報から一定時間のフレームタイ
ミング差を求め、該求めたフレームタイミング差に対応
する周波数制御値を前記メモリから読み出すマイクロプ
ロセッサと、 該マイクロプロセッサが読み出した周波数制御値を前記
周波数制御信号に変換するＤ／Ａコンバータとを有する
ＴＤＭＡ衛星通信系における自動周波数制御装置。 - 【請求項２】 前記ローカルクロック源が電圧制御形周
波数可変水晶発振器である、請求項１記載のＴＤＭＡ衛
星通信系における自動周波数制御装置。 - 【請求項３】 前記メモリが不揮発性メモリである、請
求項１記載のＴＤＭＡ衛星通信系における自動周波数制
御装置。 - 【請求項４】 前記マイクロプロセッサは、定常状態に
おいて、 ａ）前記一定時間をあけた時刻でそれぞれ基準バースト
位置情報を前記ラッチ回路から読み込み、その差を前記
フレームタイミング差として求め、 ｂ）前記フレームタイミング差に対応する周波数制御値
を前記メモリから読み出してそれを前記Ｄ／Ａコンバー
タに出力し、 ｃ）該周波数制御値を出力後、前記ローカルクロック源
が応答して前記出力周波数が安定するまで所定時間だけ
待ち、 ｄ）該所定時間経過後、再び上記ステップａ），ｂ）お
よびｃ）を繰り返すことを特徴とする請求項１記載のＴ
ＤＭＡ衛星通信系における自動周波数制御装置。 - 【請求項５】 前記ステップａ）〜ｃ）までの一連の制
御周期がＴＤＭＡフレーム周期の整数倍である、請求項
４記載のＴＤＭＡ衛星通信系における自動周波数制御装
置。 - 【請求項６】 前記自動周波数制御装置は、基準クロッ
クを発生する発振器と、該基準クロックに基づいて基準
バースト信号を発生する基準バースト発生装置とを有
し、周波数制御値の校正時に、前記基準バースト発生装
置を前記基準バースト検出部に接続して、前記マイクロ
プロセッサを周波数制御値校正モードとし、前記マイク
ロプロセッサは、 ａ）前記発振器の前記基準クロックの周波数を変えるこ
とにより、各周波数での最適な周波数制御値を求め、 ｂ）該求めた最適な周波数制御値を前記メモリに書き込
み保持することを特徴とする請求項１記載のＴＤＭＡ衛
星通信系における自動周波数制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9901793A JP2995375B2 (ja) | 1993-04-26 | 1993-04-26 | Ｔｄｍａ衛星通信系における自動周波数制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9901793A JP2995375B2 (ja) | 1993-04-26 | 1993-04-26 | Ｔｄｍａ衛星通信系における自動周波数制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311075A JPH06311075A (ja) | 1994-11-04 |
| JP2995375B2 true JP2995375B2 (ja) | 1999-12-27 |
Family
ID=14235403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9901793A Expired - Fee Related JP2995375B2 (ja) | 1993-04-26 | 1993-04-26 | Ｔｄｍａ衛星通信系における自動周波数制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995375B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918532A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | バーストモード通信システムにおける無線通信装置及び受信方法 |
-
1993
- 1993-04-26 JP JP9901793A patent/JP2995375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06311075A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2154895C2 (ru) | Способ и схема управления системой фазовой автоподстройки частоты с цифровой обработкой для сетевой синхронизации | |
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| JP3324401B2 (ja) | Ｐｌｌ回路 | |
| RU95115985A (ru) | Способ и схема для управляющей системы разовой автоподстройки частоты цифровой обработкой для сетевой синхронизации | |
| JPH0645960A (ja) | 受信機 | |
| US5459419A (en) | Synchronizing pulse generating circuit | |
| US4684897A (en) | Frequency correction apparatus | |
| US5486792A (en) | Method and apparatus for calculating a divider in a digital phase lock loop | |
| US7375592B2 (en) | System and method for maintaining an accurate frequency on a voltage controlled oscillator | |
| US6028641A (en) | Device and method for generating a stable system clock in HDTV | |
| JPH07508621A (ja) | デジタルセル式無線ネットワークのベースステーション用の発振ユニット | |
| JP2995375B2 (ja) | Ｔｄｍａ衛星通信系における自動周波数制御装置 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| EP0224828A2 (en) | PLL circuit | |
| JP2002353807A (ja) | 周波数同期装置および周波数同期制御方法 | |
| JP2000040958A (ja) | 基準周波数・タイミング発生装置 | |
| JP2003032107A (ja) | 位相同期回路 | |
| JP2002214323A (ja) | 基準周波数発生装置 | |
| JPH0969773A (ja) | クロック抽出回路 | |
| JPH08195691A (ja) | 受信回路 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JP2002217714A (ja) | 基準周波数発生装置 | |
| JPH10290218A (ja) | 受信装置 | |
| JP2675571B2 (ja) | 掃引周波数信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |