JP2995375B2 - Tdma衛星通信系における自動周波数制御装置 - Google Patents

Tdma衛星通信系における自動周波数制御装置

Info

Publication number
JP2995375B2
JP2995375B2 JP9901793A JP9901793A JP2995375B2 JP 2995375 B2 JP2995375 B2 JP 2995375B2 JP 9901793 A JP9901793 A JP 9901793A JP 9901793 A JP9901793 A JP 9901793A JP 2995375 B2 JP2995375 B2 JP 2995375B2
Authority
JP
Japan
Prior art keywords
frequency control
frequency
reference burst
communication system
satellite communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9901793A
Other languages
English (en)
Other versions
JPH06311075A (ja
Inventor
秀樹 中村
Original Assignee
日本電気エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気エンジニアリング株式会社 filed Critical 日本電気エンジニアリング株式会社
Priority to JP9901793A priority Critical patent/JP2995375B2/ja
Publication of JPH06311075A publication Critical patent/JPH06311075A/ja
Application granted granted Critical
Publication of JP2995375B2 publication Critical patent/JP2995375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Radio Relay Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、少なくとも1つの基準
局とこの基準局により制御される複数の従局とによって
構成されるTDMA(時分割多元接続)衛星通信系にお
ける、従局及び/又は基準局に設けられる自動周波数制
御装置に関する。
【0002】
【従来の技術】一般的なTDMA衛星通信系では、衛星
上で周期的に区切られた時間(TDMAフレームとい
う)を考え、このTDMAフレームを時間分割して各地
球局に割り当て、各地球局は自局のバーストをその割当
時間内に収まるように送出する。
【0003】このTDMAフレームのタイミング同期を
維持する為に、基準局並びに従局はローカルクロック源
を備えている。一般的に、基準局には高安定度のローカ
ルクロック源が備えられる。従局では、基準局が送出す
る基準バースト信号を受信し、この受信した基準バース
ト信号をタイミング基準とすることにより、ローカルク
ロック源の発振周波数を制御し、ネットワーク内のタイ
ミング同期を図っている。この周波数制御技術は、TD
MA端局装置の重要な技術の一つである。
【0004】図4に示すように、従来の自動周波数制御
装置は基準バースト検出部20と、位相比較器21と、
アップ/ダウン・カウンタ(U/Dカウンタ)22と、
ディジタル/アナログ・コンバータ(D/Aコンバー
タ)23と、ローカルクロック源として動作する電圧制
御形周波数可変水晶発振器(VCXO)24とを有す
る。
【0005】基準バースト検出部20は受信バースト信
号RBの中から基準バースト信号を検出し、その検出し
た基準バースト信号の位置を示す基準バースト検出信号
BDを出力する。この基準バースト検出信号BDは位相
比較器21に供給される。この位相比較器21には後述
するように、VCXO24からローカルクロックLCも
供給される。位相比較器21は、ローカルクロックLC
を参照して、基準バースト検出信号BDで示される基準
バースト信号の受信位置の変動に基づいて、U/Dカウ
ンタ22をアップさせるアップ(UP)カウント指示U
Iまたはダウンさせるダウン(DOWN)カウント指示
DIをU/Dカウンタ22に与える。U/Dカウンタ2
2はUPカウント指示UIに応答してそのカウント値を
1だけカウントアップし、DOWNカウント指示DIに
応答してカウント値を1だけカウントダウンする。U/
Dカウンタ22はそのカウント値を周波数制御値FCD
として出力する。この周波数制御値FCD はD/Aコン
バータ23に供給される。D/Aコンバータ23はディ
ジタル信号である周波数制御値FCD をアナログ信号で
ある周波数制御信号FCA に変換する。周波数制御信号
FCA はVCXO24に供給される。周波数制御信号F
A に応答して、VCXO24はローカルクロックLC
の出力周波数(発振周波数)を可変する。
【0006】次に、従来の自動周波数制御装置の動作に
ついて説明する。衛星経由で受信される受信バースト信
号RBは基準バースト検出部20に供給され、基準バー
スト検出部20はこの入力した受信バースト信号RBか
ら基準バースト信号を見つけだし、基準バースト信号を
見つけたときに基準バースト検出信号BDを位相比較器
21へ供給する。位相比較器21では、ローカルクロッ
クLCを基準に、基準バースト検出信号BDが入力され
るタイミングを予測しており、この位置の前後によって
UPカウント指示UIあるいはDOWNカウント指示D
Iを出力する。U/Dカウンタ22では、入力したUP
カウント指示UIあるいはDOWNカウント指示DIに
より、カウント値のカウントアップあるいはカウントダ
ウンを行い、カウント値を周波数制御値FCD として出
力する。D/Aコンバータ23は入力した周波数制御値
FCD をその値に応じた電圧に変換し、その変換した電
圧を周波数制御信号FCA としてVCXO24に供給し
てVCXO24の発振周波数を制御する。
【0007】一方、特開平3−70335号公報には、
受信周波数を捕捉・保持し、この保持した受信周波数を
計測してあかかじめ設定されている周波数基準データと
比較し、その差周波数に対応する周波数補正データに応
じて基準発振器を制御するように構成した、「自動周波
数制御装置」が開示されている。
【0008】
【発明が解決しようとする課題】図5に図4に示した従
来の自動周波数制御装置におけるVCXO24の発振周
波数の時間特性を示す。図5に示すように、従来の自動
周波数制御装置では、オーバーコントロール(制御のか
けすぎ)並びにアンダーコントロール(不十分な制御)
がかかりながら、VCXO24の発振周波数が基準周波
数に対して上下にふれながらだんだん収束していくこと
が分かる。
【0009】従来の自動周波数制御装置では、VCXO
24に対する周波数制御の間隔が非常に重要なファクタ
である。すなわち、あまり短い周期で制御を加えると、
VCXO24の発振周波数は収束しなくなり、逆に制御
の間隔を長くすると、VCXO24の発振周波数が収束
するまでの時間が長くなるという問題があった。
【0010】また、この従来の自動周波数制御装置で
は、基準バースト信号の位置が急激に動くようなシステ
ムにおいて、VCXO24に対する制御が誤って行われ
る場合があり、周波数が収束しにくくなることがある。
すなわち、一般的なTDMA衛星通信系では、基準バー
スト信号の動きは衛星のドップラーにより決定され、お
よそ24時間で1周期となるように前後方向に動いてい
る。但し、自動周波数制御装置が問題にするような単位
の短い時間では、一方向に動いていると考えても良い。
従って、自動周波数制御装置として従来の装置を使って
も、一旦周波数が収束した後には、さほど問題が表面化
しない。
【0011】ところが、SS(satellite-switched)−
TDMA衛星通信系の場合には、基準バースト信号の位
置は衛星のドップラー成分だけでなく、衛星搭載のクロ
ック源の周波数によっても影響を受ける。また、SS−
TDMA衛星通信系では、基準バースト信号の動き方も
従来のTDMA衛星通信系とは異なり、はるかに複雑に
なる。これは、基準局が衛星のタイミングに同期させる
ように自局の基準バースト信号の位置を制御しているこ
とによるものである。その結果、SS−TDMA衛星通
信系においては、ドップラーの影響が急激な時間帯でか
つ衛星上のクロック源の発振周波数がずれている場合な
どは、短期的にみると、基準バースト信号は一定方向だ
けではなく両方向に急激に動き、従来の自動周波数制御
装置のようにU/Dカウンタ22を使用した装置では追
従しきれないという問題があった。
【0012】また、上記特開平3−70335号公報に
開示された自動周波数制御装置では、受信周波数を捕捉
・保持する手段として位相同期ループのような複雑な回
路を必要とすると共に、この保持した受信周波数を計測
してメモリにあらかじめ記憶されている周波数基準デー
タとを比較するという演算が必要となる。
【0013】この発明は上記の課題を解決するためにな
されたもので、その目的は、マイクロプロセッサ技術を
導入することにより、周波数引き込み時間を大幅に短縮
すると共に、ローカルクロック源の特性のバラツキによ
る周波数引き込み特性の違いをなくすことができる自動
周波数制御装置を提供することにある。
【0014】本発明の他の目的は、TDMA衛星通信系
において、基準バースト信号の動きが急激であり、その
動き方が一定方向ではない場合でも、発振周波数(出力
周波数)を収束する事ができる自動周波数制御装置を提
供することにある。
【0015】
【課題を解決するための手段】本発明によるTDMA衛
星通信系における自動周波数制御装置は、少なくとも1
つの基準局と、この基準局により制御される複数の従局
とによって構成されるTDMA衛星通信系における、従
局及び/又は基準局に設けられる自動周波数制御装置で
あって、周波数制御信号に応じて出力周波数が可変のロ
ーカルクロックを発生するローカルクロック源と、ロー
カルクロックを基準に1フレーム周期長でまわり、フレ
ーム位置情報を出力するフライホイールカウンタと、受
信バースト信号の中から基準バースト信号を検出し、該
検出した基準バースト信号の位置を示す基準バースト検
出信号を出力する基準バースト検出部と、フレーム位置
情報を基準バースト検出信号でラッチして、ラッチした
フレーム位置情報を基準バースト位置情報として出力す
るラッチ回路と、複数のフレームタイミング差とこれら
複数のフレームタイミング差に対応する複数の周波数制
御値が書き込まれているメモリと、基準バースト位置情
報から一定時間のフレームタイミング差を求め、この求
めたフレームタイミング差に対応する周波数制御値をメ
モリから読み出すマイクロプロセッサと、このマイクロ
プロセッサが読み出した周波数制御値を周波数制御信号
に変換するD/Aコンバータとを有する。
【0016】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
【0017】図1を参照すると、本発明の一実施例によ
る自動周波数制御装置は、少なくとも1つの基準局(図
示せず)と、この基準局により制御される複数の従局
(図示せず)とによって構成されるTDMA衛星通信系
における、従局及び/又は基準局に設けられる。
【0018】図示の自動周波数制御装置は、マイクロプ
ロセッサ1と、不揮発性メモリ2と、基準バースト検出
部3と、フライホイールカウンタ4と、レジスタ5と、
D/Aコンバータ6と、電圧制御形周波数可変水晶発振
器(VCXO)7と、周波数制御値校正系8と、切替器
9とを有する。周波数制御値校正系8は基準クロックR
Cを発生する発振器81と、基準クロックRCに基づい
て基準バースト信号を発生する基準バースト発生回路8
2とを有する。
【0019】後で詳細に説明するように、本自動周波数
制御装置は、定常状態のモード(定常モード)と、周波
数制御値の校正時のモード(周波数制御値校正モード)
のいづれかのモードで動作する。定常モードでは、切替
器9は、図示の如く、受信バースト信号RBを選択し、
周波数制御値校正モードでは、周波数制御値校正系8か
ら出力される基準バースト信号を選択して出力する。
【0020】最初に定常モード時について説明し、後で
周波数制御値校正モードについて説明する。
【0021】VCXO7はローカルクロック源として働
き、後述する周波数制御信号FSAに応じて出力周波数
(発振周波数)が可変のローカルクロックLCを発生す
る。フライホイールカウンタ4はローカルクロックLC
を基準に1フレーム周期長でまわり、フレーム位置情報
FPを出力する。基準バースト検出部3は受信バースト
信号RBの中から基準バースト信号を検出し、この検出
した基準バースト信号の位置を示す基準バースト検出信
号BDを出力する。レジスタ5は、フレーム位置情報F
Pを基準バースト検出信号BDでラッチして、ラッチし
たフレーム位置情報を基準バースト位置情報BPとして
出力するラッチ回路として動作する。不揮発性メモリ2
には、複数のフレームタイミング差とこれら複数のフレ
ームタイミング差に対応する複数の周波数制御値が書き
込まれている。マイクロプロセッサ1は基準バースト位
置情報BPから一定時間T1のフレームタイミング差を
求め、この求めたフレームタイミング差に対応する周波
数制御値FCD を不揮発性メモリ2から読み出す。D/
Aコンバータ6はこのマイクロプロセッサ1が読み出し
た周波数制御値FCD を周波数制御信号FCA に変換す
る。
【0022】次に、定常モードにおけるマイクロプロセ
ッサ1の動作について詳細に説明する。マイクロプロセ
ッサ1は、「周波数差の計測」、「周波数制御」、およ
び「応答待ち」から成る3つのステップを繰り返す。
【0023】「周波数差の計測」ステップにおいて、マ
イクロプロセッサ1はある時刻t0でレジスタ5にラッ
チされている基準バースト位置情報BP0 を読み込み、
時間T1だけ待つ。時刻t0 から時間T1経過した時刻
1 で、マイクロプロセッサ1は再びレジスタ5にラッ
チされている基準バースト位置情報BP1 を読み込む。
そして、マイクロプロセッサ1はこれら基準バースト位
置情報BP0 及びBP1 の差をフレームタイミング差
(周波数差)として求める。
【0024】「周波数制御」ステップにおいて、マイク
ロプロセッサ1は不揮発性メモリ2から上記求めたフレ
ームタイミング差に対応した周波数制御値FCD を読み
出し、この読み出した周波数制御値FCD をD/Aコン
バータ6に出力する。
【0025】「応答待ち」ステップにおいて、マイクロ
プロセッサ1は時間T2だけ待ち、再び基準バースト位
置情報BPの読み込み処理から、上記処理を繰り返す。
【0026】次に、マイクロプロセッサ1以外の回路の
定常モード時の動作について説明する。
【0027】D/Aコンバータ6は周波数制御値FCD
に対応した電圧を周波数制御信号FCA として発生す
る。この周波数制御信号FCA に基づいて、VCXO7
の発振周波数(出力周波数)が制御され、VCXO7は
この制御された発振周波数を持つローカルクロックLC
をフライホイールカウンタ4に供給する。フライホイー
ルカウンタ4は、TDMAフレーム周期(基準バースト
信号の受信周期)でまわっており、そのカウンタ値をフ
レーム位置情報FPとして出力している。
【0028】一方、衛星経由で受信される受信バースト
信号RBは、切替器9を介して基準バースト検出部3に
供給されている。基準バースト検出部3は入力した受信
バースト信号RBから基準バースト信号を見つけだし、
基準バースト信号を見つけだした時に基準バースト検出
信号BDをレジスタ5に供給する。レジスタ5は基準バ
ースト検出信号BDによりフレーム位置情報FPをラッ
チし、このラッチしたフレーム位置情報を基準バースト
位置情報BPとしてマイクロプロセッサ1に供給する。
マイクロプロセッサ1は、上述したように、必要に応じ
てこの基準バースト位置情報BPを読み込み、上述した
処理を実行する。
【0029】尚、本実施例では、自動周波数制御装置自
体にマイクロプロセッサ1を搭載しているが、例えば、
TDMA端局装置内の他の回路にマイクロプロセッサを
搭載している場合には、このマイクロプロセッサで上述
した処理を行わせるようにしても良い。
【0030】図2に本実施例の自動周波数制御装置にお
けるVCXO7の発振周波数を制御した場合の発振周波
数の時間変化の状態を示す。図5との比較から明らかな
ように、本実施例の自動周波数制御装置は、オーバーコ
ントロール(制御のかけすぎ)並びにアンダーコントロ
ール(不十分な制御)がなく、速やかに制御がかかり、
VCXO7の発振周波数が収束することが分かる。
【0031】尚、一般的なTDMA衛星通信系では、
「周波数差の計測」、「周波数制御」、及び「応答待
ち」という一連の制御周期を、従局に対する制御周期
(TDMAフレーム周期の整数倍)の整数倍に選ぶと良
い。即ち、先に説明したSS−TDMA衛星通信系で
は、ある一瞬の基準バースト信号の位置は急激に動く
が、上述した従局に対する制御周期の中でみれば、ほと
んど動いていない。これは、従局に対する制御の中で、
衛星のタイミングとTDMAフレームとのズレを計測
し、ズレの分だけ制御をかけているためである。
【0032】次に、図3を参照して、周波数制御値校正
モード時の動作について説明する。この場合、切替器9
は周波数制御値校正系8からの基準バースト信号を選択
し、マイクロプロセッサ1は周波数制御値校正モードで
動作する。
【0033】まず、受信バース信号RBの代わりに、基
準バースト信号を基準バースト発生装置82から入力す
る(ステップS1)。発振器81が発生する基準クロッ
クRCの周波数を計測したい値fk にセットする(ステ
ップS2)。マイクロプロセッサ1は周波数制御値Nに
ノミナル値を代入する(ステップS3)。マイクロプロ
セッサ1は周波数制御値NをD/Aコンバータ6に設定
する(ステップS4)。マイクロプロセッサ1は時間T
2だけ待つ(ステップS5)。マイクロプロセッサ1は
レジスタ5から基準バースト位置情報BP(x1)を読
み込む(ステップS6)。マイクロプロセッサ1は時間
T1だけ待つ(ステップS7)。マイクロプロセッサ1
はレジスタ5から基準バースト位置情報BP(x2)を
読み込む(ステップS8)。マイクロプロセッサ1は基
準バースト位置情報の差(x2−x1)を求める(ステ
ップS9)。マイクロプロセッサ1はこの差(x2−x
1)が0が否か判断する(ステップS10)。
【0034】差(x2−x1)が0であれば(ステップ
S10のYES)、マイクロプロセッサ1は本来の基準
周波数fc と基準バースト発生装置82に入力した周波
数fk の差の(fk −fc )のシンボルクロック数に対
する周波数制御値をNとして、不揮発性メモリ2に書き
込む(ステップS11)。そして、ステップS11から
ステップS2に戻る。
【0035】一方、差(x2−x1)が0でなければ
(ステップS10のNO)、マイクロプロセッサ1は差
(x2−x1)が正か否かを判断する(ステップS1
2)。差(x2−x1)が正であれば(ステップS12
のYES)、マイクロプロセッサ1は周波数制御値Nを
1だけ増加し(ステップS13)て、ステップS4に戻
る。一方、差(x2−x1)が正でなければ(ステップ
S12のNO)、マイクロプロセッサ1は周波数制御値
Nを1だけ減少し(ステップS14)て、ステップS4
に戻る。
【0036】このようにして、周波数制御値校正モード
時には、マイクロプロセッサ1によって各周波数におけ
る適切な周波数制御値が求められ、不揮発性メモリ2に
書き込まれる。
【0037】尚、この発明は上記実施例に限定されるも
のではなく、この発明の要旨を逸脱しない範囲で種々変
更しても実施可能であることはいうまでもない。例え
ば、ローカルクロック源として電圧制御形周波数可変水
晶発振器(VCXO)以外のものを使用しても良い。ま
た、不揮発性メモリ以外の他のメモリを使用しても良
い。
【0038】
【発明の効果】以上説明したように、本発明の自動周波
数制御装置では、計測した周波数差(フレームタイミン
グ差)に応じた適切な周波数制御値を、直接、D/Aコ
ンバータに設定できるので、周波数引き込み時間を大幅
に短縮することができる。また、本発明の自動周波数制
御装置は、ある瞬間の周波数でU/Dカウンタを上下さ
せる方式と違い、周波数差を一定期間積算して計測して
いるので、ある瞬間瞬間で急激に周波数がジャンプする
ような場合でも、その制御感度を下げることなく、周波
数同期が可能である。このことは、本発明の自動周波数
制御装置が、特に、TDMA衛星通信系のように、基準
バースト信号のジャンプがありえるシステムに有効なこ
とを示している。
【図面の簡単な説明】
【図1】本発明の一実施例による自動周波数制御装置の
構成を示すブロック図である。
【図2】本発明の自動周波数制御装置を使用した場合
の、周波数制御状態の推移を示す図である。
【図3】本発明による自動周波数制御装置の周波数制御
値校正モードの方法を示すフロー図である。
【図4】従来の自動周波数制御装置の構成を示すブロッ
ク図である。
【図5】従来の自動周波数制御装置を使用した場合の、
周波数制御状態の推移を示す図である。
【符号の説明】
1 マイクロプロセッサ 2 不揮発性メモリ 3 基準バースト検出部 4 フライホイールカウンタ 5 レジスタ 6 D/Aコンバータ 7 ローカルクロック源(VCXO) 8 周波数制御値校正系 81 発振器 82 基準バースト発生装置

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも1つの基準局と、該基準局に
    より制御される複数の従局とによって構成されるTDM
    A衛星通信系における、前記従局及び/又は前記基準局
    に設けられる自動周波数制御装置において、 周波数制御信号に応じて出力周波数が可変のローカルク
    ロックを発生するローカルクロック源と、 前記ローカルクロックを基準に1フレーム周期長でまわ
    り、フレーム位置情報を出力するフライホイールカウン
    タと、 受信バースト信号の中から基準バースト信号を検出し、
    該検出した基準バースト信号の位置を示す基準バースト
    検出信号を出力する基準バースト検出部と、 前記フレーム位置情報を前記基準バースト検出信号でラ
    ッチして、ラッチしたフレーム位置情報を基準バースト
    位置情報として出力するラッチ回路と、 複数のフレームタイミング差と該複数のフレームタイミ
    ング差に対応する複数の周波数制御値が書き込まれてい
    るメモリと、 前記基準バースト位置情報から一定時間のフレームタイ
    ミング差を求め、該求めたフレームタイミング差に対応
    する周波数制御値を前記メモリから読み出すマイクロプ
    ロセッサと、 該マイクロプロセッサが読み出した周波数制御値を前記
    周波数制御信号に変換するD/Aコンバータとを有する
    TDMA衛星通信系における自動周波数制御装置。
  2. 【請求項2】 前記ローカルクロック源が電圧制御形周
    波数可変水晶発振器である、請求項1記載のTDMA衛
    星通信系における自動周波数制御装置。
  3. 【請求項3】 前記メモリが不揮発性メモリである、請
    求項1記載のTDMA衛星通信系における自動周波数制
    御装置。
  4. 【請求項4】 前記マイクロプロセッサは、定常状態に
    おいて、 a)前記一定時間をあけた時刻でそれぞれ基準バースト
    位置情報を前記ラッチ回路から読み込み、その差を前記
    フレームタイミング差として求め、 b)前記フレームタイミング差に対応する周波数制御値
    を前記メモリから読み出してそれを前記D/Aコンバー
    タに出力し、 c)該周波数制御値を出力後、前記ローカルクロック源
    が応答して前記出力周波数が安定するまで所定時間だけ
    待ち、 d)該所定時間経過後、再び上記ステップa),b)お
    よびc)を繰り返すことを特徴とする請求項1記載のT
    DMA衛星通信系における自動周波数制御装置。
  5. 【請求項5】 前記ステップa)〜c)までの一連の制
    御周期がTDMAフレーム周期の整数倍である、請求項
    4記載のTDMA衛星通信系における自動周波数制御装
    置。
  6. 【請求項6】 前記自動周波数制御装置は、基準クロッ
    クを発生する発振器と、該基準クロックに基づいて基準
    バースト信号を発生する基準バースト発生装置とを有
    し、周波数制御値の校正時に、前記基準バースト発生装
    置を前記基準バースト検出部に接続して、前記マイクロ
    プロセッサを周波数制御値校正モードとし、前記マイク
    ロプロセッサは、 a)前記発振器の前記基準クロックの周波数を変えるこ
    とにより、各周波数での最適な周波数制御値を求め、 b)該求めた最適な周波数制御値を前記メモリに書き込
    み保持することを特徴とする請求項1記載のTDMA衛
    星通信系における自動周波数制御装置。
JP9901793A 1993-04-26 1993-04-26 Tdma衛星通信系における自動周波数制御装置 Expired - Fee Related JP2995375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9901793A JP2995375B2 (ja) 1993-04-26 1993-04-26 Tdma衛星通信系における自動周波数制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9901793A JP2995375B2 (ja) 1993-04-26 1993-04-26 Tdma衛星通信系における自動周波数制御装置

Publications (2)

Publication Number Publication Date
JPH06311075A JPH06311075A (ja) 1994-11-04
JP2995375B2 true JP2995375B2 (ja) 1999-12-27

Family

ID=14235403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9901793A Expired - Fee Related JP2995375B2 (ja) 1993-04-26 1993-04-26 Tdma衛星通信系における自動周波数制御装置

Country Status (1)

Country Link
JP (1) JP2995375B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918532A (ja) * 1995-06-30 1997-01-17 Nec Corp バーストモード通信システムにおける無線通信装置及び受信方法

Also Published As

Publication number Publication date
JPH06311075A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
JP2718311B2 (ja) 時間軸補正装置
RU2154895C2 (ru) Способ и схема управления системой фазовой автоподстройки частоты с цифровой обработкой для сетевой синхронизации
US4806878A (en) Phase comparator lock detect circuit and a synthesizer using same
RU95115985A (ru) Способ и схема для управляющей системы разовой автоподстройки частоты цифровой обработкой для сетевой синхронизации
JPH0645960A (ja) 受信機
US5459419A (en) Synchronizing pulse generating circuit
US4684897A (en) Frequency correction apparatus
US7375592B2 (en) System and method for maintaining an accurate frequency on a voltage controlled oscillator
EP0731564A2 (en) Method and apparatus for calculating a divider in a digital phase lock loop
US6028641A (en) Device and method for generating a stable system clock in HDTV
JPH07508621A (ja) デジタルセル式無線ネットワークのベースステーション用の発振ユニット
JP2995375B2 (ja) Tdma衛星通信系における自動周波数制御装置
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
EP0224828A2 (en) PLL circuit
JP2002353807A (ja) 周波数同期装置および周波数同期制御方法
JP2000040958A (ja) 基準周波数・タイミング発生装置
JP2003032107A (ja) 位相同期回路
JP2002214323A (ja) 基準周波数発生装置
JPH06291686A (ja) 周波数制御装置
JPH0969773A (ja) クロック抽出回路
JPH08195691A (ja) 受信回路
JPH1114714A (ja) 半導体試験装置
JP2780613B2 (ja) 圧電振動子の周波数調整方法
JPH10290218A (ja) 受信装置
JP2675571B2 (ja) 掃引周波数信号発生器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990914

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees