JPH10290218A

JPH10290218A - 受信装置

Info

Publication number: JPH10290218A
Application number: JP9098784A
Authority: JP
Inventors: Takayuki Suematsu; 孝之末松; Terue Matsumura; 照恵松村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-04-16
Filing date: 1997-04-16
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】ソフトウェアにより無線回線の状態や通信プ
ロトコルの変化に対応した精度の高いビット同期処理を
行う。【解決手段】エッジ検出信号と演算時間値とサンプリ
ングクロック信号１９１によりエッジ平均誤差及びエッ
ジ誤差最大値を計算し計算値として出力する演算手段１
３と、エッジ平均誤差及びエッジ誤差最大値の許容範囲
を記憶する記憶手段１６とが設けられている。また、記
憶手段１６からエッジ平均誤差とエッジ誤差最大値の許
容範囲を読み出し計算値との比較を行い規定範囲外のと
きにはエラー信号を出力し範囲内のときには同期確立信
号を出力する比較手段１５が設けられている。これによ
ってソフトウェア処理により精度の高いビット同期処理
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は無線データ伝送シス
テムで用いられるビット同期に関するものである。

【０００２】

【従来の技術】無線データの受信においては、受信デー
タのサンプリングのためにビット同期の確立処理がデー
タサンプリング前に行われる。図６は従来の受信装置の
構成を示す構成図である。以下、図面を参照しながら、
従来の受信装置について説明する。図６において、６１
は位相比較器、６２は低域通過フィルタ、６３は電圧制
御発振器である。

【０００３】上記構成において、位相比較器６１は入力
信号と電圧制御発振器６３からの出力信号の位相差を常
に比較する。そしてこの位相差によって生じる位相比較
器６１の電圧は低域通過フィルタ６２で平滑され電圧制
御発振器６３の制御電圧として働き、電圧制御発振器６
３の周波数を一時的に可変にして出力信号の位相差を入
力信号に一致させる作用、すなわち自動位相制御の役目
を果たす。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ハードウェアとして構成されているので
システムの規模が大きくなると同時に部品点数の増加に
よるコストアップにつながるという課題があった。

【０００５】本発明は上記課題点に鑑み、ビット同期の
ための特別なハードウェアを用いることなく、ソフトウ
ェアによるビット同期を行うことにより部品点数削減に
伴うコストダウンおよび回路規模の縮小を行い、かつソ
フトウェアにより無線回線の状態や通信プロトコルの変
化に対応した精度の高いビット同期処理を行うことを目
的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明の受信装置は、エッジ検出手段と制御手段とク
ロック生成手段と演算手段と記憶手段と比較手段とリセ
ット手段を設け、受信データのビット同期信号のエッジ
をソフトウェア処理により測定し、エッジ検出時刻と理
想状態のクロックとのエッジ誤差をあらかじめ定められ
た演算時間の間、記憶、計算する。記憶手段に理想状態
のクロックとの許容エッジ誤差を記憶しておき、計算値
がその許容エッジ誤差の範囲内になったときにビット同
期が確立されたものとして処理する。また演算時間を与
える部分を別に設け任意に設定変更可能にしたことによ
り、無線回線の状態や通信プロトコルの変化に対応した
精度の高いビット同期処理を行うことが可能となる。

【０００７】

【発明の実施の形態】本発明は、入力信号のエッジを検
出してエッジ検出信号を出力するエッジ検出手段と、任
意の値に変更が可能な演算時間値を出力する制御手段
と、入力信号をサンプリングするためのサンプリングク
ロック信号を出力するクロック生成手段と、エッジ検出
信号と演算時間値とサンプリングクロック信号によりエ
ッジ平均誤差とエッジ誤差最大値を計算し計算値として
出力する演算手段と、エッジ平均誤差とエッジ誤差最大
値の許容範囲を記憶する記憶手段と、記憶手段からエッ
ジ平均誤差とエッジ誤差最大値の許容範囲を読み出し計
算値との比較を行い規定範囲外のときにはエラー信号を
出力し範囲内のときには同期確立信号を出力する比較手
段と、エラー信号を受け取った際にリセット信号出力す
るリセット手段を備えたものである。

【０００８】また、制御手段において、受信データ長に
対応した演算時間値を出力することができるようにした
第２の実施形態を備えたものである。

【０００９】また、制御手段に接続する形態として、あ
らかじめ定められたデータフォーマット中の受信データ
の誤りを検出しビット誤り数を出力する誤り検出手段
と、ビット誤り数に対応した演算時間値を出力する制御
手段を備えたものである。

【００１０】また、演算手段において、エッジ誤差最大
値があらかじめ定められたエッジ誤差最大値の許容値を
超えた場合に制御手段から与えられた演算時間値を待た
ずしてエラー信号をリセット手段に出力することができ
るようにしたものである。

【００１１】また、クロック生成手段において、固定ク
ロックをつくるための水晶発振手段と、クロックパター
ンと可変時間間隔とパターン周期を記憶した分周データ
記憶手段と、分周データ記憶手段からクロックパターン
と可変時間間隔とパターン周期を読み出し、応じた時間
毎に分周比を設定しサンプリングクロック信号を出力す
ることができるようにしたものである。

【００１２】また、クロック生成手段において、固定ク
ロックをつくるための水晶発振手段と、水晶発振手段で
生成されたクロックを外部から設定される分周比に応じ
て分周出力するクロック設定手段と、生成クロックの初
期設定値と所望サンプリングクロック周波数値を記録し
た分周データ記憶手段と、クロック設定手段の分周出力
を一定時間毎に平均し分周データ記憶手段から所望サン
プリングクロック周波数値を読み出し比較し周波数差を
差分補償出力しサンプリングクロック信号出力する比較
演算手段を備えたものである。

【００１３】また、入力信号のエッジを検出しエッジ検
出信号を発生させるエッジ検出手段と、任意の値に変更
が可能な演算時間値と分周出力平均時のサンプリング時
間値を出力する制御手段と、固定クロックをつくるため
の水晶発振手段と水晶発振手段で生成されたクロックを
外部から設定される分周比に応じて分周出力するクロッ
ク設定手段と生成クロックの初期設定値と所望サンプリ
ングクロック周波数値を記録した分周データ記憶手段と
クロック設定手段の分周出力をサンプリング時間値の間
平均し分周データ記憶手段から所望サンプリングクロッ
ク周波数値を読み出し比較し周波数差を差分補償出力し
サンプリングクロック信号出力する比較演算手段とから
なるクロック生成手段と、エッジ検出信号と演算時間値
とサンプリングクロック信号によりエッジ平均誤差とエ
ッジ誤差最大値を計算し計算値として出力する演算手段
と、エッジ平均誤差とエッジ誤差最大値の許容範囲を記
憶する記憶手段と、記憶手段からエッジ平均誤差とエッ
ジ誤差最大値の許容範囲を読み出し計算値との比較を行
い規定範囲外のときにはエラー信号を出力し範囲内のと
きには同期確立信号を出力する比較手段と、エラー信号
を受け取った際にリセット信号を出力するリセット手段
を備えたものである。

【００１４】以下本発明の実施例を、図面を参照しなが
ら説明する。（実施例１）図1は本発明の実施例１の受信装置の構成
図である。

【００１５】図１において、入力信号１１のエッジを検
出しエッジ検出信号を発生させるエッジ検出手段１２
と、任意の値に変更が可能な演算時間値を出力する制御
手段１４と、入力信号１１をサンプリングするためのサ
ンプリングクロック信号１９１を出力するクロック生成
手段１８と、エッジ検出信号と演算時間値とサンプリン
グクロック信号１９１によりエッジ平均誤差とエッジ誤
差最大値を計算し計算値として出力する演算手段１３
と、エッジ平均誤差とエッジ誤差最大値の許容範囲を記
憶する記憶手段１６と、記憶手段からエッジ平均誤差と
エッジ誤差最大値の許容範囲を読み出し計算値との比較
を行い規定範囲外のときにはエラー信号を出力し範囲内
のときには同期確立信号１９３を出力する比較手段１５
と、エラー信号を受け取った際にリセット信号１９２を
出力するリセット手段１７を有する。

【００１６】クロック生成手段１８は、固定クロックを
つくるための水晶発振手段１８２と、クロックパターン
と可変時間間隔とパターン周期を記憶した分周データ記
憶手段１８３と、分周データ記憶手段１８３からクロッ
クパターンと可変時間間隔とパターン周期を読み出し応
じた時間毎に分周比を設定し前記固定クロックからサン
プリングクロック信号１９１を出力するクロック設定手
段１８１からなる。

【００１７】図２は本発明の実施例１に適用される伝送
速度１／Ｒｂｐｓのときの理想信号と実際の入力信号を
示す信号比較図である。図２において、ｆ０は理想信
号、ｆｉｎは実際の入力信号である。１／Ｒは伝送速度
を示し、ｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅は理想信号とのエッ
ジ誤差を示す。Ｍは演算時間値である。ｔ₀、ｔ₁、
ｔ₂、ｔ₃、ｔ₄、ｔ₅は入力信号ｆ_inのエッジ検出時刻で
ある。ｒ₁、ｒ₂、ｒ₃、ｒ₄、ｒ₅は各ビット長である。

【００１８】図３は本発明実施例１に適用される伝送速
度１／Ｒｂｐｓのときのクロック生成パターン図である
３１は生成したい周期Ｔのサンプリングクロックであ
る。３２はクロック設定手段１８１で生成可能な周期Ｔ
２ｅ_aのクロックパターン１、３３はクロック設定手段
１８１で生成可能な周期Ｔ＋２ｅ_aクロックパターン２
である。３４は３２と３３を組み合わせて生成した合成
クロックで、クロックパターン１が可変時間間隔Ｘ₁で
出力されクロックパターン２が可変時間間隔Ｘ₂で出力
され、これらがパターン周期Ｐで連続的に出力される。

【００１９】以上のように構成されたシステムについ
て、以下図１、図２を用いてその動作を説明する。

【００２０】本実施例において送信側の機器はデータを
送信する前にあらかじめ定められたパルス幅のビット同
期パターンを送出するものとする（図２のｆ₀）。しか
し、伝送系において様々な雑音を受け図２の入力信号ｆ
_inのような（ｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅エッジ誤差）が
あらわれる。

【００２１】図１におけるエッジ検出手段１２への入力
信号１１が図２におけるｆ_inである。信号入力されると
エッジ検出手段１２が入力信号ｆ_inにおけるエッジ箇所
ｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅でそのエッジを検出しエッジ
検出信号として演算手段１３に出力する。制御手段１４
は演算手段１３に対しその演算時間値Ｍを出力する。

【００２２】クロック生成手段18においてはあらかじめ
定められた任意の周波数のクロックを生成することが可
能である。

【００２３】図３においてサンプルクロック３１を出力
したい場合でかつ水晶発振手段１８２を単純に整数分し
ただけでは所望のクロックが得られない場合、分周デー
タ記憶手段１８３に生成可能なサンプルクロックよりも
１周期２ｅ_a小さいクロックパターン３２と１周期２ｅ_a
大きいクロックパターン３３を用意し、２つを一定期間
毎に使うことで全体平均として所望のクロックを得る。

【００２４】実際には、クロック設定手段１８１が分周
データ記憶手段１８３から前記クロックパターン３２、
クロックパターン３３と可変時間間隔Ｘ₁、可変時間間
隔Ｘ₂、パターン周期Ｐを読み出す。水晶発振手段１８
２から固定クロックを用いて、クロック設定手段１８１
がクロックパターン３２を可変時間間隔Ｘ₁の間出力
し、次にクロックパターン３３を可変時間間隔Ｘ₂の間
出力し、これら１つパターンを周期Ｐで繰り返し出力し
サンプルクロック信号とする。出力されるサンプルクロ
ック信号の平均周期は（Ｔ２ｅ_a＋Ｔ＋２ｅ_a）＝２＝Ｔ
となり所望のサンプルクロックＴと一致する。

【００２５】演算手段１３はエッジ検出手段１１よりエ
ッジ検出信号を、制御手段１３より演算時間値Ｍを、ク
ロック生成手段１８よりサンプリングクロック信号１９
１を受け取る。与えられた演算時間Ｍの間、クロック生
成手段１８から出力されるサンプリングクロック信号１
９１と入力信号１１とのエッジ誤差を計測する。図２で
はｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅に相当する。そしてこれら
の総計（Ｅ＝ｅ₁＋ｅ₂＋ｅ₃＋ｅ₄＋ｅ₅）を計算し計算
値１として出力する。また｜ｅ₁｜、｜ｅ₂｜、｜ｅ
₃｜、｜ｅ₄｜、｜ｅ₅｜の中での（｜ａ｜はａの絶対値
を示す）最大値を計算値２として出力する。比較手段１
５は演算手段１３の出力である計算値１（エッジ平均誤
差）と計算値２（エッジ誤差最大値）を受け取る。また
記憶手段１６からエッジ平均誤差とエッジ誤差最大値の
許容範囲を読み出しそれぞれ計算値１と計算値２と比較
を行う。計算値１（エッジ平均誤差）がエッジ平均誤差
許容値を超えていたり、計算値２（エッジ誤差最大値）
がエッジ誤差最大値の許容値を超えていた場合はエラー
信号を出力する。範囲内のときは同期確立信号１９３を
出力する。また、リセット手段１７が比較手段１５から
エラー信号を受け取った場合は、受信装置全体をリセッ
トするリセット信号１９２を出力する。そしてこれらビ
ットパターンを検出し同期確立信号を出力した後は、エ
ッジ時刻（ｔ₀、ｔ₁、ｔ₂、ｔ₃、ｔ₄、ｔ₅）とエッジ間
隔（ｒ₁、ｒ₂、ｒ₃、ｒ₄、ｒ₅）を用いて位相同期を行
い、受信処理を行っていくことになる。

【００２６】なお実施例１において、制御手段１４に通
信プロトコルの監視機能を設け、通信プロトコルがリン
ク接続、データ伝送、リンク切断と進みデータ長が変化
するのに追随して演算時間値を可変し、対応した演算時
間値を演算手段１３に出力し、受信データ長のサンプリ
ングに最適なサンプリングクロック信号を同様に生成す
ることが可能である。また、誤り検出手段を設け、あら
かじめ定められたデータフォーマット中の受信データの
誤りを検出しビット誤り数として制御手段１４に出力
し、誤りビット数に対応した演算時間値を演算手段１３
に出力し、無線回線状態に応じ、受信データのサンプリ
ングに最適なサンプリングクロック信号を同様に生成す
ることが可能である。さらにまた、定められた演算時間
値Ｍの間、演算手段１３がエッジ平均誤差とエッジ誤差
最大値を計算するとしたが、演算手段１３が記憶手段１
６からエッジ誤差最大値の許容値を読み取り計算値と随
時比較し、許容範囲外の場合は随時リセット手段１７に
エラー信号を出力し、受信装置をリセットするようにし
ても同様のビット同期処理を行うことが可能である。

【００２７】（実施例２）次に本発明の実施例２の受信
装置について、図面を参照しながら説明する。

【００２８】図４は本発明の実施例２の受信装置の構成
図である。図４において、受信装置は、入力信号４１の
エッジを検出しエッジ検出信号を発生させるエッジ検出
手段４２と、任意の値に変更が可能な演算時間値と分周
出力平均時のサンプリング時間値を出力する制御手段４
４と、入力信号４１をサンプリングするためのサンプリ
ングクロック信号４９１を出力するクロック生成手段４
８と、エッジ検出信号と演算時間値とサンプリングクロ
ック信号４９１によりエッジ平均誤差とエッジ誤差最大
値を計算し計算値として出力する演算手段４３と、エッ
ジ平均誤差とエッジ誤差最大値の許容範囲を記憶する記
憶手段４６と、記憶手段４６からエッジ平均誤差とエッ
ジ誤差最大値の許容範囲を読み出し計算値との比較を行
い規定範囲外のときにはエラー信号を出力し範囲内のと
きには同期確立信号４９３を出力する比較手段４５と、
エラー信号を受け取った際にリセット信号４９２を出力
するリセット手段４７からなる。

【００２９】クロック生成手段４８は、固定クロックを
つくるための水晶発振手段４８２と、水晶発振手段４８
２で生成されたクロックを外部から設定される分周比に
応じて分周出力するクロック設定手段４８１と、生成ク
ロックの初期設定値と所望サンプリングクロック周波数
値を記録した分周データ記憶手段４８３と、分周データ
記憶手段４８３から初期設定値をクロック設定手段４８
１に与えるとともにクロック設定手段４８１の分周出力
を制御手段４４の出力であるサンプリング時間値の間平
均し分周データ記憶手段４８４から所望サンプリングク
ロック周波数値を読み出し比較し周波数差を差分補償出
力しサンプリングクロック信号出力する比較演算手段４
８４とからなる。

【００３０】図５は本発明の実施例２に適用される伝送
速度１＝Ｒｂｐｓのときのクロック生成パターン図であ
る。図５において、５１は生成したい周期Ｔのサンプリ
ングクロックである。５２は分周データ記憶手段４８３
で記憶されている初期設定時の周期Ｔ１＝Ｔ３ｅ_xのク
ロックパターン１Ａ、５３はクロック設定手段４８１で
生成可能な周期Ｔ２＝Ｔｅ_xのクロックパターン２Ａ、
５４はクロック設定手段４８１で生成可能な周期Ｔ３＝
Ｔ＋ｅ_xのクロックパターン３Ａ、５５はクロック設定
手段４８１で生成可能な周期Ｔ２＝Ｔｅ_xのクロックパ
ターン２、５６はクロック設定手段４８１で生成可能な
周期Ｔ２＝Ｔｅ_xのクロックパターン３である。

【００３１】以上のように構成されたシステムについ
て、以下図２、図４、図５を用いてその動作を説明す
る。本実施例において送信側の機器はデータを送信する
前にあらかじめ定められたパルス幅のビット同期パター
ンを送出するものとする（図２のｆ₀）。しかし、伝送
系において様々な雑音を受け図２の入力信号ｆ_inのよう
な（ｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅エッジ誤差があらわれ
る。

【００３２】図４におけるエッジ検出手段４２への入力
信号４１が図２におけるｆ_inである。信号入力されると
エッジ検出手段４２が入力信号ｆｉｎにおけるエッジ箇
所ｅ ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅でそのエッジを検出しエッ
ジ検出信号として演算手段４３に出力する。制御手段４
４は演算手段４３に対しその演算時間値Ｍを出力する。
クロック生成手段４８においてはあらかじめ定められた
任意の周波数のクロックを生成することが可能である。
あらかじめ分周データ記憶手段４８３に初期設定値とし
てクロックパターン５２を記憶しておく。図５において
サンプルクロック５１を出力したい場合でかつ水晶発振
手段４８２を単純に整数分しただけでは所望のクロック
が得られない場合、クロック設定手段４８１が分周デー
タ記憶手段４８３に記憶されているクロックパターン５
２を比較演算手段４８４を通して読み出し設定し水晶発
振手段４８２の固定クロック出力を分周しクロック出力
を行う（図５におけるサンプルクロック５１）。また比
較演算手段４８４は、まず初期時に分周データ記憶手段
４８３から初期設定値を読み出しそのデータをクロック
設定手段４８１に出力する。そして、制御手段４４から
与えられたサンプリング時間値の間、クロック設定手段
から出力されるサンプリングクロック信号４９１の伝送
速度を平均する。この例が図５２である。次に分周デー
タ記憶手段４８３に記憶されている所望サンプリングク
ロック周波数値を読み出し（図５における５１）、前記
平均値と比較し、平均値が所望サンプリングクロックよ
りも大きければその周波数差の差分小さくなるよう設定
を変更し、小さければその周波数差の差分大きくなるよ
う設定を変更しその設定値をクロック設定手段４８１に
出力する。この場合平均値が所望サンプリングクロック
より小さいのでその周波数差の差分大きくなるよう伝送
速度を下げて設定する。これによりクロック設定手段４
８１の出力は図５において５２から５３へと変化する。

【００３３】再度、制御手段４４から与えられたサンプ
リング時間値の間、クロック設定手段から出力されるサ
ンプリングクロック信号４９１の伝送速度を平均し（図
５の５３）、分周データ記憶手段４８３に記憶されてい
る所望サンプリングクロック周波数値を読み出し（図５
における５１）、前記平均値と比較し、平均値が所望サ
ンプリングクロックよりも大きければその周波数差の差
分小さくなるよう設定を変更し、小さければその周波数
差の差分大きくなるよう設定を変更しその設定値をクロ
ック設定手段４８１に出力する。この場合平均値が所望
サンプリングクロックより小さいのでその周波数差の差
分大きくなるよう伝送速度を下げて設定する。これによ
りクロック設定手段４８１の出力は図５において５３か
ら５４へと変化する。

【００３４】再度、制御手段４４から与えられたサンプ
リング時間値の間、クロック設定手段から出力されるサ
ンプリングクロック信号４９１の伝送速度を平均し（図
５の５４）、分周データ記憶手段４８３に記憶されてい
る所望サンプリングクロック周波数値を読み出し（図５
における５１）、前記平均値と比較し、平均値が所望サ
ンプリングクロックよりも大きければその周波数差の差
分小さくなるよう設定を変更し、小さければその周波数
差の差分大きくなるよう設定を変更しその設定値をクロ
ック設定手段４８１に出力する。この場合平均値が所望
サンプリングクロックより大きいのでその周波数差の差
分小さくなるよう伝送速度を上げて設定する。これによ
りクロック設定手段４８１の出力は図５において５４か
ら５５へと変化する。

【００３５】再度、制御手段４４から与えられたサンプ
リング時間値の間、クロック設定手段から出力されるサ
ンプリングクロック信号４９１の伝送速度を平均し（図
５の５５）、分周データ記憶手段４８３に記憶されてい
る所望サンプリングクロック周波数値を読み出し（図５
における５１）、前記平均値と比較し、平均値が所望サ
ンプリングクロックよりも大きければその周波数差の差
分小さくなるよう設定を変更し、小さければその周波数
差の差分大きくなるよう設定を変更しその設定値をクロ
ック設定手段４８１に出力する。この場合平均値が所望
サンプリングクロックより小さいのでその周波数差の差
分大きくなるよう伝送速度を下げて設定する。これによ
りクロック設定手段４８１の出力は、図５において５５
から５６へと変化する。

【００３６】以降、同様に続き、周期的にクロックパタ
ーン２Ａとクロックパターン３Ａが繰り返されることに
なるので、平均すると出力されるサンプルクロック信号
の平均周期は（Ｔ２ｅ_x＋Ｔ＋２ｅ_x）＝２＝Ｔとなり所
望のサンプルクロックＴと一致する。演算手段４３はエ
ッジ検出手段４１よりエッジ検出信号を、制御手段４３
より演算時間値Ｍを、クロック生成手段４８よりサンプ
リングクロック信号４９１を受け取る。与えられた演算
時間Ｍの間、クロック生成手段４８から出力されるサン
プリングクロック信号４９１と入力信号４１とのエッジ
誤差を計測する。図２ではｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅に
相当する。そしてこれらの総計（Ｅ＝ｅ₁＋ｅ₂＋ｅ₃＋
ｅ₄＋ｅ₅）を計算し計算値１として出力する。また｜ｅ
₁｜、｜ｅ₂｜、｜ｅ₃｜、｜ｅ₄｜、｜ｅ₅｜の中での
（｜ａ｜はａの絶対値を示す）最大値を計算値２として
出力する。

【００３７】また比較手段４５は演算手段４３の出力で
ある計算値１（エッジ平均誤差）と計算値２（エッジ誤
差最大値）を受け取る。また記憶手段４６からエッジ平
均誤差とエッジ誤差最大値の許容範囲を読み出しそれぞ
れ計算値１と計算値２と比較を行う。計算値１（エッジ
平均誤差）がエッジ平均誤差許容値を超えていたり、計
算値２（エッジ誤差最大値）がエッジ誤差最大値の許容
値を超えていた場合はエラー信号を出力する。範囲内の
ときは同期確立信号４９３を出力する。リセット手段４
７が比較手段４５からエラー信号を受け取った場合は、
受信装置全体をリセットするリセット信号４９２を出力
する。これらビットパターンを検出し同期確立信号を出
力した後は、エッジ時刻（ｔ₀、ｔ₁、ｔ₂、ｔ₃、ｔ₄、
ｔ₅）とエッジ間隔（ｒ₁、ｒ₂、ｒ₃、ｒ₄、ｒ₅）を用い
て位相同期を行い、受信処理を行っていくことになる。

【００３８】なお実施例２において、制御手段４４に通
信プロトコルの監視機能を設け、通信プロトコルがリン
ク接続、データ伝送、リンク切断と進みデータ長が変化
するのに追随して演算時間値を可変し、対応した演算時
間値を演算手段４３に出力し、受信データ長のサンプリ
ングに最適なサンプリングクロック信号を同様に生成す
ることが可能である。

【００３９】なお実施例２において、誤り検出手段を設
け、あらかじめ定められたデータフォーマット中の受信
データの誤りを検出しビット誤り数として制御手段４４
に出力し、誤りビット数に対応した演算時間値を演算手
段４３に出力し、無線回線状態に応じ、受信データのサ
ンプリングに最適なサンプリングクロック信号を同様に
生成することが可能である。また、定められた演算時間
値Ｍの間、演算手段４３がエッジ平均誤差とエッジ誤差
最大値を計算するとしたが、演算手段４３が記憶手段４
６からエッジ誤差最大値の許容値を読み取り計算値と随
時比較し、許容範囲外の場合は随時リセット手段４７に
エラー信号を出力し、受信装置をリセットするようにし
ても同様のビット同期処理を行うことが可能である。

【００４０】

【発明の効果】以上のように説明から明らかなように本
発明の受信装置によれば、次の効果が得られる。

【００４１】従来のようにハードウェア的にビット同期
処理を行うのでなく、ソフトウェアにより最適な演算時
間を与えビット同期処理を行うので、他の通信プロトコ
ルや機器制御等の通信制御を行っているマイコンと一体
化することにより、より一層の小型化、低価格化が実現
でき、かつ一層の精度の高いビット同期処理を行うこと
ができる。

【００４２】また、演算時間値を可変にできることか
ら、受信データ長にあった演算時間値を設定することが
可能であり、データ長の短い場合は、演算時間値を短く
設定することにより、無駄な処理を短縮することができ
る。

【００４３】また、演算時間を待たずしてリセットを行
うことにより、無駄な処理を短縮することができる。

【００４４】また、いくつかの所望サンプリングクロッ
クを生成したい場合に対応した水晶発振手段を別途用意
することなく、固定クロックを分周してつくられたいく
つかのクロックパターンをそれぞれ特定周期毎に出力す
ることにより、任意のサンプリングクロック周波数を生
成することができる。

【００４５】また、所望サンプリングクロックを生成し
たい場合に対応した水晶発振手段を別途用意することな
く、水晶発振手段の出力と所望サンプリングクロックの
周波数差の差分を特定周期毎に補償することにより、任
意のサンプリングクロック周波数を生成することができ
る。

【００４６】また、水晶発振手段の出力と所望サンプリ
ングクロックの周波数差の差分を特定周期毎に補償する
ことにより、任意のサンプリングクロック周波数を生成
することができる。

【００４７】また、水晶発振手段の出力と所望サンプリ
ングクロックの周波数差の差分を特定周期毎に補償する
ことにより、任意のサンプリングクロック周波数を生成
することができ、またソフトウェアにより最適な演算時
間を与えビット同期処理を行うので、他の通信プロトコ
ルや機器制御等の通信制御を行っているマイコンと一体
化することができ、より一層の小型化、低価格化が実現
でき、かつ一層の精度の高いビット同期処理を行うこと
ができる。

【図面の簡単な説明】

【図１】本発明の実施例１における受信装置のシステム
構成図

【図２】同装置の理想信号と実際の入力信号を示す信号
比較図

【図３】同装置におけるクロック生成パターン図

【図４】本発明の実施例２における受信装置のシステム
構成図

【図５】同装置におけるクロック生成パターン図

【図６】従来のシステム構成図

【符号の説明】

１２エッジ検出手段１３演算手段１４制御手段１５比較手段１６記憶手段１７リセット手段１８クロック生成手段１８１クロック設定手段１８２水晶発振手段１８３分周データ記憶手段１９１サンプリングクロック信号１９２リセット信号１９３同期確立信号３１、５１サンプリングクロック３２クロックパターン１３３クロックパターン２４１入力信号４２エッジ検出手段４３演算手段４４制御手段４５比較手段４６記憶手段４７リセット手段４８クロック生成手段４８１クロック設定手段４８２水晶発振手段４８３分周データ記憶手段４８４比較演算手段５１サンプリングクロック５２クロックパターン１Ａ５３、５５クロックパターン２Ａ６１位相比較器６２低域通過フィルタ６３電圧制御発振器

Claims

【特許請求の範囲】

【請求項１】入力信号のエッジを検出してエッジ検出信
号を出力するエッジ検出手段と、任意の値に変更が可能
な演算時間値を出力する制御手段と、前記入力信号をサ
ンプリングするためのサンプリングクロック信号を出力
するクロック生成手段と、前記エッジ検出信号と演算時
間値とサンプリングクロック信号によりエッジ平均誤差
とエッジ誤差最大値を計算し計算値として出力する演算
手段と、エッジ平均誤差とエッジ誤差最大値の許容範囲
を記憶する記憶手段と、前記記憶手段からエッジ平均誤
差とエッジ誤差最大値の許容範囲を読み出し前記計算値
との比較を行い規定範囲外のときにはエラー信号を出力
し範囲内のときには同期確立信号を出力する比較手段
と、エラー信号を受け取った際にリセット信号を出力す
るリセット手段とを備えた受信装置。
【請求項２】受信データ長に対応した演算時間値を出力
する制御手段を備え、通信プロトコル中の受信データ長
に応じて演算時間値を可変し、受信データのサンプリン
グに最適なサンプリングクロック信号を生成する請求項
１記載の受信装置。
【請求項３】あらかじめ定められたデータフォーマット
中の受信データの誤りを検出しビット誤り数を出力する
誤り検出手段と、前記ビット誤り数に対応した演算時間
値を出力する制御手段を備え、ビット誤り数に応じて演
算時間値を可変し、受信データのサンプリングに最適な
サンプリングクロック信号を生成する請求項１記載の受
信装置。
【請求項４】エッジ誤差最大値があらかじめ定められた
エッジ誤差最大値の許容値を超えた場合に制御手段から
与えられた演算時間値を待たずしてエラー信号をリセッ
ト手段に出力する演算手段を備えた請求項１記載の受信
装置。
【請求項５】固定クロックをつくるための水晶発振手段
と、クロックパターンと可変時間間隔とパターン周期を
記憶した分周データ記憶手段と、前記分周データ記憶手
段からクロックパターンと可変時間間隔とパターン周期
を読み出し応じた時間毎に分周比を設定しサンプリング
クロック信号を出力するクロック設定手段とからなるク
ロック生成手段を備えた請求項１記載の受信装置。
【請求項６】固定クロックをつくるための水晶発振手段
と、前記水晶発振手段で生成されたクロックを外部から
設定される分周比に応じて分周出力するクロック設定手
段と、生成クロックの初期設定値と所望サンプリングク
ロック周波数値を記録した分周データ記憶手段と、前記
クロック設定手段の分周出力を一定時間毎に平均し前記
分周データ記憶手段から所望サンプリングクロック周波
数値を読み出し比較し周波数差を差分補償出力しサンプ
リングクロック信号出力する比較演算手段とからなるク
ロック生成手段を備えた請求項１記載の受信装置。
【請求項７】入力信号のエッジを検出しエッジ検出信号
を発生させるエッジ検出手段と、任意の値に変更が可能
な演算時間値と分周出力平均時のサンプリング時間値を
出力する制御手段と、固定クロックをつくるための水晶
発振手段と前記水晶発振手段で生成されたクロックを外
部から設定される分周比に応じて分周出力するクロック
設定手段と生成クロックの初期設定値と所望サンプリン
グクロック周波数値を記録した分周データ記憶手段と前
記クロック設定手段の分周出力を前記サンプリング時間
値の間平均し前記分周データ記憶手段から所望サンプリ
ングクロック周波数値を読み出し比較し周波数差を差分
補償出力しサンプリングクロック信号出力する比較演算
手段とからなるクロック生成手段と、前記エッジ検出信
号と演算時間値とサンプリングクロック信号によりエッ
ジ平均誤差とエッジ誤差最大値を計算し計算値として出
力する演算手段と、エッジ平均誤差とエッジ誤差最大値
の許容範囲を記憶する記憶手段と、前記記憶手段からエ
ッジ平均誤差とエッジ誤差最大値の許容範囲を読み出し
前記計算値との比較を行い規定範囲外のときにはエラー
信号を出力し範囲内のときには同期確立信号を出力する
比較手段と、エラー信号を受け取った際にリセット信号
を出力するリセット手段とを備えた受信装置。