JP2701815B2 - 自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路 - Google Patents

自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路

Info

Publication number
JP2701815B2
JP2701815B2 JP31376095A JP31376095A JP2701815B2 JP 2701815 B2 JP2701815 B2 JP 2701815B2 JP 31376095 A JP31376095 A JP 31376095A JP 31376095 A JP31376095 A JP 31376095A JP 2701815 B2 JP2701815 B2 JP 2701815B2
Authority
JP
Japan
Prior art keywords
frequency
multivibrator
circuit
transmission
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31376095A
Other languages
English (en)
Other versions
JPH08279806A (ja
Inventor
ベロ ディディエ
デュグウジョン ローレン
Original Assignee
エスジェエス−トムソン ミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジェエス−トムソン ミクロエレクトロニクス ソシエテ アノニム filed Critical エスジェエス−トムソン ミクロエレクトロニクス ソシエテ アノニム
Publication of JPH08279806A publication Critical patent/JPH08279806A/ja
Application granted granted Critical
Publication of JP2701815B2 publication Critical patent/JP2701815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＡＴＭ（非同期転送
モードの）回路に関する。本発明はより詳細には非同期
モードで伝送されたデータを受ける時サンプリングクロ
ックを復元することに適用される。
【０００２】
【従来の技術】図１はＡＴＭ回路の概要を示している。
この回路は送信ユニット１と受信ユニット２を備えてい
る。
【０００３】送信ユニットにおいて、送信されるデータ
はデータ処理装置３により並列（例えば８ビット）状態
で直列化マルチプレクサ４に送信される２値のデータの
値を有している。マルチプレクサ４は、装置３により与
えられる並列データの伝送周波数ＣＬＫＴＰと同相であ
る直列データの伝送クロック信号ＣＬＫＴＳを与える位
相ロックループ（ＰＬＬ）により制御されている。マル
チプレクサ４の出力は論理レジスタ６に接続されてい
る。次にレジスタ６の出力信号は一般には同軸ケーブル
または光ファイバーの形をしている伝送ラインＴｘに加
えられている。
【０００４】高速で使用するため、クロック周波数ＣＬ
ＫＴＰは例えば７７．７９ＭＨｚであり、ＰＬＬ５の電
圧制御発振器（ＶＣＯ）により与えられた周波数に対応
する伝送周波数ＣＬＫＴＳは例えば６２２．０８ＭＨｚ
である。
【０００５】受信ユニットにおいて、受信された信号Ｒ
ｘはレベル増幅器７を通して送られ、デマルチプレクサ
８とＰＬＬ９の両方に加えられている。ＰＬＬ９はデー
タ信号ＤＡＴＡのクロック周波数ＣＬＫＰＳを復元する
ようにされている。ＡＴＭにおけるデータの流れの特徴
はデータ復号クロック周波数ＣＬＫＴＳが伝送されない
ことである。データのみが、一般には５バイトヘッダが
先行する４８ビットセルによりまとめられて伝送され
る。
【０００６】ＰＬＬ９はデータ標本化周波数ＣＬＫＰＳ
をデマルチプレクサ８に与えている。デマルチプレクサ
８は並列の８ビットデータとクロック周波数ＣＬＫＲＰ
をデータ処理装置３に与えている。
【０００７】受信信号が非安定的な擬似ランダム信号で
ある問題がある。更にこの擬似ランダム信号はビットが
安定である間長い周期を有している場合がある。実際に
は、受信装置２のＰＬＬ９が受ける信号は７２個の安定
したビットまで受けることができる。ＰＬＬ９は受信信
号と、無安定マルチバイブレータを備えたＶＣＯにより
記憶された信号の位相を比較した結果を低域フィルタに
与える位相比較器を有している。ビットが安定している
期間も標本化周波数ＣＬＫＲＳをデマルチプレクサ８に
加えるため、ＰＬＬ９はこれらの期間マルチバイブレー
タの自励周波数ＣＬＫＯに調整されている。
【０００８】標本化信号ＣＬＫＲＳとしてマルチバイブ
レータの自励周波数ＣＬＫＯを使用することは、該自励
周波数が例えば動作温度の変化のように動作状態の関数
として調整されるため必要である。
【０００９】図２は一番目の周知の解決方法を示してい
る。この解決方法はマルチバイブレータ１２の自励周波
数ＣＬＫＯを調整するためデータが無い場合動作する調
整用電位差計１１を置くことからなる。マルチバイブレ
ータ１２は電流が制御されている。電流は電圧対電流変
換器として接続され、入力にＰＬＬ９の低域フィルタか
ら２つの位相誤差電圧を受ける差動増幅器１３の出力と
して与えられている。低域フィルタは回路が結合モード
論理回路（ＣＭＬ）であるならばＲＥ＋とＲＥ−の２つ
の誤差電圧を発生する。増幅器１３の基準電流、すなわ
ちマルチバイブレータ１２に加えられる電流Ｉｏｓｃ
（Ｒｘ）が変化する電流は基準電流Ｉｒｅｆにより決定
される。電流Ｉｒｅｆは内部電流源１４により与えられ
る電流と、電位差計１１により調整される外部電流源１
５により与えられる電流の和を表している。信号ＤＡＴ
Ａのビットが安定している場合、ＲＥ＋とＲＥ−の誤差
電圧の差はゼロで、電流Ｉｏｓｃ（Ｒｘ）はＩｒｅｆで
ある。
【００１０】この経験的な方法は大量生産により作られ
る回路には容易に適さない。事実、この方法では、使用
者はマルチバイブレータ１２の自励周波数を６２２．０
８ＭＨｚに調整するため各伝送の始まりで回路を手動で
調整する必要がある。
【００１１】図３は、受信したデータが安定している期
間、送信ユニット１で利用されるクロック周波数ＣＬＫ
ＴＳを使用することから成る２番目の周知の方法を図示
している。
【００１２】伝送モードで、ＰＬＬ５は装置３から信号
ＣＬＫＴＰを受ける。クロック周波数の位置は送信周波
数ＣＬＫＴＳを受ける周波数と位相比較器２０において
比較される。この周波数ＣＬＫＴＳは、すでに述べたよ
うに低域フィルタ２３の出力信号から制御される無安定
マルチバイブレータにより構成されたＶＣＯ２２を調整
することにより与えられる。図２の場合のようにＶＣＯ
２２はフィルタ２３により加えられる二つの位相誤差電
圧により制御されるが、明確にするため一つの接続のみ
図示している。
【００１３】受信モードで、ＰＬＬ９は更に低域フィル
タ２５と、無安定マルチバイブレータにより構成された
ＶＣＯ２６が後ろにある位相比較器２４を含んでいる。
ＶＣＯ２６によりクロック周波数ＣＬＫＲＳが与えられ
る。
【００１４】受信ユニットが送信周波数ＣＬＫＴＳを使
用する期間を決定するため、受信信号ＤＡＴＡは二番目
の入力が２分周周波数分周器２９を通してＶＣＯ２２か
ら信号ＣＬＫＴＳを受ける２入力マルチプレクサ２７の
一番目の入力に与えられている。分周器２９はデータビ
ットが周波数ＣＬＫＴＳの半周期の間表されている。マ
ルチプレクサ２７の出力は二番目の入力がＶＣＯ２６の
出力信号ＣＬＫＲＳを受ける位相比較器２４の一番目の
入力に与えられている信号を構成している。マルチプレ
クサ２７の二つの入力の選択は信号ＣＬＫＴＳの周波数
を信号ＣＬＫＲＳの周波数と比較する周波数比較器２８
により行われる。
【００１５】このように、データ信号が所定の期間内で
安定であれば、ＶＣＯ２６により与えられる周波数ＣＬ
ＫＲＳは伝送クロック周波数ＣＬＫＴＳからかなり離れ
ている。次にマルチプレクサ２７は周波数が２分周され
た信号ＣＬＫＴＳに相当し、分周器２９により与えられ
る信号を位相比較器２４に与えている。反対に、これら
の期間の外では周波数ＣＬＫＴＳとＣＬＫＲＳがほぼ等
しく、マルチプレクサ２７によりデータ信号ＤＡＴＡが
与えられる。送信周波数ＣＬＫＴＳはそれ故、周波数Ｃ
ＬＫＲＳがかなり、しかも安定期間に対応した回路の開
始時（受信機にはデータが与えられていない）に変化す
る時、使用される。
【００１６】このような回路の欠点は、送信周波数ＣＬ
ＫＴＳを使用することにより送信信号の幾つかのデータ
セルが失われる危険があることである。実際に、低域フ
ィルタの時定数はデータビットを送信する間かなり長
い。この時定数はほぼ７０ｎｓであり、６２２ＭＨｚの
周波数ではビットの期間は３．２ｎｓである。このよう
な回路は低い周波数（ほぼ５００ＫＨｚ）の信号に対し
ては適当に動作するが、高速の回路で使用される場合デ
ータに損失が生ずる。
【００１７】米国特許第５３０２９１９号には２つのＶ
ＣＯを備え、ハードディスクにデータを書き込む回路が
記載されている。この回路はＭＯＳ技術を使用している
が、差動的な構造を使用していない。この回路はその構
造から約１０ＭＨｚの周波数で動作するようにされてい
るが、制御信号に加えられる雑音があるため、高速デー
タ伝送で使用されるような周波数に対しては使用するこ
とができない。この雑音は高速伝送の規格により決定さ
れ許容される制限を越える位相ジッタを生ずる。
【００１８】
【発明が解決しようとする課題】本発明の目的は受信デ
ータにより受信周波数が取り出されない時受信ユニット
内でデータ伝送周波数を使用することができる回路を与
え、動作状態の関数として安定した周波数を与え、デー
タのロスを避けることにより現在の方法の欠点を避ける
ことである。
【００１９】
【課題を解決するための手段】これらの目的および他の
目的を達成するため、本回路は送信ユニットと受信ユニ
ットにそれぞれ内蔵された二つのＰＬＬを備え、各ＰＬ
Ｌが無安定マルチバイブレータにより形成されたＶＣＯ
が与えられていることを特徴とし、非同期転送モードで
データを送信する回路を与えている。受信ユニットに内
蔵されたマルチバイブレータの自励周波数を固定する基
準電流が送信ユニットに内蔵されたマルチバイブレータ
の周波数調整電流に対応している。各ＶＣＯは電圧を受
ける差動増幅器を備えており、該差動増幅器は無安定マ
ルチバイブレータの周波数調整電流を与えることを特徴
としている。
【００２０】本発明の実施態様によれば、送信用発振器
の差動増幅器の出力は受信用発振器の差動増幅器の基準
電流端子に接続されている。
【００２１】本発明の実施態様によれば、回路のすべて
の差動段は両極性技術で達成されている。
【００２２】本発明の実施態様によれば、送信用発振器
に内蔵されたマルチバイブレータの自励周波数は基準電
流により６２２．０８ＭＨｚに固定されている。
【００２３】
【発明の実施の形態】図１から図４では明確にするため
同じ要素を同じ参照番号で示している。記載したすべて
の構成要素は結合ノードの論理回路であり、それ故補完
的な出力を有するが、種々の構成要素の間には一つの接
続のみ図示している。実際には各構成要素の間には二つ
の接続があるが、それらは本発明を理解する必要がある
時にのみ図示している。
【００２４】図４に示すように、本発明による回路は図
１に示すようなＡＴＭ回路に集積するように設計されて
いる。
【００２５】図４は送信ユニット１と受信ユニット２に
それぞれ内蔵された５と９のＰＬＬの２つの３１と３２
のＶＣＯを図示している。
【００２６】送信ユニット１に内蔵されたＶＣＯ３１
は、例えば差動増幅器３４に加えられたレジスタにより
構成され、電圧対電流変換器として基準電流Ｉｒｅｆに
接続された内部電流源３３を備えている。増幅器３４は
その２つの入力で、ＰＬＬ５の低域フィルタから位相誤
差電圧ＴＥ＋およびＴＥ−を受ける。位相誤差を示す電
圧差は、Ｉｏｓｃ（Ｔｘ）がＩｒｅｆに等しい時、ほぼ
６２２．０８ＭＨｚの自励周波数を有するように形成さ
れているマルチバイブレータ３５の制御端子に加えられ
ている電流Ｉｏｓｃ（Ｔｘ）に変換される。
【００２７】受信ユニットにおいて、ＶＣＯ３２の差動
増幅器３６はその２つの入力でＰＬＬ９の低域フィルタ
から位相誤差電圧ＲＥ＋およびＲＥ−を受ける。更に増
幅器３６の出力により制御電流Ｉｏｓｃ（Ｒｘ）はＶＣ
Ｏ３２のマルチバイブレータ３７に加えられている。し
かし、増幅器３６の基準電流はＶＣＯ３１に内蔵された
差動増幅器３４の出力電流Ｉｏｓｃ（Ｔｘ）である。
【００２８】このように、ユニット２が受けたビットが
安定している時、増幅器３６の２つの入力電圧ＲＥ＋お
よびＲＥ−は同一であり、増幅器３６の出力電流Ｉｏｓ
ｃ（Ｒｘ）はＩｏｓｃ（Ｔｘ）に固定される。もし反対
に、データ信号が受信周波数を取り出すように使用され
るならば、増幅器３６の２つの誤差電圧ＲＥ＋とＲＥ−
の差により電流Ｉｏｓｃ（Ｒｘ）が生じ、この場合Ｉｏ
ｓｃ（Ｔｘ）である基準値の近くで変化する。
【００２９】本発明の内容は、受信ユニットに内蔵され
たマルチバイブレータに基準電流として送信ユニットに
内蔵されたマルチバイブレータの発振周波数を調整する
回路を使用することである。受信ユニット内にＰＬＬを
通し受信マルチバイブレータを調整することが必要な送
信周波数を与える代わり、本発明のマルチバイブレータ
は基準電流で動作させることにより直接該周波数に調整
される。
【００３０】受信ユニットに内蔵されたマルチバイブレ
ータ３７の基準電流の変化は、例えば温度のように幾つ
かの動作パラメータを考慮した値に対し得られている。
このように電流Ｉｏｓｃ（Ｒｘ）の中央値、およびそれ
故マルチバイブレータ３７の自励周波数は、データの損
失を生ずる遅延を含むフィルタを使用することなしに、
送信周波数に対応している。マルチバイブレータ３７の
発振周波数の変動は、もはや独立した電流源により固定
された値に対しては生じることなく送信周波数に対して
生ずる。それ故、受信発振器の自励周波数は実際の送信
周波数に非常に近い。
【００３１】以後、該自励周波数と送信周波数との差は
使用されている構成要素の技術的な差によってのみ左右
され、もはや前述のように動作状態には左右されない。
【００３２】本発明によれば、マルチバイブレータ３５
と３７の周波数調整電流Ｉｏｓｃ（Ｔｘ）とＩｏｓｃ
（Ｒｘ）は差動構造体を通して得られている。差動増幅
器３４と３６を使用する利点は、これらが回路の電流供
給ライン上にあるあらゆる雑音に対し感度の少ないマル
チバイブレータ３５と３６をそれぞれ制御する信号内の
雑音を少なくすることである。更に、差動構造体は電源
供給ライン内で電圧対電流変換器により生ずる雑音を少
なくすることである。このように、位相ジッタが少なく
なる。
【００３３】更に本発明の利点は、誤差信号を同じレベ
ルに増幅することによりＶＣＯの調整範囲が広くなるこ
とである。例えば、１ボルトの大きさの差動誤差電圧に
対し、電圧ＴＥ＋（またはＲＥ＋）とＴＥ−（またはＲ
Ｅ−）のそれぞれは＋０．５ボルトと−０．５ボルトの
範囲で変化する。これにより−１ボルト（ＴＥ＋＝＋
０．５ボルトでＴＥ−＝−０．５ボルト）と＋１ボルト
（ＴＥ＋＝＋０．５ボルトでＴＥ−＝−０．５ボルト）
の間で変化する誤差電圧に対応した調整範囲が生ずる。
これは電圧対電流変換器が差動誤差信号を受けない回路
（例えば米国特許番号第５３０２９１９号に記載された
回路）に対し発振器の調整範囲が２倍になる。
【００３４】実施態様によれば回路はＢｉＣＭＯＳ技術
で実現され、特に増幅器３４と３６であるすべての差動
段は数百ＭＨｚの単位の送信周波数で適当に動作させる
ため両極タイプである。
【００３５】マルチバイブレータ３５と３７は構成要素
が同種であるようにするため同じ集積回路のチップで構
成されていることが好ましい。このように、本発明を最
適に実施するため考慮すべき技術的な変更は制御が容易
な同じチップ上の構成要素の大きさに関連したものであ
る。
【００３６】技術的な変更が行うことができる許容範囲
は、マルチバイブレータの周波数の間の許容ドリフトに
関連している。データが失われないようにするため、７
２ビットのデータに対し６２２．０８ＭＨｚの半周期未
満のドリフトを得る必要がある。
【００３７】このように、本発明によりＡＴＭ回路が受
けたデータの復号化が最適に行われる。
【００３８】本発明の他の利点は、送信ユニットと受信
ユニットをそれぞれ内蔵した２つのマルチバイブレータ
に対し１個だけの電流源が必要であることである。実際
には、受信マルチバイブレータの基準電流は送信側のマ
ルチバイブレータにより与えられているので、電流Ｉｒ
ｅｆを与える電流源のみが必要である。このように、非
同期伝送回路の電流消費は低い。電流源３３は例えば動
作温度の関数として調整される電流源により構成されて
いる。
【００３９】本発明の更に他の利点は、特別な基準値を
得るため許容値に基づく測定を行うことなくＶＣＯの自
励周波数の試験を行うことができることである。実際に
は、必要となる差動誤差電圧は、例えばそれぞれマルチ
バイブレータ３５または３７の自励周波数を正確に得る
ため、差動増幅器３４または３６の一方の二つの入力端
子を接続することにより打ち消される。測定は電圧対電
流変換の入力に加えられる基準電圧が得られる精度に左
右されるので、前述の事柄は米国特許第５３０２９１９
号に記載のような回路ではできない。このように、本発
明では例えばあらゆる基準電圧と独立しており正確であ
るＶＣＯを備えた回路により特徴づけられる。
【００４０】当業者には明らかであるが、種々の変更を
前述の開示した実施態様に行うことができる。より詳細
には、記載した各構成要素は同じ機能を果たす１以上の
要素に置き換えることができる。更に、前述の種々の制
限および機能的な内容に従い無安定マルチバイブレータ
を実施することは当業者には容易に明らかである。
【００４１】本発明の少なくとも１つの実施態様につい
て図に基づき記載したが、種々の変更、修正および改善
を当業者は容易に考えることができる。この種の変更、
修正および改善は本発明の範囲および内容である。従っ
て前述の記載は一例について記載したが、これらに制限
されるものではない。
【図面の簡単な説明】
【図１】従来の技術の状態および解決する問題を示す図
である。
【図２】他の従来の技術の状態および解決する問題を示
す図である。
【図３】他の従来の技術の状態および解決する問題を示
す図である。
【図４】本発明によるＡＴＭ回路のデータが受信される
周波数を取り出すため発振器の自励周波数を調整する回
路の実施態様の図である。
【符号の説明】
１ 送信ユニット ２ 受信ユニット ３ データ処理装置 ４ マルチプレクサ ５、９ 位相ロックループ（ＰＬＬ） ６ 論理レジスタ ７ レベル増幅器 ８ デマルチプレクサ １１ 電位差計 １２ マルチバイブレータ １３ 差動増幅器 １４ 内部電流源 １５ 外部電流源 ２１ 分周器 ２２、２６ ＶＣＯ ２３、２５ 低域フィルタ ２４ 位相比較器 ２７ ２入力マルチプレクサ ２９ ２分周周波数分周器 ３１、３２ ＶＣＯ ３３ 内部電流源 ３４ 差動増幅器 ３５、３７ マルチバイブレータ ３６ 差動増幅器
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/00 9744−5Ｋ Ｈ０４Ｌ 11/20 Ｄ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 送信ユニット（１）と受信ユニット
    （２）にそれぞれ内蔵された二つの位相ロックループ
    （ＰＬＬ）（５、９）を備え、各ＰＬＬが無安定マルチ
    バイブレータ（３５、３７）により形成された電圧制御
    発振器（ＶＣＯ）（３１、３２）に与えられており、受
    信ユニット（２）に内蔵されたマルチバイブレータ（３
    ７）の自励周波数を固定する基準電流が送信ユニット
    （１）に内蔵されたマルチバイブレータ（３５）の周波
    数調整電流（ＩｏｓｃＲｘ）に対応しており、各ＶＣＯ
    （３１、３２）が電圧対電流変換器として接続され、内
    蔵されたＰＬＬ（５、９）の位相誤差に対応した二つの
    電圧（ＴＥ＋，ＴＥ−，ＲＥ＋，ＲＥ−）を受ける差動
    増幅器（３４、３６）を備えており、該差動増幅器は無
    安定マルチバイブレータ（３５、３７）の周波数調整電
    圧（ＩｏｓｃＴｘ，ＩｏｓｃＲｘ）を与えることを特徴
    とし、非同期転送モード（ＡＴＭ）でデータを送信する
    回路。
  2. 【請求項２】 送信用発振器（３１）の差動増幅器（３
    ４）の出力が受信用発振器（３２）の差動増幅器（３
    ６）の基準電流端子に接続されている請求項１の送信回
    路。
  3. 【請求項３】 すべての差動段が両極性技術で実現され
    ている請求項１または２の送信回路。
  4. 【請求項４】 送信用発振器に内蔵されたマルチバイブ
    レータの自励周波数が前記基準電流（Ｉｒｅｆ）により
    ６２２．０８ＭＨｚに固定されている請求項１から３の
    いずれか１つに記載の送信回路。
JP31376095A 1994-11-09 1995-11-08 自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路 Expired - Fee Related JP2701815B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9413786 1994-11-09
FR9413786A FR2726713B1 (fr) 1994-11-09 1994-11-09 Circuit de transmission de donnees en mode asynchrone a frequence libre de reception calee sur la frequence d'emission

Publications (2)

Publication Number Publication Date
JPH08279806A JPH08279806A (ja) 1996-10-22
JP2701815B2 true JP2701815B2 (ja) 1998-01-21

Family

ID=9468896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31376095A Expired - Fee Related JP2701815B2 (ja) 1994-11-09 1995-11-08 自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路

Country Status (5)

Country Link
US (1) US5805650A (ja)
EP (1) EP0712210B1 (ja)
JP (1) JP2701815B2 (ja)
DE (1) DE69517919T2 (ja)
FR (1) FR2726713B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085293B2 (ja) * 1998-11-18 2000-09-04 日本電気株式会社 データ伝送装置
US6904111B1 (en) * 2000-03-01 2005-06-07 Northrop Grumman Corporation Asynchronous resampling for data transport
KR100736398B1 (ko) * 2006-01-16 2007-07-09 삼성전자주식회사 통합 자동주파수 제어회로, 제어 방법 및 상기 통합 자동주파수 제어 회로를 구비하는 통합 주파수 합성기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001691A (en) * 1975-01-30 1977-01-04 Gruenberg Elliot Communications relay system
US4015083A (en) * 1975-08-25 1977-03-29 Bell Telephone Laboratories, Incorporated Timing recovery circuit for digital data
US4596937A (en) * 1982-04-28 1986-06-24 International Computers Limited Digital phase-locked loop
GB8327587D0 (en) * 1983-10-14 1983-11-16 British Telecomm Multipoint data communications
US5040189A (en) * 1987-01-12 1991-08-13 Motorola, Inc. Multiple frequency radio system employing pulse repeaters
JPH02244820A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd Ｐｌｌ回路
US5023869A (en) * 1989-03-27 1991-06-11 Alberta Telecommunications Research Centre Method and apparatus for maximizing the transmission capacity of a multi-channel bidirectional communications link
US5063577A (en) * 1989-12-12 1991-11-05 Unisys Corporation High-speed bit synchronizer
ATE165699T1 (de) * 1990-10-10 1998-05-15 Advanced Micro Devices Inc Phasenregelschleife
KR960015678B1 (ko) * 1990-10-23 1996-11-20 세이꼬 엡슨 가부시끼가이샤 전압 제어형 발진 회로 및 위상 동기 회로
SE502458C2 (sv) * 1992-01-20 1995-10-23 Asea Brown Boveri Förfarande och anordning för avstämning av internt genererad klockpulssignal
US5283483A (en) * 1993-01-27 1994-02-01 Micro Linear Corporation Slimmer circuit technique

Also Published As

Publication number Publication date
DE69517919D1 (de) 2000-08-17
US5805650A (en) 1998-09-08
JPH08279806A (ja) 1996-10-22
FR2726713A1 (fr) 1996-05-10
DE69517919T2 (de) 2001-03-15
FR2726713B1 (fr) 1997-01-24
EP0712210A1 (fr) 1996-05-15
EP0712210B1 (fr) 2000-07-12

Similar Documents

Publication Publication Date Title
EP0709966B1 (en) Phase detector with ternary output
US8005370B2 (en) Reference clock rate detection for variable rate transceiver modules
TW571538B (en) Unified digital architecture
US5910753A (en) Direct digital phase synthesis
US20020097682A1 (en) Low frequency loop-back in a high speed optical transceiver
US4661965A (en) Timing recovery circuit for manchester coded data
US7330502B2 (en) Input/output circuit and semiconductor integrated circuit
US7224951B1 (en) PMA RX in coarse loop for high speed sampling
US6069927A (en) Digital signal link
US7443213B2 (en) Staged locking of two phase locked loops
JP2701815B2 (ja) 自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路
US7346139B2 (en) Circuit and method for generating a local clock signal
US5418496A (en) Serial data clock recovery circuit using dual oscillator circuit
JPH05243988A (ja) ディジタルフェーズロックループの同期化検出装置
US10944407B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
US20020031148A1 (en) Clock producing circuit and semiconductor integrated circuit for communication
RU2138907C1 (ru) Устройство синхронизации цифрового приемника
US20010020857A1 (en) Device for the regeneration of a clock signal
KR101031984B1 (ko) 위상 동기 루프들의 단계적 로킹
KR950002305B1 (ko) 수신데이타에 의한 동기클록발생회로
JPH04145566A (ja) シリアル転送回路
JP3039497B2 (ja) クロック抽出回路、通信システム及び送信装置
JPH11215112A (ja) Ｐｌｌ回路
US6961399B2 (en) Phase locked loop including control circuit for reducing lock-time
WO2003081766A1 (en) Detection of frequency differences between signals

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees