JPH04271634A - インターフェイス回路 - Google Patents
インターフェイス回路Info
- Publication number
- JPH04271634A JPH04271634A JP3032926A JP3292691A JPH04271634A JP H04271634 A JPH04271634 A JP H04271634A JP 3032926 A JP3032926 A JP 3032926A JP 3292691 A JP3292691 A JP 3292691A JP H04271634 A JPH04271634 A JP H04271634A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transmission signal
- phase
- controlled oscillator
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 230000001360 synchronised effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 238000005259 measurement Methods 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
め要約のデータは記録されません。
Description
の伝送を行う場合に、受信側で伝送信号を受けるインタ
ーフェイス回路に関する。
オーディオテープレコーダ等のデジタルオーディオ機器
間において、所定のフォーマットに従うデータ伝送を行
う場合、伝送信号の受信側では、各機器を伝送信号に同
期させると共に、受信した伝送信号を各機器に対応する
フォーマットに復調するように構成される。この構成に
より、それぞれの機器内で用いられる信号のフォーマッ
トが異なる場合でも、互いにデータの受け渡しが可能と
なる。
フェイス回路を図5に示す。送信側の機器から送られて
くる伝送信号DINは、まず受信回路1に取り込まれ、
この受信回路1から復調回路2に入力される。伝送信号
DINは、例えばEIAJ(日本電子機械工業会)のフ
ォーマットに従い、図6に示すように4ビットの固定信
号部分及び28ビットのデータ部分で構成され、これら
の32ビットの信号が連続している。受信回路1におい
ては、バイフェーズ符号に変調された伝送信号DINの
データ部分のビットの切り換わりが検波され、その切り
換わりのタイミングに一致したクロックDCKが取り出
される。このクロックDCKは、位相ロックループ3に
入力され、クロックDCKに同期した基準クロックBC
Kを発生するように構成される。位相ロックループ3は
、電圧制御発振器、位相比較器及びローパスフィルタか
らなり、位相比較器の出力に応じて発振周波数が制御さ
れる電圧制御発振器の出力が、基準クロックBCKとし
て受信回路1及び復調回路2に供給される。そして、復
調回路2は、伝送信号DINに同期した基準クロックB
CKに基づき、伝送信号DINに対して各ビットのパリ
ティチェックやオーディオ機器に対応するフォーマット
への復調等の処理を施し、伝送信号DINに同期した所
望のフォーマットのオーディオ信号ADSを次段の回路
に出力する。
機器に対応するフォーマットから各オーディオ機器に共
通の所定のフォーマットに変調した後に伝送ラインに送
出するように構成される。従って、このようなインター
フェイス回路によれば、受信側機器において、伝送信号
DINに同期し、且つ各オーディオ機器に対応するフォ
ーマットのオーディオ信号ADSを得られることになる
ため、オーディオ機器間で信号のフォーマットが異なっ
ている場合でも、信号の伝送が可能になる。
オーディオ用のインターフェイス回路においては、伝送
信号DINの周波数が広い範囲、例えば先のEIAJの
フォーマットの場合、32KHz〜48KHzの範囲で
切り換えられるため、周波数の切り換え時点で位相ロッ
クループ3の同期が外れることになる。この場合、位相
ロックループ3においては、位相比較器の出力を電圧制
御発振器に帰還する帰還路の時定数を小さく設定して位
相ロックループ3の立ち上がりを速くし、インターフェ
イス回路が伝送信号DINの周波数の切り換えに追従で
きるように構成される。
路の時定数が小さくなると、電圧制御発振器の発振が不
安定になり、位相ロックループ3から得られる基準クロ
ックBCKにジッタが発生することになる。このため、
帰還路の時定数を必要以上に小さくすることができず、
伝送信号DINの周波数が大きく変更された場合には、
基準クロックBCKが伝送信号DINに同期するまでに
長い期間を要することになる。場合によっては、基準ク
ロックBCKの1クロックパルスがクロックDCKに偶
然に一致して基準クロックBCKの周波数が伝送信号D
INと異なる値で固定され、位相ロックループ3がロッ
クしなくなる虞れが生じる。
が変更されたときに、位相ロックループ3がロックしな
くなるのを防止し、伝送信号DINの受信ができなくな
ることを無くすことを目的とする。
解決するためになされたもので、その特徴とするところ
は、送信側機器から送出される所定フォーマットの伝送
信号を受信側機器で受け、この伝送信号を上記受信側機
器に対応するフォーマットに復調すると共に、上記伝送
信号に同期した基本クロックを発生するインターフェイ
ス回路において、上記伝送信号を受信してビットの切り
換わりのタイミングに従う第1のクロックを発生する受
信手段と、上記第1のクロックを電圧制御発振器が発振
する第2のクロックと位相比較し、位相差に応じて上記
電圧制御発振器の発振周波数を制御する位相ロックルー
プと、上記伝送信号を上記第2のクロックに基づいて受
信側機器に対応するフォーマットに復調する復調手段と
、上記受信手段が上記伝送信号を受信してから上記伝送
信号に上記第2のクロックが同期するまでの期間を計測
する計測手段と、を備え、上記計測手段が上記伝送信号
の受信から上記第2のクロックの同期までの期間の計測
過程で、その計測値が一定値に達したときに上記位相ロ
ックループの位相比較器及び電圧制御発振器を再度初期
設定することにある。
発振器が発振する第2のクロックが、所定の期間を経過
しても伝送信号DINから得られる第1のクロックに同
期しなかった場合に、位相比較器及び電圧制御発振器が
初期設定され、再度第2のクロックが第1のクロックと
位相比較されて第2のクロックの周波数が調整される。
発明のインターフェイス回路の構成を図1に示す。この
図において、受信回路1及び復調回路2は、図5と同様
に、送信側機器から送られる伝送信号DINを受信回路
1に取り込み、受信回路1から復調回路2に伝送信号D
INを与えるように構成される。
が伝送信号DINを受信してから特定の期間を経過して
も、基準クロックBCKが伝送信号DINに同期しなか
った場合に、位相ロックループ10をリセットすること
にある。即ち、位相ロックループ10は、クロックDC
Kと基準クロックBCKとの位相を比較する位相比較器
11、位相比較器11の出力PDを受けるローパスフィ
ルタ12及びローパスフィルタ12が出力する制御電圧
VCに応じて発振周波数が変化する電圧制御発振器13
からなり、位相ロックループ10が特定期間内にロック
しなかったことが検知されると、位相比較器11及び電
圧制御発振器13がリセットされて再び基準クロックB
CKとクロックDCKとの位相比較を開始する用に構成
される。
るか否かの判定により位相ロックループ10のロックを
検知するロック検知部14が設けられ、このロック検知
部14の出力LDに基づいてPLL制御回路15で位相
ロックループ10がロックするまでの期間が計測される
。このロック検知部11は、復調回路2で行われるパリ
ティチェックの結果に数回連続してエラーが生じなかっ
た場合に位相ロックループ10がロックしたと判定する
ように構成される。これは、位相ロックループ10のロ
ック判定の誤りを防止するためで、基準クロックBCK
の1クロックパルスが偶然にクロックDCKに一致した
場合は、位相ロックループ10がロックしたと判定され
ない。
ように、ロック検知部14の出力LDでリセットされて
基準クロックBCKでカウントアップされるカウンタ1
6と、このカウンタ16の出力が特定の値に達したこと
を判定するデコーダ17からなり、ロック検知部14が
位相ロックループ10のロックを検知するまでは、カウ
ンタ16が基準クロックBCKをカウントする用に構成
される。そして、カウンタ16のカウント値が特定の値
に達すると、即ち特定のクロック期間が経過した後に、
デコーダ17がリセットパルスRSPを位相ロックルー
プ10の位相比較器11及び電圧制御発振器13に与え
る。従って、デコーダ17に設定される値に対応する期
間が経過しても位相ロックループ10のロックが確認さ
れなかった場合には、位相ロックループ10が初期設定
されて、基準クロックBCKの伝送信号DINに対する
位相の制御が再度行われることになる。
が伝送信号DINに同期しない場合でも、特定の期間を
経過した時点で位相ロックループ10がリセットされる
ため、基準クロックBCKの1クロックパルスがクロッ
クDCKに偶然に一致して基準クロックBCKが伝送信
号DINとは異なる周波数で固定されることがなくなる
。なお、位相ロックループ10がロックしたのを判定す
る方法としては、復調回路2でのパリティチェックエラ
ーを検知する方法の他に、位相比較器12の出力や、ロ
ーパスフィルタ13の出力から判定する方法も可能であ
る。 例えば、ローパスフィルタ13の出力レベル、即ち、制
御電圧VCのレベルを判定するレベル判定回路を設けて
、制御電圧VCが所定の範囲に入ったときに位相ロック
ループ10がロックしたと判定するように構成する。 あるいは、位相比較器11の出力PDの立ち上がり及び
立ち下がりを検波し、位相比較器11から電源電位また
は接地電位が出力されている期間を計測して位相ロック
ループ10のロックを判定する用に構成することも可能
である。
送信号に同期しない状態で固定されることがなくなり、
伝送信号を受信できなくなるのを防止することができる
。従って、インターフェイス回路の立ち上がりを確実に
することができ、信頼性を向上することができる。
る。
Claims (4)
- 【請求項1】 送信側機器から送出される所定フォー
マットの伝送信号を受信側機器で受け、この伝送信号を
上記受信側機器に対応するフォーマットに復調すると共
に、上記伝送信号に同期した基本クロックを発生するイ
ンターフェイス回路において、上記伝送信号を受信して
ビットの切り換わりのタイミングに従う第1のクロック
を発生する受信手段と、上記第1のクロックを電圧制御
発振器が発振する第2のクロックと位相比較し、位相差
に応じて上記電圧制御発振器の発振周波数を制御する位
相ロックループと、上記伝送信号を上記第2のクロック
に基づいて受信側機器に対応するフォーマットに復調す
る復調手段と、上記受信手段が上記伝送信号を受信して
から上記伝送信号に上記第2のクロックが同期するまで
の期間を計測する計測手段と、を備え、上記計測手段が
上記伝送信号の受信から上記第2のクロックの同期まで
の期間の計測過程で、その計測値が一定値に達したとき
に上記位相ロックループの位相比較器及び電圧制御発振
器を初期設定することを特徴とするインターフェイス回
路。 - 【請求項2】 上記復調手段で復調された復調信号の
誤りを判定し、所定の期間にわたって誤りが無いときに
、上記伝送信号に上記第2のクロックが同期したと判定
することを特徴とする請求項1記載のインターフェイス
回路。 - 【請求項3】 上記位相ロックループにおける位相比
較出力が特定のレベルの範囲内になったときに、上記伝
送信号に上記第2のクロックが同期したと判定すること
を特徴とする請求項1記載のインターフェイス回路。 - 【請求項4】 与えられる制御電圧に応じた周波数の
クロックを発生する電圧制御発振器と、この電圧制御発
振器の発振するクロックと一定周期の基準クロックとの
位相を比較する位相比較器と、上記位相比較器の比較出
力を受けて上記電圧制御発振器に制御電圧として与える
ローパスフィルタと、上記位相比較器及び電圧制御発振
器の立ち上がりから上記基準クロックに上記電圧制御発
振器の発振するクロックが同期するまでの期間を計測す
る計測手段と、を備え、上記計測手段が立ち上がりから
上記第2の信号の同期までの期間の計測過程で、その計
測値が一定値に達したときに上記位相比較器及び上記電
圧制御発振器を再度初期設定することを特徴とする位相
ロックループ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3032926A JP2578693B2 (ja) | 1991-02-27 | 1991-02-27 | インターフェイス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3032926A JP2578693B2 (ja) | 1991-02-27 | 1991-02-27 | インターフェイス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04271634A true JPH04271634A (ja) | 1992-09-28 |
JP2578693B2 JP2578693B2 (ja) | 1997-02-05 |
Family
ID=12372518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3032926A Expired - Lifetime JP2578693B2 (ja) | 1991-02-27 | 1991-02-27 | インターフェイス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2578693B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066988A (en) * | 1997-08-20 | 2000-05-23 | Nec Corporation | Phase locked loop circuit with high stability having a reset signal generating circuit |
JP2005528843A (ja) * | 2002-06-04 | 2005-09-22 | トムソン ライセンシング ソシエテ アノニム | 無線信号損失の検出 |
JP2007116662A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6469123A (en) * | 1987-09-10 | 1989-03-15 | Sanyo Electric Co | Phase control circuit |
JPH02193431A (ja) * | 1989-01-20 | 1990-07-31 | Mitsubishi Electric Corp | データ復調装置 |
-
1991
- 1991-02-27 JP JP3032926A patent/JP2578693B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6469123A (en) * | 1987-09-10 | 1989-03-15 | Sanyo Electric Co | Phase control circuit |
JPH02193431A (ja) * | 1989-01-20 | 1990-07-31 | Mitsubishi Electric Corp | データ復調装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066988A (en) * | 1997-08-20 | 2000-05-23 | Nec Corporation | Phase locked loop circuit with high stability having a reset signal generating circuit |
JP2005528843A (ja) * | 2002-06-04 | 2005-09-22 | トムソン ライセンシング ソシエテ アノニム | 無線信号損失の検出 |
US7860460B2 (en) | 2002-06-04 | 2010-12-28 | Thomson Licensing | Wireless signal loss detection |
KR101009956B1 (ko) * | 2002-06-04 | 2011-01-20 | 톰슨 라이센싱 | 컴퓨터로 판독 가능한 매체 및 무선 오디오 파일 신호 송신에서 신호 손실을 검출하는 방법 및 장치 |
JP2007116662A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路 |
TWI383593B (zh) * | 2005-10-20 | 2013-01-21 | Honeywell Int Inc | 用以在鎖相失效後重設鎖相迴路之電路 |
Also Published As
Publication number | Publication date |
---|---|
JP2578693B2 (ja) | 1997-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5719508A (en) | Loss of lock detector for master timing generator | |
US7366269B2 (en) | False lock detection circuit and false lock detection method, PLL circuit and clock data recovery method, communication device and communication method, and optical disk reproducing device and optical disk reproducing method | |
US20010024142A1 (en) | Lock detector for phase locked loops | |
US20040105516A1 (en) | Digital-data receiver synchronization | |
EP0441593A2 (en) | Automatic frequency control circuit | |
AU2001286987A1 (en) | Digital-data receiver synchronization method and apparatus | |
JP3126797B2 (ja) | 信号伝送装置 | |
US5003557A (en) | Apparatus for receiving digital signal | |
US4575684A (en) | Differential phase shift keying receiver | |
US4360926A (en) | Digital phase-locked loop | |
US5404362A (en) | Very low jitter clock recovery from serial audio data | |
JPH04271634A (ja) | インターフェイス回路 | |
US20040208273A1 (en) | CMOS lock detect with double protection | |
JP2584352B2 (ja) | インターフェイス回路 | |
EP0254339B1 (en) | Demodulator arrangement | |
US4891824A (en) | Muting control circuit | |
JP3187857B2 (ja) | インタフェース回路 | |
JPH04271635A (ja) | インターフェイス回路及びこれに用いる位相ロックループ | |
KR200286621Y1 (ko) | 반송파 주파수 복구 회로 | |
JPH06326740A (ja) | 移動無線機 | |
JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
KR100419427B1 (ko) | 무선통신시스템에서의전압제어발진기의주파수조정방법 | |
JP2823397B2 (ja) | 位相ロックループ | |
JP2801171B2 (ja) | クロック信号同期回路 | |
JPH0517733B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |