JPH07113829A - 時間・周波数測定装置 - Google Patents
時間・周波数測定装置Info
- Publication number
- JPH07113829A JPH07113829A JP25968193A JP25968193A JPH07113829A JP H07113829 A JPH07113829 A JP H07113829A JP 25968193 A JP25968193 A JP 25968193A JP 25968193 A JP25968193 A JP 25968193A JP H07113829 A JPH07113829 A JP H07113829A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- internal reference
- reference oscillator
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 内部基準発振器を簡単に短時間で高精度に較
正可能にする。 【構成】 内部基準発振器２の較正時において、外部基
準周波数源４の信号Ｓreと内部基準発振器２の出力Ｓri
を位相比較部１１へ入力し、その出力位相差データをＬ
ＰＦ１２へ入力し、その出力直流電圧を制御電圧として
前記位相差データがゼロとなるように内部基準発振器２
に加え、同発振器２が位相ロックされた時のＬＰＦの出
力をＡ／Ｄ変換部１３に入力し、その出力をラッチ・メ
モリ１４に記憶すると共にＤ／Ａ変換部１５に入力す
る。被測定信号Ｓｘの測定時において、内部基準発振器
２の較正時にラッチ・メモリに記憶したデータに対応す
るＤ／Ａ変換部１５の出力を制御電圧として内部基準発
振器２に加え、その出力周波数を基準として被測定信号
Ｓｘの時間・周波数を測定する。
正可能にする。 【構成】 内部基準発振器２の較正時において、外部基
準周波数源４の信号Ｓreと内部基準発振器２の出力Ｓri
を位相比較部１１へ入力し、その出力位相差データをＬ
ＰＦ１２へ入力し、その出力直流電圧を制御電圧として
前記位相差データがゼロとなるように内部基準発振器２
に加え、同発振器２が位相ロックされた時のＬＰＦの出
力をＡ／Ｄ変換部１３に入力し、その出力をラッチ・メ
モリ１４に記憶すると共にＤ／Ａ変換部１５に入力す
る。被測定信号Ｓｘの測定時において、内部基準発振器
２の較正時にラッチ・メモリに記憶したデータに対応す
るＤ／Ａ変換部１５の出力を制御電圧として内部基準発
振器２に加え、その出力周波数を基準として被測定信号
Ｓｘの時間・周波数を測定する。
Description
【０００１】
【産業上の利用分野】この発明は時間・周波数測定装置
に関し、特にその内部基準発振器の較正に係わる。
に関し、特にその内部基準発振器の較正に係わる。
【０００２】
【従来の技術】図５に示すように、従来公知の技術によ
る時間・周波数測定装置１は、通常、内部基準発振器２
を基準にして被測定信号Ｓｘの周期や周波数を測定する
のが一般的である。この時は、スイッチＳｗ１は時間・
周波数測定部３の基準周波数源を内部にするためにａ−
ｃ間を接にする。
る時間・周波数測定装置１は、通常、内部基準発振器２
を基準にして被測定信号Ｓｘの周期や周波数を測定する
のが一般的である。この時は、スイッチＳｗ１は時間・
周波数測定部３の基準周波数源を内部にするためにａ−
ｃ間を接にする。
【０００３】しかし、被測定信号の周波数の確度あるい
は安定度が内部発振器２のそれよりも良い場合、被測定
信号よりも十分に周波数の確度と安定度が良い基準周波
数を外部から入力する。この時、スイッチＳｗ１は時間
・周波数測定部の基準周波数源を外部にするためにａ−
ｂ間を接にする。以下に、従来公知の技術による較正方
法を記すが、全ての条件として、図５中のスイッチＳｗ
１のａ−ｃ間は接にした状態とし、内部基準発振器２よ
り精度が高い外部基準周波数源４を用意する。
は安定度が内部発振器２のそれよりも良い場合、被測定
信号よりも十分に周波数の確度と安定度が良い基準周波
数を外部から入力する。この時、スイッチＳｗ１は時間
・周波数測定部の基準周波数源を外部にするためにａ−
ｂ間を接にする。以下に、従来公知の技術による較正方
法を記すが、全ての条件として、図５中のスイッチＳｗ
１のａ−ｃ間は接にした状態とし、内部基準発振器２よ
り精度が高い外部基準周波数源４を用意する。
【０００４】（１）図６Ａに示すように、外部基準周波
数源４の出力信号Ｓreを被測定信号Ｓｘとして入力し、
その測定値が外部基準周波数の真値になるように時間・
周波数測定装置１の内部基準発振器２の周波数調整用ト
リマを測定者が手で回す。 （２）図６Ｂに示すように、時間・周波数測定装置１の
内部基準発振器２の出力信号Ｓriと外部基準周波数源４
の出力信号Ｓreを位相測定装置５に入力し、その位相差
を連続的に測定し記録計６にその軌跡を記録する。そし
て記録された位相差が一定になるように（経過時刻に対
して位相の変化が０になるように）、時間・周波数測定
装置１の内部基準発振器２の周波数調整用トリマを較正
者が手で回す。
数源４の出力信号Ｓreを被測定信号Ｓｘとして入力し、
その測定値が外部基準周波数の真値になるように時間・
周波数測定装置１の内部基準発振器２の周波数調整用ト
リマを測定者が手で回す。 （２）図６Ｂに示すように、時間・周波数測定装置１の
内部基準発振器２の出力信号Ｓriと外部基準周波数源４
の出力信号Ｓreを位相測定装置５に入力し、その位相差
を連続的に測定し記録計６にその軌跡を記録する。そし
て記録された位相差が一定になるように（経過時刻に対
して位相の変化が０になるように）、時間・周波数測定
装置１の内部基準発振器２の周波数調整用トリマを較正
者が手で回す。
【０００５】（３）図６Ｃに示すように、時間・周波数
測定装置１の内部基準発振器２の出力信号Ｓriと外部基
準周波数源４の出力信号Ｓreを周波数差測定装置７に入
力し、その周波数差が０になるように、時間・周波数測
定装置１の内部基準発振器２の周波数調整用トリマを較
正者が手で回す。 （４）図６Ｄに示すように、時間・周波数測定装置１の
内部基準周波数出力信号Ｓriと外部基準周波数源４の出
力信号Ｓreをオシロスコープ８に入力し、Ｘ−Ｙ投影に
よるリサージュ波形を描かせ、その波形の回転が止まる
ように、時間・周波数測定装置１の内部基準発振器２の
周波数調整用トリマを較正者が手で回す。
測定装置１の内部基準発振器２の出力信号Ｓriと外部基
準周波数源４の出力信号Ｓreを周波数差測定装置７に入
力し、その周波数差が０になるように、時間・周波数測
定装置１の内部基準発振器２の周波数調整用トリマを較
正者が手で回す。 （４）図６Ｄに示すように、時間・周波数測定装置１の
内部基準周波数出力信号Ｓriと外部基準周波数源４の出
力信号Ｓreをオシロスコープ８に入力し、Ｘ−Ｙ投影に
よるリサージュ波形を描かせ、その波形の回転が止まる
ように、時間・周波数測定装置１の内部基準発振器２の
周波数調整用トリマを較正者が手で回す。
【０００６】
【発明が解決しようとする課題】以上述べた４つの従来
公知の技術には共通の欠点がある。それは較正過程で較
正者の感覚に頼るため熟練が必要であるというところに
ある。具体的には、内部発振器２の周波数調整用トリマ
は定量的な目盛りがないのが通常であるために、取りあ
えず回してその回転量に対しての測定値の変化量を較正
者が感覚的に捕らえながら追い込んでいく、という作業
を繰り返す方法であるため、１度の較正で数回のトリマ
調整が必要であり、較正者の熟練度が低いと較正に長い
時間を要してしまう。
公知の技術には共通の欠点がある。それは較正過程で較
正者の感覚に頼るため熟練が必要であるというところに
ある。具体的には、内部発振器２の周波数調整用トリマ
は定量的な目盛りがないのが通常であるために、取りあ
えず回してその回転量に対しての測定値の変化量を較正
者が感覚的に捕らえながら追い込んでいく、という作業
を繰り返す方法であるため、１度の較正で数回のトリマ
調整が必要であり、較正者の熟練度が低いと較正に長い
時間を要してしまう。
【０００７】また、（２）と（３）の場合には、非汎用
的な位相差計５や周波数差計７が必要であるという欠点
もある。（４）の欠点は、リサージュ波形の回転を較正
者が認識するのに長い時間を要するところにある。例え
ば、オシロスコープ８に入力される周波数がともに１０
ＭHzで、内部基準発振器２の周波数精度を１０-9以下に
較正したい場合、リサージュ波形が半回転するのに５０
秒もかかってしまい、“トリマをある程度回した後リサ
ージュ波形を観測する”という行程を数回繰り返すと較
正に要する時間が長大になってしまう。
的な位相差計５や周波数差計７が必要であるという欠点
もある。（４）の欠点は、リサージュ波形の回転を較正
者が認識するのに長い時間を要するところにある。例え
ば、オシロスコープ８に入力される周波数がともに１０
ＭHzで、内部基準発振器２の周波数精度を１０-9以下に
較正したい場合、リサージュ波形が半回転するのに５０
秒もかかってしまい、“トリマをある程度回した後リサ
ージュ波形を観測する”という行程を数回繰り返すと較
正に要する時間が長大になってしまう。
【０００８】この発明の目的は、内部基準発振器を簡単
に短時間で高精度に較正できる時間・周波数測定装置を
提供しようとするものである。
に短時間で高精度に較正できる時間・周波数測定装置を
提供しようとするものである。
【０００９】
（１）請求項１の発明では、前記内部基準発振器の較正
時において、前記外部基準周波数源の信号と前記内部基
準発振器の出力とを位相比較部に入力し、その出力位相
差データを低域フィルタに入力し、その出力直流電圧を
制御電圧として、前記位相差データがゼロとなるように
前記内部基準発振器に加え、その内部基準発振器の位相
が前記外部基準周波数源の信号の位相にロックされたと
きの前記低域フィルタの出力直流電圧をＡ／Ｄ変換部に
入力し、そのＡ／Ｄ変換出力をラッチ・メモリに記憶す
ると共にその記憶したデータをＤ／Ａ変換部に入力す
る。
時において、前記外部基準周波数源の信号と前記内部基
準発振器の出力とを位相比較部に入力し、その出力位相
差データを低域フィルタに入力し、その出力直流電圧を
制御電圧として、前記位相差データがゼロとなるように
前記内部基準発振器に加え、その内部基準発振器の位相
が前記外部基準周波数源の信号の位相にロックされたと
きの前記低域フィルタの出力直流電圧をＡ／Ｄ変換部に
入力し、そのＡ／Ｄ変換出力をラッチ・メモリに記憶す
ると共にその記憶したデータをＤ／Ａ変換部に入力す
る。
【００１０】また、被測定信号の測定時において、前記
内部基準発振器の較正時に前記チッラ・メモリに記憶し
たデータに対応する前記Ｄ／Ａ変換出力を制御電圧とし
て前記内部基準発振器に加える。 （２）請求項２の発明では、前記内部基準発振器の較正
時において、前記Ａ／Ｄ変換出力をＣＰＵが読み込んで
メモリに記憶すると共にＤ／Ａ変換部に入力するように
している。
内部基準発振器の較正時に前記チッラ・メモリに記憶し
たデータに対応する前記Ｄ／Ａ変換出力を制御電圧とし
て前記内部基準発振器に加える。 （２）請求項２の発明では、前記内部基準発振器の較正
時において、前記Ａ／Ｄ変換出力をＣＰＵが読み込んで
メモリに記憶すると共にＤ／Ａ変換部に入力するように
している。
【００１１】（３）請求項３の発明では、外部基準周波
数源の信号が与えられている時、ＣＰＵが位相比較部の
出力位相差データを読み込んで、内部基準発振器に対す
る制御電圧データに変換し、そのデータをメモリに記憶
すると共にＤ／Ａ変換部に入力し、そのＤ／Ａ変換出力
を制御電圧として内部基準発振器に与え、その内部基準
発振器の周波数を基準にして被測定信号の時間・周波数
を測定する。
数源の信号が与えられている時、ＣＰＵが位相比較部の
出力位相差データを読み込んで、内部基準発振器に対す
る制御電圧データに変換し、そのデータをメモリに記憶
すると共にＤ／Ａ変換部に入力し、そのＤ／Ａ変換出力
を制御電圧として内部基準発振器に与え、その内部基準
発振器の周波数を基準にして被測定信号の時間・周波数
を測定する。
【００１２】また、外部基準周波数源の信号が与えられ
ていない時は、前記メモリに記憶した最終データに対応
するＤ／Ａ変換出力を制御電圧として内部基準発振器に
加え、その内部基準発振器の周波数を基準として被測定
信号の時間・周波数を測定する。 （４）請求項４の発明では、前記（２）または（３）項
記載の時間・周波数測定装置において、ＣＰＵが前記Ａ
／Ｄ変換部または前記位相比較部の出力の所定時間にお
ける平均値に対応する制御電圧を演算し、その演算デー
タを前記メモリに記憶すると共に前記Ｄ／Ａ変換部に入
力する。
ていない時は、前記メモリに記憶した最終データに対応
するＤ／Ａ変換出力を制御電圧として内部基準発振器に
加え、その内部基準発振器の周波数を基準として被測定
信号の時間・周波数を測定する。 （４）請求項４の発明では、前記（２）または（３）項
記載の時間・周波数測定装置において、ＣＰＵが前記Ａ
／Ｄ変換部または前記位相比較部の出力の所定時間にお
ける平均値に対応する制御電圧を演算し、その演算デー
タを前記メモリに記憶すると共に前記Ｄ／Ａ変換部に入
力する。
【００１３】（５）請求項５の発明では、前記（１）乃
至（４）項のいずれかに記載の時間・周波数測定装置に
おいて、前記ラッチ・メモリまたはメモリとして不揮発
性メモリが選定される。
至（４）項のいずれかに記載の時間・周波数測定装置に
おいて、前記ラッチ・メモリまたはメモリとして不揮発
性メモリが選定される。
【００１４】
【実施例】本発明による時間・周波数測定装置１には、
内部基準発振器２の周波数を精度のより高い外部の基準
周波数源４に対して自ら較正する機能を有している。こ
の発明の実施例を図１に、図４と対応する部分に同じ符
号を付して示す。図１においては、従来の時間・周波数
測定装置１の内部基準発振器２にフェーズ・ロック・ル
ープ（ＰＬＬ）機能を加え、較正時には内部基準発振器
２の発振周波数Ｆriを外部基準周波数Ｆreに対して簡単
に、短時間で高精度に同期させる。以下に、各部の動作
説明をする。
内部基準発振器２の周波数を精度のより高い外部の基準
周波数源４に対して自ら較正する機能を有している。こ
の発明の実施例を図１に、図４と対応する部分に同じ符
号を付して示す。図１においては、従来の時間・周波数
測定装置１の内部基準発振器２にフェーズ・ロック・ル
ープ（ＰＬＬ）機能を加え、較正時には内部基準発振器
２の発振周波数Ｆriを外部基準周波数Ｆreに対して簡単
に、短時間で高精度に同期させる。以下に、各部の動作
説明をする。
【００１５】従来の内部基準発振器２は外部から直流電
圧を印加することで、その電圧に応じて発振周波数が変
化するＶＣＸＯ（電圧制御型水晶発振器）タイプに変更
される。内部基準発振器２として使われる恒温槽入り高
安定水晶発振器の周波数微調整の一般的な方法として
は、従来から次の２つの方法がある。第１の方法は、図
４Ａに示すように水晶振動子Ｘと直列に接続された可変
容量コンデンサ（トリマ）ＣＶの容量を変化させ、発振
周波数Ｆriを変化させる方法である。
圧を印加することで、その電圧に応じて発振周波数が変
化するＶＣＸＯ（電圧制御型水晶発振器）タイプに変更
される。内部基準発振器２として使われる恒温槽入り高
安定水晶発振器の周波数微調整の一般的な方法として
は、従来から次の２つの方法がある。第１の方法は、図
４Ａに示すように水晶振動子Ｘと直列に接続された可変
容量コンデンサ（トリマ）ＣＶの容量を変化させ、発振
周波数Ｆriを変化させる方法である。
【００１６】第２の方法は、図４Ｂに示すように水晶振
動子Ｘと直列に接続された可変容量ダイオード（バリキ
ャップダイオード）ＤＶに直流電圧を制御電圧Ｖcnt と
して印加して容量を変化させ、発振周波数を変化させる
方法である。この場合、電圧印加用端子２ｄが設けられ
る。第１の方法の場合、周波数の微調整は簡単であるが
定量的ではない。精度良く周波数の微調整を行うために
は第２の方法が適している。従って、通常、恒温槽入り
高安定水晶発振器は、図４Ｃに示すように第１と第２の
両方が実現できるように可変容量コンデンサＣＶと可変
容量ダイオードＤＶが並列に接続された回路になってい
る。従って、客先仕様に応じて、第１のみの周波数微調
整方法を希望する場合は、第２で使われる電圧印加用端
子２ｄは無接続になり、あるいはバリキャップダイオー
ドＤＶも外す場合もあるが、発振回路の性能に影響はな
い。
動子Ｘと直列に接続された可変容量ダイオード（バリキ
ャップダイオード）ＤＶに直流電圧を制御電圧Ｖcnt と
して印加して容量を変化させ、発振周波数を変化させる
方法である。この場合、電圧印加用端子２ｄが設けられ
る。第１の方法の場合、周波数の微調整は簡単であるが
定量的ではない。精度良く周波数の微調整を行うために
は第２の方法が適している。従って、通常、恒温槽入り
高安定水晶発振器は、図４Ｃに示すように第１と第２の
両方が実現できるように可変容量コンデンサＣＶと可変
容量ダイオードＤＶが並列に接続された回路になってい
る。従って、客先仕様に応じて、第１のみの周波数微調
整方法を希望する場合は、第２で使われる電圧印加用端
子２ｄは無接続になり、あるいはバリキャップダイオー
ドＤＶも外す場合もあるが、発振回路の性能に影響はな
い。
【００１７】よって、本発明を実現するために、トリマ
コンデンサＣＶのみによる周波数微調整タイプの発振器
（第１の方法のタイプ）から電圧制御による周波数微調
整タイプの発振器（第２の方法のタイプ、つまりＶＣＸ
Ｏ）に変更しても、発振器の性能は不変である。位相比
較部１１は外部基準信号Ｓreと内部基準信号Ｓriの位相
差Δθを検出する。また、内部基準信号Ｓriの位相が外
部基準信号Ｓreの位相に定常的に一致した時に位相ロッ
ク信号をＳplを発生させる。（外部基準周波数が入力さ
れていない時は発生させない。）ＬＰＦ（ローパスフィ
ルタ）１２は位相比較部１１の出力である位相差データ
Δθを内部基準発振器２の周波数Ｆriを外部基準周波数
Ｆreに一致させるための直流制御電圧Ｖdcに変換する。
コンデンサＣＶのみによる周波数微調整タイプの発振器
（第１の方法のタイプ）から電圧制御による周波数微調
整タイプの発振器（第２の方法のタイプ、つまりＶＣＸ
Ｏ）に変更しても、発振器の性能は不変である。位相比
較部１１は外部基準信号Ｓreと内部基準信号Ｓriの位相
差Δθを検出する。また、内部基準信号Ｓriの位相が外
部基準信号Ｓreの位相に定常的に一致した時に位相ロッ
ク信号をＳplを発生させる。（外部基準周波数が入力さ
れていない時は発生させない。）ＬＰＦ（ローパスフィ
ルタ）１２は位相比較部１１の出力である位相差データ
Δθを内部基準発振器２の周波数Ｆriを外部基準周波数
Ｆreに一致させるための直流制御電圧Ｖdcに変換する。
【００１８】Ａ／Ｄ変換部１３は外部基準周波数が入力
されている場合、内部基準発振器の周波数Ｆriと外部基
準周波数Ｆreが定常的に一致した時（位相比較部で位相
ロック信号Ｓplが発生した時）のＬＰＦ出力電圧値Ｖdc
を読みとり、デジタル・データに変換し、そのデータを
変換終了信号Ｓｃと共にラッチ・メモリ１４に送る。Ｄ
／Ａ変換部１５はラッチ・メモリ１４に記憶されてい
る、較正時の外部基準周波数Ｆreと内部基準発振器の周
波数Ｆriとが一致していた時の電圧データを直流電圧値
Ｖdc′に変換して内部基準発振器に印加する。
されている場合、内部基準発振器の周波数Ｆriと外部基
準周波数Ｆreが定常的に一致した時（位相比較部で位相
ロック信号Ｓplが発生した時）のＬＰＦ出力電圧値Ｖdc
を読みとり、デジタル・データに変換し、そのデータを
変換終了信号Ｓｃと共にラッチ・メモリ１４に送る。Ｄ
／Ａ変換部１５はラッチ・メモリ１４に記憶されてい
る、較正時の外部基準周波数Ｆreと内部基準発振器の周
波数Ｆriとが一致していた時の電圧データを直流電圧値
Ｖdc′に変換して内部基準発振器に印加する。
【００１９】ラッチ・メモリ１４は較正時の外部基準周
波数Ｆreと内部基準発振器の周波数Ｆriとが一致してい
た時の電圧データを記憶する。スイッチＳｗ１，Ｓｗ２
は外部基準周波数が無い時は、ａ−ｃ間を接、外部基準
周波数が有る時は、ａ−ｂ間を接にする。また、図１に
は記載されていないが、外部基準信号Ｓreのレベル検出
を行えば、その検出信号でスイッチＳｗ１とＳｗ２のス
イッチングを自動的に制御できる。
波数Ｆreと内部基準発振器の周波数Ｆriとが一致してい
た時の電圧データを記憶する。スイッチＳｗ１，Ｓｗ２
は外部基準周波数が無い時は、ａ−ｃ間を接、外部基準
周波数が有る時は、ａ−ｂ間を接にする。また、図１に
は記載されていないが、外部基準信号Ｓreのレベル検出
を行えば、その検出信号でスイッチＳｗ１とＳｗ２のス
イッチングを自動的に制御できる。
【００２０】次に全体の動作を説明しよう。 （１）較正時（外部基準周波数Ｆre入力の状態） スイッチＳｗ１，Ｓｗ２はａ−ｂ間が接、ｃは開放
にする。 位相比較部１１は外部基準信号Ｓreと内部基準信号
Ｓriの位相比較を行い、その位相差データΔθをＬＰＦ
１２に送る。
にする。 位相比較部１１は外部基準信号Ｓreと内部基準信号
Ｓriの位相比較を行い、その位相差データΔθをＬＰＦ
１２に送る。
【００２１】 ＬＰＦ１２は、位相比較部１１出力の
位相差Δθが小さくなるような直流電圧Ｖdcを周波数制
御電圧Ｖcnt として内部基準発振器２に送る。 内部基準発振器２は、入力された制御電圧Ｖcnt に
応じて発振周波数Ｆriを変化させる。 発振周波数が変化した内部基準発振器２の出力は位
相比較部１１に入力され、再び外部基準信号Ｓreとの位
相比較が行われる。
位相差Δθが小さくなるような直流電圧Ｖdcを周波数制
御電圧Ｖcnt として内部基準発振器２に送る。 内部基準発振器２は、入力された制御電圧Ｖcnt に
応じて発振周波数Ｆriを変化させる。 発振周波数が変化した内部基準発振器２の出力は位
相比較部１１に入力され、再び外部基準信号Ｓreとの位
相比較が行われる。
【００２２】 以上〜の動作を繰り返し、最終的
には外部基準信号の位相と内部基準信号の位相が定常的
に一致した時に位相比較部１１は位相ロック信号Ｓplを
発生させる。 位相ロック信号を検出したＡ／Ｄ変換部１３は、Ｌ
ＰＦ１２の出力電圧Ｖdcを読み込み、デジタル・データ
に変換してラッチ・メモリ１４に送る。
には外部基準信号の位相と内部基準信号の位相が定常的
に一致した時に位相比較部１１は位相ロック信号Ｓplを
発生させる。 位相ロック信号を検出したＡ／Ｄ変換部１３は、Ｌ
ＰＦ１２の出力電圧Ｖdcを読み込み、デジタル・データ
に変換してラッチ・メモリ１４に送る。
【００２３】 ラッチ・メモリ１４は、上記のデジ
タル・データを記憶すると同時にＤ／Ａ変換部１５へそ
のデータを出力する。 以上〜の動作で内部基準発振器２の周波数Ｆri
が外部基準発振器４の周波数Ｆreに一致できる周波数制
御データ（電圧値）を取得し、ラッチ・メモリ１４に記
憶できる。
タル・データを記憶すると同時にＤ／Ａ変換部１５へそ
のデータを出力する。 以上〜の動作で内部基準発振器２の周波数Ｆri
が外部基準発振器４の周波数Ｆreに一致できる周波数制
御データ（電圧値）を取得し、ラッチ・メモリ１４に記
憶できる。
【００２４】（２）内部基準周波数で時間あるいは周波
数を測定する場合。 スイッチＳｗ１，Ｓｗ２はａ−ｃ間が接、ｂは開放
にする。 外部基準周波数がないために位相比較部１１は位相
ロック信号Ｓplを発生しない。 位相ロック信号Ｓplがないのでラッチ・メモリ１４
は更新される事はなく、記憶されているデータで内部基
準発振器２の発振周波数Ｆriを制御し、高い周波数確度
を実現する。このラッチ・メモリ１４のデータは以後再
び外部より基準周波数が入力されない限り書き変わる事
はない。
数を測定する場合。 スイッチＳｗ１，Ｓｗ２はａ−ｃ間が接、ｂは開放
にする。 外部基準周波数がないために位相比較部１１は位相
ロック信号Ｓplを発生しない。 位相ロック信号Ｓplがないのでラッチ・メモリ１４
は更新される事はなく、記憶されているデータで内部基
準発振器２の発振周波数Ｆriを制御し、高い周波数確度
を実現する。このラッチ・メモリ１４のデータは以後再
び外部より基準周波数が入力されない限り書き変わる事
はない。
【００２５】以上述べた動作により、較正時には、外部
基準周波数Ｆreを入力するだけで内部基準発振器２の周
波数Ｆriが外部基準周波数Ｆreに一致するので、非常に
簡単で高精度に較正が実現できる。較正時間に関して
は、位相比較部１１の入力周波数が５ＭHzあるいは１０
ＭHzである事から、ループが高速に回るため、少々ダン
ピング・ファクタを大きくしても数秒で位相ロックが可
能である。従って、較正時間も数秒程度で終了する。ま
た、改良に要する部品点数は少なく、内部基準発振器２
も従来の電圧制御入力無しのタイプから電圧制御有りの
タイプに変更するだけで、購入費用もタイプの違いにほ
とんど差はない。（通常、内部基準発振器２に使用され
る高安定発振器には電圧制御有り／無しの２つのタイプ
がラインナップされている。）Ａ／Ｄ，Ｄ／Ａ変換器も
低ドリフトのものを選ぶ必要はあるが、ビット数は１０
〜１２ビットで十分である。従って、機能追加によるコ
スト・アップは比較的安価に済む。
基準周波数Ｆreを入力するだけで内部基準発振器２の周
波数Ｆriが外部基準周波数Ｆreに一致するので、非常に
簡単で高精度に較正が実現できる。較正時間に関して
は、位相比較部１１の入力周波数が５ＭHzあるいは１０
ＭHzである事から、ループが高速に回るため、少々ダン
ピング・ファクタを大きくしても数秒で位相ロックが可
能である。従って、較正時間も数秒程度で終了する。ま
た、改良に要する部品点数は少なく、内部基準発振器２
も従来の電圧制御入力無しのタイプから電圧制御有りの
タイプに変更するだけで、購入費用もタイプの違いにほ
とんど差はない。（通常、内部基準発振器２に使用され
る高安定発振器には電圧制御有り／無しの２つのタイプ
がラインナップされている。）Ａ／Ｄ，Ｄ／Ａ変換器も
低ドリフトのものを選ぶ必要はあるが、ビット数は１０
〜１２ビットで十分である。従って、機能追加によるコ
スト・アップは比較的安価に済む。
【００２６】Ａ／Ｄ，Ｄ／Ａ変換器の必要ビット数は次
のように算出される。基準発振器（高安定タイプ）の周
波数制御範囲ＦＲを一般的な２×１０-7とし、較正精度
Ｃを１×１０-10 とするならば、その必要ビット数Ｂは
以下の式で求められる。 Ｂ＝｛ log（ＦＲ／Ｃ）｝／ log２ ＝〔 log｛（２×１０-7）／（１×１０-10 ）｝〕／ l
og２ ＝１0.９６５８≒１１ビット なお、外部基準周波数Ｆreを入力しても、その周波数で
内部基準周波数Ｆriを較正したくない場合は、位相ロッ
ク信号のラインにスイッチを設け、ＬＰＦ１２の出力電
圧ＶdcをＡ／Ｄ変換部１３に取り込まないようにすれば
良い。
のように算出される。基準発振器（高安定タイプ）の周
波数制御範囲ＦＲを一般的な２×１０-7とし、較正精度
Ｃを１×１０-10 とするならば、その必要ビット数Ｂは
以下の式で求められる。 Ｂ＝｛ log（ＦＲ／Ｃ）｝／ log２ ＝〔 log｛（２×１０-7）／（１×１０-10 ）｝〕／ l
og２ ＝１0.９６５８≒１１ビット なお、外部基準周波数Ｆreを入力しても、その周波数で
内部基準周波数Ｆriを較正したくない場合は、位相ロッ
ク信号のラインにスイッチを設け、ＬＰＦ１２の出力電
圧ＶdcをＡ／Ｄ変換部１３に取り込まないようにすれば
良い。
【００２７】図１の実施例を従来の時間・周波数測定装
置へ適用する場合、内部基準発振器２をＶＣＸＯタイプ
に変更し、周波数較正部９をユニット化し、接続線を追
加すれば良い。ユニット内は、部品点数が少なく、ユニ
ット外部との接続線数も少ないので、小型化できる。従
って、従来の時間・周波数測定装置の内部基準発振器２
の近くに比較的小さな空きスペースがあれば、少々改造
する事で本発明を適用でき、従来の時間・周波数測定装
置の機能アップを図る事ができる。
置へ適用する場合、内部基準発振器２をＶＣＸＯタイプ
に変更し、周波数較正部９をユニット化し、接続線を追
加すれば良い。ユニット内は、部品点数が少なく、ユニ
ット外部との接続線数も少ないので、小型化できる。従
って、従来の時間・周波数測定装置の内部基準発振器２
の近くに比較的小さな空きスペースがあれば、少々改造
する事で本発明を適用でき、従来の時間・周波数測定装
置の機能アップを図る事ができる。
【００２８】（ａ）変形実施例（その１） 時間・周波数測定装置の場合、操作スイッチや表示の制
御、そして演算装置も必要になるためにＣＰＵとそれに
必要なメモリ（ＲＯＭ／ＲＡＭ）を搭載するのが普通で
ある。従って図２に示すように、ラッチ・メモリ１４の
代わりにＣＰＵ１６がＢＵＳを介してＡ／Ｄ変換された
周波数制御データを読み込み、メモリ１７に記憶する方
法がある。この場合、読み込みと同時にそのデータＤ／
Ａ変換部１５に出力すればラッチ・メモリ１４と同じ動
作になる（請求項２）。
御、そして演算装置も必要になるためにＣＰＵとそれに
必要なメモリ（ＲＯＭ／ＲＡＭ）を搭載するのが普通で
ある。従って図２に示すように、ラッチ・メモリ１４の
代わりにＣＰＵ１６がＢＵＳを介してＡ／Ｄ変換された
周波数制御データを読み込み、メモリ１７に記憶する方
法がある。この場合、読み込みと同時にそのデータＤ／
Ａ変換部１５に出力すればラッチ・メモリ１４と同じ動
作になる（請求項２）。
【００２９】（ｂ）変形実施例（その２） 内部基準発振器２とその周辺を図３のような弱結合タイ
プの従属同期発振器にする。これにより、外部基準周波
数Ｆreが有るときは、その周波数に内部基準発振器２が
同期し、その同期した出力が時間・周波数測定部３に供
給される。外部基準周波数Ｆreが無くなるとその時点か
ら、同期時の最終制御値を保持したまま内部基準発振器
が無瞬断で周波数を発振し続けるので、時間・周波数測
定部３では外部基準周波数が無くなる事による擾乱はな
く、測定中でも外部基準周波数の入出力を自由に行え
る。従って、長期的なデータを取得している場合、この
方法により測定しながら較正が可能になる（請求項
３）。ただし、この方法の場合、ＣＰＵがＬＰＦの機能
（デジタル・フィルタ機能）を果たしているため、位相
比較周波数を数ｋHz程度まで下げる必要があり、そのた
めに周波数同期に時間が比較的かかる。即ち、１０-7か
ら１０-10 程度まで同期するのに通常１時間程度かか
る。
プの従属同期発振器にする。これにより、外部基準周波
数Ｆreが有るときは、その周波数に内部基準発振器２が
同期し、その同期した出力が時間・周波数測定部３に供
給される。外部基準周波数Ｆreが無くなるとその時点か
ら、同期時の最終制御値を保持したまま内部基準発振器
が無瞬断で周波数を発振し続けるので、時間・周波数測
定部３では外部基準周波数が無くなる事による擾乱はな
く、測定中でも外部基準周波数の入出力を自由に行え
る。従って、長期的なデータを取得している場合、この
方法により測定しながら較正が可能になる（請求項
３）。ただし、この方法の場合、ＣＰＵがＬＰＦの機能
（デジタル・フィルタ機能）を果たしているため、位相
比較周波数を数ｋHz程度まで下げる必要があり、そのた
めに周波数同期に時間が比較的かかる。即ち、１０-7か
ら１０-10 程度まで同期するのに通常１時間程度かか
る。
【００３０】（ｃ）変形実施例（その３） 図２，図３で更に高精度な制御を求める場合、Ａ／Ｄ変
換部１３または位相比較部１１の出力データをある一定
時間で平均し、その平均値に対応する制御電圧データを
メモリ１７に記憶させ、Ｄ／Ａ変換部１５へ入力する事
もＣＰＵ１６によって可能である（請求項４）。
換部１３または位相比較部１１の出力データをある一定
時間で平均し、その平均値に対応する制御電圧データを
メモリ１７に記憶させ、Ｄ／Ａ変換部１５へ入力する事
もＣＰＵ１６によって可能である（請求項４）。
【００３１】また、周波数制御データの記憶を不揮発性
メモリ（Ｅ2 ＰＲＯＭ等）に記憶しておくことで、電源
をＯＮ／ＯＦＦしても内部基準発振器は問題なく精度の
良い周波数を発振することができる（請求項５）。工場
出荷時は、出荷直前に較正を１度行えば、不揮発性メモ
リに周波数制御データが記憶されて客先へ納入されるの
で、納入直後から高精度に内部基準発振器２が発振でき
る。
メモリ（Ｅ2 ＰＲＯＭ等）に記憶しておくことで、電源
をＯＮ／ＯＦＦしても内部基準発振器は問題なく精度の
良い周波数を発振することができる（請求項５）。工場
出荷時は、出荷直前に較正を１度行えば、不揮発性メモ
リに周波数制御データが記憶されて客先へ納入されるの
で、納入直後から高精度に内部基準発振器２が発振でき
る。
【００３２】
【発明の効果】この発明では、内部基準発振器２を電圧
制御型にすると共に同発振器２を外部基準発振器４に位
相ロックさせるためのＰＬＬ機能を設けることによっ
て、内部基準発振器２を簡単に短時間で高精度に較正す
ることができる。また、被測定信号の測定時には、較正
時にメモリに記憶された制御電圧を内部基準発振器２に
与えることによって、較正時の高精度を維持したまま測
定を行うことができる。
制御型にすると共に同発振器２を外部基準発振器４に位
相ロックさせるためのＰＬＬ機能を設けることによっ
て、内部基準発振器２を簡単に短時間で高精度に較正す
ることができる。また、被測定信号の測定時には、較正
時にメモリに記憶された制御電圧を内部基準発振器２に
与えることによって、較正時の高精度を維持したまま測
定を行うことができる。
【図１】請求項１の発明の実施例を示すブロック図。
【図２】請求項２の発明の実施例を示すブロック図。
【図３】請求項３の発明の実施例を示すブロック図。
【図４】従来の内部基準発振器の構成を示すブロック
図。
図。
【図５】従来の時間・周波数測定装置のブロック図。
【図６】図５の内部基準発振器２の較正方法を説明する
ためのブロック図。
ためのブロック図。
Claims (5)
- 【請求項１】 外部基準周波数源の信号を入力して内部
基準発振器の周波数を較正し、その較正した内部基準発
振器の周波数を基準にして、被測定信号の時間・周波数
を測定する時間・周波数測定装置において、 前記内部基準発振器を電圧制御型水晶発振器で構成し、 前記内部基準発振器の較正時において、前記外部基準周
波数源の信号と前記内部基準発振器の出力とを位相比較
部に入力し、その出力位相差データを低域フィルタに入
力し、その出力直流電圧を制御電圧として、前記位相差
データがゼロとなるように前記内部基準発振器に加え、
その内部基準発振器の位相が前記外部基準周波数源の信
号の位相にロックされたときの前記低域フィルタの出力
直流電圧をＡ／Ｄ変換部に入力し、そのＡ／Ｄ変換出力
をラッチ・メモリに記憶すると共にその記憶したデータ
をＤ／Ａ変換部に入力し、 被測定信号の測定時において、前記内部基準発振器の較
正時に前記ラッチ・メモリに記憶したデータに対応する
前記Ｄ／Ａ変換部の出力を制御電圧として前記内部基準
発振器に加えることを特徴とする、時間・周波数測定装
置。 - 【請求項２】 外部基準周波数源の信号を入力して内部
基準発振器の周波数を較正し、その較正した内部基準発
振器の周波数を基準にして、被測定信号の時間・周波数
を測定する時間・周波数測定装置において、 前記内部基準発振器を電圧制御型水晶発振器で構成し、 前記内部基準発振器の較正時において、前記外部基準周
波数源の信号と前記内部基準発振器の出力とを位相比較
部に入力し、その出力位相差データを低域フィルタに入
力し、その出力直流電圧を制御電圧として、前記位相差
データがゼロとなるように前記内部基準発振器に加え、
その内部基準発振器の位相が前記外部基準周波数源の信
号の位相にロックされたときの前記低域フィルタの出力
直流電圧をＡ／Ｄ変換部に入力し、そのＡ／Ｄ変換出力
をＣＰＵが読み込んでメモリに記憶すると共にＤ／Ａ変
換部に入力し、 被測定信号の測定時において、前記内部基準発振器の較
正時に前記メモリに記憶したデータに対応する前記Ｄ／
Ａ変換部の出力を制御電圧として前記内部基準発振器に
加えることを特徴とする、時間・周波数測定装置。 - 【請求項３】 外部基準周波数源の信号を入力して内部
基準発振器の周波数を較正し、その較正した内部基準発
振器の周波数を基準にして、被測定信号の時間・周波数
を測定する時間・周波数測定装置において、 前記内部基準発振器を電圧制御型水晶発振器で構成し、 前記外部基準周波数源の信号が与えられている時、その
信号と前記内部基準発振器の出力とを位相比較部に入力
し、その出力位相差データをＣＰＵが読み込んで、制御
電圧データに変換し、そのデータをメモリに記憶すると
共にＤ／Ａ変換部に入力し、そのＤ／Ａ変換出力を制御
電圧として前記位相差データがゼロとなるように前記内
部基準発振器に与え、その内部基準発振器の周波数を基
準にして被測定信号の時間・周波数を測定し、 前記外部基準周波数源の信号が与えられていない時、前
記メモリに記憶した最終データに対応する前記Ｄ／Ａ変
換出力を制御電圧として前記内部基準発振器に加え、そ
の内部基準発振器の周波数を基準として被測定信号の時
間・周波数を測定することを特徴とする、時間・周波数
測定装置。 - 【請求項４】 請求項２または３記載の時間・周波数測
定装置において、前記ＣＰＵが前記Ａ／Ｄ変換部または
前記位相比較部の出力データの所定時間における平均値
に対応する制御電圧を演算し、その演算データを前記メ
モリに記憶すると共に前記Ｄ／Ａ変換部に入力すること
を特徴とする。 - 【請求項５】 請求項１乃至４のいずれかに記載の時間
・周波数測定装置において、前記ラッチ・メモリまたは
メモリが不揮発性メモリであることを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25968193A JPH07113829A (ja) | 1993-10-18 | 1993-10-18 | 時間・周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25968193A JPH07113829A (ja) | 1993-10-18 | 1993-10-18 | 時間・周波数測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07113829A true JPH07113829A (ja) | 1995-05-02 |
Family
ID=17337438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25968193A Pending JPH07113829A (ja) | 1993-10-18 | 1993-10-18 | 時間・周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113829A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998014841A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Uhrenschaltung für kommunikationseinrichtungen |
| JP2001235517A (ja) * | 1999-12-23 | 2001-08-31 | Em Microelectronic Marin Sa | 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法 |
| KR100840533B1 (ko) * | 2006-12-06 | 2008-06-23 | 한국표준과학연구원 | 누적 시간 오차 저감 장치 및 방법 |
| KR100900593B1 (ko) * | 2002-06-18 | 2009-06-02 | 김칠수 | 주파수 변환을 이용한 정밀 시간 측정 방법 |
| JP2011232338A (ja) * | 2010-04-27 | 2011-11-17 | Swiss Timing Ltd | 二つの時間計測装置でスポーツ競技の時間計測を行うためのシステム |
| JP2013024858A (ja) * | 2011-07-15 | 2013-02-04 | Askey Technology (Jiangsu) Co Ltd | 周波数校正方法及びそのシステム |
-
1993
- 1993-10-18 JP JP25968193A patent/JPH07113829A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998014841A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Uhrenschaltung für kommunikationseinrichtungen |
| JP2001235517A (ja) * | 1999-12-23 | 2001-08-31 | Em Microelectronic Marin Sa | 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法 |
| KR100900593B1 (ko) * | 2002-06-18 | 2009-06-02 | 김칠수 | 주파수 변환을 이용한 정밀 시간 측정 방법 |
| KR100840533B1 (ko) * | 2006-12-06 | 2008-06-23 | 한국표준과학연구원 | 누적 시간 오차 저감 장치 및 방법 |
| JP2011232338A (ja) * | 2010-04-27 | 2011-11-17 | Swiss Timing Ltd | 二つの時間計測装置でスポーツ競技の時間計測を行うためのシステム |
| JP2013024858A (ja) * | 2011-07-15 | 2013-02-04 | Askey Technology (Jiangsu) Co Ltd | 周波数校正方法及びそのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03157018A (ja) | 周波数シンセサイザ | |
| US20090072911A1 (en) | Signal generating apparatus and method thereof | |
| JP2008072257A (ja) | 位相同期発振器及びその制御方法 | |
| US5525936A (en) | Temperature-compensated oscillator circuit | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| JPH1041812A (ja) | Ｐｌｌ回路 | |
| CA2324906A1 (en) | An arrangement for generating first and second alternating signals | |
| JPH07113829A (ja) | 時間・周波数測定装置 | |
| US7821345B2 (en) | Calibrating an oscillator and corresponding calibration device | |
| JPH07321644A (ja) | 発振器の温度対周波数特性データ更新方法 | |
| JPH07209351A (ja) | スペクトラム・アナライザ用局部発振器 | |
| JP2002151956A (ja) | 周波数校正機能付き圧電発振器 | |
| JPH0555912A (ja) | 掃引発振器 | |
| JP2002353807A (ja) | 周波数同期装置および周波数同期制御方法 | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JPH04504035A (ja) | ヘテロダイン無線受信機における発振器の自動較正 | |
| JP2003188718A (ja) | 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置 | |
| JP3426045B2 (ja) | シンセサイザ発振器の温度補償方法 | |
| SU1067602A1 (ru) | Перестраиваемый синхронизируемый генератор | |
| JPS6324667Y2 (ja) | ||
| TW200403927A (en) | Digital voltage controlled oscillator and phase locked loop circuit using digital voltage controlled oscillator | |
| JP2001042073A (ja) | 標準電波同期時計装置 | |
| JPH08201450A (ja) | スペクトラムアナライザ | |
| Jackson | The microcomputer compensated crystal oscillator-practical application of dual-harmonic mode quartz thermometry | |
| JPH02262717A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020903 |