JP2000515707A - 位相ロックループを有する受信機 - Google Patents

Abstract

(57)【要約】 受信機内に位相ロックループ（ＰＬＬ）を設け、その発振器（ＯＳＣ）を搬送波（ＣＡ）と同期させる。校正回路（ＣＡＬ）が位相ロックループの発振器（ＯＳＣ）を次のように校正する。校正回路（ＣＡＬ）は搬送波（ＣＡ）の公称周波数（Ｆnom）と位相ロックループの発振器（ＯＳＣ）の周波数（Ｆosc）との間の周波数差（dＦ）を測定し、更に、位相ロックループの発振器（ＯＳＣ）の周波数（Ｆosc）を前記測定周波数差（dＦ）に従って調整する。その結果として、位相ロックループの発振器（ＯＳＣ）は搬送波（ＣＡ）の公称周波数（Ｆnom）にほぼ同調される。搬送波（ＣＡ）の実際の周波数は公称周波数（Ｆnom）から相違し得る。一般に、このような差は十分に小さいので、位相ロックループ（ＰＬＬ）が波搬送（ＣＡ）を捕捉可能になる。

Description

【発明の詳細な説明】 位相ロックループを有する受信機 本発明は、位相ロックループ（ＰＬＬ）の一部を構成する発振器の校正に関す るものである。 ＵＳ−Ａ５，４０８，１９６にＦＭ信号復調用ＰＬＬを含む受信機が開示され ている。この受信機では，バンドパスフィルタをＰＬＬの一部を構成する位相検 出器の信号入力端子に結合している。校正状態において、スイッチが信号源をバ ンドパスフィルタに接続する。信号源は広帯域雑音信号を発生するものが好まし い。バンドパスフィルタの通過帯域と信号源のスペクトルはオーバラップする。 それゆえ、信号源は、バンドパスフィルタを経て、バンドパスフィルタの通過帯 域内のスペクトルを有する信号を位相検出器の信号入力端子に発生する。この信 号に応答して、ＰＬＬがその発振器の周波数を通過帯域に引き込む。校正の終了 時に、ＰＬＬの発振器の制御入力端子に発生するロック信号をメモリに記憶する 。このロック信号を同調信号としてＰＬＬの発振器に供給し、この発振器を通過 帯域内に同調させる。 本発明は、特に、従来のものに比べて広範囲の種々の用途に一層好適なＰＬＬ の一部を構成する発振器の校正手段を提供しようするものである。請求項１、６ 及び７は本発明による受信機、集積回路及びＰＬＬの一部を構成する発振器を校 正する方法を記載している。本発明を有利に実現するのに随意に使用し得る追加 の構成要件はそれらの従属請求項に記載されている。 本発明は次の点を考慮している。ＰＬＬは搬送波を、この搬送波の公称周波数 に一致しない中心周波数を有するフィルタを経て受信することがある。例えば、 ＰＬＬを慣例の衛星ＴＶ放送信号に好適なテレビジョン受信機においてビデオ変 調搬送波を復調するのに使用するものとする。この場合には、ＰＬＬはビデオ変 調搬送波を、その通過帯域の一端にナイキストスロープを有するフィルタを経て 受信する。ビデオ変調搬送波の公称周波数はナイキストスロープの中心にほぼ位 置する。しかし、フィルタの中心周波数は通過帯域（例えば６ＭＨｚ幅）の両端 のほぼ中間に位置する。即ち、フィルタの中心周波数はビデオ変調搬送波の公称 周波数からほぼ３ＭＨｚ離れて位置する。 従来の技術では、ＰＬＬ発振器の周波数は校正の終了時にバンドパスフィルタ の中心周波数にほぼ一致する。搬送波の公称周波数が実質的に中心周波数に一致 しない場合、ＰＬＬは搬送波を補足し得なくなる。例えば、上述したＴＶ受信機 の用途においては、ＰＬＬ発振器の周波数は、これを従来技術に従って校正する と、ビデオ変調搬送波の公称周波数からほぼ３ＭＨｚ離れた値になる。ＰＬＬは 、妨害を発生し得るＰＬＬ発振器の寄生変調を阻止するために比較的小さいルー プ帯域幅（例えば数ｋＨｚ程度）にするのが好ましい。このような小さいループ 帯域幅の場合には、ＰＬＬは３ＭＨｚの周波数距離に位置するビデオ変調搬送波 を捕捉することができない。その代わりに、ビデオ変調搬送波の側波帯の一つ、 特に使用ライン周波数の多数倍の側波帯を寄生的に捕捉する。 本発明では、搬送波の公称周波数とＰＬＬ発振器の周波数との周波数差を測定 し、ＰＬＬ発振器をこの測定周波数差に従って調整する。その結果として、ＰＬ Ｌ発振器の周波数はＰＬＬに供給される搬送波の周波数にかなり近くなる。従っ て、ＰＬＬはこれが比較的小さいループ帯域幅を有する場合でも搬送波を容易に 捕捉することができる。更に、この点において、搬送波は任意のタイプのフィル タを経てＰＬＬに供給することができる。従って、本発明は従来技術より広範囲 の種々の用途に一層好適である。 従来技術に対する本発明の他の利点は次の通りである。従来技術では、ＰＬＬ 発振器を校正する回路の一部を構成する信号源及びスイッチをＰＬＬから、ＰＬ Ｌに搬送波を供給するフィルタにより分離する。多くの場合、フィルタを集積回 路に実現することは不可能ではないが困難である。それにもかかわらず、信号源 とスイッチをＰＬＬと一緒に集積回路に実現しても、問題が生ずる。例えば、フ ィルタの入力端子及び出力端子に結合された集積回路の２つのピン間の寄生キャ パシタンスのために十分なフィルタリングが得られない問題が生ずる。 これに対し、本発明では、ＰＬＬとＰＬＬの発振器を校正する回路を何の問題 も生ずることなく単一の集積回路の一部とすることができる。従って、本発明は 単一集積回路に実現するのに従来技術より一層好適である。このような実現は一 般に費用効率の向上に寄与する。 上述した本発明の特徴及び本発明を有利に実施するのに随意に使用し得る本発 明の追加の特徴を以下に図面を参照して詳細に説明する。 図面において、 図１は本発明の基本的特徴を示す概念図であり、 図２−５は本発明を有利に実現するのに随意に使用し得る迫加の特徴を示す概 念図であり、 図６は本発明による受信機の一例のブロック図であり、 図７ａは本発明による受信機の他の例の部図であり、 図７ｂは図７ａの受信機の動作説明用の周波数図である。 最初に、参照符号の使用について述べる。全図を通して同種の要素は同一の符号 で示す。単一の図中に、種々の同種の要素が存在し得る。この場合には、これら の要素を互いに区別するために符号に数字を付加してある。同種の要素の数字が 動くパラメータである場合にはその数字は括弧内に入れてある。本明細書及び請 求の範囲において、参照符号内の任意の数字は適宜省略されている。 図１は本発明の基本的特徴を実線で示している。位相ロックループＰＬＬが、 その一部を構成する発振器ＯＳＣを搬送波ＣＡと同期させるために設けられてい る。校正回路ＣＡＬが位相ロックループの発振器ＯＳＣを次のように校正する。 校正回路ＣＡＬでは、周波数測定回路ＦＭＣが搬送波の公称周波数Ｆnomと位相 ロックループの発振器ＯＳＣの周波数Ｆoscとの間の周波数差dＦを測定する。更 に、周波数調整回路ＦＡＣが位相ロックループの発振器ＯＳＣの周波数Ｆoscを 測定周波数差dＦに従って調整する。その結果として、位相ロックループの発振 器ＯＳＣが搬送波ＣＡの公称周波数Ｆnomにほぼ同調される。搬送波ＣＡの実際 の周波数は公称周波数Ｆnomから相違し得る。一般に、このような相違は十分小 さく、位相ロックループＰＬＬは搬送波ＣＡを捕捉することができる。 図１にはフロントエンドＦＲＥが破線で示されている。フロントエンドＦＲＥ は入力信号Ｓrfを処理して搬送波ＣＡを含む中間信号Ｓifを得る。位相ロックル ープＰＬＬと校正回路ＣＡＬは集積回路の一部にすることができる。 図２は次の追加の特徴を説明するものである。即ち、周波数調整回路はほぼ零 を（０）を中心とする周波数差dＦの範囲ＷＩＮに亘って位相ロックループの発 振器の周波数を実際上調整しない。図２は周波数差dＦを水平軸上にプロットし た周波数図である。周波数差dＦは位相ロックループの発振器の周波数が搬送波 の公称周波数より高い場合に正である。逆の場合には周波数差dＦは負になる。 周波数差dＦが所定の負のしきい周波数−Ｆｗより低い負値を有する場合には、 周波数調整回路は位相ロックループの発振器の周波数を増大させる。図２におい て、これが水平軸の上方の＋符号で示されている。周波数差dＦが所定の正のし きい周波数＋Ｆｗより低い正値を有する場合には、周波数調整回路は位相ロック ループの発振器の周波数Ｆoscを増大させ、これが水平軸の下方の−符号で示さ れている。しきい周波数＋Ｆｗ及び−Ｆｗは範囲ＷＩＮの境界を形成し、この範 囲内では周波数調整回路は位相ロックループの発振器の周波数を実際上調整しな い。 図２の特徴は次の点を考慮している。図１において、位相ロックループの発振 器ＯＳＣは２つの基準に基づいて調整し得る。第１の基準は搬送波ＣＡの公称周 波数Ｆnomと位相ロックループの発振器ＯＳＣの周波数Ｆoscとの周波数差dＦで ある。第２の基準は搬送波ＣＡと位相ロックループの発振器Ｆoscの同期である 。この２つの基準は，搬送波ＣＡの実際の周波数が一般にそうであるように公称 周波数Ｆnomに正確に等しくない場合に競合する。位相ロックループＰＬＬは、 このような競合がある場合及びこの競合が解決されない場合には適性に動作しな い。 図２の特徴を適用すると、上述の競合は次のように解決される。周波数差dＦ の範囲ＷＩＮは、周波数調整回路から何の妨害も受けることなく位相ロックルー プが搬送波を捕捉して同期を達成し得る窓を与える。周波数調整回路が相対的に 大きな周波数差dＦを調整して位相ロックループの発振器の周波数を搬送波の実 際の周波数に十分に近づけるので、位相ロックループは搬送波を捕捉し、同期を 達成することができる。何らかの理由のために同期が失われると、周波数調整回 路がいわば位相ロックループの発振器の周波数を監視して搬送波の公称周波数と の周波数差dＦを範囲ＷＩＮ内に維持する。従って，搬送波の公称周波数から＋ Ｆｗ又は−Ｆｗ以上に相違する周波数を有する搬送波以外の如何なる信号との同 期を阻止することができる。従って、図２の特徴は高信頼度の達成に貢献する。 図３ａは次の追加の特徴を説明するものである。周波数調整回路は位相ロック ループの発振器の周波数を２つの異なる周波数差dＦ１、dＦ２に対し少なくとも ２つの異なる力ＦＯ１、ＦＯ２で調整する。２つの力のうち大きい方ＦＯ１が２ つの周波数差のうち大きい方のdＦ１に対し使用される。図３ａは周波数図であ り、図２の周波数図と同一の水平軸を有する。２つの異なる力ＦＯ１、ＦＯ２は 丸頭付きピンとして表し、長い方のピンが強い方の力ＦＯ１を表す。図３ａにお いて、２つの破線は、位相ロックループの発振器を周波数差dＦの間数としてど のように変化させることができるかを２つの例について示す。一方の破線は、位 相ロックループの発振器が調整される力を周波数の間数としてdＦ１からdＦ２へ 階段状に減少させることができることを示す。他方の破線は、この力を周波数の 間数としてdＦ１からdＦ２へ徐々に変化させることができることを示す。 図３ａの特徴は次の点を考慮している。図１において、周波数測定回路ＦＭＣ は周波数差dＦを測定するのに所定の時間を必要とする。周波数測定の精度を増 大すればするほど、必要とされる時間が大きくなる。周波数差dＦを測定しなが ら、周波数調整回路ＦＡＣは先に測定された周波数差に基づいて位相ロックルー プの発振器の周波数Ｆoscを調整する。この調整が行われる力が大きければ大き いほど及び周波数測定に必要な時間が大きければ大きいほど、１周波数測定当た りの調整が大きくなる。周波数差が殆ど零に減少したとき調整が大きくなりすぎ ると、不安定動作が発生する。 図３bはこのような不安定動作の一例を周波数図により説明するものであり、 図３ａの周波数図と同一の水平軸を有する。図３bにおいて、Ｆresは周波数差d Ｆを測定する精度を表す。図３bはかなり零（０）に近い測定周波数差dＦ(x)を 示す。測定周波数差dＦ(x)は零以下であるため、位相ロックループの発振器の周 波数は精度Ｆresの場合の周波数測定に必要とされる時間量である期間Ｔｍ中に 所定の力ＦＯで増大される。その結果として、調整Ａ＝ＦＯ×Ｔｍが行われるた め、次の測定周波数差dＦ(X+1)が零以上になる。従って、反対符号の同様の調整 が続いて行われ、次の周波数測定は再び零以下になる。従って、位相ロックルー プの発振器の周波数は、いわば周波数差dＦを精度Ｆresで零と測定する ことなく、ほぼＦ（Ｘ）とＦ(X＋1)との間をいったりきたりする。 図３ａの特徴を適用すると、力ＦＯ１を比較的大きくして周波数差dＦ１を小 周波数差dＦ２に比較的急速に減少させることができる。周波数差がdＦ２に減少 したら、小さい力ＦＯ２をdＦ２に与えて上述した不安定動作を回避する。従っ て、図３ａの特徴は周波数調整の速度と周波数測定の精度(位相ロックループの 発振器の周波数を校正する精度でもある)との間の満足な兼ね合いを与える。 図４は次の追加の特徴を説明するものである。位相ロックループの発振器ＯＳ Ｃは粗周波数調整入力端子ＩＮＣと精周波数調整入力端子ＩＮＦを有する。位相 ロックループの発振器ＯＳＣの周波数Ｆoscは、所定の変化Δが粗周波数調整入 力端子ＩＮＣに発生するとき、同一の変化Δが精周波数調整入力端子ＩＮＦに発 生する場合より大きな程度で調整される。粗周波数調整入力端子ＩＮＣは周波数 調整回路ＦＡＣに結合し、精周波数調整入力端子ＩＮＦは位相ロックループの位 相検出器ＰＤに結合する。 図４の特徴は次の点を考慮している。一方では、供給電圧又は電流により位相 ロックループの発振器ＯＳＣに供給される周波数調整信号が変化し得る範囲が制 限される。他方では、位相ロックループの発振器ＯＳＣの周波数Ｆoscを調整す る程度は、例えば位相ロックループの発振器ＯＳＣの周波数決定成分の公差がか なり悪い場合にはかなり大きくすることができる。従って、周波数調整回路ＦＡ Ｃに結合された位相ロックループの発振器ＯＳＣの入力端子は、供給電圧又は電 流が比較的低く且つ公差がかなり悪い場合には、電圧−周波数又は電流−周波数 に関し比較的高い感度を有する必要がある。この場合においてこの入力端子が位 相ロックループの位相検出器ＰＤにも結合されている場合には、位相ロックルー プの位相検出器ＰＤ内の雑音が位相ロックループの総合雑音性能にかなり大きな 程度の悪影響を与える。 図４の特徴を適用すると、精周波数調整入力端子ＩＮＦは位相ロックループに 供給される搬送波の周波数と校正後の位相ロックループの発振器の周波数との間 の残留周波数差を調整する周波数調整信号を受信する。この周波数差は一般に比 較的小さい。従って、位相ロックループの発振器ＯＳＣの周波数Ｆoscは周波数 調整信号が変化し得る範囲内で比較的小さな程度で変化する必要がある。このよ うに、精周波数調整入力端子ＩＮＦは電圧−周波数又は電流−周波数に関し比較 的低い感度を有するものとすることができる。その結果として、位相ロックルー プの位相検出器ＰＤ内の雑音は位相ロックループの総合雑音性能にかなり小さい 程度の影響を与えるのみとなる。従って、図４の特徴は、比較的低い供給電圧又 は電流を使用する場合及び／又は公差がかなり悪い場合でも満足な雑音性能を可 能にする。 図５は次の追加の特徴を説明するものである。図１にも示すフロントエンドＦ ＲＥは入力信号Ｓrfを周波数シフトさせて周波数シフトされた入力信号Ｓrfsを 得るチューナＴＵＮを具える。このフロントエンドは周波数シフトされた入力信 号Ｓrfsから中間信号Ｓifを抽出するフィルタＦＩＬも具える。同調調整回路Ｔ ＡＣが、チューナにより行われる周波数シフトＦshiftを中間信号Ｓifの公称周 波数Ｆnomと位相ロックループの発振器ＯＳＣの周波数Ｆoscとの間の測定周波数 差に従って調整する。 図５の特徴は次の点を考慮している。中間信号Ｓifの品質、特にこの信号の一 部をなす搬送波ＣＡの品質はチューナＴＵＮにより実行される周波数シフトに依 存する。周波数シフトされた入力信号ＳrfsをフィルタＦＩＬの特性に対し最適 な周波数に位置させて中間信号Ｓifを最適に抽出するための所定の周波数シフト が存在する。これは、実際上搬送波ＣＡの周波数がフィルタＦＩＬの設計公称値 にある場合である。 図５の特徴を適用すると、同調調整回路ＴＡＣがチューナＴＵＮにより実行さ れる周波数シフトＦshiftを、搬送波ＣＡの周波数がその公称値ににほぼ等しく なるように調整する。その結果として、中間信号Ｓif及びこれに含まれる搬送波 ＣＡが周波数シフトされた信号Ｓrfsから最適に抽出される。従って、図５の特 徴は受信品質の向上に貢献する。 図５の特徴は、位相ロックループはそれだけではチューナ調整信号を供給する ことができない問題を解決するものである点に注意されたい。更に、図５の特徴 を適用すると、周波数測定回路ＦＭＣが２つの異なる制御ループの一部を構成す る点に注意されたい。第１の制御ループは周波数調整回路ＦＡＣを含み、位相ロ ックループの発振器ＯＳＣを位相ロックループが搬送波ＣＡを確実に捕捉し得る ように調整する。第２の制御ループは同調調整回路ＴＡＣを含み、位相ロックル ープの発振器ＯＳＣが搬送波ＣＡと同期されると同時にチューナＴＵＮにより実 行される周波数シフトＦshiftを調整する。 図６は本発明による受信機の一実施例を示す。図６の受信機には図１，図４及 び図５につき説明した特徴が組み込まれている。後述するところから明らかのよ うに、図２及び図３につき説明した特徴も組み込むことができる。 図６の受信機において、周波数測定回路ＦＭＣはゲート回路ＧＡとカウンタ回 路ＣＮＴとからなる。周波数調整回路ＦＡＣは更新回路ＵＰＤとレジスタＲＥＧ とディジタル−アナログ変換器ＤＡＣとからなる。同調調整回路ＴＡＣは主コン トローラＣＯＮと周波数シンセサイザＳＹＮとからなる。集積回路ＩＣは更に混 合装置ＭＤ、分周器ＤＩＶ、温度安定化電流源ＴＣＳ、加算回路ＳＵＭ及びイン タフェース兼制御回路ＩＣＣを含む。位相ロックループＰＬＬは位相検出器ＰＤ 、スイッチＳＷ、基準電圧源Ｖref、ループフィルタＬＦ及び電圧−電流変換器 ＶＩＣを含む。 図６の受信機は次のように動作する。位相ロックループの発振器ＯＳＣは電流 制御位相ロックループ発振器であり、その周波数Ｆoscを粗周波数調整入力端子 ＩＮＣに供給される粗周波数調整電流Ｉfcにより調整することができるとともに 、精周波数調整入力端子ＩＮＦに供給される精周波数調整電流Ｉffにより調整す ることができる。粗周波数調整電流Ｉfcは温度安定化電流Ｉtcとディジタル−ア ナログ変換器ＤＡＣにより供給される調整電流Ｉdacとの和である。調整電流Ｉd acの値は、レジスタＲＥＧに記憶され且つディジタルーアナログ変換器ＤＡＣに 供給される２進調整値ＢＡＶにより決まる。精周波数調整電流Ｉffは位相ロック ループ発振器ＯＳＣの周波数Ｆoscの校正中は一定に維持する。この目的のため に、スイッチＳＷを位置Ｃに位置させ、基準電圧Ｖrefを電圧−電流変換器ＶＩ Ｃに供給する。 位相ロックループの発振器ＯＳＣは次のように校正される。最初に、搬送波Ｃ Ａの公称周波数Ｆnomに対応するプリセットカウンタ値ＰＣＶがインタフェース 兼制御回路ＩＣＣを経てカウンタＣＮＴにロードされる。カウンタＣＮＴは分周 された発振器信号Ｄ。をゲート回路ＧＡを経てクロック信号として受信する。ゲ ート回路ＧＡは基準周波数Ｆrefに基づいて時間窓を提供する。カウンタＣＮＴ は、プリセットカウンタ値ＰＣＶから出発して、時間窓の間、分周発振器信号Ｄ ｏの１周期につき１づつカウントダウンする。位相ロックループの発振器ＯＳＣ の周波数Ｆoscが所望の値Ｆnomになると、カウンタＣＮＴは時間窓の間に零にカ ウントダウンされる。しかし、周波数Ｆoscが高すぎる場合には、カウンタＣＮ Ｔは時間窓の終了時に負の残余を有する。逆に、周波数Ｆoscが低すぎる場合に は、カウンタＣＮＴは正の残余を有する。従って、カウンタＣＮＴは零、負又は 正になり得る残余値ＲＶを生ずる。 以下に記載するものは図６の受信機がＴＶ受信機であるものと仮定した一例で ある。基準周波数Ｆrefは色搬送波周波数とすることができ、ヨーロッパでは４ ．４３３６１８７ＭＨｚであり、アメリカでは３．５７９５４５ＭＨｚである。 ゲート回路ＧＡは、基準周波数Ｆrefが４．４３３６１８７ＭＨｚである場合に は基準周波数Ｆrefの７０４（６４×１１）サイクルにより規定される時間窓を 提供し、基準周波数Ｆrefが３．５７９５４５ＭＨｚである場合には基準周波数 Ｆrefの５７６（６４×９）サイクルにより規定される時間窓を提供する。分周 器ＤＩＶは１／４に分周するものとし、搬送波ＣＡの種々の公称周波数Ｆnomに 対し適切なプリセットカウンタ値ＰＣＶを下記の表に示す。 更新回路ＵＰＤはレジスタＲＥＧ内の２進調整値ＢＡＶを残余値ＲＶに基づい て更新する。これは種々の方法で行うことができる。例えば、極めて基本的な方 法は次のように行うことができる。残余値ＲＶが負又は正の場合には、２進調整 値ＢＡＶを一定量づつ変化させ、これにより粗周波数調整電流Ｉfcの変化を生じ させて位相ロックループの発振器ＯＳＣの周波数Ｆoscを増大又は減少させる。 残余値ＲＶが零の場合には、２進調整値ＢＡＶはそのままであり、更新回路ＵＰ Ｄはインタフェース兼制御回路ＩＣＣに、位相ロックループの発振器ＯＳＣは校 正されていることを信号することができる。或いは又、更新回路ＵＰＤは残余値 ＲＶが十分小さいが零でないとき２進調整値ＢＡＶの更新を停止することができ る。これは図２の特徴を実現する一つの可能な例である。更新回路ＵＰＤは２進 調整値ＢＡＶを一定量ではなく残余値ＲＶに依存する量づつ変化させることもで きる。これは図３ａの特徴を実現する一つの可能な例である。 位相ロックループの発振器ＯＳＣが上述したように校正されると、スイッチＳ Ｗは位置Ｌにセットされる。これにより位相ロックループの発振器ＯＳＣを搬送 波ＣＡと同期させることが許される。位相ロックループの発振器ＯＳＣは２つの 信号：直角位相発振信号Ｑｏ及び同相発振信号Ｉoを発生し、前者は位相検出器 ＰＤに、後者は混合装置ＭＤに供給される。混合装置ＭＤは波搬送ＣＡを同相発 振信号Ｉoと混合する。従って、これは位相ロックループの発振器ＯＳＣが搬送 波ＣＡと同期したら同期復調を実行することになる。 カウンタＣＮＴは、位相ロックループの発振器ＯＳＣが校正され、同期されて も活性のままとする。この場合には、残余値ＲＶは搬送波ＣＡの実際の周波数が その公称周波数Ｆnomに対し有する偏差の尺度である。この偏差は次のように低 減される。残余値ＲＶが、一つの形又は他の形で、インタフェース兼制御回路Ｉ ＣＣを経て主コントローラＣＯＮに供給される。これに応答して、主コントロー ラＣＯＮはチューナＴＵＮにより実行される周波数シフトＦshiftを決定する周 波数シンセサイザＳＹＮを、残余値ＲＶが零又はほぼ零になるように調整する。 この点において、図２及び図３ａの特徴を等価的に適用することができる。 図７ａは本発明による受信機の他の実施例を示す。図７ａの受信機には図１、 図２及び図３ａに示す上述した特徴が組み込まれている。図６の受信機との主な 構成の相違は次の通りである。図７ａの受信機では、周波数調整回路ＦＡＣは二 重窓回路ＤＷＣとチャージポンプ回路ＣＰＣからなる。チャージポンプ回路ＣＰ Ｃの出力はループフィルタＬＦに結合する。位相ロックループの発振器ＯＳＣは 単一の周波数調整入力端子ＩＮを有する。 図７ａの受信機は次のように動作する。位相ロックループの発振器ＯＳＣは電 流制御発振器であり、その周波数を単一の周波数調整入力端子ＩＮに供給される 合成周波数調整電流Ｉfsにより調整することができる。位相ロックループの発振 器ＯＳＣにより供給される同相発振信号Ｉoを、分周することなく、周波数測定 回路ＦＭＣに供給する。この周波数測定回路ＦＭＣは図６の受信機のものと同様 に動作し、位相ロックループの発振器ＯＳＣの周波数Ｆoscと搬送波ＣＡの公称 周波数との間の周波数差の尺度である残余値ＲＶを出力する。 周波数調整回路ＦＡＣは残余値ＲＶの関数として周波数調整電流Ｉcpを出力す る。この周波数調整電流Ｉcpは、抵抗Ｒfを経て位相検出器ＰＤからの検出電流 Ｉpdも受信するループフィルタＬＦ内のキャパシタＣfに供給される。従って、 周波数調整回路ＦＡＣは電圧−電流変換器ＶＩＣの入力端子に供給されるループ フィルタ電圧Ｖfを変化させる。その結果として、位相ロックループの発振器Ｏ ＳＣの周波数Ｆoscを周波数差dＦを減少するように調整する周波数調整電流Ｉfs の変化が得られる。 周波数調整回路ＦＡＣの動作を図７ｂにつき詳細に説明する。図７ｂは水平軸 に周波数差dＦをプロットした周波数図である。図７ｂには、広い周波数窓ＷＷ と狭い周波数窓ＷＮが示されている。二重窓回路ＤＷＣは、残余値ＲＶに基づい て、周波数差dＦがこれらの２つの窓のどれかに入るか決定する。次の３つの可 能性：(1)周波数差dＦが広い周波数窓ＷＷを超えるほど大きい場合、(2)広い周 波数窓ＷＷ内に入るが狭い周波数窓ＮＷを超える場合、又は(3)狭い周波数窓Ｎ Ｗ内に入る場合がある。これらの３つの可能な場合の結果について以下に検討す る。 最初に、周波数差dＦが広い周波数窓ＷＷを超えるほど大きい場合には、二重 窓回路ＤＷＣはチャージポンプ回路ＣＰＣを比較的広い電流パルスＰＷ＋／ＰＷ −を出力するように駆動する。その結果として、ループフィルタ電圧Ｖfが比較 的大きな程度に変化し、従って位相ロックループの発振器ＯＳＣの周波数Ｆosc が比較的大きな程度で調整される。第２に、周波数差dＦが広い周波数窓ＷＷ内 に入るが狭い周波数窓ＮＷを超える場合には、二重窓回路ＤＷＣはチャージポン プ回ＣＰＣを比較的狭い電流パルスＰＮ＋／ＰＮ−を出力するように駆動する。 その結果として、ループフィルタ電圧Ｖfが比較的小さな程度に変化し、従って 位相ロックループの発振器ＯＳＣの周波数Ｆoscが比較的小さな程度で調整され る。第３に、周波数差dＦが狭い周波数窓ＮＷ内に入る場合には、二重窓回路Ｄ ＷＣはチャージポンプ回ＣＰＣを実質的に何の電流も出力しないないように駆動 する。その結果として、ループフィルタ電圧Ｖfは検出電流Ｉpdの関数として変 化するのみである。 以上の図面及びその説明は本発明を限定するものではない。多くの変更が請求 の範囲にに記載された本発明の範囲に含まれること明かである。最後にこの点に 関し見解を述べる。 種々の機能又は機能素子を種々のユニットに物理的に分散させる多数の方法が ある。この点に関し、図面は模式図であって、本発明の可能な一実施例を示すの みである。例えば、図１において、フロントエンドＦＲＥは集積回路ＩＣの全部 又は一部を構成するものとすることができる。他の例としては、図６においてシ ンセサイザＳＹＮはフロントエンドＦＲＥの一部を構成するものとすることがで きる。更に、種々の機能を１以上の適切にプログラムされたコンピュータにより 実現することができる点に注意されたい。 任意のタイプの信号を位相ロックループＰＬＬに供給することができ、重要な ことはそれが位相ロックループの発振器が同期し得る成分を含むことである。例 えば、図７ａにおいて、中間信号Ｓifは、例えば５５ｋＨｚの音声システム識別 搬送波を含むＴＶ受信機内の音声復調器の出力信号とすることができる。この場 合には、音声システム識別搬送波を取り出す音声復調器が必然的にフロントエン ドＦＲＥの一部を構成することになる。 図６に示す同調調整回路ＴＡＣはアナログではなくディジタルであるが、アナ ログ形の同調調整回路を除外するものではない。例えば、図７ａの受信機におい て、第２チャージポンプ回路を二重窓回路ＤＷＣに結合することができる。この 第２チャージポンプ回路の出力を、適当なフィルタを経て、フロントエンド内の チューナの周波数制御入力端子に結合することができる。更に、第２チャージポ ンプ回路は、位相ロックループの発振器ＯＳＣが同期しているかいないかを示す ロックイン検出器により制御することができる。この場合には、第２チャージポ ンプ回路を不活性にするのが好ましい。 請求項内の付加した括弧内の参照符号は請求項を限定するものではない。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フロマンス ヨハネス ソフィア オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６

Claims (1)

1. 【特許請求の範囲】 １． 入力信号（Ｓrf）を処理して中間信号（Ｓif）を得るフロントエンド（Ｆ ＲＥ）と、 位相ロックループの一部を構成する発振器（ＯＳＣ）を中間信号（Ｓif）の一 部を構成する搬送波（ＣＡ）と同期させる位相ロックループ（ＰＬＬ）と、 位相ロックループの発振器（ＯＳＣ）を校正する校正回路（ＣＡＬ）と、 を具えた受信機において、前記校正回路（ＣＡＬ）は、 前記搬送波（ＣＡ）の公称周波数（Ｆnom）と位相ロックループの発振器（Ｏ ＳＣ）の周波数（Ｆosc）との間の周波数差（dＦ）を測定する周波数測定回路（ ＦＡＣ）と、 位相ロックループの発振器（ＯＳＣ）の周波数（Ｆosc）を前記測定周波数差 （dＦ）に従って調整する周波数調整回路（ＦＡＣ）と、 を具えていることを特徴とする受信機。 ２． 前記周波数調整回路（ＦＡＣ）は位相ロックループの発振器（ＯＳＣ）の 周波数（Ｆosc）をほぼ零（０）を中心とする周波数差（dＦ）の所定の範囲（Ｗ ＩＮ）に亘って調整しないことを特徴とする請求項１記載の受信機。 ３． 前記周波数調整回路（ＦＡＣ）は位相ロックループの発振器（ＯＳＣ）の 周波数（Ｆosc）を２つの周波数差（dＦ１、dＦ２）に対し少なくとも２つの異 なる力（ＦＯ１、ＦＯ２）で調整し、２つの力の強い方（ＦＯ１）が２つの周波 数差の大きい方（dＦ１）に適用されることを特徴とする請求項１記載の受信機 。 ４． 位相ロックループの発振器（ＯＳＣ）は粗周波数調整入力端子（ＩＮＣ） と精周波数調整入力端子（ＩＮＦ）を有し、位相ロックループの発振器（ＯＳＣ ）の周波数（Ｆosc）は、所定の変化（Δ）が粗周波数調整入力端子（ＩＮＣ） に発生するとき、同一の変化（Δ）が精周波数調整入力端子（ＩＮＦ）に発生す る場合より大きな程度で調整され、粗周波数調整入力端子（ＩＮＣ）が周波数調 整回路（ＦＡＣ）に結合され、精周波数調整入力端子（ＩＮＦ）が位相ロックル ープの位相検出器（ＰＤ）に結合されていることを特徴とする請求項１記載の受 信 機。 ５． 前記フロントエンド（ＦＲＥ）は、 入力信号（Ｓrf）を周波数シフトさせて周波数シフトされた入力信号（Ｓrfs ）を得るチューナ（ＴＵＮ）と、 周波数シフトされた入力信号（Ｓrfs）から中間信号（Ｓif）を抽出するフィ ルタ（ＦＩＬ）とを具え、 当該受信機は、 チューナ（ＴＵＮ）により行われる周波数シフト（Ｆshift）を中間信号（Ｓi f）の公称周波数（Ｆnom）と位相ロックループの発振器（ＯＳＣ）の周波数（Ｆ osc）との間の測定周波数差（dＦ）に従って調整する同調調整回路（ＴＡＣ）を 具えていることを特徴とする請求項１記載の受信機。 ６． 位相ロックループの一部を構成する発振器（ＯＳＣ）を搬送波（ＣＡ）と 同期させる位相ロックループ（ＰＬＬ）と、 位相ロックループの発振器（ＯＳＣ）を校正する校正回路（ＣＡＬ）と、 を具えた受信機において、前記校正回路（ＣＡＬ）は、 前記搬送波（ＣＡ）の公称周波数（Ｆnom）と位相ロックループの発振器（Ｏ ＳＣ）の周波数（Ｆosc）との間の周波数差（dＦ）を測定する周波数測定回路（ ＦＡＣ）と、 位相ロックループの発振器（ＯＳＣ）の周波数（Ｆosc）を前記測定周波数差 （dＦ）に従って調整する周波数調整回路（ＦＡＣ）と、 を具えていることを特徴とする集積回路（ＩＣ）。 ７． 搬送波（ＣＡ）と同期させるために位相ロックループの一部を構成する発 振器（ＯＳＣ）を校正するに当たり、 前記搬送波（ＣＡ）の公称周波数（Ｆnom）と位相ロックループの発振器（Ｏ ＳＣ）の周波数（Ｆosc）との間の周波数差（dＦ）を測定し、 位相ロックループの発振器（ＯＳＣ）の周波数（Ｆosc）を前記測定周波数差 （dＦ）に従って調整することを特徴とする位相ロックループの発振器の校正方 法。