JP3416652B2 - 自動較正機能を有するタイミング発生装置 - Google Patents
自動較正機能を有するタイミング発生装置Info
- Publication number
- JP3416652B2 JP3416652B2 JP2001005628A JP2001005628A JP3416652B2 JP 3416652 B2 JP3416652 B2 JP 3416652B2 JP 2001005628 A JP2001005628 A JP 2001005628A JP 2001005628 A JP2001005628 A JP 2001005628A JP 3416652 B2 JP3416652 B2 JP 3416652B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- pulse signal
- phase
- timing pulse
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、タイミング発生装
置、特に自動較正機能を有するタイミング発生装置に係
る。
置、特に自動較正機能を有するタイミング発生装置に係
る。
【０００２】
【従来の技術】タイミング発生装置は、一般的にＩＣ自
動試験装置（ＡＴＥ）にタイミングパルス信号を供給す
るために使用され、ＩＣ ＡＴＥのモジュールはタイミ
ングパルス信号に応じて動作する。ＩＣ ＡＴＥは様々
なＩＣ製品を試験する必要があるので、タイミング発生
装置は広範なＩＣ製品に適合するよう正確なタイミング
パルスを供給しなければならない。最近では、ＣＭＯＳ
部品がＩＣ ＡＴＥに使用される。しかし、温度の変化
により、ＣＭＯＳ部品は補償回路又は較正回路が必要と
なるタイミング変動を経験する。
動試験装置（ＡＴＥ）にタイミングパルス信号を供給す
るために使用され、ＩＣ ＡＴＥのモジュールはタイミ
ングパルス信号に応じて動作する。ＩＣ ＡＴＥは様々
なＩＣ製品を試験する必要があるので、タイミング発生
装置は広範なＩＣ製品に適合するよう正確なタイミング
パルスを供給しなければならない。最近では、ＣＭＯＳ
部品がＩＣ ＡＴＥに使用される。しかし、温度の変化
により、ＣＭＯＳ部品は補償回路又は較正回路が必要と
なるタイミング変動を経験する。
【０００３】図１に、マスタータイミングモジュール１
０と、マスタータイミングモジュール１０にそれぞれ電
気的に接続された複数のスレーブタイミングモジュール
１１を含む従来のタイミング発生装置を示す。マスター
タイミングモジュール１０は外部の基準クロックを受信
し、複数の粗いタイミングパルス信号を発生させる。ス
レーブタイミングモジュール１１は粗いタイミングパル
ス信号をそれぞれ受信し、選択された粗いタイミングパ
ルス信号に応じて細かいタイミングパルス信号を発生さ
せるよう動作可能である。例えば、粗いタイミングパル
ス信号は、１．０ｎｓ、２．０ｎｓ、３．０ｎｓ、
．．．のように異なる時間的な長さを有する。スレー
ブタイミングモジュールは例えば０．０５ｎｓ、０．１
０ｎｓ、０．１５ｎｓのように異なる時間調節を有する
複数のタイミングパルス信号を発生させることが可能で
ある。従来のタイミング発生装置が６．１２ｎｓの長さ
のタイミングパルス信号を発生させる必要がある場合、
６．０ｎｓの長さを有する粗いタイミングパルス信号
が、０．１２ｎｓの位相遅延を発生させるスレーブタイ
ミングモジュール１１のうちの１つのモジュールにより
選択される。
０と、マスタータイミングモジュール１０にそれぞれ電
気的に接続された複数のスレーブタイミングモジュール
１１を含む従来のタイミング発生装置を示す。マスター
タイミングモジュール１０は外部の基準クロックを受信
し、複数の粗いタイミングパルス信号を発生させる。ス
レーブタイミングモジュール１１は粗いタイミングパル
ス信号をそれぞれ受信し、選択された粗いタイミングパ
ルス信号に応じて細かいタイミングパルス信号を発生さ
せるよう動作可能である。例えば、粗いタイミングパル
ス信号は、１．０ｎｓ、２．０ｎｓ、３．０ｎｓ、
．．．のように異なる時間的な長さを有する。スレー
ブタイミングモジュールは例えば０．０５ｎｓ、０．１
０ｎｓ、０．１５ｎｓのように異なる時間調節を有する
複数のタイミングパルス信号を発生させることが可能で
ある。従来のタイミング発生装置が６．１２ｎｓの長さ
のタイミングパルス信号を発生させる必要がある場合、
６．０ｎｓの長さを有する粗いタイミングパルス信号
が、０．１２ｎｓの位相遅延を発生させるスレーブタイ
ミングモジュール１１のうちの１つのモジュールにより
選択される。
【０００４】図２に、従来のタイミング発生装置の実施
例を示す。マスタータイミングモジュール１０は、閉ル
ープ系である位相ロックリング発振器である。スレーブ
タイミングモジュール１１は、開ループ系であるプログ
ラム可能な遅延ユニットにより構成され、又モジュール
１１は細かいタイミングパルス信号の精度を維持するこ
とができない。
例を示す。マスタータイミングモジュール１０は、閉ル
ープ系である位相ロックリング発振器である。スレーブ
タイミングモジュール１１は、開ループ系であるプログ
ラム可能な遅延ユニットにより構成され、又モジュール
１１は細かいタイミングパルス信号の精度を維持するこ
とができない。
【０００５】図３に、従来のタイミング発生装置の別の
実施例を示す。図２とは異なり、図３ではスレーブタイ
ミングモジュール１１’は、位相選択マルチプレクサ１
１１を介して粗いタイミングパルス信号から細かいタイ
ミングパルス信号を発生させる位相ロック遅延ラインと
して実行される。スレーブタイミングモジュール１１’
から細かいタイミングパルス信号が得られる一方で、位
相選択マルチプレクサ１１１及び駆動装置は、位相ロッ
ク遅延ラインの位相ロックループの外側であることに留
意する。従って、細かいタイミングパルス信号の精度は
ソリッドステートの装置の高い温度係数により影響を受
け、異なる温度において細かいタイミングパルス信号の
精度を維持するには温度補償機構が必要となる。
実施例を示す。図２とは異なり、図３ではスレーブタイ
ミングモジュール１１’は、位相選択マルチプレクサ１
１１を介して粗いタイミングパルス信号から細かいタイ
ミングパルス信号を発生させる位相ロック遅延ラインと
して実行される。スレーブタイミングモジュール１１’
から細かいタイミングパルス信号が得られる一方で、位
相選択マルチプレクサ１１１及び駆動装置は、位相ロッ
ク遅延ラインの位相ロックループの外側であることに留
意する。従って、細かいタイミングパルス信号の精度は
ソリッドステートの装置の高い温度係数により影響を受
け、異なる温度において細かいタイミングパルス信号の
精度を維持するには温度補償機構が必要となる。
【０００６】
【発明が解決しようとする課題】従って、本発明は、比
較的高い精度を有し、比較的低費用で生産することが可
能な自動較正機能を有するタイミング発生装置を提供す
ることを目的とする。
較的高い精度を有し、比較的低費用で生産することが可
能な自動較正機能を有するタイミング発生装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明のタイミング発生
装置は、マスタータイミングモジュールと、スレーブタ
イミングモジュールと、較正モジュールを含む。
装置は、マスタータイミングモジュールと、スレーブタ
イミングモジュールと、較正モジュールを含む。
【０００８】マスタータイミングモジュールは、外部の
基準クロックを受信し、そこから粗いタイミングパルス
信号を発生させるよう適応される。
基準クロックを受信し、そこから粗いタイミングパルス
信号を発生させるよう適応される。
【０００９】スレーブタイミングモジュールはマスター
タイミングモジュールから粗いタイミングパルス信号を
受信するようマスタータイミングモジュールに電気的に
接続され、粗いタイミングパルス信号から細かいタイミ
ングパルス信号を発生させることが可能である。
タイミングモジュールから粗いタイミングパルス信号を
受信するようマスタータイミングモジュールに電気的に
接続され、粗いタイミングパルス信号から細かいタイミ
ングパルス信号を発生させることが可能である。
【００１０】較正モジュールは、マスタータイミングモ
ジュールとスレーブタイミングモジュールに電気的に接
続される。較正モジュールは粗いタイミングパルス信号
と細かいタイミングパルス信号を受信し、粗いタイミン
グパルス信号と細かいタイミングパルス信号の間の位相
差値を決定し、上述の位相差値と所定の位相差値の間の
差に対応する位相補償信号を発生させる。
ジュールとスレーブタイミングモジュールに電気的に接
続される。較正モジュールは粗いタイミングパルス信号
と細かいタイミングパルス信号を受信し、粗いタイミン
グパルス信号と細かいタイミングパルス信号の間の位相
差値を決定し、上述の位相差値と所定の位相差値の間の
差に対応する位相補償信号を発生させる。
【００１１】スレーブタイミングモジュールは、較正モ
ジュールからの位相補償信号を受信し、位相補償信号に
対応する遅延電圧信号を発生させる遅延制御ユニット
と、粗いタイミングパルス信号と遅延電圧信号を受信
し、遅延電圧信号に対応する位相遅延を粗いタイミング
パルス信号に導入し細かいタイミングパルス信号を発生
させる電圧制御された遅延ユニットを含む。
ジュールからの位相補償信号を受信し、位相補償信号に
対応する遅延電圧信号を発生させる遅延制御ユニット
と、粗いタイミングパルス信号と遅延電圧信号を受信
し、遅延電圧信号に対応する位相遅延を粗いタイミング
パルス信号に導入し細かいタイミングパルス信号を発生
させる電圧制御された遅延ユニットを含む。
【００１２】
【発明の実施の形態】本発明の他の特徴及び利点を、添
付図面を参照し、実施例の詳細な説明によって明らかに
する。
付図面を参照し、実施例の詳細な説明によって明らかに
する。
【００１３】図４を参照する。図４に、マスタータイミ
ングモジュール２０と、複数のスレーブタイミングモジ
ュール２１１、２１２、 ．．．、２Ｎと、較正モジュ
ール２２を含む本発明の実施例であるタイミング発生装
置を示す。
ングモジュール２０と、複数のスレーブタイミングモジ
ュール２１１、２１２、 ．．．、２Ｎと、較正モジュ
ール２２を含む本発明の実施例であるタイミング発生装
置を示す。
【００１４】マスタータイミングモジュール２０は、外
部の基準クロックを受信するよう適応され、そこから従
来の方法で複数の粗いタイミングパルス信号を発生させ
る。
部の基準クロックを受信するよう適応され、そこから従
来の方法で複数の粗いタイミングパルス信号を発生させ
る。
【００１５】各スレーブタイミングモジュール２１１、
２１２、 ．．．、２Ｎは、マスタータイミングモジュ
ールから粗いタイミングパルス信号を受信するようマス
タータイミングモジュール２０に電気的に接続され、選
択された粗いタイミングパルス信号から細かいパルス信
号を発生させることが可能である。
２１２、 ．．．、２Ｎは、マスタータイミングモジュ
ールから粗いタイミングパルス信号を受信するようマス
タータイミングモジュール２０に電気的に接続され、選
択された粗いタイミングパルス信号から細かいパルス信
号を発生させることが可能である。
【００１６】較正モジュール２２は、マスターモジュー
ル２０と各スレーブタイミングモジュール２１１、２１
２、 ．．．、２Ｎに電気的に接続される。較正モジュ
ール２２は粗いタイミングパルス信号と細かいタイミン
グパルス信号を受信し、選択された粗いタイミングパル
ス信号とそれに対応する細かいタイミングパルス信号の
間の位相差値を決定し、上述の位相差値と所定の位相差
値の間の差に対応する位相補償信号を発生させる。
ル２０と各スレーブタイミングモジュール２１１、２１
２、 ．．．、２Ｎに電気的に接続される。較正モジュ
ール２２は粗いタイミングパルス信号と細かいタイミン
グパルス信号を受信し、選択された粗いタイミングパル
ス信号とそれに対応する細かいタイミングパルス信号の
間の位相差値を決定し、上述の位相差値と所定の位相差
値の間の差に対応する位相補償信号を発生させる。
【００１７】図５を参照する。スレーブタイミングモジ
ュール２１１は、遅延制御ユニット６と、遅延制御ユニ
ット６と更にマルチプレクサ７１を介してマスタータイ
ミングモジュール２０とに電気的に接続された電圧制御
された遅延ユニット７を含む。較正モジュール２２は、
各スレーブタイミングモジュール２１１、２１
２、．．．、２Ｎの電圧制御された遅延ユニット７及び
マスタータイミングモジュール２０に電気的に接続され
た位相検出ユニット３と、位相検出ユニット３に電気的
に接続された位相測定ユニット４と、位相測定ユニット
４と更にデマルチプレクサ２３を介してスレーブタイミ
ングモジュール２１１の遅延制御ユニット６とに電気的
に接続された位相補償ユニット５を含む。
ュール２１１は、遅延制御ユニット６と、遅延制御ユニ
ット６と更にマルチプレクサ７１を介してマスタータイ
ミングモジュール２０とに電気的に接続された電圧制御
された遅延ユニット７を含む。較正モジュール２２は、
各スレーブタイミングモジュール２１１、２１
２、．．．、２Ｎの電圧制御された遅延ユニット７及び
マスタータイミングモジュール２０に電気的に接続され
た位相検出ユニット３と、位相検出ユニット３に電気的
に接続された位相測定ユニット４と、位相測定ユニット
４と更にデマルチプレクサ２３を介してスレーブタイミ
ングモジュール２１１の遅延制御ユニット６とに電気的
に接続された位相補償ユニット５を含む。
【００１８】図６に示されるように、本実施例では、位
相検出ユニット３は、マスタータイミングモジュール２
０から粗いタイミングパルス信号を受信し、選択された
粗いタイミングパルス信号（ＴＭｃｏａ）（図７Ａを参
照）を出力するよう動作する第１のマルチプレクサ３２
と、スレーブタイミングモジュール２１１、２１
２、．．．、２Ｎから細かいタイミングパルス信号を受
信し、スレーブタイミングモジュール２１１から細かい
タイミングパルス信号（ＴＭｆｉｎ）（図７Ｂを参照）
を出力するよう動作する第２のマルチプレクサ３３と、
選択された粗いタイミングパルス信号（ＴＭｃｏａ）を
受信するよう第１のマルチプレクサ３２に電気的に接続
された第１の入力３４と、細かいタイミングパルス信号
（ＴＭｆｉｎ）を受信するよう第２のマルチプレクサ３
３に電気的に接続された第２の入力端３５を有する排他
的ＯＲゲート３１を含む。ゲート３１は、図７Ｃに示さ
れるように、選択された粗いタイミングパルス信号（Ｔ
Ｍｃｏａ）と細かいタイミングパルス信号（Ｔ
Ｍｆｉｎ）が異なる論理状態にある場合に、ゲート３１
の位相差パルス出力３６にて位相差パルスを発生させ
る。
相検出ユニット３は、マスタータイミングモジュール２
０から粗いタイミングパルス信号を受信し、選択された
粗いタイミングパルス信号（ＴＭｃｏａ）（図７Ａを参
照）を出力するよう動作する第１のマルチプレクサ３２
と、スレーブタイミングモジュール２１１、２１
２、．．．、２Ｎから細かいタイミングパルス信号を受
信し、スレーブタイミングモジュール２１１から細かい
タイミングパルス信号（ＴＭｆｉｎ）（図７Ｂを参照）
を出力するよう動作する第２のマルチプレクサ３３と、
選択された粗いタイミングパルス信号（ＴＭｃｏａ）を
受信するよう第１のマルチプレクサ３２に電気的に接続
された第１の入力３４と、細かいタイミングパルス信号
（ＴＭｆｉｎ）を受信するよう第２のマルチプレクサ３
３に電気的に接続された第２の入力端３５を有する排他
的ＯＲゲート３１を含む。ゲート３１は、図７Ｃに示さ
れるように、選択された粗いタイミングパルス信号（Ｔ
Ｍｃｏａ）と細かいタイミングパルス信号（Ｔ
Ｍｆｉｎ）が異なる論理状態にある場合に、ゲート３１
の位相差パルス出力３６にて位相差パルスを発生させ
る。
【００１９】図８に示されるように、本実施例では、位
相測定ユニット４は、排他的ＯＲゲート３１の位相差パ
ルス出力３６に電気的に接続され、位相差パルスを受信
する位相差パルス入力４３と、周波数（Ｆ）の計数クロ
ックを受信する入力４２を有するデジタル計数器４１を
含む。位相差パルスの期間（Ｔ）のデューティサイクル
（Ｄτ）において、デジタル計数器４１は、選択された
粗いタイミングパルス信号（ＴＭｃｏａ）と細かいタイ
ミングパルス信号（ＴＭｆｉｎ）の間の位相差値を決定
し出力する。位相差値は、Ｄτ＊Ｆと等しい。図９Ａ
は、ゲート３１からの位相差パルスを示す。図９Ｂは第
１の係数クロックを示し、図９Ｃは第２の計数クロック
を示し、第１の計数クロックは第２の計数クロックより
大きい周波数を有する。第２の計数クロックの代わりに
第１の計数クロックを使用すると、より正確な位相測定
が得られる。
相測定ユニット４は、排他的ＯＲゲート３１の位相差パ
ルス出力３６に電気的に接続され、位相差パルスを受信
する位相差パルス入力４３と、周波数（Ｆ）の計数クロ
ックを受信する入力４２を有するデジタル計数器４１を
含む。位相差パルスの期間（Ｔ）のデューティサイクル
（Ｄτ）において、デジタル計数器４１は、選択された
粗いタイミングパルス信号（ＴＭｃｏａ）と細かいタイ
ミングパルス信号（ＴＭｆｉｎ）の間の位相差値を決定
し出力する。位相差値は、Ｄτ＊Ｆと等しい。図９Ａ
は、ゲート３１からの位相差パルスを示す。図９Ｂは第
１の係数クロックを示し、図９Ｃは第２の計数クロック
を示し、第１の計数クロックは第２の計数クロックより
大きい周波数を有する。第２の計数クロックの代わりに
第１の計数クロックを使用すると、より正確な位相測定
が得られる。
【００２０】図１０に示されるように、本実施例では、
位相補償ユニット５は、所定の位相差値を記憶するレジ
スタ５１と、レジスタ５１とデジタル計数器４１に電気
的に接続された減算器５０を有する。減算器５０はデジ
タル計数器４１から位相差値を、レジスタ５１から所定
の位相差値を受信し、出力５３においてデジタル形式で
位相補償信号を発生させる。
位相補償ユニット５は、所定の位相差値を記憶するレジ
スタ５１と、レジスタ５１とデジタル計数器４１に電気
的に接続された減算器５０を有する。減算器５０はデジ
タル計数器４１から位相差値を、レジスタ５１から所定
の位相差値を受信し、出力５３においてデジタル形式で
位相補償信号を発生させる。
【００２１】図１１に示されるように、本実施例では、
遅延制御ユニット６は、電荷ポンプ回路６とコンデンサ
（Ｃ）を含む。電荷ポンプ回路６０は、デマルチプレク
サ２３を介し位相補償ユニット５の減算器５０から位相
補償信号を受信する入力６２と出力６３を有する。コン
デンサ（Ｃ）は電荷ポンプ回路６０の出力６３に亘って
接続される。遅延制御ユニット６はコンデンサ（Ｃ）を
亘って得られ、デジタル位相補償信号に対応するアナロ
グの遅延電圧信号を発生させる。
遅延制御ユニット６は、電荷ポンプ回路６とコンデンサ
（Ｃ）を含む。電荷ポンプ回路６０は、デマルチプレク
サ２３を介し位相補償ユニット５の減算器５０から位相
補償信号を受信する入力６２と出力６３を有する。コン
デンサ（Ｃ）は電荷ポンプ回路６０の出力６３に亘って
接続される。遅延制御ユニット６はコンデンサ（Ｃ）を
亘って得られ、デジタル位相補償信号に対応するアナロ
グの遅延電圧信号を発生させる。
【００２２】図１２に示されるように、本実施例では、
電圧制御された遅延ユニット７は、遅延電圧信号を受信
するよう電荷ポンプ回路６０の出力６３に電気的に接続
され、マルチプレクサ７１を介しマスタータイミングモ
ジュール２０から選択された粗いタイミングパルス信号
を受信し、出力７０１を有する電圧制御された可変利得
バッファ（ＶＣＢ）７０と、電圧制御された可変利得バ
ッファ７０の出力７０１に亘って接続されたコンデンサ
（ＣＬ）と、電圧制御された可変利得バッファ７０の出
力７０１に電気的に接続され、出力７４を有する固定利
得出力バッファ（ＢＵＦ）を含む。電圧制御された遅延
ユニット７は遅延電圧信号に対応する位相遅延を、選択
された粗いタイミングパルス信号（ＴＭｃｏａ）に導入
し、出力７４から得られる細かいタイミングパルス信号
を発生させる。
電圧制御された遅延ユニット７は、遅延電圧信号を受信
するよう電荷ポンプ回路６０の出力６３に電気的に接続
され、マルチプレクサ７１を介しマスタータイミングモ
ジュール２０から選択された粗いタイミングパルス信号
を受信し、出力７０１を有する電圧制御された可変利得
バッファ（ＶＣＢ）７０と、電圧制御された可変利得バ
ッファ７０の出力７０１に亘って接続されたコンデンサ
（ＣＬ）と、電圧制御された可変利得バッファ７０の出
力７０１に電気的に接続され、出力７４を有する固定利
得出力バッファ（ＢＵＦ）を含む。電圧制御された遅延
ユニット７は遅延電圧信号に対応する位相遅延を、選択
された粗いタイミングパルス信号（ＴＭｃｏａ）に導入
し、出力７４から得られる細かいタイミングパルス信号
を発生させる。
【００２３】以下に本発明の発明の幾つかの利点を示
す。
す。
【００２４】１．本発明のタイミング発生装置は閉ルー
プ系であり、細かいタイミングパルス信号の位相がスレ
ーブタイミングモジュールの出力７４から検出されるの
で、細かいタイミングパルス信号の精度が補償される。
プ系であり、細かいタイミングパルス信号の位相がスレ
ーブタイミングモジュールの出力７４から検出されるの
で、細かいタイミングパルス信号の精度が補償される。
【００２５】２．本発明の較正モジュール２２は、自動
較正を含み、粗いタイミングパルス信号（ＴＭｃｏａ）
と細かいタイミングパルス信号（ＴＭｆｉｎ）の間の位
相角の直接的な測定を使用するので、追加の較正処理を
必要としない。
較正を含み、粗いタイミングパルス信号（ＴＭｃｏａ）
と細かいタイミングパルス信号（ＴＭｆｉｎ）の間の位
相角の直接的な測定を使用するので、追加の較正処理を
必要としない。
【００２６】３．デジタル計数器４１を使用するので、
アナログ信号からデジタル信号への変換が必要でなく、
従って比較的高い精度と比較的低費用であることが得ら
れる。
アナログ信号からデジタル信号への変換が必要でなく、
従って比較的高い精度と比較的低費用であることが得ら
れる。
【００２７】４．位相差値は統計的な値であるので、較
正モジュール２２は、高い精度又は高速応答の系の要件
を満たすよう柔軟に調整され得る。
正モジュール２２は、高い精度又は高速応答の系の要件
を満たすよう柔軟に調整され得る。
【００２８】本発明は、最も実際的と考えられる実施例
に関連して説明されたが、本発明は開示された実施例に
制限されるものではなく、本発明の広い解釈の目的及び
範囲内に含まれる様々な配置を含み、従って変形及び同
等の配置を含むものと理解する。
に関連して説明されたが、本発明は開示された実施例に
制限されるものではなく、本発明の広い解釈の目的及び
範囲内に含まれる様々な配置を含み、従って変形及び同
等の配置を含むものと理解する。
【図１】従来のタイミング発生装置を示す回路ブロック
図である。
図である。
【図２】従来のタイミング発生装置の実施例を示す電気
回路図である。
回路図である。
【図３】従来のタイミング発生装置の別の実施例を示す
電気回路図である。
電気回路図である。
【図４】本発明のタイミング発生装置の実施例を示す回
路ブロック図である。
路ブロック図である。
【図５】上記実施例のスレーブタイミングモジュールと
較正モジュールを示す回路ブロック図である。
較正モジュールを示す回路ブロック図である。
【図６】較正モジュールの位相検出ユニットを示す電気
回路図である。
回路図である。
【図７Ａ】粗いタイミングパルス信号を示すタイミング
チャートである。
チャートである。
【図７Ｂ】細かいタイミングパルス信号を示すタイミン
グチャートである。
グチャートである。
【図７Ｃ】位相差パルスを示すタイミングチャートであ
る。
る。
【図８】較正モジュールの位相測定ユニットを示す電気
回路図である。
回路図である。
【図９Ａ】位相差パルスを示すタイミングチャートであ
る。
る。
【図９Ｂ】第１の計数クロックを示すタイミングチャー
トである。
トである。
【図９Ｃ】第２の計数クロックを示すタイミングチャー
トである。
トである。
【図１０】較正モジュールの位相補償ユニットを示す電
気回路図である。
気回路図である。
【図１１】スレーブタイミングモジュールの遅延制御ユ
ニットを示す電気回路図である。
ニットを示す電気回路図である。
【図１２】スレーブタイミングモジュールの電圧制御さ
れた遅延ユニットを示す電気回路図である。
れた遅延ユニットを示す電気回路図である。
１０、２０ マスタータイミングモジュール
１１、１１’、２１１、２１２、．．．、２Ｎ スレー
ブタイミングモジュール １１１ 位相選択マルチプレクサ ２２ 較正モジュール ２３ デマルチプレクサ ３ 位相検出ユニット ３１ ＯＲゲート ３２ 第１のマルチプレクサ ３３ 第２のマルチプレクサ ３４、３５ 入力 ３６ 出力 ４ 位相測定ユニット ４１ デジタル計数器 ４２ 入力 ４３ 位相差パルス入力 ５ 位相補償ユニット ５０ 減算器 ５１ レジスタ ５３ 出力 ６ 遅延制御ユニット ６０ 電荷ポンプ回路 ６２ 入力 ６３ 出力 ７ 電圧制御された遅延ユニット ７０ 電圧制御された可変利得バッファ ７０１ 出力 ７１ マルチプレクサ ７４ 出力 ＴＭｃｏａ 粗いタイミングパルス信号 ＴＭｆｉｎ 細かいタイミングパルス信号
ブタイミングモジュール １１１ 位相選択マルチプレクサ ２２ 較正モジュール ２３ デマルチプレクサ ３ 位相検出ユニット ３１ ＯＲゲート ３２ 第１のマルチプレクサ ３３ 第２のマルチプレクサ ３４、３５ 入力 ３６ 出力 ４ 位相測定ユニット ４１ デジタル計数器 ４２ 入力 ４３ 位相差パルス入力 ５ 位相補償ユニット ５０ 減算器 ５１ レジスタ ５３ 出力 ６ 遅延制御ユニット ６０ 電荷ポンプ回路 ６２ 入力 ６３ 出力 ７ 電圧制御された遅延ユニット ７０ 電圧制御された可変利得バッファ ７０１ 出力 ７１ マルチプレクサ ７４ 出力 ＴＭｃｏａ 粗いタイミングパルス信号 ＴＭｆｉｎ 細かいタイミングパルス信号
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 楊 駿 民
台湾高雄市小港区小港里267号
(56)参考文献 特開 平10−93406（ＪＰ，Ａ)
特開 平11−346145（ＪＰ，Ａ)
特開 平５−10993（ＪＰ，Ａ)
特開 昭59−142625（ＪＰ，Ａ)
特開2000−122750（ＪＰ，Ａ)
特開2000−77990（ＪＰ，Ａ)
特開2000−196444（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/02
G01R 31/28
G01R 31/3183
H03L 7/00
Claims (7)
- 【請求項１】 外部基準クロックを受信し、上記外部基
準クロックから粗いタイミングパルス信号（Ｔ
Ｍｃｏａ）を発生するよう適応されたマスタータイミン
グモジュール（２０）と、 上記マスタータイミングモジュール（２０）から上記粗
いタイミングパルス信号（ＴＭｃｏａ）を受信するよう
上記マスタータイミングモジュールに電気的に接続さ
れ、上記粗いタイミングパルス信号（ＴＭｃｏａ）から
細かいタイミングパルス信号（ＴＭｆｉｎ）を発生する
よう動作可能なスレーブタイミングモジュール（２１
１）と、 上記マスタータイミングモジュール（２０）と上記スレ
ーブタイミングモジュール（２１１）とに電気的に接続
され、上記粗いタイミングパルス信号（ＴＭｃｏａ）と
上記細かいタイミングパルス信号（ＴＭｆｉｎ）とを受
信し、上記粗いタイミングパルス信号（ＴＭｃｏａ）と
上記細かいタイミングパルス信号（ＴＭｆｉｎ）との間
の位相差値を決定し、上記位相差値と所定の位相差値と
の差に対応する位相補償信号を発生する較正モジュール
（２２）とを含み、 上記スレーブタイミングモジュール（２１１）は、 上記較正モジュール（２２）から上記位相補償信号を受
信し、上記位相補償信号に対応する遅延電圧信号を発生
する遅延制御ユニット（６）と、 上記粗いタイミングパルス信号（ＴＭｃｏａ）と上記遅
延電圧信号とを受信し、上記細かいタイミングパルス信
号（ＴＭｆｉｎ）を発生するよう上記遅延電圧信号に対
応する位相遅延を上記粗いタイミングパルス信号（ＴＭ
ｃｏａ）に導入する電圧制御された遅延ユニット（７）
とを含むことを特徴とするタイミング発生装置。 - 【請求項２】 上記較正モジュール（２２）は、 上記粗いタイミングパルス信号（ＴＭｃｏａ）と上記細
かいタイミングパルス信号（ＴＭｆｉｎ）とが異なる論
理状態にある場合に、位相差パルスを発生する位相検出
ユニット（３）と、 上記位相検出ユニット（３）に電気的に接続され、上記
位相差パルスの幅に対応する位相差値を発生する位相測
定ユニット（４）とを含むことを更なる特徴とする請求
項１記載のタイミング発生装置。 - 【請求項３】 上記位相検出ユニット（３）は、排他的
ＯＲゲート（３１）を含むことを更なる特徴とする請求
項２記載のタイミング発生装置。 - 【請求項４】 上記位相測定ユニット（４）は、デジタ
ル計数器（４１）を含むことを更なる特徴とする請求項
２記載のタイミング発生装置。 - 【請求項５】 上記較正モジュール（２２）は、位相補
償ユニット（５）を更に含み、 上記位相補償ユニット（５）は、上記所定の位相差値を
記憶するレジスタ（５１）と、上記レジスタ（５１）と
上記位相測定ユニット（４）とに電気的に接続され、上
記位相測定ユニット（４）から上記位相差値を、上記レ
ジスタ（５１）から上記所定の位相差値を受信する減算
器（５０）とを有し、上記位相補償信号を発生すること
を 更なる特徴とする請求項４記載のタイミング発生装
置。 - 【請求項６】 上記遅延制御ユニット（６）は、 上記位相補償ユニット（５）から上記位相補償信号を受
信する入力（６２）と、出力（６３）とを有する電荷ポ
ンプ回路（６０）と、 上記電荷ポンプ回路（６０）の上記出力（６３）に亘っ
て接続され、上記遅延電圧信号が得られるコンデンサ
（Ｃ）とを含むことを更なる特徴とする請求項１記載の
タイミング発生装置。 - 【請求項７】 上記電圧制御された遅延ユニット（７）
は、 上記遅延電圧信号と上記粗いタイミングパルス信号（Ｔ
Ｍｃｏａ）とを受信し、出力（７０１）を有する電圧制
御された可変遅延バッファ（７０）と、 上記電圧制御された可変遅延バッファ（７０）の出力
（７０１）に亘って接続されたコンデンサ（ＣＬ）と、 上記電圧制御された可変遅延バッファ（７０）の上記出
力（７０１）に電気的に接続され、上記細かいタイミン
グパルス信号（ＴＭｆｉｎ）が得られる出力（７４）を
有する固定遅延出力バッファ（７２）とを含むことを更
なる特徴とする請求項１記載のタイミング発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005628A JP3416652B2 (ja) | 2001-01-12 | 2001-01-12 | 自動較正機能を有するタイミング発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005628A JP3416652B2 (ja) | 2001-01-12 | 2001-01-12 | 自動較正機能を有するタイミング発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232403A JP2002232403A (ja) | 2002-08-16 |
| JP3416652B2 true JP3416652B2 (ja) | 2003-06-16 |
Family
ID=18873657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005628A Expired - Fee Related JP3416652B2 (ja) | 2001-01-12 | 2001-01-12 | 自動較正機能を有するタイミング発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416652B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10181943B2 (en) * | 2016-09-29 | 2019-01-15 | Blue Danube Systems, Inc. | Distributing coherent signals to large electrical distances over serial interconnections |
-
2001
- 2001-01-12 JP JP2001005628A patent/JP3416652B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002232403A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216302A (en) | Reference delay generator and electronic device using the same | |
| US5675274A (en) | Semiconductor clock signal generation circuit | |
| JPH11110065A (ja) | 内部クロック信号発生回路 | |
| US11381231B2 (en) | Digital measurement circuit and memory system using the same | |
| WO2021036805A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
| EP0413287B1 (en) | One-chip semiconductor integrated circuit device | |
| US6304119B1 (en) | Timing generating apparatus with self-calibrating capability | |
| JP2907033B2 (ja) | タイミング信号発生装置 | |
| TW201448473A (zh) | 非石英時脈產生器及其運作方法 | |
| WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
| JP3416652B2 (ja) | 自動較正機能を有するタイミング発生装置 | |
| US4947382A (en) | Direct digital locked loop | |
| CN112558519A (zh) | 一种基于fpga和高精度延时芯片的数字信号延时方法 | |
| JP3349943B2 (ja) | 半導体装置 | |
| Jia et al. | A DLL design for testing I/O setup and hold times | |
| US8441295B2 (en) | Delay generator | |
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JP4250715B2 (ja) | トリガｄｄｓ信号発生装置 | |
| JP3456525B2 (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| US6972608B2 (en) | Clock generating circuit with a frequency multiplying circuit | |
| JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
| WO2023033103A1 (ja) | 逐次比較型ａ／ｄコンバータ | |
| CN218352493U (zh) | 一种压控振荡器、系统时钟和雷达传感器 | |
| CN111522529B (zh) | 现场可编程门阵列的随机数生成器 | |
| US5854798A (en) | Multirate generator and multirate generating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |