JP2002181971A - リアルタイムクロック - Google Patents

リアルタイムクロック

Info

Publication number
JP2002181971A
JP2002181971A JP2000379317A JP2000379317A JP2002181971A JP 2002181971 A JP2002181971 A JP 2002181971A JP 2000379317 A JP2000379317 A JP 2000379317A JP 2000379317 A JP2000379317 A JP 2000379317A JP 2002181971 A JP2002181971 A JP 2002181971A
Authority
JP
Japan
Prior art keywords
circuit
clock
time
real
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000379317A
Other languages
English (en)
Inventor
Tsutomu Ogiwara
勤 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000379317A priority Critical patent/JP2002181971A/ja
Publication of JP2002181971A publication Critical patent/JP2002181971A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 高精度で低消費電力、かつ、簡易な回路構成
のリアルタイムクロックを提供する。 【解決手段】 リアルタイムクロック1は、バックアッ
プ電源により駆動する低消費電力の発振回路2と、メイ
ン電源により駆動する発振回路2に比して高精度な発振
回路3とを有し、クロック選択回路8は、発振回路3が
駆動している場合は発振回路3から出力されるクロック
信号の分周信号S3を計時回路9に出力し、発振回路3
が駆動していない場合は発振回路2から出力されるクロ
ック信号S1を計時回路9に出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高精度なリアルタ
イムクロックに関する。
【0002】
【従来の技術】従来、パーソナルコンピュータ等の時計
機能を必要とする装置はリアルタイムクロックにより時
刻の計時を行っている。従来のリアルタイムクロックの
高精度化技術としては、例えば、特開平8−82686
号公報に開示されたものがある。すなわち、図7に示す
ように、このリアルタイムクロック100は、リアルタ
イムクロック用LSI101と、計時用のクロック信号
を出力する電圧制御発振部102と、位相比較部103
を有している。位相比較部103は、このリアルタイム
クロックを内蔵する装置内の高精度発振器110の分周
出力と電圧制御発振部102の分周出力を比較して位相
ずれに対応する直流電圧を電圧制御発振部102に出力
する。これにより、装置の電源がオンの場合は、電圧制
御発振部102が出力するクロック信号の位相が高精度
発振器110が出力するクロック信号と同位相に補正さ
れて出力され、リアルタイムクロックの精度が高精度発
振器110と同じ高精度に維持される。また、装置の電
源がオフの場合は、リアルタイムクロック用LSI10
1のみが電池等でバックアップされ、リアルタイムクロ
ックは、電圧制御発振部102の自走周波数(無バイア
ス時の可変容量ダイオードの容量と振動子(例えば音叉
型振動子)によって決まる発振周波数)のクロック信号
を入力して計時するようになされている。
【0003】また、リアルタイムクロックの他の高精度
化技術としては、特開平11−194851号公報に開
示されたものがある。すなわち、図8に示すように、他
の回路と一緒にチップセット化された第1のリアルタイ
ムクロック120と、チップセット121の外部に接続
された第2のリアルタイムクロック122とを用意し、
CPU130は、これらを内蔵する装置の立ち上げ時に
第2のリアルタイムクロック122の時刻情報を第1の
リアルタイムクロック120にコピーするようになされ
ている。これにより、バックアップ電流を他の周辺回路
と共有するためにバックアップ時の精度が低くなってし
まう第1のリアルタイムクロック120の時刻情報をバ
ックアップ時の精度が高い第2のリアルタイムクロック
122の時刻情報で補正し、時刻の高精度化を図ってい
る。
【0004】
【発明が解決しようとする課題】しかしながら、特開平
8−82686号公報に開示されたリアルタイムクロッ
ク100は、電圧制御発振部102内の音叉型振動子を
安定に発振させるための可変容量ダイオードの容量調整
範囲が極めて狭いため、例えば、温度変化が激しい環境
では、電圧制御発振部102が出力するクロック信号の
位相ずれを補正できず、精度が低くなってしまう問題が
あった。さらに、外部に高精度発振器110を必要とす
るため、高精度発振器を具備しない装置に取り付ける場
合は高精度発振器への交換作業または高精度発振器の追
加作業が必要となり、煩雑な問題があった。
【0005】また、特開平11−194851号公報に
開示される技術は、2つのリアルタイムクロック120
及び122が必要で、かつ、一方のリアルタイムクロッ
ク122の時刻情報を他方のリアルタイムクロック12
0にコピーする処理が必要なことから回路構成等が煩雑
な問題があった。さらに、2つのリアルタイムクロック
を両方バックアップしているため、消費電力が高くなっ
てしまうという問題もあった。
【0006】本発明は以上の点を考慮してなされたもの
で、高精度で低消費電力、かつ、簡易な回路構成のリア
ルタイムクロックを提供することを目的としている。
【0007】
【課題を解決するための手段】上述課題を解決するた
め、本発明のリアルタイムクロックは、第1の発振手段
と、前記第1の発振手段に比して高精度な発振手段であ
って、選択的に駆動される第2の発振手段と、前記第2
の発振手段が駆動中か駆動停止かのいずれかを検出する
駆動検出手段と、前記駆動検出手段の検出結果に基づい
て、前記第2の発振手段の駆動開始を検出した場合は前
記第2の発振手段の出力信号を選択して出力する一方、
前記第2の発振手段の駆動停止を検出した場合は前記第
1の発振手段の出力信号を選択して出力する出力信号選
択手段と、前記出力信号選択手段の出力信号に基づいて
計時を行う計時手段とを具備することを特徴としてい
る。
【0008】また、本発明のリアルタイムクロックは、
前記駆動検出手段と前記出力信号選択手段との間に、前
記駆動検出手段の検出結果を予め定めた遅延時間遅延さ
せて出力する遅延手段を有することを特徴としている。
【0009】また、本発明のリアルタイムクロックは、
前記計時手段は、さらに前記駆動検出手段の検出結果を
入力し、当該計時手段に備わるタイマー機能を用いて予
め定めた遅延時間遅延させた後、前記出力信号選択手段
に出力することを特徴としている。
【0010】また、本発明のリアルタイムクロックは、
前記駆動検出手段は、前記第2の発振手段に電力が供給
されているか否かを検出する電力検出回路であることを
特徴としている。
【0011】また、本発明のリアルタイムクロックは、
前記第1の発振手段は、音叉型振動子を内蔵する発振回
路を有し、前記第2の発振手段は、AT水晶振動子を内
蔵する発振回路または温度補償型発振回路を有している
ことを特徴としている。
【0012】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施形態について説明する。
【0013】(1) 実施形態 図1は、本発明の実施形態に係るリアルタイムクロック
の構成を示すブロック図である。このリアルタイムクロ
ック1は、発振回路2及び3、分周器4、レベルシフタ
回路5、電圧検出回路6、遅延回路7、クロック選択回
路8及び計時回路9から構成される。同図に示すよう
に、このリアルタイムクロック1は、一点鎖線の左側に
ある発振器3及び分周器4がこのリアルタイムクロック
1を内蔵する装置のメイン電源からの電力で駆動され、
一点鎖線の右側にある各回路がバックアップ電源からの
電力で駆動されるようになされている。例えば、メイン
電源系は5[V]で駆動され、バックアップ電源系は3
[V]で駆動される。
【0014】発振回路2は、音叉型振動子10を用いた
発振回路であり、ここでは、約32[kHz]のクロッ
ク信号S1を出力する。図2に音叉型振動子を用いた発
振回路の周波数温度特性を示すように、周波数温度特性
は二次曲線で近似される。このため、発振回路2は、温
度変化が激しい環境では周波数精度が低くなってしまう
が、発振周波数が低いため消費電流が非常に少ない(1
[μA]以下)という利点を有する。なお、図2におい
て、縦軸は周波数偏差dfを示しており、df=(f−
f0)/f0(fは発振周波数、f0は25℃の発振周
波数)である。
【0015】また、発振回路3は、AT水晶振動子11
を用いた発振回路であり、ここでは約20[MHz]の
クロック信号S2を出力する。図3にAT水晶振動子を
用いた発振回路の周波数温度特性を示すように、周波数
温度特性は三次曲線で近似される。このため、発振回路
3は、広い温度範囲(図3においては−20℃〜70℃
の範囲)で周波数変化が少ないという利点があるが、消
費電流が数[mA]と大きい。
【0016】分周器4は、発振回路3から出力されるク
ロック信号S2を分周して、クロック信号S1と同じ周
波数(約32[kHz])のクロック信号S3を出力す
る。レベルシフタ回路5は、クロック信号S3の振幅を
バックアップ電源系の適切な振幅レベルに変換して出力
する。
【0017】電圧検出回路6は、発振回路3の電源端子
(図示せず)の電位が閾値電位以上か否かを検出する回
路であり、発振回路3の電源端子の電位が閾値電位以上
の場合はHレベルのクロック選択信号SCを出力する一
方、閾値電位以下の場合は、Lレベルのクロック選択信
号SCを出力する。これにより、電圧検出回路6は、発
振回路3が駆動されている場合は、Hレベルのクロック
選択信号SCを出力し、発振回路3が駆動されていない
場合は、Lレベルのクロック選択信号SCを出力する。
【0018】遅延回路7は、電圧検出回路6が出力する
クロック選択信号SCを予め定めた遅延時間だけ遅延し
てクロック選択信号SC1として出力する回路であり、
その遅延時間は発振回路3が駆動開始して安定駆動する
までに十分な時間に設定されている。
【0019】クロック選択回路8は、クロック信号S1
またはクロック信号S3を選択的に出力する回路であ
り、クロック選択信号SC1の信号レベルに応じていず
れかのクロック信号を選択的に出力する。なお、クロッ
ク選択回路8については後段で詳細に説明する。計時回
路9は、クロック選択回路8が出力するクロック信号S
OUTに基づいて現在時刻及び年月日を計時して内部メ
モリに時刻情報として保持すると共に、この時刻情報を
このリアルタイムクロック1を内蔵する機器のCPUに
送信する回路である。
【0020】図4は、クロック選択回路8の回路図であ
る。クロック選択回路8は、D−FF回路20及び2
1、アンド回路22、23及び24、インバータ25、
オア回路26及びエクスクルーシブ・ノア回路27から
構成される。D−FF回路20は、このクロック選択回
路8が出力するクロック信号SOUTの反転信号をクロ
ック端子(CK)に入力し、クロック選択信号SC1を
データ入力端子(D)に入力する。
【0021】アンド回路22は、一方の入力端子にクロ
ック信号S3が入力され、他方の入力端子がD−FF回
路20のQ出力端子(Q)に接続される。アンド回路2
3は、一方の入力端子にクロック信号S1が入力され、
他方の入力端子がインバータ25を介してD−FF回路
20のQ出力端子に接続される。オア回路26の各入力
端子は、アンド回路22及び23の出力端子にそれぞれ
接続される。従って、D−FF回路20のQ出力端子が
Hレベルの場合は、オア回路26はクロック信号S3を
出力し、Q出力端子がLレベルの場合はクロック信号S
1を出力するように構成されている。
【0022】D−FF回路21は、オア回路26から出
力されるクロック信号S4(S1またはS3)の反転信
号をクロック端子(CK)に入力し、データ入力端子
(D)がD−FF回路20のQ出力端子に接続される。
【0023】エクスクルーシブ・ノア回路27は、各入
力端子がD−FF回路20及び21のQ出力端子にそれ
ぞれ接続される。ここで、D−FF回路20のQ出力端
子とD−FF回路21のQ出力端子の出力レベルは、ク
ロック選択信号SC1の信号レベルが一定の場合は同一
レベルに維持されるため、エクスクルーシブ・ノア回路
27はHレベルの出力信号S5を出力する。これに対し
て、クロック選択信号SC1の信号レベルが切り替わっ
た場合はD−FF回路20のQ出力端子の出力レベルが
切り替わるが、D−FF回路21のQ出力端子の出力レ
ベルは、D−FF回路20のQ出力端子の出力レベルが
切り替わってからクロック信号S4が立ち下がるまでは
切り替わらない。すなわち、D−FF回路20のQ出力
端子の出力レベルが切り替わった時点からクロック信号
S4が立ち下がるまではエクスクルーシブ・ノア回路2
7からLレベルの出力信号S5が出力されるように構成
されている。
【0024】アンド回路24は、一方の入力端子にオア
回路26から出力されるクロック信号S4を入力し、他
方の入力端子にエクスクルーシブ・ノア回路27の出力
信号S5を入力している。これにより、アンド回路24
は、出力信号S5がHレベルの場合はクロック信号SO
UTとしてクロック信号S4を出力し、出力信号S5が
Lレベルの場合はクロック信号S4の出力を停止する。
【0025】(2) 実施形態の動作 次に、リアルタイムクロック1の動作を図5に示すタイ
ミングチャートを参照しながら説明する。ここでは、こ
のリアルタイムクロック1を内蔵する装置の電源がユー
ザにより切断された後、再びユーザにより電源オンされ
た場合を例に説明する。
【0026】まず、このリアルタイムクロック1を内蔵
する装置がオン状態の場合は、リアルタイムクロック1
はメイン電源とバックアップ電源からの電力が供給され
るので、発振回路2及び3からクロック信号S1、S2
が出力される。クロック信号S1はクロック選択回路8
に直接入力し、クロック信号S2は分周器4によりクロ
ック信号S1と同じ周波数に分周された後、クロック信
号S3としてレベルシフタ回路5を介してクロック選択
回路8に入力する。この場合、電圧検出回路6からはH
レベルのクロック選択信号SCが出力されるため、Hレ
ベルのクロック選択信号SC1がクロック選択回路8に
入力している。
【0027】従って、クロック選択回路8において、リ
アルタイムクロック1を内蔵する装置がオン状態の場合
は、D−FF回路20のQ出力端子がHレベルに維持さ
れ、クロック信号S3がオア回路26からクロック信号
S4として出力される。また、D−FF回路21のQ出
力信号もHレベルに維持されるため、エクスクルーシブ
・ノア回路27の出力信号S5がHレベルに維持され
る。この結果、アンド回路24からクロック信号S4
(=S3)がクロック信号SOUTとして出力され、ク
ロック信号S4(=S3)に基づいて計時回路9により
時刻が計時される。
【0028】これにより、リアルタイムクロック1は、
このリアルタイムクロック1を内蔵する装置がオン状態
の場合は、クロック選択回路8がクロック信号S1及び
S3のうちクロック信号S3を選択して出力することに
より、広い温度範囲で周波数変化が少ない高精度な発振
回路3からのクロック信号S3に基づいて時刻を計時
し、装置内部に大きな温度変化が生じても現在時刻を精
度良く計時できる。
【0029】次に、リアルタイムクロック1を内蔵する
装置がオフ状態に切り替えられた場合は、メイン電源か
ら発振回路3に供給される電力が低下するため、時刻t
1において、クロック選択信号SC1がLレベルに切り
替わる。このため、クロック選択回路8において、時刻
t2においてアンド回路24から出力されるクロック信
号SOUT(=S3)が立ち下がると、D−FF回路2
0のQ出力端子がLレベルに切り替わり、オア回路26
に入力するクロック信号がクロック信号S3からクロッ
ク信号S1に切り替わると共に、エクスクルーシブ・ノ
ア回路27の出力信号S5がLレベルに切り替わる。こ
れにより、クロック信号S4としてクロック信号S1が
出力される一方、クロック信号SOUTはLレベルに切
り替わる。
【0030】そして、時刻t3において、オア回路26
から出力されるクロック信号S4(=S1)が立ち下が
ると、D−FF回路21のQ出力端子がLレベルに切り
替わるため、エクスクルーシブ・ノア回路27の出力信
号S5がHレベルに切り替わる。この結果、アンド回路
24からクロック信号S4(=S1)がクロック信号S
OUTとして出力され、クロック信号S4(S1)に基
づいて計時回路9により時刻が継続して計時されると共
に、電力の供給が停止された発振回路3は駆動を停止す
る(時刻t4)。
【0031】これにより、リアルタイムクロック1は、
このリアルタイムクロック1を内蔵する装置がオフ状態
の場合は、クロック選択回路8がクロック信号S1及び
S3のうちクロック信号S1を選択して出力することに
より、消費電力が非常に少ない発振回路2のクロック信
号S1に基づいて時刻を計時する一方、消費電力が高い
発振回路3の駆動を停止するため、リアルタイムクロッ
ク1全体の消費電力を低減することができる。なお、リ
アルタイムクロック1を内蔵する装置がオフ状態の場合
は装置内部がほぼ一定の温度環境に維持されるため、ク
ロック信号S1は一定周波数に維持され、精度良く時刻
が計時されることとなる。
【0032】また、上述したようにクロック選択回路8
は、クロック信号を切り替える際、切り替え前のクロッ
ク信号S1の立ち下がり時点から切り替え後のクロック
信号S3の立ち下がり時点まではクロック信号SOUT
の信号レベルをLレベルに維持することにより、切り替
え前後のクロック信号のパルスが重なって出力されてし
まう場合を防止し、計時誤差や計時回路9の誤動作が生
じる場合を回避できる。
【0033】次に、リアルタイムクロック1を内蔵する
装置がオン状態に切り替えられると、メイン電源から発
振回路3に電力が供給されて発振回路3が再び駆動を開
始すると共に、クロック選択信号SCがHレベルに切り
替わる。この場合、クロック選択信号SCは遅延回路7
を介してクロック選択回路8に供給されるため、クロッ
ク選択信号SC1は発振回路3が安定起動した後の時刻
t5にHレベルに切り替わる。
【0034】このため、時刻t6において、クロック信
号SOUT(=S1)が立ち下がると、D−FF回路2
0のQ出力端子がHレベルに切り替わると共に、エクス
クルーシブ・ノア回路27の出力信号S5がLレベルに
切り替わる。これにより、クロック信号S4としてクロ
ック信号S3が出力されると共に、クロック信号SOU
TがLレベルに切り替わる。
【0035】そして、時刻t7において、クロック信号
S4(=S3)が立ち下がると、D−FF回路21のQ
出力端子がLレベルに切り替わるため、エクスクルーシ
ブ・ノア回路27の出力信号S5がHレベルに切り替わ
る。この結果、アンド回路24からクロック信号S4
(=S3)がクロック信号SOUTとして出力され、ク
ロック信号S4(=S3)に基づいて計時回路9により
時刻が継続して計時される。
【0036】このようにしてこのリアルタイムクロック
1は、リアルタイムクロック1を内蔵する装置がオン状
態の場合は、広い温度範囲で周波数変化が少ない発振回
路3のクロック信号S3に基づいて時刻を計時する一
方、リアルタイムクロック1を内蔵する装置がオフ状態
の場合は、消費電力が少ない発振回路2のクロック信号
S1に基づいて時刻を計時するので、高精度かつ低消費
電力にすることができる。また、このリアルタイムクロ
ック1は、従来の技術で述べたリアルタイムクロックの
ように装置側に高精度発振器を設けたり、リアルタイム
クロックを2つ使用する必要がないので、これらの構成
に比して簡易な構成にすることができる。
【0037】また、このリアルタイムクロック1は、ク
ロック選択回路8がクロック信号を切り替える場合は、
切り替え前のクロック信号の立ち下がり時点から切り替
え後のクロック信号の立ち下がり時点まではクロック信
号SOUTの信号レベルをLレベルに維持することによ
り、計時誤差や計時回路9の誤動作が生じる場合を回避
することができる。
【0038】(3) 変形例 (3−1) 第1変形例 上述の実施形態においては、遅延回路7によりクロック
選択信号SCを遅延させてクロック選択回路8に出力す
る場合について述べたが、図6に示すように、計時回路
9がタイマー機能(タイマー回路9A)を有する場合
は、このタイマー機能を使ってクロック選択信号SCを
遅延させてクロック選択回路8に出力してもよい。
【0039】(3−2) 第2変形例 上述の実施形態においては、発振回路2が出力するクロ
ック信号S1をクロック選択回路8に直接入力する場合
について述べたが、本発明はこれに限らず、発振回路2
とクロック選択回路8の間に分周器を設け、クロック信
号S1の分周信号1A(例えば1[Hz]のクロック信
号)をクロック選択回路8に入力させるようにしてもよ
い。この場合、発振器3側の分周器4は分周信号1Aと
同じ周波数にクロック信号S2を分周する必要がある。
また、分周器4及び4Aに可変分周器を用いることによ
り、このリアルタイムクロックの使用者が希望する周波
数に簡易に調整することができる。
【0040】(3−3) 第3変形例 上述の実施形態においては、電圧検出回路6により発振
回路3が駆動中か否かを検出する場合について述べた
が、本発明はこれに限らず、発振回路3の出力信号や出
力レベルに基づいて発振回路3が駆動中か否かを検出し
てもよい。
【0041】(3−4) 第4変形例 上述の実施形態においては、発振回路2及び3に水晶発
振器を使用する場合について述べたが、本発明はこれに
限らず、セラミック発振器等の他の発振器を使用しても
よい。また、発振回路3を温度補償型発振回路(TCX
O)にしてもよい。要は発振回路3が発振回路2に比し
て高精度(周波数安定度が高い。周波数温度特性が良
好)であればよい。
【0042】
【発明の効果】上述したように本発明によれば、高精度
で低消費電力、かつ、簡易な回路構成のリアルタイムク
ロックを提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係るリアルタイムクロッ
クの構成を示すブロック図である。
【図2】 音叉型振動子を用いた発振回路の周波数温度
特性を示す図である。
【図3】 AT水晶振動子を用いた発振回路の周波数温
度特性を示す図である。
【図4】 クロック選択回路の回路図である。
【図5】 リアルタイムクロック1の動作の説明に供す
るタイミングチャートである。
【図6】 第1変形例に係るリアルタイムクロックの構
成を示すブロック図である。
【図7】 従来のリアルタイムクロックを周辺構成と共
に示す図である。
【図8】 従来のリアルタイムクロックを周辺構成と共
に示す図である。
【符号の説明】
1……リアルタイムクロック、 2、3……発振回路、 4……分周器、 5……レベルシフタ回路、 6……電圧検出回路、 7……遅延回路、 8……クロック選択回路、 9……計時回路、 10……音叉型振動子、 11……AT水晶振動子。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の発振手段と、 前記第1の発振手段に比して高精度な発振手段であっ
    て、選択的に駆動される第2の発振手段と、 前記第2の発振手段が駆動中か駆動停止かのいずれかを
    検出する駆動検出手段と、 前記駆動検出手段の検出結果に基づいて、前記第2の発
    振手段の駆動開始を検出した場合は前記第2の発振手段
    の出力信号を選択して出力する一方、前記第2の発振手
    段の駆動停止を検出した場合は前記第1の発振手段の出
    力信号を選択して出力する出力信号選択手段と、 前記出力信号選択手段の出力信号に基づいて計時を行う
    計時手段とを具備することを特徴とするリアルタイムク
    ロック。
  2. 【請求項2】 前記駆動検出手段と前記出力信号選択手
    段との間に、前記駆動検出手段の検出結果を予め定めた
    遅延時間遅延させて出力する遅延手段を有することを特
    徴とする請求項1に記載のリアルタイムクロック。
  3. 【請求項3】 前記計時手段は、さらに前記駆動検出手
    段の検出結果を入力し、当該計時手段に備わるタイマー
    機能を用いて予め定めた遅延時間遅延させた後、前記出
    力信号選択手段に出力することを特徴とする請求項1に
    記載のリアルタイムクロック。
  4. 【請求項4】 前記駆動検出手段は、前記第2の発振手
    段に電力が供給されているか否かを検出する電力検出回
    路であることを特徴とする請求項1乃至3のいずれかに
    記載のリアルタイムクロック。
  5. 【請求項5】 前記第1の発振手段は、音叉型振動子を
    内蔵する発振回路を有し、 前記第2の発振手段は、AT水晶振動子を内蔵する発振
    回路または温度補償型発振回路を有していることを特徴
    とする請求項1乃至4のいずれかに記載のリアルタイム
    クロック。
JP2000379317A 2000-12-13 2000-12-13 リアルタイムクロック Pending JP2002181971A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000379317A JP2002181971A (ja) 2000-12-13 2000-12-13 リアルタイムクロック

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000379317A JP2002181971A (ja) 2000-12-13 2000-12-13 リアルタイムクロック

Publications (1)

Publication Number Publication Date
JP2002181971A true JP2002181971A (ja) 2002-06-26

Family

ID=18847712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000379317A Pending JP2002181971A (ja) 2000-12-13 2000-12-13 リアルタイムクロック

Country Status (1)

Country Link
JP (1) JP2002181971A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088164B2 (en) 2003-05-01 2006-08-08 Rohm Co, Ltd Semiconductor integrated circuit device and electronic appliance with power control
JP2007249945A (ja) * 2006-02-14 2007-09-27 Mitsumi Electric Co Ltd 半導体集積回路装置
JP2017102515A (ja) * 2015-11-30 2017-06-08 セイコーエプソン株式会社 計時装置、電子機器、及び、移動体
US9787135B2 (en) 2014-09-03 2017-10-10 Renesas Electronics Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088164B2 (en) 2003-05-01 2006-08-08 Rohm Co, Ltd Semiconductor integrated circuit device and electronic appliance with power control
JP2007249945A (ja) * 2006-02-14 2007-09-27 Mitsumi Electric Co Ltd 半導体集積回路装置
US9787135B2 (en) 2014-09-03 2017-10-10 Renesas Electronics Corporation Semiconductor device
US10110060B2 (en) 2014-09-03 2018-10-23 Renesas Electronics Corporation Semiconductor device
JP2017102515A (ja) * 2015-11-30 2017-06-08 セイコーエプソン株式会社 計時装置、電子機器、及び、移動体

Similar Documents

Publication Publication Date Title
US5767747A (en) Electronic low power clock circuit and method
US8680933B2 (en) Temperature-compensated oscillator and electronic device
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US20050007205A1 (en) Low power crystal oscillator
US8188782B1 (en) Clock system and method for compensating timing information of clock system
US8669825B2 (en) Temperature-compensated oscillator and electronic device
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
US5606293A (en) Clock generator for microcomputer having reduced start-up time
EP3965291B1 (en) Crystal oscillator and startup method for a crystal oscillator
JP2002181971A (ja) リアルタイムクロック
JP2002228778A (ja) リアルタイムクロック及び計時回路
JP2819877B2 (ja) 発振回路
JPS59110227A (ja) 可変周波数クロツク発生器
US6529447B1 (en) Compensation of crystal start up for accurate time measurement
US4241435A (en) Electronic timepiece oscillator circuit
JP2004023560A (ja) 発振状態判別回路および発振制御回路
US11750202B2 (en) Semiconductor integrated circuit, semiconductor storage device, memory system, and frequency generation method
US20130250741A1 (en) Analog electronic watch
US6486717B2 (en) Divider with cycle time correction
JP2010206432A (ja) 水晶発振器
JPH0750579A (ja) 位相同期ループ回路
JP3018356B2 (ja) 無線通信機用のデジタル温度補償型圧電発振器の制御方法
JPH09214307A (ja) クロック回路
JPS62128211A (ja) 周波数シンセサイザ
JP3379422B2 (ja) 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計