JP2884752B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2884752B2 JP2884752B2 JP2255636A JP25563690A JP2884752B2 JP 2884752 B2 JP2884752 B2 JP 2884752B2 JP 2255636 A JP2255636 A JP 2255636A JP 25563690 A JP25563690 A JP 25563690A JP 2884752 B2 JP2884752 B2 JP 2884752B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- circuit
- microcomputer
- integrated circuit
- reference frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に関し、特にマイクロコンピュータ
等で時計回路等の発振器をマイクロコンピュータ用発振
器と別に具備している集積回路に関する。
等で時計回路等の発振器をマイクロコンピュータ用発振
器と別に具備している集積回路に関する。
第２図において、集積回路13内に、第1,第２の発振器
1,5と、発振周波数調整回路12と、マイクロコンピュー
タ11と、計数回路９と、ゲート回路10とを備え、集積回
路13外に、第１の発振器１用の発振子３、半固定トリマ
コンデンサ４、固定コンデンサ２を設け、さらに第１の
発振器５用の発振子７、固定コンデンサ6,8を設けてい
る。
1,5と、発振周波数調整回路12と、マイクロコンピュー
タ11と、計数回路９と、ゲート回路10とを備え、集積回
路13外に、第１の発振器１用の発振子３、半固定トリマ
コンデンサ４、固定コンデンサ２を設け、さらに第１の
発振器５用の発振子７、固定コンデンサ6,8を設けてい
る。
このような従来のマイクロコンピュータ等で、マイク
ロコンピュータの基本クロックを作る発振器以外に時計
用等の発振器を内蔵している集積回路では、第２図の様
に、その集積回路を使用したセット出荷時に前記発振器
１の人手の調整が必要であった。
ロコンピュータの基本クロックを作る発振器以外に時計
用等の発振器を内蔵している集積回路では、第２図の様
に、その集積回路を使用したセット出荷時に前記発振器
１の人手の調整が必要であった。
第２図の第１の発振器１の周波数をコンデンサ４で調
整し、第１の発振器１の出力S1をゲート回路10の基準周
波数とし、ゲート時間を作り、第２の発振器５の出力信
号S2を計数回路９でカウントし、その値をマイクロコン
ピュータ11で処理し、発振周波数調整回路12にデータS5
を返し、第２の発振器５の発振周波数を調整していた。
整し、第１の発振器１の出力S1をゲート回路10の基準周
波数とし、ゲート時間を作り、第２の発振器５の出力信
号S2を計数回路９でカウントし、その値をマイクロコン
ピュータ11で処理し、発振周波数調整回路12にデータS5
を返し、第２の発振器５の発振周波数を調整していた。
このような従来の方式では、第２図の第２の発振器５
は自動調整できるが、第１の発振器１は、やはり人手で
調整しなければならない。
は自動調整できるが、第１の発振器１は、やはり人手で
調整しなければならない。
本発明の目的は、前記問題点を解決し、トリマコンデ
ンサで調整する必要がないようにした集積回路を提供す
ることにある。
ンサで調整する必要がないようにした集積回路を提供す
ることにある。
本発明の集積回路の構成は、半導体基板上に、第１の
発振器と、第２の発振器と、マイクロコンピュータと、
外部基準周波数発振器が接続される基準周波数入力端子
と、前記マイクロコンピュータの制御により前記基準周
波数入力端子からの信号と前記第１の発振器の出力信号
の何れか一方を選択出力するセレクタと、前記第２の発
振器の出力信号を前記セレクタの出力信号により開閉す
るゲート回路と、前記ゲート回路の出力信号により計数
を行い前記計数の結果を前記マイクロコンピュータに対
して出力する計数回路と、前記マイクロコンピュータの
制御により前記第１の発振器と前記第２の発振器の発振
周波数を調整する発振周波数調整回路とを備えているこ
とを特徴とする。
発振器と、第２の発振器と、マイクロコンピュータと、
外部基準周波数発振器が接続される基準周波数入力端子
と、前記マイクロコンピュータの制御により前記基準周
波数入力端子からの信号と前記第１の発振器の出力信号
の何れか一方を選択出力するセレクタと、前記第２の発
振器の出力信号を前記セレクタの出力信号により開閉す
るゲート回路と、前記ゲート回路の出力信号により計数
を行い前記計数の結果を前記マイクロコンピュータに対
して出力する計数回路と、前記マイクロコンピュータの
制御により前記第１の発振器と前記第２の発振器の発振
周波数を調整する発振周波数調整回路とを備えているこ
とを特徴とする。
次に図面を参照しながら本発明を説明する。
第１図は本発明の一実施例の集積回路を示すブロック
図である。第１図において、集積回路215内に、第1,第
２の発振器21,25と、発振周波数調整回路212と、セレク
タ216と、ゲート回路210と、計数回路29と、マイクロコ
ンピュータとが備えられている。また集積回路215外部
には、内部のセレクタに印加される基準周波数発振器21
3と、第１の発振器21に接続される固定コンデンサ22,2
4、発振子23と、第２の発振器25に接続される固定コン
デンサ26,28、発振子27とを設けている。
図である。第１図において、集積回路215内に、第1,第
２の発振器21,25と、発振周波数調整回路212と、セレク
タ216と、ゲート回路210と、計数回路29と、マイクロコ
ンピュータとが備えられている。また集積回路215外部
には、内部のセレクタに印加される基準周波数発振器21
3と、第１の発振器21に接続される固定コンデンサ22,2
4、発振子23と、第２の発振器25に接続される固定コン
デンサ26,28、発振子27とを設けている。
まず、基準周波数入力信号端子214より、半導体内部
に基準周波数を入力する。マイクロコンピュータ211で
あらかじめ、セレクタ216が外部基準信号周波数発振器2
13出力S9を選択できるようにしておく。ゲート回路210
のゲート基準信号S1は、正確な基準周波数である為、こ
の時点で従来通りの調整を行なえば、第２の発振器25の
発振周波数は正確に調整できる。次に、セレクタ216を
第１の発振器21に切り換えて、この発振器21の出力信号
で、ゲート回路210のゲート基準信号S1を作る。このゲ
ート基準信号で正確に調整された発振器25の出力S2を計
数回路29でカウントし、その値をマイクロコンピュータ
で処理する。その結果を、発振周波数調整回路212に送
り、第１の発振器21を調整する。
に基準周波数を入力する。マイクロコンピュータ211で
あらかじめ、セレクタ216が外部基準信号周波数発振器2
13出力S9を選択できるようにしておく。ゲート回路210
のゲート基準信号S1は、正確な基準周波数である為、こ
の時点で従来通りの調整を行なえば、第２の発振器25の
発振周波数は正確に調整できる。次に、セレクタ216を
第１の発振器21に切り換えて、この発振器21の出力信号
で、ゲート回路210のゲート基準信号S1を作る。このゲ
ート基準信号で正確に調整された発振器25の出力S2を計
数回路29でカウントし、その値をマイクロコンピュータ
で処理する。その結果を、発振周波数調整回路212に送
り、第１の発振器21を調整する。
第３図は本発明の他の実施例の集積回路を示すブロッ
ク図である。第３図において、基準周波数発生器303の
基準周波数は、入力端子302を介して内部の出力S9とし
て出力され、同時にポート回路301にも接続される。そ
の他の部分は、明示されていないが、第１図と同様であ
る。
ク図である。第３図において、基準周波数発生器303の
基準周波数は、入力端子302を介して内部の出力S9とし
て出力され、同時にポート回路301にも接続される。そ
の他の部分は、明示されていないが、第１図と同様であ
る。
基準周波数発生器303より、基準周波数をポート及び
基準周波数入力端子302に入力し、前記実施例と同様の
操作を行う。本実施例では、基準周波数入力端子302を
ポートと兼用している為、端子を有効に使用できる。
基準周波数入力端子302に入力し、前記実施例と同様の
操作を行う。本実施例では、基準周波数入力端子302を
ポートと兼用している為、端子を有効に使用できる。
以上説明したように、本発明は、人手で発振器の周波
数を調整するという事がなくなる為、セットの調整コス
トが下り、ミスも低減されるという効果がある。
数を調整するという事がなくなる為、セットの調整コス
トが下り、ミスも低減されるという効果がある。
第１図は本発明の一実施例の集積回路のブロック図、第
２図は従来の集積回路のブロック図、第３図は本発明の
他の実施例の集積回路のブロック図である。 1,5,21,25……発振器、2,6,8,22,24,26,28……コンデン
サ、４……トリマコンデンサ、3,7,23,27……発振子、
9,29……計数回路、10,210……ゲート回路、11,211……
マイクロコンピュータ、212……発振周波数調整回路、2
13,303……基準周波数発振器、214……基準周波数入力
端子、13,215……集積回路、301……ポート回路、302…
…ポート兼基準周波数入力端子。
２図は従来の集積回路のブロック図、第３図は本発明の
他の実施例の集積回路のブロック図である。 1,5,21,25……発振器、2,6,8,22,24,26,28……コンデン
サ、４……トリマコンデンサ、3,7,23,27……発振子、
9,29……計数回路、10,210……ゲート回路、11,211……
マイクロコンピュータ、212……発振周波数調整回路、2
13,303……基準周波数発振器、214……基準周波数入力
端子、13,215……集積回路、301……ポート回路、302…
…ポート兼基準周波数入力端子。
Claims (1)
- 【請求項１】半導体基板上に、第１の発振器と、第２の
発振器と、マイクロコンピュータと、外部基準周波数発
振器が接続される基準周波数入力端子と、前記マイクロ
コンピュータの制御により前記基準周波数入力端子から
の信号と前記第１の発振器の出力信号の何れか一方を選
択出力するセレクタと、前記第２の発振器の出力信号を
前記セレクタの出力信号により開閉するゲート回路と、
前記ゲート回路の出力信号により計数を行い前記計数の
結果を前記マイクロコンピュータに対して出力する計数
回路と、前記マイクロコンピュータの制御により前記第
１の発振器と前記第２の発振器の発振周波数を調整する
発振周波数調整回路とを備えていることを特徴とする集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255636A JP2884752B2 (ja) | 1990-09-26 | 1990-09-26 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255636A JP2884752B2 (ja) | 1990-09-26 | 1990-09-26 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133115A JPH04133115A (ja) | 1992-05-07 |
| JP2884752B2 true JP2884752B2 (ja) | 1999-04-19 |
Family
ID=17281499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255636A Expired - Fee Related JP2884752B2 (ja) | 1990-09-26 | 1990-09-26 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884752B2 (ja) |
-
1990
- 1990-09-26 JP JP2255636A patent/JP2884752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04133115A (ja) | 1992-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008635A (en) | Phase-lock-loop lock indicator circuit | |
| US4182994A (en) | Phase locked loop tuning system including stabilized time interval control circuit | |
| JP2884752B2 (ja) | 集積回路 | |
| US5327404A (en) | On-chip frequency trimming method for real-time clock | |
| US4225824A (en) | Frequency adjusting circuit | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| JPH0483413A (ja) | 発振回路及び集積回路 | |
| US4306310A (en) | Superheterodyne receiver frequency tracking circuit | |
| US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
| CA2100568A1 (en) | Integrated mosfet resistance and oscillator frequency control and trim methods and apparatus | |
| JPH0697789A (ja) | 移相回路 | |
| AU674444B2 (en) | Phase detector | |
| JPH04264290A (ja) | クロック回路 | |
| JPS631484Y2 (ja) | ||
| US4162608A (en) | Electronic timepiece frequency regulating circuit | |
| JPH0637599A (ja) | 電圧制御発振器及び電子機器 | |
| JPS596532B2 (ja) | 位相同期発振器 | |
| KR0153083B1 (ko) | 튜너 조정장치 | |
| JPH03155206A (ja) | 発振回路 | |
| JPS6328118A (ja) | 受信装置 | |
| JPS55165023A (en) | Channel selection unit | |
| JPH075855A (ja) | オンスクリーンディスプレイ機能付マイクロコンピュータ | |
| JPS5539084A (en) | Fast and slow adjusting circuit for electronic watch | |
| JPS5972233A (ja) | 発振周波数調整回路 | |
| SU1067602A1 (ru) | Перестраиваемый синхронизируемый генератор |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |