JPS5818357Y2 - 自動発振周波数調整装置 - Google Patents
自動発振周波数調整装置Info
- Publication number
- JPS5818357Y2 JPS5818357Y2 JP13136476U JP13136476U JPS5818357Y2 JP S5818357 Y2 JPS5818357 Y2 JP S5818357Y2 JP 13136476 U JP13136476 U JP 13136476U JP 13136476 U JP13136476 U JP 13136476U JP S5818357 Y2 JPS5818357 Y2 JP S5818357Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- electronic switch
- control signal
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は発振器の発振周波数を自動的に調整する装置に
関するものである。
関するものである。
従来、発振周波数を所要（標準）周波数に調整するよう
にした発振器を有する電子回路、例えば水晶式電子時計
においては、トリマーコンデンサの容量を変えることに
より発振周波数を変化させて歩度の緩急を行なっている
が、トリマーコンデンサはその構造上、安定性、信頼性
に欠点があり、しかも決められた小型の寸法のものでは
容量変化が限られてしまい、その結果、歩度緩急変化量
が小さく、シたがって水晶振動子の許容周波数範囲は非
常に厳しいものになってしまう。
にした発振器を有する電子回路、例えば水晶式電子時計
においては、トリマーコンデンサの容量を変えることに
より発振周波数を変化させて歩度の緩急を行なっている
が、トリマーコンデンサはその構造上、安定性、信頼性
に欠点があり、しかも決められた小型の寸法のものでは
容量変化が限られてしまい、その結果、歩度緩急変化量
が小さく、シたがって水晶振動子の許容周波数範囲は非
常に厳しいものになってしまう。
また発振回路に付加された容量を変化させて歩度緩急を
行なうために発振回路の安定性をも損なう可能性もあり
、さらにトリマーコンデンサは機械的に可動させなげれ
ばならないために緩急調整の自動化は極めて困難である
。
行なうために発振回路の安定性をも損なう可能性もあり
、さらにトリマーコンデンサは機械的に可動させなげれ
ばならないために緩急調整の自動化は極めて困難である
。
一方、歩度緩急量の大きい、高信頼性、高安定性の歩度
緩急を行なう手段としては、水晶発振器の信号を分周す
る分周回路の分周比を変える緩急方式があるが、これま
でに考えられた方式では周波数調整が広範囲にできるか
わりに緩急量を設定する入力端子が多くなるという欠点
があり、緩急操作が複雑化し、時計の小型化、低価格化
には不利であった。
緩急を行なう手段としては、水晶発振器の信号を分周す
る分周回路の分周比を変える緩急方式があるが、これま
でに考えられた方式では周波数調整が広範囲にできるか
わりに緩急量を設定する入力端子が多くなるという欠点
があり、緩急操作が複雑化し、時計の小型化、低価格化
には不利であった。
本考案は上記の欠点を解決するためになされたものであ
って、基準周波数として標準周波数に対して少なくとも
高、低２つの周波数を用い、この高い基準周波数と低い
基準周波数にそれぞれ対応する標準周波数に対する進み
、遅れを生ずる時間の比を電子スイッチにより選択し、
この電子スイッチをオン、オフすることにより発振周波
数を増減させ、所定時間内の電子スイッチのオン−オフ
時間の割合を変えて発振周波数を所要（標準）周波数に
調整するようにした発振器を有する電子回路において、
電子スイッチのオン−オフ時間の割合を演算して発振器
の発振周波数を自動的に所要（標準）周波数に調整する
装置、特に水晶式電子時計の歩度調整を自動的に行なう
装置を提供しようとするものである。
って、基準周波数として標準周波数に対して少なくとも
高、低２つの周波数を用い、この高い基準周波数と低い
基準周波数にそれぞれ対応する標準周波数に対する進み
、遅れを生ずる時間の比を電子スイッチにより選択し、
この電子スイッチをオン、オフすることにより発振周波
数を増減させ、所定時間内の電子スイッチのオン−オフ
時間の割合を変えて発振周波数を所要（標準）周波数に
調整するようにした発振器を有する電子回路において、
電子スイッチのオン−オフ時間の割合を演算して発振器
の発振周波数を自動的に所要（標準）周波数に調整する
装置、特に水晶式電子時計の歩度調整を自動的に行なう
装置を提供しようとするものである。
ただしこの電子回路における発振周波数とは常に一定の
周波数を持ったものとは意味が多少異なる。
周波数を持ったものとは意味が多少異なる。
すなわち、一定時間内のパルス数が一定のものと考えれ
ばよい。
ばよい。
なお、少なくとも高、低２つの基準周波数を得る方法と
しては発振回路に電子スイッチを介し発振周波数調整用
コンデンサを接続し、前記スイッチをオン、オフするこ
とにより高、低２つの基準周波数を得る方法、あるいは
高安定度発振器に対し直列または並列に分周比の同一ま
たは異なる２つの分周回路を接続し、電子スイッチを介
し高、低２つの基準周波数を得る方法などがあり、これ
らの電子スイッチのオン−オフ時間比はメモリ回路に記
憶されている。
しては発振回路に電子スイッチを介し発振周波数調整用
コンデンサを接続し、前記スイッチをオン、オフするこ
とにより高、低２つの基準周波数を得る方法、あるいは
高安定度発振器に対し直列または並列に分周比の同一ま
たは異なる２つの分周回路を接続し、電子スイッチを介
し高、低２つの基準周波数を得る方法などがあり、これ
らの電子スイッチのオン−オフ時間比はメモリ回路に記
憶されている。
以下図面について本考案の一実施例としてコンデンサに
よる方法にて説明する。
よる方法にて説明する。
第１図において１は電子時計の発振器、２ａ。
２ｂは２つの発振コンデンサ、３は両発振コンデンサ２
ａ、２ｂを接続するトランジスタ（ＭＯＳ。
ａ、２ｂを接続するトランジスタ（ＭＯＳ。
ＦＥＴによるパイラテラルスイッチ）等の電子スイッチ
である。
である。
４は発振器１の発振出力をパルスに変換して例えば時刻
表示用の液晶セルを駆動する回路に出力する分周回路を
含む電子回路、５は発振器１の基準周波数ｆを検出する
検出回路、６はこの検出回路５により検出した高、低２
つの基準周波数ｆｏｆｆ 、ｆｏｎを逐次記憶する記憶
回路である。
表示用の液晶セルを駆動する回路に出力する分周回路を
含む電子回路、５は発振器１の基準周波数ｆを検出する
検出回路、６はこの検出回路５により検出した高、低２
つの基準周波数ｆｏｆｆ 、ｆｏｎを逐次記憶する記憶
回路である。
７はこの記憶回路６に記憶された高、低２つの基準周波
数ｆｏｆｆ、ｆｏｎを入力し、発振周波数ｆが所要（標
準）周波数ｆ。
数ｆｏｆｆ、ｆｏｎを入力し、発振周波数ｆが所要（標
準）周波数ｆ。
になるよう電子スイッチ３０オン−オフ時間ｔｏｎ、ｔ
ｏｆｆの割合を演算する演算回路、８は電子スイッチ３
０オン、オフをあらかじめ定めた順序、例えばオン、オ
フの順序で行なわせる制御信号Ｓを出力し、次いで演算
回路Ｉの演算結果に基づいて電子スイッチ３０オン−オ
フ時間ｔｏｎ、ｔｏｆｆの割合を決定する制御信号Ｓｏ
を出力する制御信号発生回路であり、９はこれらの回路
５〜８を総括的にコントロールする制御回路である。
ｏｆｆの割合を演算する演算回路、８は電子スイッチ３
０オン、オフをあらかじめ定めた順序、例えばオン、オ
フの順序で行なわせる制御信号Ｓを出力し、次いで演算
回路Ｉの演算結果に基づいて電子スイッチ３０オン−オ
フ時間ｔｏｎ、ｔｏｆｆの割合を決定する制御信号Ｓｏ
を出力する制御信号発生回路であり、９はこれらの回路
５〜８を総括的にコントロールする制御回路である。
なお、２つの発振コンデンサ２ａ、２ｂは電子スイッチ
３を介して並列接続した場合を説明するが、直列接続し
た場合も容量の増減、すなわち基準周波数の高、低が逆
になるだけで同様に説明できる。
３を介して並列接続した場合を説明するが、直列接続し
た場合も容量の増減、すなわち基準周波数の高、低が逆
になるだけで同様に説明できる。
また電子スイッチ３０オン、オフを行なう順序も、オン
、オフの順序でもオフ、オンの順序でもよいことはもち
ろんである。
、オフの順序でもオフ、オンの順序でもよいことはもち
ろんである。
まず、電子スイッチ３０オン、オフをあらかじめ定めた
オン、オフの順序で行なわせるべく、制御回路９より指
令を送って制御信号発生回路８より制御信号Ｓを出力さ
せる。
オン、オフの順序で行なわせるべく、制御回路９より指
令を送って制御信号発生回路８より制御信号Ｓを出力さ
せる。
電子スイッチ３はこの制御信号Ｓにより第２図に示すよ
うに所定時間Ｔ（１ｓｅｃ、１ｍ１ｎ、１ｈｒ、１ｄａ
ｙ、１ｗｅｅｋ等任意に選定）のうち、最初にオンせし
められてからオフせしめられることになる。
うに所定時間Ｔ（１ｓｅｃ、１ｍ１ｎ、１ｈｒ、１ｄａ
ｙ、１ｗｅｅｋ等任意に選定）のうち、最初にオンせし
められてからオフせしめられることになる。
電子スイッチ３がオンしている時間ｔｏｎは、２つの発
振コンデンサ２ａ、２ｂが並列に接続されるので、容量
が増大し、発振周波数ｆは低くなり、この低い基準周波
数ｆｏｎが制御回路９０指令に基づいて検出回路５によ
り検出され、記憶回路６に記憶される。
振コンデンサ２ａ、２ｂが並列に接続されるので、容量
が増大し、発振周波数ｆは低くなり、この低い基準周波
数ｆｏｎが制御回路９０指令に基づいて検出回路５によ
り検出され、記憶回路６に記憶される。
次いで電子スイッチ３がオフしている時間ｔｏｆ ｆは
、発振コンデンサ２ａだげになるので、容量が減少し、
発振周波数ｆは高くなり、この高い基準周波数ｆｏｆｆ
が同じく制御回路９０指令に基づいて検出回路５により
検出され、記憶回路６に記憶される。
、発振コンデンサ２ａだげになるので、容量が減少し、
発振周波数ｆは高くなり、この高い基準周波数ｆｏｆｆ
が同じく制御回路９０指令に基づいて検出回路５により
検出され、記憶回路６に記憶される。
次にこの記憶回路６に記憶された高、低２つの基準周波
数ｆｏｆｆ 、ｆｏｎは制御回路９０指令に基づいて演
算回路７に入力され、発振周波数ｆが所要周波数ｆ。
数ｆｏｆｆ 、ｆｏｎは制御回路９０指令に基づいて演
算回路７に入力され、発振周波数ｆが所要周波数ｆ。
になるよう電子スイッチ３のオンオフ時間ｔｏｎ、ｔｏ
ｆｆの割合が演算される。
ｆｆの割合が演算される。
その演算結果に基づいて電子スイッチ３０オン−オフ時
間ｔｏｎ、ｔｏｆｆの割合を決定する制御信号Ｓ。
間ｔｏｎ、ｔｏｆｆの割合を決定する制御信号Ｓ。
（第２図参照）が制御信号発生回路８より出力される。
電子スイッチ３はこの制御信号Ｓ。により第２図に示す
ように所定時間Ｔのうちの電子スイッチ３０オン−オフ
時間ｔｏｎ、ｔｏｆｆの割合全所要周波数ｆ。
ように所定時間Ｔのうちの電子スイッチ３０オン−オフ
時間ｔｏｎ、ｔｏｆｆの割合全所要周波数ｆ。
になるように決定すべくオン、オフされ、以後上述の如
く電子スイッチ３０オン、オフ制御が行なわれ、発振周
波数ｆが自動的に所要周波数ｆｏに調整される。
く電子スイッチ３０オン、オフ制御が行なわれ、発振周
波数ｆが自動的に所要周波数ｆｏに調整される。
いま、正確な時刻に対応する標準周波数をｆ□ｓ電子ス
イッチ３をオンして２つの発振コンデンサ２ａ、２ｂを
用いた場合の基準周波数をｆｏｎ。
イッチ３をオンして２つの発振コンデンサ２ａ、２ｂを
用いた場合の基準周波数をｆｏｎ。
電子スイッチ３をオフして発振コンデンサ２ａだげを用
いた場合の基準周波数をｆｏｆｆとすると、ｆｏｎ＜ｆ
ｏ＜ｆｏｆｆ となるようにコンデンサ２ａ、２ｂの容
量を選び、電子スィッチ３０オン時間ｔｏｎを所定時間
Ｔのうちで に選べば、平均して発振周波数ｆはｆｏになる。
いた場合の基準周波数をｆｏｆｆとすると、ｆｏｎ＜ｆ
ｏ＜ｆｏｆｆ となるようにコンデンサ２ａ、２ｂの容
量を選び、電子スィッチ３０オン時間ｔｏｎを所定時間
Ｔのうちで に選べば、平均して発振周波数ｆはｆｏになる。
すなわち、第２図に示すように所定時間Ｔ内のオン時間
ｔｏｎとオフ時間ｔｏｆ ｆの割合が電子時計の遅進を
補正、換言すれば所要（標準）周波数ｆｏにすべく演算
回路７により演算され、その結果に基づいて制御信号発
生回路８より制御信号Ｓｏが発せられて電子スイッチ３
がオン、オフ制御され、電子スイッチ３がオンしている
ときの基準周波数ｆＯｎと、電子スイッチ３をオフして
いるときの基準周波数ｆｏｆｆの間の標準周波数ｆ。
ｔｏｎとオフ時間ｔｏｆ ｆの割合が電子時計の遅進を
補正、換言すれば所要（標準）周波数ｆｏにすべく演算
回路７により演算され、その結果に基づいて制御信号発
生回路８より制御信号Ｓｏが発せられて電子スイッチ３
がオン、オフ制御され、電子スイッチ３がオンしている
ときの基準周波数ｆＯｎと、電子スイッチ３をオフして
いるときの基準周波数ｆｏｆｆの間の標準周波数ｆ。
を平均して作り出して正確な時刻に合わせるものである
。
。
以上群 に説明したことから明らかなように本考案によ
れば、基準周波数として標準周波数に対して少な（とも
高、低２つの周波数を用い、この高い基準周波数と低い
基準周波数にそれぞれ対応する標準周波数に対する進み
、遅れを生ずる時間の比を電子スイッチにより選択し、
この電子スイッチのオン時およびオフ時の基準周波数を
もとに所要（標準）周波数になるよう所定時間内の電子
スイッチのオン−オフ時間の割合を演算し、その結果に
基づいて電子スイッチをオン、オフ制御して発振周波数
を自動的に調整する装置であり、トリマーコンデンサに
よる調整手段を使用していないので、安定性、信頼性が
向上し、かつ自動調整の実現も容易であり、構成も複雑
にならず、特に電子時計の歩度調整を自動的に行なう装
置に好適であるなどの利点がある。
れば、基準周波数として標準周波数に対して少な（とも
高、低２つの周波数を用い、この高い基準周波数と低い
基準周波数にそれぞれ対応する標準周波数に対する進み
、遅れを生ずる時間の比を電子スイッチにより選択し、
この電子スイッチのオン時およびオフ時の基準周波数を
もとに所要（標準）周波数になるよう所定時間内の電子
スイッチのオン−オフ時間の割合を演算し、その結果に
基づいて電子スイッチをオン、オフ制御して発振周波数
を自動的に調整する装置であり、トリマーコンデンサに
よる調整手段を使用していないので、安定性、信頼性が
向上し、かつ自動調整の実現も容易であり、構成も複雑
にならず、特に電子時計の歩度調整を自動的に行なう装
置に好適であるなどの利点がある。
第１図は本考案装置の一実施例を示すブロック線図、第
２図はその動作説明図である。 １・・・・・・発振器、２ａ、２ｂ・・・・・・２つの
発振コンデンサ、３・・・・・・電子スイッチ、４・・
・・・・電子回路、ｆ・・・・・・発振器１の発振周波
数、ｔｏｎ、ｔｏｆｆ・・・・・・所定時間Ｔ内の電子
スイッチ３のオン−オフ時間、ｆＯ・・・・・・所要（
標準）周波数、５・・・・・・周波数検出回路、ｆｏｆ
ｆ、ｆｏｎ・・・・・・高、低２つの基準周波数、６・
・・・・・記憶回路、７・・・・・・演算回路、８・・
・・・・制御信号発生回路、Ｓ・・・・・・電子スイッ
チ３０オン、オフをあらかじめ定めた順序で行なわせる
制御信号、Ｓｏ・・・・・・電子スイッチ３０オン−オ
フ時間の割合を決定する制御信号、９・・・・・・制御
回路。
２図はその動作説明図である。 １・・・・・・発振器、２ａ、２ｂ・・・・・・２つの
発振コンデンサ、３・・・・・・電子スイッチ、４・・
・・・・電子回路、ｆ・・・・・・発振器１の発振周波
数、ｔｏｎ、ｔｏｆｆ・・・・・・所定時間Ｔ内の電子
スイッチ３のオン−オフ時間、ｆＯ・・・・・・所要（
標準）周波数、５・・・・・・周波数検出回路、ｆｏｆ
ｆ、ｆｏｎ・・・・・・高、低２つの基準周波数、６・
・・・・・記憶回路、７・・・・・・演算回路、８・・
・・・・制御信号発生回路、Ｓ・・・・・・電子スイッ
チ３０オン、オフをあらかじめ定めた順序で行なわせる
制御信号、Ｓｏ・・・・・・電子スイッチ３０オン−オ
フ時間の割合を決定する制御信号、９・・・・・・制御
回路。
Claims (1)
- 基準周波数として標準周波数に対して少な（とも高、低
２つの周波数を用い、この高い基準周波数と低い基準周
波数にそれぞれ対応する標準周波数に対する進み、遅れ
を生ずる時間の比を電子スイッチにより選択し正確な周
波数を得るよう定めることにより周波数調整を行なう発
振器を有する電子回路において、前記発振器の基準周波
数を検出する周波数検出回路と、この検出回路により検
出した少なくとも高、低２つの基準周波数を逐次記憶す
る記憶回路と、この記憶回路に記憶された少なくとも高
、低２つの基準周波数を入力し、発振周波数が所要（標
準）周波数になるよう前記電子スイッチのオン−オフ時
間の割合を演算する演算回路と、前記電子スイッチのオ
ン、オフをあらかじめ定めた順序で行なわせる制御信号
を出力し、次いで前記演算回路の演算結果に基づいて前
記電子スイッチのオン−オフ時間の割合を決定する制御
信号を出力する制御信号発生回路と、前記検出回路、□
記憶回路、演算回路および制御信号発生回路を総括的に
コントロールする制御回路とよりなる自動発振周波数調
整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13136476U JPS5818357Y2 (ja) | 1976-09-30 | 1976-09-30 | 自動発振周波数調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13136476U JPS5818357Y2 (ja) | 1976-09-30 | 1976-09-30 | 自動発振周波数調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5349956U JPS5349956U (ja) | 1978-04-27 |
| JPS5818357Y2 true JPS5818357Y2 (ja) | 1983-04-14 |
Family
ID=28740456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13136476U Expired JPS5818357Y2 (ja) | 1976-09-30 | 1976-09-30 | 自動発振周波数調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818357Y2 (ja) |
-
1976
- 1976-09-30 JP JP13136476U patent/JPS5818357Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5349956U (ja) | 1978-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS587190B2 (ja) | スイシヨウドケイ | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JPS5818357Y2 (ja) | 自動発振周波数調整装置 | |
| US4092604A (en) | Apparatus for adjusting the output frequency of a frequency divider | |
| JPS59110227A (ja) | 可変周波数クロツク発生器 | |
| JPS6122305Y2 (ja) | ||
| US4162608A (en) | Electronic timepiece frequency regulating circuit | |
| JPS6124957Y2 (ja) | ||
| JPS5816363B2 (ja) | 水晶時計 | |
| JP2525138B2 (ja) | 書込み補償回路 | |
| JPS5486256A (en) | Frequency control circuit | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPS5933036Y2 (ja) | テンポ微調節装置 | |
| JP2002181971A (ja) | リアルタイムクロック | |
| JPS5930349B2 (ja) | 同期はずれ検出回路 | |
| JP2884752B2 (ja) | 集積回路 | |
| JPS6327477Y2 (ja) | ||
| JPH05259904A (ja) | 周波数シンセサイザ | |
| JPS637918Y2 (ja) | ||
| JPH0262963B2 (ja) | ||
| JPS6014236Y2 (ja) | 発振器の周波数調整装置 | |
| SU1197073A2 (ru) | Цифровой синтезатор частот | |
| SU1091085A2 (ru) | Устройство дл измерени кратковременной нестабильности частоты | |
| JPS63133082A (ja) | 電子時計 | |
| JPH0518286B2 (ja) |