JPH07182067A - ローカル発振器と基準信号との周波数差の検知装置 - Google Patents
ローカル発振器と基準信号との周波数差の検知装置Info
- Publication number
- JPH07182067A JPH07182067A JP6257359A JP25735994A JPH07182067A JP H07182067 A JPH07182067 A JP H07182067A JP 6257359 A JP6257359 A JP 6257359A JP 25735994 A JP25735994 A JP 25735994A JP H07182067 A JPH07182067 A JP H07182067A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- frequency
- oscillator
- local oscillator
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 19
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000013459 approach Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】
【目的】 ローカル発振器と基準信号とを、周波数差を
検出し調整する回路を提供するものである。 【構成】 本発明の周波数差測定装置によれば、２つの
周波数ソースを正確、かつ、定量的に互いに比較する。
発振器は動作中において、外部基準信号を用いて、校正
を発振器で実行する。本発明の周波数差測定装置を簡略
化して、この装置をタイムベース装置内に組み込み、短
時間で校正が可能となる。本発明は、リングカウンタに
基づいた周波数差検知装置と、電話通信交換システム内
の既存の制御装置とを用いて、時間ベース装置内の発振
器に対し、正確な外部基準信号とを比較して、校正を現
場で行うものである。電話交換システム内においては、
高精度の外部基準信号は、相互接続された電話通信ネッ
トワークから、通常得られる。
検出し調整する回路を提供するものである。 【構成】 本発明の周波数差測定装置によれば、２つの
周波数ソースを正確、かつ、定量的に互いに比較する。
発振器は動作中において、外部基準信号を用いて、校正
を発振器で実行する。本発明の周波数差測定装置を簡略
化して、この装置をタイムベース装置内に組み込み、短
時間で校正が可能となる。本発明は、リングカウンタに
基づいた周波数差検知装置と、電話通信交換システム内
の既存の制御装置とを用いて、時間ベース装置内の発振
器に対し、正確な外部基準信号とを比較して、校正を現
場で行うものである。電話交換システム内においては、
高精度の外部基準信号は、相互接続された電話通信ネッ
トワークから、通常得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ローカル発振器と基準
信号との同期装置に関し、特に、ローカル発振器と基準
信号との間の相対的な時間間隔エラーを測定するため
に、デジタルスリップカウンタを用いた同期回路に関す
る。
信号との同期装置に関し、特に、ローカル発振器と基準
信号との間の相対的な時間間隔エラーを測定するため
に、デジタルスリップカウンタを用いた同期回路に関す
る。
【０００２】
【従来技術の説明】同期システムにおいては、極めて正
確で、安定したローカルタイムベースの基準信号が、あ
る程度の正確さでもって、システム内のクロック信号を
生成する必要がある。これらのタイムベースの装置は、
通常、水晶発振器を有し、その発振器の特性は、公知で
ある。温度変化、および、供給電圧変化に起因する出力
周波数の変動に加えて、この水晶発振器は、経年変化に
より、出力周波数は、公称周波数値からずれてくる。多
くの通信システムに必要とされる精度を保持するため
に、高価な発振器を用いて、この経年変化を補償する
か、あるいは、発振器を周期的に校正する必要がある。
確で、安定したローカルタイムベースの基準信号が、あ
る程度の正確さでもって、システム内のクロック信号を
生成する必要がある。これらのタイムベースの装置は、
通常、水晶発振器を有し、その発振器の特性は、公知で
ある。温度変化、および、供給電圧変化に起因する出力
周波数の変動に加えて、この水晶発振器は、経年変化に
より、出力周波数は、公称周波数値からずれてくる。多
くの通信システムに必要とされる精度を保持するため
に、高価な発振器を用いて、この経年変化を補償する
か、あるいは、発振器を周期的に校正する必要がある。
【０００３】校正は、しばしば、手動で行われ、タイム
ベースの装置は、極めて正確な応用に対しては、校正装
置内に組み込まれ、あるいは、それほど正確でない装置
にたいしては、現場で調整される。何れにしても、校正
に用いられる基準周波数ソースは、校正されるべきタイ
ムベースの装置よりも、より正確でなければならない。
基準信号に対し、調整可能なタイムベースの装置を、測
定することにより、修正情報が、タイムベース装置の発
振器を調整するために用いられる。この測定装置は、極
めて複雑で、高価である。その理由は、幅広い周波数範
囲にわたって動作しなければならないからである。さら
に、校正のプロセスは、高価で、通常、これらの装置
は、使用状態から切り放さなければならない。
ベースの装置は、極めて正確な応用に対しては、校正装
置内に組み込まれ、あるいは、それほど正確でない装置
にたいしては、現場で調整される。何れにしても、校正
に用いられる基準周波数ソースは、校正されるべきタイ
ムベースの装置よりも、より正確でなければならない。
基準信号に対し、調整可能なタイムベースの装置を、測
定することにより、修正情報が、タイムベース装置の発
振器を調整するために用いられる。この測定装置は、極
めて複雑で、高価である。その理由は、幅広い周波数範
囲にわたって動作しなければならないからである。さら
に、校正のプロセスは、高価で、通常、これらの装置
は、使用状態から切り放さなければならない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、ロー
カル発振器と基準信号とを、周波数差を検出し、調整す
る回路を提供するものである。
カル発振器と基準信号とを、周波数差を検出し、調整す
る回路を提供するものである。
【０００５】
【課題を解決するための手段】本発明の周波数差測定装
置によれば、２つの周波数ソースを正確、かつ、定量的
に互いに比較する。発振器は動作中において、外部基準
信号を用いて、校正を発振器で実行する。本発明の周波
数差測定装置を簡略化して、この装置をタイムベース装
置内に組み込み、短時間で校正が可能となる。本発明
は、リングカウンタに基づいた周波数差検知装置と、電
話通信交換システム内の既存の制御装置とを用いて、時
間ベース装置内の発振器に対し、正確な外部基準信号と
を比較して、校正を現場で行うものである。電話交換シ
ステム内においては、高精度の外部基準信号は、相互接
続された電話通信ネットワークから、通常得られる。周
波数差検知器内のリングカウンタを用いることにより、
タイムベース装置の製造コストをあまり増やすことな
く、単純な周波数差測定装置が可能となる。さらに、本
発明の周波数差検知装置は、全てデジタル処理されるの
で、アナログ素子を有するような従来の周波数差測定装
置に必要とされたチューニングは不要である。
置によれば、２つの周波数ソースを正確、かつ、定量的
に互いに比較する。発振器は動作中において、外部基準
信号を用いて、校正を発振器で実行する。本発明の周波
数差測定装置を簡略化して、この装置をタイムベース装
置内に組み込み、短時間で校正が可能となる。本発明
は、リングカウンタに基づいた周波数差検知装置と、電
話通信交換システム内の既存の制御装置とを用いて、時
間ベース装置内の発振器に対し、正確な外部基準信号と
を比較して、校正を現場で行うものである。電話交換シ
ステム内においては、高精度の外部基準信号は、相互接
続された電話通信ネットワークから、通常得られる。周
波数差検知器内のリングカウンタを用いることにより、
タイムベース装置の製造コストをあまり増やすことな
く、単純な周波数差測定装置が可能となる。さらに、本
発明の周波数差検知装置は、全てデジタル処理されるの
で、アナログ素子を有するような従来の周波数差測定装
置に必要とされたチューニングは不要である。
【０００６】さらに、本発明の周波数差測定装置は、タ
イムベースユニット内に組み込まれているので、長期間
に渡って、僅かな修正ですみ、この為にサービスに影響
を与えることなく、タイムベース装置を稼働中に校正が
可能となる。
イムベースユニット内に組み込まれているので、長期間
に渡って、僅かな修正ですみ、この為にサービスに影響
を与えることなく、タイムベース装置を稼働中に校正が
可能となる。
【０００７】
【実施例】図１は、ローカル発振器１０３と発振器調整
器１０２からなるローカルタイムベースユニットと、導
体１３１で受信される基準信号１１９との間の周波数差
を決定する装置を表す。制御装置１０１は、この装置の
全体の制御を行う。さらに、制御装置１０１は、ローカ
ル発振器１０３の周波数を発振器調整器１０２を介して
調整する。基準信号１１９は、ここでは６４ｋＨｚの信
号である。ローカル発振器１０３は、公称５ＭＨｚで動
作し、この５ＭＨｚは分割器１０４により公称６４ｋＨ
ｚの信号に変化して、導体１４２に出力される。基準信
号１１９は、極めて安定して正確な外部周波数で、電話
通信ネットワークから受信される。リングカウンタ１０
８、リングカウンタ１０９、フリップフロップ１１１か
らＡＮＤゲート１１５と、フリップフロップ１１７は、
ローカル発振器１０３と基準信号１１９との間の相対的
時間間隔エラー（relative time interval error：ＲＴ
ＩＥ）が、基準信号１１９のクロックパルスの特定数を
超えた時を検知する。二進カウンタ１０６とリングカウ
ンタ１０９を用いて、ローカル発振器１０３の周波数が
基準信号１１９より大きいか小さいかの何れかであるか
を決定する。
器１０２からなるローカルタイムベースユニットと、導
体１３１で受信される基準信号１１９との間の周波数差
を決定する装置を表す。制御装置１０１は、この装置の
全体の制御を行う。さらに、制御装置１０１は、ローカ
ル発振器１０３の周波数を発振器調整器１０２を介して
調整する。基準信号１１９は、ここでは６４ｋＨｚの信
号である。ローカル発振器１０３は、公称５ＭＨｚで動
作し、この５ＭＨｚは分割器１０４により公称６４ｋＨ
ｚの信号に変化して、導体１４２に出力される。基準信
号１１９は、極めて安定して正確な外部周波数で、電話
通信ネットワークから受信される。リングカウンタ１０
８、リングカウンタ１０９、フリップフロップ１１１か
らＡＮＤゲート１１５と、フリップフロップ１１７は、
ローカル発振器１０３と基準信号１１９との間の相対的
時間間隔エラー（relative time interval error：ＲＴ
ＩＥ）が、基準信号１１９のクロックパルスの特定数を
超えた時を検知する。二進カウンタ１０６とリングカウ
ンタ１０９を用いて、ローカル発振器１０３の周波数が
基準信号１１９より大きいか小さいかの何れかであるか
を決定する。
【０００８】リングカウンタの１個のフィリップフロッ
プのみが、図２に示されるように各クロック信号の状態
を変化させるので、リングカウンタ１０８とリングカウ
ンタ１０９を用いて、基準信号１１９と分割器１０４の
出力信号との間のＲＴＩＥを検知する。この構成によ
り、二進カウンタのような多重フリップフロップの同時
の状態変化によって起こされる競合状態（race conditi
on）の問題を解決する。この競合状態は、ＡＮＤゲート
１１２〜１１５の入力にあらわれる一時的な“１”と
“０”を引き起こす。このことは重要である。というの
は、リングカウンタ１０８は、分割器１０４の出力信号
によってクロックされ、リングカウンタ１０９は、基準
信号１１９によってクロックされるからである。この２
つのクロック信号は、互いに相関状態にはない。二進カ
ウンタの状態が、ＡＮＤゲート１１２〜１１５により比
較されると、潜在的な競合状態が存在する。
プのみが、図２に示されるように各クロック信号の状態
を変化させるので、リングカウンタ１０８とリングカウ
ンタ１０９を用いて、基準信号１１９と分割器１０４の
出力信号との間のＲＴＩＥを検知する。この構成によ
り、二進カウンタのような多重フリップフロップの同時
の状態変化によって起こされる競合状態（race conditi
on）の問題を解決する。この競合状態は、ＡＮＤゲート
１１２〜１１５の入力にあらわれる一時的な“１”と
“０”を引き起こす。このことは重要である。というの
は、リングカウンタ１０８は、分割器１０４の出力信号
によってクロックされ、リングカウンタ１０９は、基準
信号１１９によってクロックされるからである。この２
つのクロック信号は、互いに相関状態にはない。二進カ
ウンタの状態が、ＡＮＤゲート１１２〜１１５により比
較されると、潜在的な競合状態が存在する。
【０００９】同期プロセスの最初において、制御装置１
０１は、フリップフロップ１１１のＤ入力に、導体１３
８を介して最後の再校正動作の結果として、“１”を送
信する。この“１”は、連続的にフリップフロップ１１
１に、基準信号１１９によりクロック入力され、その結
果フリップフロップ１１１がセットされる。このフリッ
プフロップ１１１がセットされると、“０”が、ＡＮＤ
ゲート１１３に送信される。この“０”は、二進カウン
タ１０６、二進カウンタ１０７、分割器１０４、フリッ
プフロップ１１７、リングカウンタ１０９とをリセット
し、リングカウンタ１０８をセットする。この時点で、
リングカウンタ１０９の状態は、図２のライン２０１
（０００）に示され、リングカウンタ１０８の状態は、
図２のライン２０２（１１１）で示される。
０１は、フリップフロップ１１１のＤ入力に、導体１３
８を介して最後の再校正動作の結果として、“１”を送
信する。この“１”は、連続的にフリップフロップ１１
１に、基準信号１１９によりクロック入力され、その結
果フリップフロップ１１１がセットされる。このフリッ
プフロップ１１１がセットされると、“０”が、ＡＮＤ
ゲート１１３に送信される。この“０”は、二進カウン
タ１０６、二進カウンタ１０７、分割器１０４、フリッ
プフロップ１１７、リングカウンタ１０９とをリセット
し、リングカウンタ１０８をセットする。この時点で、
リングカウンタ１０９の状態は、図２のライン２０１
（０００）に示され、リングカウンタ１０８の状態は、
図２のライン２０２（１１１）で示される。
【００１０】同期プロセスを開始するために、制御装置
１０１は、“０”を導体１３８に送り、これにより、フ
リップフロップ１１１をリセットする。このリセット状
態で、フリップフロップ１１１は、“１”を導体１３３
に供給する。導体１３３上の“１”は、リングカウンタ
１０９、フリップフロップ１１７、二進カウンタ１０
７、二進カウンタ１０６、分割器１０４のリセット入力
を除去し、リングカウンタ１０８のセット入力を除去す
る。リセット状態のフリップフロップ１１７でクロック
は、二進カウンタ１０６の入力をイネーブルし、二進カ
ウンタ１０７がイネーブルされる。全てのカウンタは、
そのクロック入力信号に応答して、カウントを開始す
る。
１０１は、“０”を導体１３８に送り、これにより、フ
リップフロップ１１１をリセットする。このリセット状
態で、フリップフロップ１１１は、“１”を導体１３３
に供給する。導体１３３上の“１”は、リングカウンタ
１０９、フリップフロップ１１７、二進カウンタ１０
７、二進カウンタ１０６、分割器１０４のリセット入力
を除去し、リングカウンタ１０８のセット入力を除去す
る。リセット状態のフリップフロップ１１７でクロック
は、二進カウンタ１０６の入力をイネーブルし、二進カ
ウンタ１０７がイネーブルされる。全てのカウンタは、
そのクロック入力信号に応答して、カウントを開始す
る。
【００１１】二進カウンタ１０６からリングカウンタ１
０９は、公称周波数６４ｋＨＺでカウントする。二進カ
ウンタ１０６とリングカウンタ１０８は、分割器１０４
から導体１４２を介して受信した信号でクロックされ
る。二進カウンタ１０７とリングカウンタ１０９は、導
体１３１を介して受信した基準信号１１９によりクロッ
クされる。ＡＮＤゲート１１２、１１３、１１４は、リ
ングカウンタ１０８とリングカウンタ１０９の状態を比
較する。リングカウンタ１０８とリングカウンタ１０９
の対応状態の両方が、“１”にある時には、ＡＮＤゲー
トは“１”を出力する。ある期間経過後、ローカル発振
器１０３と基準信号１１９との間に周波数差が存在する
と、リングカウンタ１０８とリングカウンタ１０９は、
全ての状態で同時に“１”状態になる。これが発生する
と、ＡＮＤゲート１１２〜１１４は、“１”をＡＮＤゲ
ート１１５に送信し、このＡＮＤゲート１１５は、
“１”を導体１３９を介してフリップフロップ１１７に
送信する。導体１３９上の“１”は、同期して、フリッ
プフロップ１１７にクロックし、導体１３１上の基準信
号１１９の反転状態のフリップフロップをセットする。
このセット状態において、フリップフロップ１１７は、
導体１３２の上に“１”を送信する。導体１３２上の
“１”は、二進カウンタ１０６と二進カウンタ１０７の
カウントを中止させ、制御装置１０１が後で読み出すた
めに、その内容を保存する。フリップフロップ１１７が
基準信号１１９を反転するインバータ１１８によりクロ
ックされているので、リングカウンタ１０８とリングカ
ウンタ１０９は、基準信号１１９の周波数が、ローカル
発振器１０３のそれよりも大きいときには、基準信号１
１９の２．５クロックパルスの差が発生した後で、およ
び、基準信号１１９の周波数がローカル発振器１０３の
それよりも小さい場合には、基準信号１１９の３．５の
クロックパルスが発生した後に、同時にフリップフロッ
プ１１１状態になる。制御装置１０１は、二進カウンタ
１０６と二進カウンタ１０７の内容を用いて、ローカル
発振器１０３の調整を計算するために用いられる時間間
隔を決定する。
０９は、公称周波数６４ｋＨＺでカウントする。二進カ
ウンタ１０６とリングカウンタ１０８は、分割器１０４
から導体１４２を介して受信した信号でクロックされ
る。二進カウンタ１０７とリングカウンタ１０９は、導
体１３１を介して受信した基準信号１１９によりクロッ
クされる。ＡＮＤゲート１１２、１１３、１１４は、リ
ングカウンタ１０８とリングカウンタ１０９の状態を比
較する。リングカウンタ１０８とリングカウンタ１０９
の対応状態の両方が、“１”にある時には、ＡＮＤゲー
トは“１”を出力する。ある期間経過後、ローカル発振
器１０３と基準信号１１９との間に周波数差が存在する
と、リングカウンタ１０８とリングカウンタ１０９は、
全ての状態で同時に“１”状態になる。これが発生する
と、ＡＮＤゲート１１２〜１１４は、“１”をＡＮＤゲ
ート１１５に送信し、このＡＮＤゲート１１５は、
“１”を導体１３９を介してフリップフロップ１１７に
送信する。導体１３９上の“１”は、同期して、フリッ
プフロップ１１７にクロックし、導体１３１上の基準信
号１１９の反転状態のフリップフロップをセットする。
このセット状態において、フリップフロップ１１７は、
導体１３２の上に“１”を送信する。導体１３２上の
“１”は、二進カウンタ１０６と二進カウンタ１０７の
カウントを中止させ、制御装置１０１が後で読み出すた
めに、その内容を保存する。フリップフロップ１１７が
基準信号１１９を反転するインバータ１１８によりクロ
ックされているので、リングカウンタ１０８とリングカ
ウンタ１０９は、基準信号１１９の周波数が、ローカル
発振器１０３のそれよりも大きいときには、基準信号１
１９の２．５クロックパルスの差が発生した後で、およ
び、基準信号１１９の周波数がローカル発振器１０３の
それよりも小さい場合には、基準信号１１９の３．５の
クロックパルスが発生した後に、同時にフリップフロッ
プ１１１状態になる。制御装置１０１は、二進カウンタ
１０６と二進カウンタ１０７の内容を用いて、ローカル
発振器１０３の調整を計算するために用いられる時間間
隔を決定する。
【００１２】制御装置１０１は、フリップフロップ１１
７から導体１３２を介して受信した“１”に応答して、
リングカウンタの開始時と導体１３２上の“１”の存在
時の間に経過した時間を決定する。この時間は、ローカ
ル発振器１０３と基準信号１１９との間の周波数差であ
る。制御装置１０１は、この時間間隔を、そのタイムベ
ースとして、発振器１０５を用いて計算する。この発振
器１０５は、ローカル発振器１０３ほど正確ではないの
で、リングカウンタの開始時と、導体１３２上の“１”
の存在時との間の時間間隔は、数百秒ある。そのため、
発振器１０５の精度は、ローカル発振器１０３のそれに
近づく必要はない。制御装置１０１は、ローカル発振器
１０３の周波数の調整量を決定し、この調整を発振器調
整器１０２を用いて行う。この調整により、ローカル発
振器１０３は、基準信号１１９の周波数にさらに近づ
く。そして、制御装置１０１は、リングカウンタ１０８
とリングカウンタ１０９によるカウントの精度を上げ
る。このリングカウンタが、特定のクロック時間に等し
いＲＴＩＥを有する前の、得られた時間間隔は、１秒以
上大きい。このことは、発振器１０５は、基準信号１１
９の周波数に近づくようにローカル発振器１０３を調整
するために、ローカル発振器１０３の精度に近づく必要
はないことを意味する。
７から導体１３２を介して受信した“１”に応答して、
リングカウンタの開始時と導体１３２上の“１”の存在
時の間に経過した時間を決定する。この時間は、ローカ
ル発振器１０３と基準信号１１９との間の周波数差であ
る。制御装置１０１は、この時間間隔を、そのタイムベ
ースとして、発振器１０５を用いて計算する。この発振
器１０５は、ローカル発振器１０３ほど正確ではないの
で、リングカウンタの開始時と、導体１３２上の“１”
の存在時との間の時間間隔は、数百秒ある。そのため、
発振器１０５の精度は、ローカル発振器１０３のそれに
近づく必要はない。制御装置１０１は、ローカル発振器
１０３の周波数の調整量を決定し、この調整を発振器調
整器１０２を用いて行う。この調整により、ローカル発
振器１０３は、基準信号１１９の周波数にさらに近づ
く。そして、制御装置１０１は、リングカウンタ１０８
とリングカウンタ１０９によるカウントの精度を上げ
る。このリングカウンタが、特定のクロック時間に等し
いＲＴＩＥを有する前の、得られた時間間隔は、１秒以
上大きい。このことは、発振器１０５は、基準信号１１
９の周波数に近づくようにローカル発振器１０３を調整
するために、ローカル発振器１０３の精度に近づく必要
はないことを意味する。
【００１３】基準信号１１９が不安定になると、このこ
とは、検知器１１０によって検知され、検知器１１０
は、このことを制御装置１０１に通知する。さらに、検
知器１１０の出力は、単安定器１２０を、フリップフロ
ップ１１７のセット入力にパルスを送信させる。制御装
置１０１は、フリップフロップ１１７のセットに応答す
るが、これは、図３に詳述する。そして、制御装置１０
１は、エラーが発生したことを検知器１１０により決定
する。
とは、検知器１１０によって検知され、検知器１１０
は、このことを制御装置１０１に通知する。さらに、検
知器１１０の出力は、単安定器１２０を、フリップフロ
ップ１１７のセット入力にパルスを送信させる。制御装
置１０１は、フリップフロップ１１７のセットに応答す
るが、これは、図３に詳述する。そして、制御装置１０
１は、エラーが発生したことを検知器１１０により決定
する。
【００１４】図３は、制御装置１０１の機能を表すフロ
ーチャートである。３０１は、最後の校正手続きから、
充分な時間が経過した時を決定する。充分な時間が経過
すると、制御は、次に、ブロック３０３に移る。この３
０３では、検知器１１０がチェックして、基準信号１１
９が存在することを確認する。基準信号１１９が存在し
ない場合には、制御は、３０２に移り、この３０２は、
３０３に移る前に、第１の所定時間間隔だけ経過させ
る。
ーチャートである。３０１は、最後の校正手続きから、
充分な時間が経過した時を決定する。充分な時間が経過
すると、制御は、次に、ブロック３０３に移る。この３
０３では、検知器１１０がチェックして、基準信号１１
９が存在することを確認する。基準信号１１９が存在し
ない場合には、制御は、３０２に移り、この３０２は、
３０３に移る前に、第１の所定時間間隔だけ経過させ
る。
【００１５】基準信号１１９が存在すると、制御は、３
０４に移って、フリップフロップ１１１をセットする。
このフリップフロップ１１１のセットは、二進カウンタ
１０６からリングカウンタ１０９を動かす。その後、制
御は、ブロック３０５に移り、この３０５で、制御装置
１０１内の内部ソフトウェアタイマーをスタートさせ
る。その後、３０５で制御は、ブロック３０６に移る。
０４に移って、フリップフロップ１１１をセットする。
このフリップフロップ１１１のセットは、二進カウンタ
１０６からリングカウンタ１０９を動かす。その後、制
御は、ブロック３０５に移り、この３０５で、制御装置
１０１内の内部ソフトウェアタイマーをスタートさせ
る。その後、３０５で制御は、ブロック３０６に移る。
【００１６】ブロック３０６と３１２で同期から３クロ
ックパルスはずれるのに、分割器１０４と基準信号１１
９に対し、充分な時間が経過した時を決定する。ブロッ
ク３１２で、制御装置１０１は、セットされるべきフリ
ップフロップ１１７の第２の所定間隔よりも長く待たな
いことを確保する。この第２の所定時間間隔が過ぎる
と、ローカル発振器１０３は、基準信号１１９に関連し
た仕様に適合し、制御は、ブロック３１３に移される。
このブロック３１３では、発振器調整器１０２を調整す
るのに用いられた値を記憶し、制御は、ブロック３０１
に戻される。
ックパルスはずれるのに、分割器１０４と基準信号１１
９に対し、充分な時間が経過した時を決定する。ブロッ
ク３１２で、制御装置１０１は、セットされるべきフリ
ップフロップ１１７の第２の所定間隔よりも長く待たな
いことを確保する。この第２の所定時間間隔が過ぎる
と、ローカル発振器１０３は、基準信号１１９に関連し
た仕様に適合し、制御は、ブロック３１３に移される。
このブロック３１３では、発振器調整器１０２を調整す
るのに用いられた値を記憶し、制御は、ブロック３０１
に戻される。
【００１７】フリップフロップ１１７がセットされる
と、ブロック３１０で、基準信号１１９が、再校正手続
きの間安定であることをチェックする。基準信号１１９
が、安定であると、制御は、ブロック３０７に送られ、
そこで、ローカル発振器１０３の周波数変化を計算す
る。この計算された変化は、ブロック３０８でチェック
されて、それが適切であることを確認する。この計算さ
れた変化が適切でない場合には、制御は、エラー再生の
ために、ブロック３０９に送られる。この計算された変
化が適切なものであると、ブロック３１１は、２０１を
更新して、制御をブロック３０１に戻す。基準信号１１
９が安定していない場合には、制御は、エラー再生のた
めに、ブロック３０９に送られる。
と、ブロック３１０で、基準信号１１９が、再校正手続
きの間安定であることをチェックする。基準信号１１９
が、安定であると、制御は、ブロック３０７に送られ、
そこで、ローカル発振器１０３の周波数変化を計算す
る。この計算された変化は、ブロック３０８でチェック
されて、それが適切であることを確認する。この計算さ
れた変化が適切でない場合には、制御は、エラー再生の
ために、ブロック３０９に送られる。この計算された変
化が適切なものであると、ブロック３１１は、２０１を
更新して、制御をブロック３０１に戻す。基準信号１１
９が安定していない場合には、制御は、エラー再生のた
めに、ブロック３０９に送られる。
【００１８】
【発明の効果】以上述べたように、本発明のローカル発
振器と基準信号との間の周波数差を検知する装置と、そ
の方法により、従来の機器に組み込むことができ、サー
ビスの低下を招くことなく、ローカル発振器の周波数を
制御できる。
振器と基準信号との間の周波数差を検知する装置と、そ
の方法により、従来の機器に組み込むことができ、サー
ビスの低下を招くことなく、ローカル発振器の周波数を
制御できる。
【図１】発振器を外部基準信号で校正するシステムのブ
ロック図。
ロック図。
【図２】図１のリングカウンタの状態を表す図。
【図３】図１のコントローラにより実行されるプログラ
ムを表すフローチャート図。
ムを表すフローチャート図。
１００ スリップ検知器 １０１ 制御装置 １０２ 発振器調整器 １０３ ローカル発振器 １０４ 分割器 １０５ 発振器 １０６・１０７ 二進カウンタ １０８・１０９ リングカウンタ １１０ 検知器 １１１ フリップフロップ １１２・１１３・１１４・１１５ ＡＮＤゲート １１７・１２１・１２２・１２３・１２６・１２７・１
２８ フリップフロップ １１８ インバータ １１９ 基準信号 １３１・１３２・１３３・１３４・１３５・１３６・１
３７・１３８・１３９・１４１・１４２ 導体 １２０ 単安定器
２８ フリップフロップ １１８ インバータ １１９ 基準信号 １３１・１３２・１３３・１３４・１３５・１３６・１
３７・１３８・１３９・１４１・１４２ 導体 １２０ 単安定器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/033 Ｈ０４Ｑ 11/04 Ｈ０４Ｌ 7/02 Ｂ 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｚ
Claims (5)
- 【請求項１】 リングカウンタ（１０８）を用いて、ロ
ーカル発振器（１０５）の周波数でカウントする手段の
開始と、リングカウンタ（１０９）を用いて、基準信号
（１１９）の周波数でカウントする手段の開始とを制御
する手段（１０１）と、 ローカル発振器（１０３）の周波数で、カウントする手
段のカウント数が、基準信号の周波数でカウントする手
段のカウント数と、所定量異なったときに、信号を生成
する手段（１１７）とからなる発振器（１０５）と基準
信号（１１９）の周波数差を検知する装置において、 前記制御手段は、前記信号生成手段からの信号に応答し
て、発振器と基準信号との周波数差を計算することを特
徴とするローカル発振器と基準信号との周波数差の検知
装置。 - 【請求項２】 前記制御手段は、記憶されたプログラム
の制御下で処理する手段とタイミングを生成する手段と
からなり前記処理手段は、前記カウント手段の開始時
に、前記タイミング生成手段をスタートさせ前記タイミ
ング生成手段からの信号に応答して、周波数差を計算す
るために、前記タイミング生成手段を読み出すことを特
徴とする請求項１の装置。 - 【請求項３】 前記処理手段は、発振器の周波数と、基
準信号の周波数との差を減少するために、発振器用に修
正信号を計算することを特徴とする請求項２の装置。 - 【請求項４】 基準信号の安定性を決定する手段を、さ
らに有し、 前記処理手段は、決定された安定性に応答して、周波数
差を計算するために、タイミング生成手段を読み出すこ
とを特徴とする請求項３の装置。 - 【請求項５】 発振器（１０３）の周波数で、クロック
される第１カウンタ（１０６）と、基準信号（１１９）
の周波数でクロックされる第２カウンタ（１０７）とを
さらに有し、 前記処理手段は、発振器と基準信号との周波数差を第１
カウンタと第２カウンタの中身を読み出すことにより計
算することを特徴とする請求項４の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/129,537 US5483201A (en) | 1993-09-30 | 1993-09-30 | Synchronization circuit using a high speed digital slip counter |
| US129537 | 1993-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07182067A true JPH07182067A (ja) | 1995-07-21 |
Family
ID=22440480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257359A Pending JPH07182067A (ja) | 1993-09-30 | 1994-09-28 | ローカル発振器と基準信号との周波数差の検知装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5483201A (ja) |
| EP (1) | EP0647017B1 (ja) |
| JP (1) | JPH07182067A (ja) |
| CN (1) | CN1057177C (ja) |
| AU (1) | AU7413994A (ja) |
| DE (1) | DE69410913T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085511B2 (ja) * | 1994-11-24 | 2000-09-11 | 株式会社アドバンテスト | 基準周波数発生装置 |
| US5656977A (en) * | 1996-01-05 | 1997-08-12 | International Business Machines Corporation | Frequency-lock indicator circuit with frequency-only detection |
| FR2755552B1 (fr) * | 1996-11-06 | 1999-01-08 | Telediffusion Fse | Dispositif de recopie d'un signal d'horloge d'entree a frequence non continue |
| DE19720446A1 (de) | 1997-05-15 | 1998-11-19 | Siemens Ag | Einrasterkennungsschaltung für einen Phasenregelkreis |
| US5999543A (en) * | 1997-08-29 | 1999-12-07 | Lucent Technologies Inc. | Switching network providing multiple timing paths for port circuits |
| US6163549A (en) * | 1997-08-29 | 2000-12-19 | Lucent Technologies Inc. | Synchronizing a central timing unit to an external link via a switching network |
| US6005902A (en) * | 1997-08-29 | 1999-12-21 | Lucent Technologies Inc. | Providing timing to an external system |
| CA2347927A1 (en) * | 2001-05-16 | 2002-11-16 | Telecommunications Research Laboratories | Centralized synchronization for wireless networks |
| GB2387516B (en) * | 2002-04-11 | 2005-03-09 | Cambridge Broadband Ltd | Communication system |
| CN1642010B (zh) * | 2004-01-01 | 2010-04-28 | 华为技术有限公司 | 时钟锁定和频率偏差的检测装置 |
| CN100395957C (zh) * | 2004-04-27 | 2008-06-18 | 华为技术有限公司 | 锁相环检测装置 |
| US7720451B2 (en) * | 2004-12-03 | 2010-05-18 | Itt Manufacturing Enterprises, Inc. | Methods and apparatus for calibrating oscillators in a receiver |
| ITBO20060031A1 (it) * | 2006-01-18 | 2007-07-19 | Marposs Spa | Sistema e metodo di trasmissione a distanza di segnali via etere per sonde di controllo |
| US7738611B2 (en) * | 2006-08-07 | 2010-06-15 | Harris Stratex Networks, Inc. | Remote monitoring and calibration of system reference clock using network timing reference |
| US8085247B2 (en) * | 2007-01-03 | 2011-12-27 | Apple Inc. | Advanced frequency calibration |
| US7907020B2 (en) * | 2007-08-31 | 2011-03-15 | Apple Inc. | Constant calibration |
| US8099621B2 (en) * | 2007-10-12 | 2012-01-17 | Denso Corporation | Data reception apparatus and microcomputer having the same |
| CN101452019B (zh) * | 2007-12-03 | 2011-03-23 | 扬智科技股份有限公司 | 时钟频率比较装置及方法 |
| US8619938B2 (en) * | 2007-12-28 | 2013-12-31 | Mediatek Inc. | Clock generation devices and methods |
| US8451971B2 (en) * | 2008-05-30 | 2013-05-28 | Mediatek Inc. | Communication systems, clock generation circuits thereof, and method for generating clock signal |
| US8526559B2 (en) * | 2008-05-30 | 2013-09-03 | Mediatek Inc. | Communication systems and clock generation circuits thereof with reference source switching |
| GB2476683A (en) * | 2010-01-05 | 2011-07-06 | St Microelectronics | Detection of clock tampering by comparison of the clock with a trusted clock signal |
| DK2523009T3 (en) | 2011-05-12 | 2015-04-07 | Abb Technology Ag | Method and device for monitoring the state afelektromekaniske systems |
| CN104248860A (zh) | 2013-06-27 | 2014-12-31 | 陶氏技术投资有限责任公司 | 热管理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2164007C3 (de) * | 1971-12-22 | 1979-09-06 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators |
| FR2529733A1 (fr) * | 1982-06-30 | 1984-01-06 | Labo Cent Telecommunicat | Dispositif d'asservissement, en frequence, d'une horloge sur un signal exterieur de frequence moyenne tres precise mais comportant une gigue importante |
| US4498059A (en) * | 1983-06-23 | 1985-02-05 | Gte Automatic Electric Incorporated | Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit |
| US4516250A (en) * | 1983-08-26 | 1985-05-07 | At&T Information Systems | Frequency and phase comparator with slip detection capability |
| US4516861A (en) * | 1983-10-07 | 1985-05-14 | Sperry Corporation | High resolution and high accuracy time interval generator |
| US4780896A (en) * | 1987-02-09 | 1988-10-25 | Siemens Transmission Systems, Inc. | High speed digital counter slip control circuit |
| GB2229332A (en) * | 1989-03-15 | 1990-09-19 | Multitone Electronics Plc | Frequency synthesisers |
| US5045813A (en) * | 1989-10-19 | 1991-09-03 | Nihon Musen Kabushiki Kaisha | Slip phase control PLL |
| US5023572A (en) * | 1989-12-20 | 1991-06-11 | Westinghouse Electric Corp. | Voltage-controlled oscillator with rapid tuning loop and method for tuning same |
| ES2048681B1 (es) * | 1992-10-30 | 1995-01-01 | Alcatel Standard Electrica | Sintetizador digital de frecuencias. |
-
1993
- 1993-09-30 US US08/129,537 patent/US5483201A/en not_active Expired - Lifetime
-
1994
- 1994-09-21 EP EP94306924A patent/EP0647017B1/en not_active Expired - Lifetime
- 1994-09-21 AU AU74139/94A patent/AU7413994A/en not_active Abandoned
- 1994-09-21 DE DE69410913T patent/DE69410913T2/de not_active Expired - Fee Related
- 1994-09-27 CN CN94116583A patent/CN1057177C/zh not_active Expired - Fee Related
- 1994-09-28 JP JP6257359A patent/JPH07182067A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69410913T2 (de) | 1998-11-26 |
| CN1104818A (zh) | 1995-07-05 |
| US5483201A (en) | 1996-01-09 |
| CN1057177C (zh) | 2000-10-04 |
| EP0647017B1 (en) | 1998-06-10 |
| EP0647017A1 (en) | 1995-04-05 |
| AU7413994A (en) | 1995-04-13 |
| DE69410913D1 (de) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07182067A (ja) | ローカル発振器と基準信号との周波数差の検知装置 | |
| US5392005A (en) | Field calibration of a digitally compensated crystal oscillator over a temperature range | |
| JP2723691B2 (ja) | 可変タイミング信号発生回路 | |
| US4598257A (en) | Clock pulse signal generator system | |
| JPH1091127A (ja) | 液晶表示装置 | |
| JP4051840B2 (ja) | 分散されているシステム機器の同期装置 | |
| JPH03218494A (ja) | 時間精度自動修正時計 | |
| JP2002368670A (ja) | 無線通信装置及びその受信タイミング推定方法 | |
| KR20060066676A (ko) | 클록 동기화 방법, 시스템 및 장치 | |
| JP2002335210A (ja) | ドップラ偏移により生じたエラーを補正する方法及びその装置 | |
| JP4535288B2 (ja) | 分散制御システム | |
| JPH03264890A (ja) | 通信網内の時計同期方式 | |
| JPH0460494A (ja) | 無線端末装置のクロック周波数補正方式 | |
| JPH10283061A (ja) | タイマ装置 | |
| JPH08328691A (ja) | 遠方監視制御装置における時刻同期装置 | |
| CN114070762B (zh) | 网络监测探针组件、同步方法、数据采集分析装置 | |
| GB2387509A (en) | Mobile communications device and synchronisation method for multi-system access | |
| JP7333705B2 (ja) | 回路システム | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| KR100475435B1 (ko) | 교환기 프로세서의 클럭 보정 방법 | |
| JP2995375B2 (ja) | Ｔｄｍａ衛星通信系における自動周波数制御装置 | |
| JPH06152583A (ja) | ディジタル情報受信装置およびビット同期補正方法 | |
| JPH04168824A (ja) | 位相同期発振回路 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| JPH10191481A (ja) | 時刻同期システム |