JPH0974407A - フレーム周期保持回路 - Google Patents

Abstract

(57)【要約】 【目的】 無効データを発生させずに受信データの規定
タイミングからのずれを補正し、受信データのクロック
の乗せ替えを行なうフレーム周期保持回路を提供する。 【構成】 受信データを一定のフレーム周期のデータに
変えて出力するフレーム周期保持回路において、受信デ
ータを書き込むメモリ55と、メモリに書き込まれたデー
タを、補正したタイミングで読み出す読出し手段56と、
受信データに含まれる同期ワードを検出する同期ワード
検出手段51と、検出された同期ワードの時間的位置を基
に受信データの入力時期の変動を検出するずれ検出手段
52とを設け、読出し手段が、ずれ検出手段の検出した変
動を補正するタイミングで、メモリからデータを読み出
す。時間的ずれが検出されたデータをメモリに書き込
み、適正なタイミングで読み出すことにより、そのデー
タを無効データとせずに復号できる。読出しクロックに
よってメモリから出力されるデータのクロックが規定さ
れ、データのクロック乗せ替えが併せて行なわれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータを受
信する移動通信などのデータ通信装置において、受信デ
ータをフレーム周期を保って復号部に出力するフレーム
周期保持回路に関し、特に、復号されない無効データ数
の削減を図るものである。

【０００２】

【従来の技術】ＴＤＭＡ方式の移動通信では、１フレー
ムを複数のスロットに分割し、このスロットを各移動機
に割り当てている。各移動機は、自分宛のスロットをフ
レーム周期間隔で受信し、そこに含まれるデータを復号
する。また、基地局は、各移動機がそれぞれの送信スロ
ットを使って送ってくるデータを、順次、受信する。

【０００３】スロットは、データとデータとの間に同期
ワード（ＳＷ）を含むフォーマットを有し、移動機は、
受信したスロットの同期ワードを検出して、フレーム同
期を確保する。１フレームが３つのスロットで分割され
た３スロット多重の場合では、フレーム周期は２０ｍｓ
ｅｃである。

【０００４】しかし、伝送路の影響などで、受信するス
ロットの入力間隔が２０ｍｓｅｃから外れる場合があ
る。受信データを復号する復号部は、２０ｍｓｅｃ間隔
で入力するビット列を復号処理する体勢を取っているた
め、データがフレーム周期のずれたまま復号部に入力す
ると、復号誤りを発生する。フレーム周期保持回路は、
こうした誤りを防ぐために、スロットの受信間隔がフレ
ーム周期からずれている場合に、その間隔を２０ｍｓｅ
ｃに補正して、受信データを復号部に出力する働きをし
ている。

【０００５】従来のフレーム周期保持回路は、図６に示
すように、受信データに含まれる同期ワードを検出して
同期ワード検出パルスを出力する同期ワード検出器41
と、規定された２０ｍｓｅｃの間隔で規定タイミングパ
ルスを出力する規定タイミング発生器43と、同期ワード
検出パルスと規定タイミングパルスとのずれを検出する
ずれ量検出器42と、ずれ量検出器42の検出したずれ量を
１フレーム周期に渡って保持する１フレーム遅延器44
と、受信データを１ビット単位で種々のビット数だけ遅
延させて出力するデータ遅延器45と、データ遅延器45の
複数の出力の中からずれ量を補正するビット遅延量を持
つデータを選択して出力するセレクタ46とを備えてい
る。

【０００６】この回路のタイミングチャートを図７に示
している。この回路には、受信データが、データとデー
タとの間に同期ワード（ＳＷ）を含むスロットの形で入
力する。データ遅延器45は、この受信データのビット列
を、１ビット遅延させたデータ、２ビット遅延させたデ
ータ、３ビット遅延させたデータ、‥というように、１
ビット単位で遅延させた複数のデータを生成し、これを
並行してセレクタ46に出力する。

【０００７】セレクタ46は、データ遅延器45の複数の出
力の中から、当初、初期値で設定されたビット遅延量を
持つデータを選択して出力する。

【０００８】同期ワード検出器41は、同期ワードが入力
するごとにそれを検出し、検出パルスを出力する。この
検出パルスの周期は、１フレーム周期に相当している
が、伝送路の影響などで誤差を含んでいる。一方、規定
タイミング発生器43は、正確なフレーム周期の間隔で規
定タイミングパルスを出力する。セレクタ46の出力を用
いて復号を行なう復号部は、この規定タイミングパルス
に同期して復号処理を進めている。

【０００９】ずれ量検出器42は、同期ワード検出パルス
と規定タイミングパルスとの時間差をずれ量として出力
する。このずれ量が変動したとき、直ちに受信データの
ずれを補正すると、スロットの後半のデータだけの時間
間隔を変えることになり、スロットの前半のデータとの
遅延量に差が生じ、補正時点でビット抜けまたは重複と
いう不連続が発生する。そのため、検出されたずれに対
応する補正は、次のスロットの先頭から行なわなければ
ならない。

【００１０】１フレーム遅延器44は、ずれ量検出器42の
検出したずれ量を１フレームに渡って遅延・保持し、セ
レクタ46は、次フレームの先頭データから、そのずれを
補正するように、ずれ量に応じたビット遅延量を持つデ
ータを選択して出力する。

【００１１】このように、従来のフレーム周期保持回路
では、受信データの規定タイミングからのずれに変化が
検出されたとき、次のフレームのスロットの先頭ビット
から、そのずれに対する補正が行なわれる。この場合、
ずれの変動が検出されたスロットのデータは、復号不可
の無効データとなるが、その後のスロットのデータは、
そのスロットが規定タイミングと一定のずれを維持して
いる限り、セレクタ46により一定のビット遅延量を持つ
データ列が選択され、復号部に出力される。

【００１２】従来のフレーム周期保持回路は、このよう
に、受信データが規定フレーム周期に対して数ビットの
伸縮を生じた場合でも、これを補正して、フレーム周期
を保持することができる。

【００１３】

【発明が解決しようとする課題】しかし、従来のフレー
ム周期保持回路では、ずれ量の変動が検出されたスロッ
トのデータについては、その補正をすることができない
ため、無効データとせざるを得ない。そのため、受信デ
ータのビット数の伸縮がしばしば発生する場合には、規
定タイミングからのずれを補正する機会が頻発し、それ
に伴って無効データの数が増加し、その結果、フレーム
受信率が低下するという問題点を有している。

【００１４】また、移動通信装置の基地局などでは、移
動機から受信したデータに対して、クロックの乗せ替え
という操作が必要になる。これは、受信データのビット
周期を、基地局の持つ高精度の発振器から出力されるク
ロックを用いて整えるものであり、こうした処理を基地
局側で行なうことにより、移動機に低価格で精度の低い
発振器を使うことが可能になる。

【００１５】従来の基地局の受信装置では、フレーム周
期保持回路の他に、こうしたクロック乗せ替えの回路を
別に備える必要がある。

【００１６】本発明は、こうした従来の問題点を解決す
るものであり、無効データを発生させずに、受信データ
の規定タイミングからのずれを補正することができ、ま
た、同時に、受信データのクロックの乗せ替えを行なう
ことができるフレーム周期保持回路を提供することを目
的としている。

【００１７】

【課題を解決するための手段】そこで、本発明では、受
信データを一定のフレーム周期のデータに補正して出力
するフレーム周期保持回路において、受信データを書き
込むメモリと、受信データに含まれる同期ワードを検出
する同期ワード検出手段と、検出された同期ワードの時
間的位置を基に受信データの入力時期の変動を検出する
ずれ検出手段と、メモリに書き込まれたデータを、この
変動を補正するタイミングで読み出す読出し手段とを設
けている。

【００１８】また、読出し手段が、一つのスロットに含
まれる受信データを、同一の補正を施したタイミングで
メモリから読み出すように構成している。

【００１９】また、ずれ検出手段が、同期ワード検出手
段によって検出された同期ワードの時間的位置と、一定
のフレーム周期で信号を出力する規定タイミング発生手
段から出力された信号の時間的位置との差に基づいて、
この変動を検出するように構成している。

【００２０】また、ずれ検出手段が、メモリへのデータ
の書込みクロックをカウントし、同期ワード検出手段に
よって検出された同期ワードの時間的位置に対応する書
込みクロックのカウント数の変化に基づいて、この変動
を検出するように構成している。

【００２１】また、読出し手段を、メモリに書き込まれ
たデータを転送するためのクロックを発生する転送クロ
ック発生手段と、転送クロック発生手段により発生され
たクロックを、変動を補正するように遅延させる転送ク
ロック遅延手段とで構成している。

【００２２】また、読出し手段が、次段の回路にデータ
を取込むための受信クロックのタイミングに合わせてメ
モリに読出しクロックを出力してメモリに書き込まれた
データを読み出すように構成している。

【００２３】また、メモリから読み出したデータをデー
タ復号処理手段に出力している。

【００２４】また、メモリを、ＦＩＦＯメモリで構成し
ている。

【００２５】また、メモリを、シリアル・シフトレジス
タで構成している。

【００２６】さらに、同期ワード検出手段に対して同期
ワードを検出するためのデータの範囲を制御する検出窓
発生手段を設けている。

【００２７】

【作用】そのため、時間的ずれが検出されたデータをメ
モリに書き込み、次いで、適正なタイミングで読み出す
ことによって、そのデータを、無効データとすることな
く、復号することができる。また、読出しクロックによ
ってメモリから出力されるデータのクロックが規定され
る。従って、データのクロック乗せ替えが併せて行なわ
れる。

【００２８】

【実施例】

（第１実施例）第１実施例のフレーム周期保持回路は、
図１に示すように、受信データの同期ワードを検出する
同期ワード検出器51と、規定タイミングでパルスを出力
する規定タイミング発生器53と、同期ワード検出パルス
と規定タイミングパルスとのずれを検出するずれ量検出
器52と、受信データを一時記憶して入力順に出力するＦ
ＩＦＯのようなメモリ55と、メモリ55からデータを読み
出すためのクロックを発生する転送クロック発生器57
と、転送クロック発生器57から発生されたクロックをず
れ量検出器52の検出したずれ量に応じて遅延させる転送
クロック遅延器56とを備えている。

【００２９】この回路のタイミングチャートを図２に示
している。この回路に入力した受信データのビット列
は、メモリ55に書き込まれ、次いで、転送クロック遅延
器56から出力された読出しクロックにより、入力順に読
み出されて出力される。同期ワード検出器51は、受信デ
ータの同期ワード（ＳＷ）を検出して同期ワード検出パ
ルスを出力し、ずれ量検出器52は、この同期ワード検出
パルスと、規定タイミング発生器53から出力される規定
タイミングパルスとのずれ量を検出して、転送クロック
遅延器56に対し、ずれ量に応じた遅延量を指示する信号
を出力する。

【００３０】転送クロック発生器57は、メモリ55に書き
込まれた１スロットのビット数を読み出すために必要な
数の基準転送クロックの群を、正規のフレーム周期で間
欠的に発生する。転送クロック遅延器56は、この転送ク
ロック発生器57から出力された基準転送クロックを遅延
させる。正規タイミング通りに受信できたスロットのデ
ータを読み出すためのクロックが、基準転送クロックか
ら一定量遅延するように、定常状態における遅延量を設
定する。そして、ずれ量検出器52から出力された遅延量
指示信号に応じて、この定常状態の遅延量を変更する。
こうすることにより、同期ワードパルスが規定タイミン
グパルスより進んだときでも、遅れたときでも、それに
応じた補正が可能になる。

【００３１】この転送クロック遅延器56は、規定タイミ
ングに対してスロットの入力時期の進みが拡大するとき
には、遅延量指示信号に従って、そのスロットのデータ
のメモリ55からの読出し時期を遅らせるように、読出し
クロックをメモリ55に入力し、逆に、スロットの入力時
期の進みが縮小するときには、そのスロットのデータの
メモリ55からの読出し時期を早めるように、読出しクロ
ックをメモリ55に入力する。その結果、メモリ55から
は、常に、正規のフレーム間隔でスロットのデータが読
み出される。

【００３２】このように、第１実施例のフレーム周期保
持回路は、規定タイミングに対するずれが検出されたス
ロットのデータを、無効データにすることなく、タイミ
ングを補正して、復号部に出力することができる。

【００３３】また、メモリ55に書込んだデータを、読出
しクロックで読み出すことにより、受信データに対する
クロックの乗せ替えが実行できる。

【００３４】なお、スロット単位の受信データを少ない
遅延量で次のブロックに転送する必要があるときは、メ
モリ55にＦＩＦＯのようなシリアルメモリを用い、読出
しクロックを、書込みクロックより高速化する（但し、
読出し開始は、同期ワード検出（ずれ量検出）以降とす
る）ことにより可能となる。

【００３５】（第２実施例）第２実施例のフレーム周期
保持回路は、図３に示すように、受信データの同期ワー
ドを検出する同期ワード検出器11と、同期ワード検出の
ための窓を発生する検出窓発生器12と、受信データを一
時記憶し、入力順に出力するエラスティック・バッファ
・メモリ16と、メモリ16に書き込まれたデータ中の同期
ワード位置を計算する同期ワード位置識別器14と、メモ
リ16への書込みクロックを発生する書込みクロック発生
器13と、メモリ16への読出しクロックを発生する読出し
クロック発生器15と、メモリ16から読み出されたデータ
を用いて復号処理を行なうデータ復号処理部17と、デー
タ復号処理部17にデータを取込むためのクロックを固定
的に発生する受信クロック発生器18とを備えている。

【００３６】この回路のタイミングチャートを図４に示
している。この回路に入力した受信データのビット列
は、書込みクロック発生器13から発生される書込みクロ
ックに応じてメモリ16に書き込まれ、読出しクロック発
生器15から発生される読出しクロックに応じてメモリ16
から読み出される。また、メモリ16からデータが読み出
されたとき、丁度、受信クロック発生器18から受信クロ
ックが発生されていれば、読み出されたそのデータはデ
ータ復号処理部17に取込まれる。

【００３７】書込みクロック発生器13は、各スロットの
データをメモリ16に書込むことができるように、余裕を
もって書込みクロックの発生を開始し、スロットのビッ
ト数を十分に上回る数のクロックを発生した後、クロッ
ク発生を停止する、という動作を一定周期で繰り返す。

【００３８】また、受信クロック発生器18は、連続する
一定数の受信クロックを発生する動作を一定周期で繰り
返す。この連続する受信クロックの数は、データ復号処
理部17に取り込む受信データフォーマットのビット数に
対応しており、また、連続する受信クロックの開始のタ
イミングは、規定タイミングと一致するように固定され
ている。

【００３９】メモリ16からのデータの読出しのタイミン
グは、この受信クロックに合わせて、連続する受信クロ
ックの先頭クロックが出力される時点でスロットの最初
のビットｉ₀ を読み出し、次のクロックの出力時点で次
のビットｉ₁ を読み出す、というように、調節される。

【００４０】同期ワード検出器11は、受信データに含ま
れる同期ワードを検出して、同期ワード検出パルスを出
力する。検出窓発生器12は、この同期ワード検出器11に
対して、ノイズなどのランダムデータによって誤って同
期ワード検出パルスを発生しないように、検出窓を与え
て、同期ワードを検出し得るデータの範囲を制御してい
る。この窓の大きさは、システム上の送信側のタイミン
グ許容値によって決められる。同期ワード検出器11は、
窓内に同期ワードを検出したとき、その検出パルスを同
期ワード位置識別器14に通知する。

【００４１】書込みクロック発生器13の発生する書込み
クロックは、メモリ16とともに、同期ワード位置識別器
14に入力しており、同期ワード位置識別器14は、メモリ
16へのデータの書込み開始時点からの書込みクロック数
をカウントしている。そして、同期ワード検出器11から
同期ワード検出の通知を受けると、同期ワード位置識別
器14は、メモリ16への書込みが開始されてからどの書込
みクロックの位置で同期ワードが検出されたかを読出し
クロック発生器15に通知する。

【００４２】読出しクロック発生器15は、同期ワード位
置識別器14より通知された書込みクロック位置と、正規
の状態において同期ワードが検出される筈の書込みクロ
ック位置との差を求めることによって、スロットの入力
タイミングが早まっているか、遅れているかを知ること
ができる。そして、その差に基づいて、読みだしクロッ
クを制御する。（なお、読みだしクロックは受信クロッ
クと同じクロック周期を有する） 即ち、メモリ16がＦＩＦＯであるとすると、スロットの
データが規定タイミングで受信できている場合には、読
出しクロックを正規のタイミングで出力する。スロット
のデータが規定タイミングよりも前に受信されていると
きは、読出しクロックを正規のタイミングより遅らせて
出力し、逆に、スロットのデータが規定タイミングより
も後に受信されているときは、読出しクロックを正規の
タイミングより早めて出力する。こうした補正を行なう
ことにより、常に、受信クロックの先頭のクロックに合
わせて、スロットの最初のビットｉ₀ をメモリ16から読
出し、次の受信クロックに合わせて、スロットの次のビ
ットｉ₁ を読み出す、ということが可能になる。なお、
メモリ16からデータが読み出されても、その時、受信デ
ータが出力されなければ、そのデータは捨てられる。

【００４３】また、同期ワード検出（補正値検出）以降
にメモリ16からのデータの読出しを開始することを条件
として、読出しクロック発生器15及び受信クロック発生
器18の発生する読出しクロックを書込みクロック発生器
13の書込みクロックに対して高速化することにより、ス
ロット単位での遅延を非常に小さく抑えた状態で処理を
完結することができる。

【００４４】このように、第２実施例のフレーム周期保
持回路は、受信タイミングがずれたスロットのデータを
正規のタイミングに補正してデータ復号処理部に出力す
ることができる。また、同時に、受信データのクロック
乗せ替えを実行することができる。

【００４５】なお、この実施例では、書込みクロック発
生器13が連続する書込みクロックを、間欠的に、一定周
期で発生するものとして説明したが、書込みクロック発
生器に、書込みクロックの連続発生を継続させてもよ
い。特に、移動通信の基地局では、各移動機から送信さ
れるスロットを順次受信するために、書込みクロック発
生器を連続動作させることが必要になる。この場合、同
期ワード位置識別器は、書込みクロックを一定数（例え
ば１フレーム周期のビット数）まで循環的にカウントす
る。

【００４６】（第３実施例）第３実施例のフレーム周期
保存回路は、メモリのハードウエアを簡単にするため、
図３の回路構成のメモリ16として、簡易なシリアル・シ
フトレジスタを用いている。その他の構成は第２実施例
の回路と変わりがない。

【００４７】この回路のタイミングチャートを図５に示
している。この回路に入力した受信データは、書込みク
ロック発生器13から発生されるクロックに応じて、順次
メモリ16に書き込まれ、メモリ内をシフトする。書込み
クロック発生器13は、一定数のクロックを発生した後、
クロックの発生を停止する。その時点で、メモリ16に
は、スロットのビット列を含む規定数のビットが格納さ
れた状態となる。

【００４８】メモリ16に格納されたデータは、読出しク
ロック発生器15の発生する読出しクロックによって順番
に読み出され、このとき、丁度、受信クロック発生器18
から受信クロックが発生されていれば、読み出されたデ
ータがデータ復号処理部17に取込まれる。

【００４９】受信クロック発生器18は固定タイミングで
受信クロックを発生し、読出しクロック発生器15は、こ
の受信クロックによって所定のデータが取込まれるよう
に、読出しクロックのタイミングを調節する。この調節
の機構及び動作は第２実施例と同じであり、ただ、メモ
リ16からのデータの読出し開始が、書込みクロック発生
器13の書込みクロックが停止した後に行なわれる点だけ
で違っている。

【００５０】この回路は、第２実施例と同様、受信タイ
ミングがずれたスロットのデータを、無効データとする
ことなく、正規のタイミングに補正して復号に用いるこ
とができ、また、受信データのクロック乗せ替えを併せ
て実行することができる。また、簡単な構成のメモリを
用いて回路を構成することができる。ただ、出力される
データの遅延量は、第２実施例に比べて長くなるが、読
出しクロックを高速化することによって、この遅延量を
小さくすることができる。

【００５１】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のフレーム周期保持回路は、受信タイミング
がずれた受信データを、タイミングを補正して復号に用
いることができる。従って、送信側の送信タイミングに
変動が生じた場合でも、フレーム受信率を低下させるこ
となく、送信信号を復号することができ、安定した伝送
品質を確保することができる。

【００５２】また、受信データのクロック乗せ替えを併
せて実行することができる。従って、クロック乗せ替え
のための回路を別途設ける必要が無く、総合的に見た回
路構成を簡略化することができる。

【００５３】また、この回路のメモリとして、シフトレ
ジスタを用いたものでは、ハードウエアを一層簡単にす
ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例におけるフレーム周期保持
回路のブロック図、

【図２】第１実施例のフレーム周期保持回路の動作を示
すタイミングチャート、

【図３】本発明の第２実施例におけるフレーム周期保持
回路のブロック図、

【図４】第２実施例のフレーム周期保持回路の動作を示
すタイミングチャート、

【図５】第３実施例のフレーム周期保持回路の動作を示
すタイミングチャート、

【図６】従来のフレーム周期保持回路のブロック図、

【図７】従来のフレーム周期保持回路の動作を示すタイ
ミングチャートである。

【符号の説明】

11、51 同期ワード検出器 12 検出窓発生器 13 書込みクロック発生器 14 同期ワード位置識別器 15 読出しクロック発生器 16、55 メモリ 17 データ復号処理部 18 受信クロック発生器 41 同期ワード検出器 42、52 ずれ量検出器 43、53 規定タイミング発生器 44 １フレーム遅延器 45 データ遅延器 46 セレクタ 56 転送クロック遅延器 57 転送クロック発生器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 受信データを一定のフレーム周期のデー
   タに補正して出力するフレーム周期保持回路において、 受信データを書き込むメモリと、 受信データに含まれる同期ワードを検出する同期ワード
   検出手段と、 検出された前記同期ワードの時間的位置を基に前記受信
   データの入力時期の変動を検出するずれ検出手段と、 前記メモリに書き込まれたデータを、前記変動を補正す
   るタイミングで読み出す読出し手段とを備えることを特
   徴とするフレーム周期保持回路。
2. 【請求項２】 前記読出し手段が、一つのスロットに含
   まれる前記受信データを、同一の補正を施したタイミン
   グで前記メモリから読み出すことを特徴とする請求項１
   に記載のフレーム同期保持回路。
3. 【請求項３】 前記ずれ検出手段が、前記同期ワード検
   出手段によって検出された同期ワードの時間的位置と、
   一定のフレーム周期で信号を出力する規定タイミング発
   生手段から出力された信号の時間的位置との差に基づい
   て、前記変動を検出することを特徴とする請求項１に記
   載のフレーム同期保持回路。
4. 【請求項４】 前記ずれ検出手段が、前記メモリへのデ
   ータの書込みクロックをカウントし、前記同期ワード検
   出手段によって検出された同期ワードの時間的位置に対
   応する書込みクロックのカウント数の変化に基づいて、
   前記変動を検出することを特徴とする請求項１に記載の
   フレーム同期保持回路。
5. 【請求項５】 前記読出し手段が、前記メモリに書き込
   まれたデータを転送するためのクロックを発生する転送
   クロック発生手段と、前記転送クロック発生手段により
   発生されたクロックを前記変動を補正するように遅延さ
   せる転送クロック遅延手段とを具備することを特徴とす
   る請求項１に記載のフレーム同期保持回路。
6. 【請求項６】 前記読出し手段が、次段の回路にデータ
   を取込むための受信クロックのタイミングに合わせて前
   記メモリに読出しクロックを出力し、前記メモリに書き
   込まれたデータを読み出すことを特徴とする請求項１に
   記載のフレーム同期保持回路。
7. 【請求項７】 前記メモリから読み出したデータをデー
   タ復号処理手段に出力することを特徴とする請求項１に
   記載のフレーム同期保持回路。
8. 【請求項８】 前記メモリが、ＦＩＦＯメモリから成る
   ことを特徴とする請求項１に記載のフレーム同期保持回
   路。
9. 【請求項９】 前記メモリが、シリアル・シフトレジス
   タから成ることを特徴とする請求項１に記載のフレーム
   同期保持回路。
10. 【請求項１０】 前記同期ワード検出手段に対して前記
    同期ワードを検出するためのデータの範囲を制御する検
    出窓発生手段を設けたことを特徴とする請求項１に記載
    のフレーム同期保持回路。