JPH0344211A

JPH0344211A - スキップ検出回路

Info

Publication number: JPH0344211A
Application number: JP17971289A
Authority: JP
Inventors: Toshio Iyota; 井余田　敏雄; Yuji Takahashi; 祐司高橋; Toyohiko Yoshino; 吉野　豊彦; Hideki Eisaki; 永崎　秀樹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕位相変動を受ける人力基準信号を受信し、当該入力基準
信号に対応した同期化基準信号を生成する位相同期発振
回路を有する信号受信システムにおける入力基準信号の
抜けを検出するスキップ検出回路に関し、前記信号受信システムにおける位相同期発振回路を利用
して回路構成を簡単にしたスキップ検出回路を提供する
ことを目的とし、入力基準信号に対応して当該入力基準信号に対応する同
期化基準信号を発生する位相同期発振回路を有する信号
受信システムにおいて入力基準信号の抜けを検出するス
キップ検出回路において、前記位相同期発振回路の出力
信号を計数し、人力基準信号に基づいた分周信号で計数
を終了するデジタル・カウンタと、当該デジタル・カウ
ンタの計数結果に対応したアドレスにスキップの有無を
表す情報が書かれているＲＯＭとから構成される。

〔産業上の利用分野〕

本発明は、位相変動を受ける入力基準信号を受信し、当
該入力基準信号に対応して当該入力基準信号に対応した
同期化基準信号を生成する位相同期発振回路を有する信
号受信システムにおいて入力基準信号の抜けを検出する
スキップ検出回路に関するものである。

伝送路に擾乱などが発生した場合、受信される入力基準
信号に瞬断が発生する。このような場合、入力基準信号
は、１ビツトないし数ビット抜けるという現象が発生す
る。本発明は、上記人力基準信号のビット抜け、すなわ
ち、スキップを検出するスキップ検出回路に関するもの
である。

〔従来の技術〕

第３図は従来例におけるスキップ検出回路説明図である
。第３図において、１１は入力基準信号を分周する分周
回路で、その出力はＲＳフリップ・フロップ１２のセッ
ト端子Ｓに入力する。そして、ＲＳフリップ・フロップ
１２の出力端子Ｑからの出力は、ＡＮＤ回路１３の一方
の端子に入力する。

また、ＡＮＤ回路１３の他方の端子には、入力基準信号
に同期した信号が、すなわち、位相同期発振回路（図示
せず）の出力が入力する。ＡＮＤ回路１３の面入力端子
に入力がある場合には、ＡＮＤ回路１３から出力がカウ
ンタ１４に入力する。

一方、分周回路１５は、位相同期発振回路の出力信号の
位相を分周する。

分周回路１５で分周された信号は、ＲＳフリップ・プロ
ップのリセット端子Ｒに入力し、ＲＳフリップ・フロッ
プ１２をリセットすると共に、カウンタ１４に入力して
カウンタ１４の計数をリセットする。

デイレイ回路１６は、カウンタ１４で計数された結果を
信号の１周期分遅らせるものである。排他的論理和回路
１７は、デイレイ回路１６の出力とカウンタ１４で計数
した結果とが入力される。

以上のような構成の従来技術におけるスキップ検出回路
についてその動作を説明する。

入力基準信号としてたとえば、６．３１２　Ｍ　Ｈｚあ
るいは１．５４４　Ｍ　Ｈｚを入力分周回路１１で１７
７８９、あるいは１　／１９３に分周して８ＫＨｚとし
てＲＳフリップ・フロップ１２のセット端子Ｓに入力す
る。

この結果、ＲＳフリップ・フロップ１２の出力端子Ｑか
ら信号が出力してＡＮＤ回路１３の一方の端子に入力す
る。ＡＮＤ回路１３の他方の端子には前記位相同期発振
回路の出力信号を分周した信号が入力する。分周回路１
５では前記位相同期発振回路の出力をたとえば、８ＫＨ
ｚに分周する。

そして、８ＫＨｚごとにＲＳフリップ・フロップ１２の
リセット端子Ｒに信号を出力してＲＳフリップ・フロッ
プ１２をリセットする。これと同時にカウンタ１４の計
数も上記信号でリセットする。

したがって、カウンタ１４は、ＲＳフリップ・フロップ
の出力端子Ｑから出力が出ている間、位相同期発振回路
の出力信号の数を計数することになる。

カウンタ１４の計数結果は、排他的論理和回路１７の他
方の端子に加えられる。排他的論理和回路１７の一方の
端子には、前周期でカウンタ１４の計数した結果がデイ
レイ回路１６により一周期分遅れて入力される。排他的
論理和回路１７における論理処理の結果の出力が“Ｏ″
であれば、カウンタ１４の計数結果が各周期毎に同じで
あることを意味し、入力基準信号にはスキップはないと
判定できる。これに反して、排他的論理和回路１７の出
力が１１”であれば、カウンタ１４の計数結果は、各周
期共に相違していることを意味し、入力基準信号にビッ
ト抜け、すなわち、スキップがあったと判定できる。

〔発明が解決しようとする課題〕

しかし、上記従来例ではスキップ検出回路にＲＳフリッ
プ・フロップ１２、分周回路１５、デイレイ回路１６お
よびＡＮＤ回路１３、排他的論理回路１７等が必要であ
った。

本発明は、前記信号受信システムにおける位相同期発振
回路を利用して回路構成を簡単にしたスキップ検出回路
を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明におけるスキップ検出回路の原理ブロッ
ク構成図である。

第１図において、入力分周回路１は、伝送路を介して入
力する入力基準信号の周波数を所望の周波数に変換する
。位相同期発振回路（ＰＬＯ）２は、周知のもので、図
示されていない電圧制御発振器が前記入力基準信号に位
相同期した発振を行い受信装置内の基準信号を出力する
。デジタル・カウンタ３は、位相同期発振回路２の出力
信号を計数し、入力基準信号を分周した信号でリセット
する。デジタル・カウンタ３の計数結果に対応したアド
レスをもってＲＯＭ４をアクセスする。ＲＯＭ４にはデ
ジタル・カウンタ３の計数結果に対応したアドレスにス
キップの有無を表す情報が書かれている。

〔作　　用〕

本発明の作用を第１図の原理ブロック構成図を参照しつ
つ説明する。

デジタル・カウンタ３は、位相同期発振回路２における
出力周波数の計数を開始し、入力分周回路１の信号によ
りデジタル・カウンタ３の計数を終了する。この間の入
力基準信号にスキップがない場合には、デジタル・カウ
ンタ３がリセットされるまでの期間が所定値であり、デ
ジタル・カウンタ３の計数結果は規定の数となる。そし
て、ＲＯＭ４上のその数に対応するアドレスには“０”
が書かれている。また、デジタル・カウンタ３の計数結
果が規定の数置外であるとすると、ＲＯＭ４上のこれら
の数に対応するアドレスには“１”が書かれている。し
たがって、デジタル・カウンタ３で計数された数が規定
の位置外の時には、ＲＯＭ４から“１”が読出され、入
力基準信号にスキップがあったことを検出する。

〔実　施　例〕

第２図は本発明におけるスキップ検出回路の一実施例説
明図を示す。

第２図において、符号工ないし４は第１図におけるもの
と対応するので、その説明は省略する。

分周回路５は、入力基準信号を入力分周回路ｌで８ＫＨ
ｚに分周したものをさらに分周する。

ラッチ回路６は、デジタル・カウンタ３で計数した結果
を一時的に保持する。

そして、入力基準信号を分周回路５で分周した信号の周
期ごとにデジタル・カウンタ３、およびラッチ回路６を
クリヤーする。

以上のような構成のスキップ検出回路の動作を説明する
。

入力基準信号は、入力分周回路ｌで、たとえば、８ＫＨ
ｚに分周される。そして、位相同期発振回路（ＰＬＯ）
２では、図示されていない電圧制御発振器は、自己の発
振周波数が前記入力分周回路１で分周された８ＫＨｚの
基準信号に位相同期するよう引込まれ、装置内に必要な
同期化した基準信号を発生する。

図示の場合、前記位相同期発振回路２の基準信号、たと
えば、４．０９６　Ｍ　Ｈｚの信号をデジタル・カウン
タ３で計数を開始する。

一方、入力分周回路１１．：ｌ：おいて、入力基準信号
を分周して得られた８ＫＨｚを分周回路５で、たとえば
、さらに、１／２に分周して４ＫＨｚを得る。この４Ｋ
Ｈｚ毎に前記デジタル・カウンタ３、およびラッチ回路
６の内容をクリヤーする。すなわち、位相同期発振回路
２の出力周波数が正しい場合、デジタル・カウンタ３は
、１０２４計数した所で終了する。そして、このデジタ
ル・カウンタ３で計数した値をラッチ回路６に転送し、
次の周期で上記値をアドレス情報としてＲＯＭ４をアク
セスする。ＲＯＭ４にはデジタル・カウンタ３の計数し
た値に対応したスキップ情報が書き込まれている。

たとえば、伝送路に擾乱がない場合には、デジタル・カ
ウンタ３で計数した値は１０２４である。この値のアド
レスに対応して書かれているＲＯＭ４の内容は、“Ｏ”
であるから、入力基準信号にはスキップがないことにな
る。デジタル・カウンタ３の計数が１０２４以外の数で
あれば、これらの数のアドレスに対応してＲＯＭ４には
全て“１”が書かれている。したがって、規定の入力信
号以外の時には、ＲＯＭ４から“１″が出力して入力基
準信号にスキップがあったことを検出する。

なお、分周回路５は、１／２に分周する例で説明したが
、この数に限定されるものではなく、位相同期発振回路
２の出力周波数を整数で割れる周波数であれば良い。ま
た、ＲＯＭ４のアドレスに書かれた情報は、“０”１”
でなく、スキップした数を書き込んでも良い。

〔発明の効果〕

本発明によれば、入力基準信号の位相変動に伴うスキッ
プの発生を検出するスキップ検出において、信号受信シ
ステムとして必ず必要な位相同期発振回路を利用してい
るので、簡単な構成にすることができる。

また、ＲＯＭの記憶内容でスキップの有無を検出してい
るので、ＲＯＭの内容を変えるだけで、入力信号に依存
しない汎用的なスキップ検出回路となる。

【図面の簡単な説明】

第１図は本発明におけるスキップ検出回路の原理ブロッ
ク構成図、第２図は本発明におけるスキップ検出回路の
一実施例説明図、第３図は従来例におけるスキップ検出
回路説明図である。１・・・入力分周回路２・・・位相同期発振回路３・・・デジタル・カウンタ４・・・ＲＯＭ５・・・分周回路６・・・ラッチ回路

Claims

【特許請求の範囲】入力基準信号に対応して当該入力基準信号に対応する同
期化基準信号を発生する位相同期発振回路を有する信号
受信システムにおいて入力基準信号の抜けを検出するス
キップ検出回路において、前記位相同期発振回路２の出
力信号を計数し、入力基準信号に基づいた分周信号で計
数を終了するデジタル・カウンタ３と、当該デジタル・カウンタ３の計数結果に対応したアドレ
スにスキップの有無を表す情報が書かれているＲＯＭ４
と、を備えたことを特徴とするスキップ検出回路。