JPH0664094B2 - 信号の周波数を周波数範囲に分類するデイジタル回路 - Google Patents
信号の周波数を周波数範囲に分類するデイジタル回路Info
- Publication number
- JPH0664094B2 JPH0664094B2 JP61209397A JP20939786A JPH0664094B2 JP H0664094 B2 JPH0664094 B2 JP H0664094B2 JP 61209397 A JP61209397 A JP 61209397A JP 20939786 A JP20939786 A JP 20939786A JP H0664094 B2 JPH0664094 B2 JP H0664094B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- counter
- flip
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
- G01R23/155—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit) giving an indication of the number of times this occurs, i.e. multi-channel analysers (for pulse characteristics)
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、基準信号としてクロック信号の周波数を使
用して、少なくとも２つの重複しない周波数範囲に信号
の周波数を分類するディジタル回路に関する。
用して、少なくとも２つの重複しない周波数範囲に信号
の周波数を分類するディジタル回路に関する。
（従来の技術） エレクトロニクスの分野では、信号の可変周波数の測
定、および正確な数値の決定を行なう代わりに、その信
号の周波数を周波数範囲に分類して、その周波数が関連
する周波数範囲にある場合には論理レベル１のディジタ
ル信号を発生することが必要とされている場合がある。
定、および正確な数値の決定を行なう代わりに、その信
号の周波数を周波数範囲に分類して、その周波数が関連
する周波数範囲にある場合には論理レベル１のディジタ
ル信号を発生することが必要とされている場合がある。
（発明が解決しようとする問題点） この発明の目的は、基準信号としてクロック信号の周波
数を使用するようなディジタル回路を提供することであ
る。
数を使用するようなディジタル回路を提供することであ
る。
（問題点を解決するための手段） この発明によれば、この目的は、基準信号としてクロッ
ク信号の周波数を使用して少なくとも２つの重複しない
周波数範囲に信号Ｓの周波数を分類するディジタル回路
において、各々がリセット入力とカウント入力とカウン
ト出力とを有している第１および第２のカウンタと、各
々がイネーブル入力と並列入力と並列出力とを有してい
る第１および第２のバッファと、上記第１のバッファの
並列出力に接続された入力と複数のディジタル出力とを
有し各ディジタル出力は上記重複しない周波数範囲の１
つに割当てられている比較器と、上記比較器のディジタ
ル出力の１つに接続されたデータ入力と出力とを有し上
記信号（Ｓ）によりクロックされる複数のフリップフロ
ップと、上記複数のフリップフロップそれぞれに対応す
る上記フリップフロップのデータ入力とその出力との排
他的論理和を演算してさらにその演算結果の論理和を論
理出力から出力する論理回路手段とを具備し、上記信号
（Ｓ）は上記第１のカウンタのリセット入力と上記第２
のカウンタのカウント入力と上記第１のバッファのイネ
ーブル入力とに供給され、上記クロック信号が上記第１
のカウンタのカウント入力に接続され、上記第１のカウ
ンタのカウント出力が上記第１のバッファの並列入力に
接続され、上記第２のカウンタのリセット入力が上記論
理回路手段の論理出力に接続され、上記第２のバッファ
の各入力には上記フリップフロップの出力の１つが供給
され、上記第２のカウンタのカウント出力が予め定めら
れた状態になった時に上記第２のバッファのイネーブル
入力に信号が供給され、上記第２のバッファの出力が上
記周波数範囲を表わすことを特徴とするディジタル回路
によって達成される。
ク信号の周波数を使用して少なくとも２つの重複しない
周波数範囲に信号Ｓの周波数を分類するディジタル回路
において、各々がリセット入力とカウント入力とカウン
ト出力とを有している第１および第２のカウンタと、各
々がイネーブル入力と並列入力と並列出力とを有してい
る第１および第２のバッファと、上記第１のバッファの
並列出力に接続された入力と複数のディジタル出力とを
有し各ディジタル出力は上記重複しない周波数範囲の１
つに割当てられている比較器と、上記比較器のディジタ
ル出力の１つに接続されたデータ入力と出力とを有し上
記信号（Ｓ）によりクロックされる複数のフリップフロ
ップと、上記複数のフリップフロップそれぞれに対応す
る上記フリップフロップのデータ入力とその出力との排
他的論理和を演算してさらにその演算結果の論理和を論
理出力から出力する論理回路手段とを具備し、上記信号
（Ｓ）は上記第１のカウンタのリセット入力と上記第２
のカウンタのカウント入力と上記第１のバッファのイネ
ーブル入力とに供給され、上記クロック信号が上記第１
のカウンタのカウント入力に接続され、上記第１のカウ
ンタのカウント出力が上記第１のバッファの並列入力に
接続され、上記第２のカウンタのリセット入力が上記論
理回路手段の論理出力に接続され、上記第２のバッファ
の各入力には上記フリップフロップの出力の１つが供給
され、上記第２のカウンタのカウント出力が予め定めら
れた状態になった時に上記第２のバッファのイネーブル
入力に信号が供給され、上記第２のバッファの出力が上
記周波数範囲を表わすことを特徴とするディジタル回路
によって達成される。
この発明は、特に、ディジタル信号処理回路を備えたテ
レビジョン受像機に適用されるもので、このテレビジョ
ン受像機においては、通常のテレビジョン方式の水平周
波数だけでなく、その周波数の1.5倍または２倍の水平
周波数も用いられる場合がある。これら３つの水平周波
数の値は、例えば、これらの異なった水平周波数が割当
てられている画像信号を記憶するビデオレコーダによっ
てテレビジョン受像機に送られる。このテレビジョン受
像機において、この発明によるディジタル回路は、異な
る水平周波数を誤りなく識別する必要がある。このこと
は、基準信号として使用されるクロック信号が一定のも
のでなく、例えば12MHzから15MHzの間でクロック信号が
変化されるような場合にも確実に行われる。
レビジョン受像機に適用されるもので、このテレビジョ
ン受像機においては、通常のテレビジョン方式の水平周
波数だけでなく、その周波数の1.5倍または２倍の水平
周波数も用いられる場合がある。これら３つの水平周波
数の値は、例えば、これらの異なった水平周波数が割当
てられている画像信号を記憶するビデオレコーダによっ
てテレビジョン受像機に送られる。このテレビジョン受
像機において、この発明によるディジタル回路は、異な
る水平周波数を誤りなく識別する必要がある。このこと
は、基準信号として使用されるクロック信号が一定のも
のでなく、例えば12MHzから15MHzの間でクロック信号が
変化されるような場合にも確実に行われる。
（実施例） 第１図はこの発明の実施例を示すブロック図であり、ア
ップカウンタz1のカウント入力zeにはクロック信号ｔが
供給され、そのリセット入力reには信号Ｓが供給されて
いる。この信号Ｓは、第１のバッファs1のイネーブル入
力ueにも供給されている。すなわち、この入力ueが付勢
された時に、並列バッファ入力peに送られて来た信号が
そのバッファのセルに転送されることが許可される。こ
の並列バッファ入力peは、第１のアップカウンタz1のカ
ンウント出力saに接続されており、一方、第１のバッフ
ァs1の並列出力paは、多重比較器（マルチプル・コンパ
レータ）ｋの並列入力peに接続されている。この多重比
較器ｋにおいては、それぞれ重複しない周波数範囲がデ
ィジタル出力a1,a2,anに割当てられる。
ップカウンタz1のカウント入力zeにはクロック信号ｔが
供給され、そのリセット入力reには信号Ｓが供給されて
いる。この信号Ｓは、第１のバッファs1のイネーブル入
力ueにも供給されている。すなわち、この入力ueが付勢
された時に、並列バッファ入力peに送られて来た信号が
そのバッファのセルに転送されることが許可される。こ
の並列バッファ入力peは、第１のアップカウンタz1のカ
ンウント出力saに接続されており、一方、第１のバッフ
ァs1の並列出力paは、多重比較器（マルチプル・コンパ
レータ）ｋの並列入力peに接続されている。この多重比
較器ｋにおいては、それぞれ重複しない周波数範囲がデ
ィジタル出力a1,a2,anに割当てられる。
多重比較器ｋは、ウインドウ比較器と見なすこともでき
る。このウインドウ比較器は、アップカウンタz1のカウ
ント値が各出力a1,a2,anに適当てられた数値範囲内（例
えば、第３図を参照すると、出力a2には480から699まで
の数値範囲が割当てられている。）にある時、その出力
に論理レベル１のディジタル信号を出力する。
る。このウインドウ比較器は、アップカウンタz1のカウ
ント値が各出力a1,a2,anに適当てられた数値範囲内（例
えば、第３図を参照すると、出力a2には480から699まで
の数値範囲が割当てられている。）にある時、その出力
に論理レベル１のディジタル信号を出力する。
出力a1,a2,およびanは、信号Ｓによってクロックされる
Ｄフリップフロップd1,d2,およびdnのＤ入力Ｄと、EXOR
ゲートx1,x2およびxnの第１の入力とにそれぞれ接続さ
れている。
Ｄフリップフロップd1,d2,およびdnのＤ入力Ｄと、EXOR
ゲートx1,x2およびxnの第１の入力とにそれぞれ接続さ
れている。
EXORゲートx1,x2,およびxnの第２の入力には、各対応す
るＤフリップフロップd1,d2,およびdnのＱ出力がそれぞ
れ接続されている。
るＤフリップフロップd1,d2,およびdnのＱ出力がそれぞ
れ接続されている。
これらのEXORゲートx1,x2,およびxnの出力は、第１のOR
ゲートog1の入力の１つに接続されており、この第１のO
Rゲートog1の出力は、第２のアップカウンタz2のリセッ
ト入力reに接続されている。この第２のアップカウンタ
z2のカウント入力zeには、信号Ｓが供給される。第２の
アップカウンタz2の各カウント出力は、ANDゲートugの
入力に接続されており、このANDゲートugの出力は、第
２のバッファs2のイネーブル入力ueに接続されている。
この第２のバッファs2の各入力は、それぞれＤフリップ
フロップd1,d2,dnのうちの１つのＱ出力に接続されてお
り、第２のバッファs2の出力b1,b2,bnが、このディジタ
ル回路の各周波数範囲出力となる。
ゲートog1の入力の１つに接続されており、この第１のO
Rゲートog1の出力は、第２のアップカウンタz2のリセッ
ト入力reに接続されている。この第２のアップカウンタ
z2のカウント入力zeには、信号Ｓが供給される。第２の
アップカウンタz2の各カウント出力は、ANDゲートugの
入力に接続されており、このANDゲートugの出力は、第
２のバッファs2のイネーブル入力ueに接続されている。
この第２のバッファs2の各入力は、それぞれＤフリップ
フロップd1,d2,dnのうちの１つのＱ出力に接続されてお
り、第２のバッファs2の出力b1,b2,bnが、このディジタ
ル回路の各周波数範囲出力となる。
信号Ｓのパルスの立上がりエッジによって、第１のアッ
プカウンタz1がリセットされ、これと同時に、この第１
のアップカウンタz1のその時のカウント値が第１のバッ
ファs1に転送される。この結果、上記した数値範囲の分
類が多重比較器ｋで実行できるようになる。第２のアッ
プカウンタz2は、多重比較器ｋの出力状態が信号Ｓの２
つの連続するパルス相互間の期間で変化するたびにリセ
ットされる。この多重比較器ｋの出力状態の変化とは、
例えば、HLLからLHLへの変化のようなものである。第２
のアップカウンタz2が“充満状態”になった時、すなわ
ちカウント出力sa全てがＨレベルとなった時には、AND
ゲートugによって第２のバッファs2のイネーブル入力が
付勢されて、多重比較器ｋの瞬時状態がバッファs2に転
送されることが許可される。この状態は、多重比較器ｋ
の出力状態が第２のカウンタz2の容量に対応する時間だ
け維持されるまで変化しない。例えば、アップカウンタ
z2が６段から成る２進カウンタならば、多重比較器ｋの
出力状態は、信号Ｓの２６＝64個のパルス期間中変化し
ないで維持されなければならない。
プカウンタz1がリセットされ、これと同時に、この第１
のアップカウンタz1のその時のカウント値が第１のバッ
ファs1に転送される。この結果、上記した数値範囲の分
類が多重比較器ｋで実行できるようになる。第２のアッ
プカウンタz2は、多重比較器ｋの出力状態が信号Ｓの２
つの連続するパルス相互間の期間で変化するたびにリセ
ットされる。この多重比較器ｋの出力状態の変化とは、
例えば、HLLからLHLへの変化のようなものである。第２
のアップカウンタz2が“充満状態”になった時、すなわ
ちカウント出力sa全てがＨレベルとなった時には、AND
ゲートugによって第２のバッファs2のイネーブル入力が
付勢されて、多重比較器ｋの瞬時状態がバッファs2に転
送されることが許可される。この状態は、多重比較器ｋ
の出力状態が第２のカウンタz2の容量に対応する時間だ
け維持されるまで変化しない。例えば、アップカウンタ
z2が６段から成る２進カウンタならば、多重比較器ｋの
出力状態は、信号Ｓの２６＝64個のパルス期間中変化し
ないで維持されなければならない。
第２図は、第１のバッファs1と、３つの重複しない周波
数範囲が設定されている多重比較器ｋの構成を示すもの
である。サブ回路s1,kは、第２のORゲートog2と、第１
および第２のRSフリップフロップr1,r2と、第２のNORゲ
ートnr2とによって構成される。第１の周波数範囲の上
限のためのカウント出力sa1は、RSフリップフロップr1
のＳ入力に接続されており、第２の周波数範囲の上限の
ためのカウント出力sa2はRSフリップフロップr2のＳ入
力に接続されている。第２のORゲートog2の２つの入力
のうち一方の入力、および第２のRSフリップフロップr2
のＲ入力には、信号Ｓが供給されており、第２のORゲー
トog2の他の入力には、第２の周波数範囲の上限のため
のカウント出力sa2が接続されている。第１のRSフリッ
プフロップr1のＲ入力は、第２のORゲートog2の出力が
接続されている。RSフリップフロップr1,r2のＱ出力
は、それぞれ第２のNORゲートnr2の２つの入力に供給さ
れる。この第２のNORゲートnr2の出力は、多重比較器ｋ
の第１の出力a1に対応しており、一方、多重比較器ｋの
第２および第３の出力a2,a3は、それぞれ第１および第
２のRSフリップフロップr1,r2のＱ出力に対応してい
る。
数範囲が設定されている多重比較器ｋの構成を示すもの
である。サブ回路s1,kは、第２のORゲートog2と、第１
および第２のRSフリップフロップr1,r2と、第２のNORゲ
ートnr2とによって構成される。第１の周波数範囲の上
限のためのカウント出力sa1は、RSフリップフロップr1
のＳ入力に接続されており、第２の周波数範囲の上限の
ためのカウント出力sa2はRSフリップフロップr2のＳ入
力に接続されている。第２のORゲートog2の２つの入力
のうち一方の入力、および第２のRSフリップフロップr2
のＲ入力には、信号Ｓが供給されており、第２のORゲー
トog2の他の入力には、第２の周波数範囲の上限のため
のカウント出力sa2が接続されている。第１のRSフリッ
プフロップr1のＲ入力は、第２のORゲートog2の出力が
接続されている。RSフリップフロップr1,r2のＱ出力
は、それぞれ第２のNORゲートnr2の２つの入力に供給さ
れる。この第２のNORゲートnr2の出力は、多重比較器ｋ
の第１の出力a1に対応しており、一方、多重比較器ｋの
第２および第３の出力a2,a3は、それぞれ第１および第
２のRSフリップフロップr1,r2のＱ出力に対応してい
る。
第３図は、第１図に示したディジタル回路の具体的応用
例を示すブロック図で、この例においては、第１図およ
び第２図で示した信号Ｓおよびクロック信号ｔは、ディ
ジタル信号処理回路を備えたテレビジョン受像機の水平
同期パルスｈおよびシステムクロックｃとなっている。
アップカンウンタz1およびz2は、それぞれ２１ ０および
２６の容量を有しており、このアップカンウンタz1の容
量は、第１のアップカウンタz1と第１のバッファs1との
間の接続線、および第１のバッファs1と多重比較器ｋと
の間の接続線の斜線に示した数字10によって示されてい
る。ここでは、３つの周波数範囲が設けられており、こ
の周波数範囲は、０からfh、fhから1.5fh、および1.5fh
から2fhである。ここで、fhは水平周波数である。
例を示すブロック図で、この例においては、第１図およ
び第２図で示した信号Ｓおよびクロック信号ｔは、ディ
ジタル信号処理回路を備えたテレビジョン受像機の水平
同期パルスｈおよびシステムクロックｃとなっている。
アップカンウンタz1およびz2は、それぞれ２１ ０および
２６の容量を有しており、このアップカンウンタz1の容
量は、第１のアップカウンタz1と第１のバッファs1との
間の接続線、および第１のバッファs1と多重比較器ｋと
の間の接続線の斜線に示した数字10によって示されてい
る。ここでは、３つの周波数範囲が設けられており、こ
の周波数範囲は、０からfh、fhから1.5fh、および1.5fh
から2fhである。ここで、fhは水平周波数である。
この例では、第１図および第２図に示したような多重比
較器ｋの第１のディジタル出力a1は使用されておらず、
第１図の第１のＤフリップフロップd1および第１のEXOR
ゲートx1は、第１のNORゲートnr1に置換えられている。
この第１のNORゲートnr1の２つの入力は、第２のバッフ
ァs2の２つの出力に接続されている。この２つの出力か
ら、信号“fh"および“1.5fh"が得られ、第１のNORゲー
トnr1の出力から信号“2fh"が得られる。
較器ｋの第１のディジタル出力a1は使用されておらず、
第１図の第１のＤフリップフロップd1および第１のEXOR
ゲートx1は、第１のNORゲートnr1に置換えられている。
この第１のNORゲートnr1の２つの入力は、第２のバッフ
ァs2の２つの出力に接続されている。この２つの出力か
ら、信号“fh"および“1.5fh"が得られ、第１のNORゲー
トnr1の出力から信号“2fh"が得られる。
第３図に示した回路がNTSC方式のテレビジョン受像機用
に設計されたものであれば、多重比較器ｋの第２の出力
a2は480から699までの数値が割当てられ、第３の出力a3
は700以上の数値に割当てられる。
に設計されたものであれば、多重比較器ｋの第２の出力
a2は480から699までの数値が割当てられ、第３の出力a3
は700以上の数値に割当てられる。
この発明によるディジタル回路は、信号Ｓの周波数の分
類、特別には水平同期パルスｈの周波数の分類を誤りな
く実行することができる。このディジタル回路は集積化
に適しており、大規模集積回路として設計されている回
路や、これから設計される回路に組込むことができる。
絶縁ゲート型電界効果トランジスタ、すなわちMOS技術
は、このディジタル回路を形成するのに特に適したもの
である。
類、特別には水平同期パルスｈの周波数の分類を誤りな
く実行することができる。このディジタル回路は集積化
に適しており、大規模集積回路として設計されている回
路や、これから設計される回路に組込むことができる。
絶縁ゲート型電界効果トランジスタ、すなわちMOS技術
は、このディジタル回路を形成するのに特に適したもの
である。
第１図はこの発明の一実施例に係るディジタル回路を示
すブロック図、第２図は３つの非重複周波数範囲を有す
る第１図の回路の一部を簡単に示す図、第３図はテレビ
ジョン受像機に使用される上記ディジタル回路を示すブ
ロック図である。 z1,z2……アップカウンタ,s1,s2……バッファ、ｋ……
多重比較器、d1〜dn……Ｄフリップフロップ、x1〜xn…
…EXORゲート、og1,og2……ORゲート、nr1,nr2……NOR
ゲート。
すブロック図、第２図は３つの非重複周波数範囲を有す
る第１図の回路の一部を簡単に示す図、第３図はテレビ
ジョン受像機に使用される上記ディジタル回路を示すブ
ロック図である。 z1,z2……アップカウンタ,s1,s2……バッファ、ｋ……
多重比較器、d1〜dn……Ｄフリップフロップ、x1〜xn…
…EXORゲート、og1,og2……ORゲート、nr1,nr2……NOR
ゲート。
Claims (6)
- 【請求項１】基準信号としてクロック信号の周波数を使
用して２以上の重複しない周波数範囲に信号（Ｓ）の周
波数を分類するディジタル回路において、 各々がリセット入力と、カウント入力と、カウント出力
とを有している第１および第２のカウンタと、 各々がイネーブル入力と、並列入力と、並列出力とを有
している第１および第２のバッファと、 上記第１のバッファの並列出力に接続された入力と、複
数のディジタル出力とを有し、各ディジタル出力は上記
重複しない周波数範囲の１つに割当てられている比較器
と、 各々が上記比較器のディジタル出力の１つに接続された
データ入力と、出力とを有し、上記信号（Ｓ）によりク
ロックされる複数のフリップフロップと、 上記複数のフリップフロップそれぞれに対応する上記フ
リップフロップのデータ入力とその出力との排他的論理
和を演算してさらにその演算結果の論理和を論理出力か
ら出力する論理回路手段とを具備し、 上記信号（Ｓ）は上記第１のカウンタのリセット入力
と、上記第２のカウンタのカウント入力と、上記第１の
バッファのイネーブル入力とに供給され、 上記クロック信号は上記第１のカウンタのカウント入力
に接続され、 上記第１のカウンタのカウント出力は上記第１のバッフ
ァの並列入力に接続され、 上記第２のカウンタのリセット入力は上記論理回路手段
の論理出力に接続され、 上記第２のバッファの各入力には上記フリップフロップ
の出力の１つが供給され、上記第２のカウンタのカウン
ト出力が予め定められた状態になった時に上記第２のバ
ッファのイネーブル入力に信号が供給され、上記第２の
バッファの出力が上記周波数範囲を表わすことを特徴と
するディジタル回路。 - 【請求項２】上記第１のカウンタは、第１の周波数範囲
の上限のための第１のカウント出力と、第２の周波数範
囲の上限のための第２のカウント出力とを有し、 上記第１のバッファと上記比較器は、上記第１および第
２のカウント出力がＳ入力にそれぞれ接続されている第
１および第２のRSフリップフロップと、一方の入力が上
記第２のカウント出力に接続され他方の入力が上記信号
（Ｓ）に接続され出力が上記第１のRSフリップフロップ
のＲ入力に接続されている第１のORゲートと、上記信号
（Ｓ）が上記第２のRSフリップフロップのＲ入力に供給
され、入力に上記第１および第２のRSフリップフロップ
の出力が接続された第１のNORゲートとから構成され、
上記第１のNORゲートの出力、上記第１のRSフリップフ
ロップの出力、および上記第２のRSフリップフロップの
出力が上記比較器の第１、第２、および第３の出力とな
る特許請求の範囲第１項記載のディジタル回路。 - 【請求項３】基準信号としてテレビジョン受像機のシス
テムクロックを使用して水平同期信号を複数の周波数範
囲に分類するディジタル回路において、 各々がリセット入力と、カウント入力と、カウント出力
とを有している第１および第２のカウンタと、 各々がイネーブル入力と、入力と、出力とを有している
第１および第２のバッファと、 上記第１バッファの並列出力に接続された入力と、上記
複数の周波数範囲に属す第１および第２の周波数範囲に
それぞれ割当てられた第１および第２の出力とを有して
いる比較器と、 各々のデータ入力に上記比較器の第１および第２の出力
がそれぞれ接続され、それぞれ出力を有し、上記水平同
期信号によってクロックされる第１および第２のフリッ
プフロップと、 上記第１のフリップフロップのデータ入力と上記第１の
フリップフロップの出力との排他的論理和と、上記第２
のフリップフロップのデータ入力と上記第２のフリップ
フロップの出力との排他的論理和を演算し、さらにこれ
らの演算結果の論理和を論理出力から出力する論理回路
手段とを具備し、 上記水平同期信号は、上記第１のカウンタのリセット入
力と、上記第２のカウンタのカウント入力と、上記第１
のバッファのイネーブル入力とに供給され、 上記システムクロックは上記第１のカウンタのカウント
入力に供給され、 上記第１のカウンタのカウント出力は、上記第１のバッ
ファの並列入力に接続され、 上記第２のカウンタのリセット入力には上記論理回路手
段の論理出力が接続され、 上記第２のバッファは、上記第１のフリップフロップの
出力に接続された第１の入力と、上記第２のフリップフ
ロップの出力に接続された第２の入力とを有し、上記第
２のカウンタが予め定められたカウントになった時に上
記第２のバッファのイネーブル入力に信号が供給され、
上記第２のバッファの第１の出力が第１の周波数範囲を
表わし、上記第２のバッファの第２の出力が第２の周波
数範囲を表わすことを特徴とするディジタル回路。 - 【請求項４】上記第２のバッファの第１の出力と第２の
出力との否定論理和を演算して、その演算結果を第３の
周波数を範囲として出力する第２の論理回路手段を具備
している特許請求の範囲第３項記載のディジタル回路。 - 【請求項５】fhを水平周波数として、上記第１、第２、
第３の周波数範囲は、それぞれ０からfh、fhから1.5f
h、1.5fhから2.0fhまでの周波数範囲である特許請求の
範囲第４項記載のディジタル回路。 - 【請求項６】上記第１のカウンタは２１ ０のカウント容
量を有するアップカウンタであり、 上記第２のカウンタは２６のカウント容量を有するアッ
プカウンタであり、 上記比較器の第１の出力は480から699まで数値範囲を表
わし、 上記比較器の第２の出力は700以上の数値範囲を表わ
し、 上記ディジタル回路はNTSC方式を利用したテレビジョン
受像機で使用される特許請求の範囲第５項記載のディジ
タル回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP85111258.1 | 1985-09-06 | ||
| EP85111258A EP0213233B1 (de) | 1985-09-06 | 1985-09-06 | Digitalschaltung zur Frequenzbereichsklassifizierung der Frequenz eines Signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6261532A JPS6261532A (ja) | 1987-03-18 |
| JPH0664094B2 true JPH0664094B2 (ja) | 1994-08-22 |
Family
ID=8193744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209397A Expired - Lifetime JPH0664094B2 (ja) | 1985-09-06 | 1986-09-05 | 信号の周波数を周波数範囲に分類するデイジタル回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4751576A (ja) |
| EP (1) | EP0213233B1 (ja) |
| JP (1) | JPH0664094B2 (ja) |
| AU (1) | AU6173286A (ja) |
| DE (1) | DE3578913D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1274876A (en) * | 1986-10-15 | 1990-10-02 | Myles Mcmillan | Apparatus for measuring the frequency of microwave signals |
| JPH01232393A (ja) * | 1988-03-14 | 1989-09-18 | Sony Corp | 周波数検出器 |
| US5626425A (en) * | 1995-02-06 | 1997-05-06 | Becton Dickinson And Company | Electronic thermometer with audible temperature rise indicator |
| US6278331B1 (en) * | 1999-03-30 | 2001-08-21 | Infineon Technologies Ag | System and method for compensating wafer parameters |
| JP2012156676A (ja) * | 2011-01-25 | 2012-08-16 | Hitachi Ltd | 周波数判定回路および半導体装置 |
| KR102029467B1 (ko) * | 2012-01-05 | 2019-10-07 | 한국전자통신연구원 | 자동 주파수 제어 장치 및 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537001A (en) * | 1968-12-05 | 1970-10-27 | Bell Telephone Labor Inc | Multifrequency tone detector |
| US3990007A (en) * | 1975-03-31 | 1976-11-02 | Gte Automatic Electric Laboratories Incorporated | Programmable frequency detector |
| US4021741A (en) * | 1975-05-29 | 1977-05-03 | Zenith Radio Corporation | Remote control with reduced responsiveness to interrupted actuating signals |
| GB1520589A (en) * | 1976-06-17 | 1978-08-09 | Gen Instr Microelect | Multi-frequency receiver circuits |
| JPS5537027A (en) * | 1978-09-08 | 1980-03-14 | Hitachi Ltd | Frequency discriminating circuit |
-
1985
- 1985-09-06 EP EP85111258A patent/EP0213233B1/de not_active Expired - Lifetime
- 1985-09-06 DE DE8585111258T patent/DE3578913D1/de not_active Expired - Fee Related
-
1986
- 1986-08-25 AU AU61732/86A patent/AU6173286A/en not_active Abandoned
- 1986-09-04 US US06/903,558 patent/US4751576A/en not_active Expired - Fee Related
- 1986-09-05 JP JP61209397A patent/JPH0664094B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3578913D1 (de) | 1990-08-30 |
| AU6173286A (en) | 1987-03-12 |
| US4751576A (en) | 1988-06-14 |
| JPS6261532A (ja) | 1987-03-18 |
| EP0213233B1 (de) | 1990-07-25 |
| EP0213233A1 (de) | 1987-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313154A (en) | Apparatus for detecting a frequency deviation between two frequency sources | |
| US3878473A (en) | Digital phase-locked loop generating signed phase values at zero crossings | |
| JPH0664094B2 (ja) | 信号の周波数を周波数範囲に分類するデイジタル回路 | |
| US7684533B2 (en) | Phase lock loop jitter measurement | |
| US5412311A (en) | System for unambiguously determining the phase of an input signal of relative to a clock reference signal | |
| KR0120742B1 (ko) | 주파수 검출기 | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| KR19990006220A (ko) | 위상차 검출 및 판별 회로 및 이를 이용한 위상차 검출 및 판별방법 | |
| US5436927A (en) | Method and apparatus for testing frequency symmetry of digital signals | |
| US6519311B2 (en) | Overflow detector for FIFO | |
| US6897686B2 (en) | Pulse peak and/or trough detector | |
| US20060269030A1 (en) | Phase lock loop jitter measurement | |
| US5090034A (en) | Dual channel ionization counter | |
| US5294844A (en) | Sampling signal generation circuit | |
| US11239849B2 (en) | Locked loop circuit and method with multi-phase synchronization | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP3033277B2 (ja) | 度数分布計算装置 | |
| JP3341544B2 (ja) | 信号周期計測装置 | |
| JP2959303B2 (ja) | 演算回路 | |
| JP2834881B2 (ja) | データ判定装置 | |
| JP3427814B2 (ja) | 受信回路 | |
| US5204885A (en) | Method and device for evaluating a digital signal using a digital counter with lsb signal separately applied to both counter and register | |
| JP3965473B2 (ja) | クロック周波数比較回路 | |
| US6943711B2 (en) | Frequency-digital signal conversion circuit | |
| JPH02214348A (ja) | アクセス異常検出装置 |