KR0120742B1

KR0120742B1 - 주파수 검출기

Info

Publication number: KR0120742B1
Application number: KR1019890002227A
Authority: KR
Inventors: 나오다까 안도
Original assignee: 오가 노리오; 소니가부시기가이샤
Priority date: 1988-03-14
Filing date: 1989-02-25
Publication date: 1997-11-04
Also published as: EP0333382B1; US4922343A; DE68909453T2; DE68909453D1; KR890015607A; EP0333382A1; JPH01232393A; CA1313221C

Abstract

내용 없음.

Description

주파수 검출기

제1도는 본원 발명의 주파수검출기의 일예를 나타내는 구성도.

제2도는 제1도예의 주파수 검출과정을 설명하기 위한 선도.

제3도는 주파수검출기의 한 용도로서의 스캔콘버퍼장치를 사용한 모니터시스템을 나타내는 일부절결 사시도.

제4도는 종래의 주파수검출기를 나타내는 구성도.

* 도면의 주요부분에 대한 부호의 설명

16 : N분주기 17 : 발진기

18 : 카운터 19, 23 : 래치회로

20 : 연산비교회로 21 : 가산/감산회로

24 : 비교회로 26 : M비트시프트레지스터

29 : 연산회로

본원 발명은 예를 들면 각종 수평주파수를 가진 각종 영상신호를 특정의 수평편향주파수를 가진 1개의 모니터수상기로 시청하기 위한 스캔콘버퍼장치에 사용하기에 적합한 주파수검출기에 관한 것이다.

본원 발명은 예를 들면 각종 수평주파수를 가진 각종 영상신호를 특정의 수평편향주파수를 가진 1개의 모니터 수상기로 시청하기 위한 스캔콘버터장치에 사용하기에 적합한 주파수검출기로서, 피측정신호의 소정주기동안 기준클록을 계수하는 카운터와, 이 카운터의 계수치와 설정주기와의 차를 산출하고, 산출의 결과 얻어진 차신호 및 연산결과의 플러스 또는 마이너스의 극성을 나타내는 극성신호를 출력하는 제1의 연산수단과, 상기 차신호의 절대치와 제1의 상수와를 비교하는 비교수단과, 복수의 상기 비교결과에 따라서 상기 차신호의 절대치가 상기 제1의 상부보다 큰 경우에는, 상기 극성신호에 따라서 상기 설정주기에 제2의 상수를 가산 또는 감산 함으로써 상기 설정주기를 갱신하고, 복수의 비교결과에 따라서 상기 차신호의 절대치가 상기 제1의 상수보다 작은 경우에는, 상기 설정주기의 갱신을 행하지 않는 갱신수단과, 상기 설정주기에 따라서 검출주파수를 구하는 제2의 연산수단과로 이루어지도록 하여, 피측정신호의 주파수가 광범위하게 변화하여도 정밀도 높게 검출할 수 있는 동시에, 피측정신호에 누락이 있어도 안정된 검출치를 얻을 수 있도록 한 것이다

최근, 각종 기능을 가진 여러 가지 컴퓨터가 개발되어 보급되고 있는데, 이들 컴퓨터에서 출력되는 영상신호의 수평동기주파수의 규격은 통일되어 있지 않다. 그 때문에 각종 수평주파수를 가진 여러 가지 입력영상신호를 수평편향주파수가 고정되어 있는 1개의 모니터로 시청하기 위한 스캔콘버퍼장치가 요구되고 있다. 이에 관해서 본원 출원인은 일본국 특원소 61(1986)-50592호에 있어서, 제3도에 나타내는 바와 같은 모니터시스템에 사용되는 스캔콘버퍼장치를 제안하였다.

제3도에 있어서, (1)은 텔레비전튜너, (2)는 고밀도 퍼스널컴퓨터, 및 (3)은 다른 컴퓨터이고, 영상신호의 수평주파수는 각기f_H1=15.75kHz, f_H2=24kHz 및 f_H3=27.15kHz로설정되어있다. 이들 장치로부터의 영상신호는 스캔콘버퍼장치(4)에서 수평주파수가63.35kHz의 영상신호로 변환되어서, 수평편향주파수 f_H가 63.35kHz의 모니터(9)에 입력된다.

여기서, 예를 들면 컴퓨터(3)로부터의 입력영상신호를 모니터(9)로 수상하는 경우, 컴퓨터(3)로부터의 입력영상신호의 수평주파수 f_H3와 모니터(9)의 수평편향주파수 f_H와의 비는

이며, 스캔콘버터장치(4)에의 입력영상신호의 수평주사선 3개에 대하여 출력영상신호의 수평주사선은 7개 필요하다. 따라서, 보다 원활하고 자연적인 출력화상을 얻기 위해서 보간연산이 필요해지며, 그 보간연산에 사용되는 계수는 입력영상신호의 수평주파수에 의존하므로, 그 수평주파수를 정확하게 검출할 회로가 필요하다. 종래, 이와 같은 주파수검출기로서는 제4도에 나타내는 바와 같은 것이 제안되어 있다.

제4도에 있어서, 입력단자(10)에는 입력영상신호의 수평주파수 f_H의 수평동기신호 HD가 공급되고 있다. 또, 이 입력단자(10)는 단안정(單安定) 멀티바이브레이터(11)의 입력단자 IN와 접속되어 있으므로, 수평동기 신호 HD의 상승마다 단안정멀티바이브레이터(11)의 출력단자 Q로부터는 소정의 펄스폭 T의 펄스열(列)(11a)이 출력된다. 이 펄스열(11a)은 로패스필터(LPF)(12)에서 직류신호(12a)로 변환된 후, 레벨검출기(13)에 입력된다. 레벨검출기(13)는 복수의 서로 다른 참조레벨을 가진 콤퍼레이터로 이루어지며, 그 직류신호(12a)보다도 참조레벨이 높은 콤퍼레이터만 하이레벨 1을 출력하고, 그 출력신호가 출력단자(14a), (14b), …(14z)에 그대로 전달된다.

여기서, 수평동기신호 HD의 수평주파수 f_H가 높아져 그 펄스간격이 좁아지면, 로패스필터(12)의 출력신호인 직류신호(12a)의 값도 커지므로, 출력단자(14a)등의 어느 단자에서 하이레벨의 출력신호가 생성되고 있는가에 따라서 수평동기신호 HD의 주파수 f_H가 단계적으로 구분된다.

그러나, 이러한 종래의 주파수검출기에 있어서는 단안정멀티바이브레이터(11)의 출력펄스 T가 일정치 필요하기 때문에, 피측정신호로서의 수평동기신호 HD의 주파수가 높아지면, 단안정멀티바이브레이터(11)에서 출력되는 펄스열(11a)이 겹쳐져서 검출오차가 발생되는 결함이 있었다.

또, 특히 입력영상신호가 카세트식 VTR에서 얻어지고 있는 경우등에 있어서는 수평동기신호 HD에 시간축상에서의 펄스의 변동(지터), 또는 제4도에 나타내는 바와 같은 펄스의 누락(10a)이 관측되는 일이 있는데, 종래의 주파수검출기에서는 그대로 검출레벨로서 반영되어, 검출치가 부정확하게 되는 동시에 안정되지 않고, 그 검출치를 사용하여 처리를 행하는 주변회로에 악영향을 미치는 결함이 있었다.

본원 발명은 이와 같은 점을 감안하여 이루어진 것이며, 그 목적하는 바는 넓은 범위의 주파수를 정밀도 높게 검출할 수 있는 동시에, 피측정신호에 누락이 있어도 검출치가 변동되지 않는 주파수검출기를 제공하는데 있다.

본원 발명에 의한 주파수검출기는 예를 들면 제1도에 나타내는 것처럼, 피측정신호로서의 수평동기신호 HD의 N주기동안 기준클록 F을 계수하는 카운터(18)와, 이 카운터(18)의 계수치 x와 설정주기 y와의 대소에 따라서 그 설정주기 y에 제1의 상수 a를 가산 또는 감산하는 연산회로(21)를 가지며, 그 카운터의 계수치 x와 그 설정주기 y와의 차가 제2의 상수 β를 초과하고 있을 때는 그 연산회로(21)의 출력치 y±α로 그 설정주기 y를 갱신하면서, 수평동기신호 HD의 주기 T_H의 근사치를 구함으로써, 수평동기신호 HD의 주파수 f_H를 검출하도록 한 것이다.

이러한 본원 발명에 의하면, 기준클록 F의 주파수를 f_CK, 수평동기신호 HD의 주기를 T_H로 하면, 수평동기신호 HD의 N주기동안의 기준클록 F의 계수치 x는

로 표현된다. 또, 그 계수치 x와 설정주기 y와의 차가 상수 β이하로 될 때까지 설정주기 y에는 상수 α가 가산 또는 감산되므로 식(1)에서 제2도 C에 나타내는 바와 같이 오차 ±β이하에서

가 성립된다. 여기서, N 및 f_CK는 이미 알려진 것이므로 식(2)에서 수평동기신호 HD의 주기 T_H의 근사치가 구해진다. 또, 수평동기신호 HD의 주파수 f_H는 주기 T_H의 역수(逆數)이므로, 주기 T_H에서 주파수 f_H가 구해진다.

이 경우, 수평주기신호 HD에 펄스의 누락이 있어도, 계수치 x와 설정치 y와의 차가 ±β이하인 한, 설정치 y는 갱신되지 않기 때문에 안정된 검출치를 얻을 수 있다.

이하, 본원 발명의 주파수검출기의 일실시예에 대해 도면을 참조하여 설명한다.

제1도는 본 실시예의 주파수검출기를 나타내며, 그 중에서 (15)는 입력단자이고, 이 입력단자(15)에 주파수 f_H(주기 T_H)의 수평동기신호 HD가 입력되어 있다. 이 수평동기신호 HD의 주파수 f_H는 통상 15kHz 내지 130kHz사이에 있다. 입력단자(15)는 N분주기(16)의 입력단자 IN과 접속되어 있으며, 이 N분주기(16)의 출력단자 OUT로부터는 수평동기신호 HD를 N분주한 신호 HD_N이 생성되어 있다. 본 예에서는 N=128로 되어 있다.

그리고, (17)은 주파수 f_CK의 기준클록 F을 생성하는 발진기를 나타내며, 이 기준클록 F은 후속하는 카운터(18)의 트리거단자에 입력되어 있다. 이 카운터(18)의 계수치는 래치회로(19)의 입력단자에 입력되고, 카운터(18)의 클리어단자 및 래치회로(19)의 클록단자 CK에는 N분주신호 HD_N이 공급되고 있다. 따라서, 래치회로(19)의 출력단자에 유지되어 있는 값 x는 수평동기신호 HD의 N주기마다 계수된 기준클록 F의 펄스수를 나타내며,

로 표현되므로, 앞으로는 x를 주기계수치라고 한다.

그 주기계수치 x는 연산비교회로(20)의 한쪽의 입력단자에 입력되고, 이 연산비교회로(20)의 다른쪽의 입력단자에는 후술하는 설정주기 y가 입력되어 있다. 연산비교회로(20)는 입력된 주기계수치 x 및 설정주기 y에서

로 정해지는 오차 z를 출력신호라인(20b)에 출력하고, 동시에 오차 z의 플러스마이너스에 대응한 비교신호(20a)를 가산/감산회로(21)에 공급하고 있다. 비교신호(20a)는 예를 들면 오차 z가 플러스 또는 0일때는 하이레벨 1에, 그리고 오차 z가 마이너스일 때는 로레벨 0에 설정된다.

이 가산/감산회로(21)의 한쪽의 입력단자에는 설정주기 y가 공급되고, 다른쪽의 입력단자에는 설정회로(22)에서 설정된 상수 a가 공급되고 있다. 수평동기신호 HD의 주파수 f_H는 통상 20kHz(주기 0.05ms)정도가 많이 사용되므로, 상수 a는,

T₀=0.05ms로 하면

가 되도록 설정된다. 가산/감산회로(21)는 비교신호(20a)가 하이레벨일 때 즉 x-y≥0일 때에는 y＋α를 출력하고, 비교신호(20a)가 로레벨일때 즉 x-y0일 때에는 y-α를 출력한다. 이 가산/감산회로(21)의 출력치 y±α는 래치회로(23)의 입력단자에 공급되고 있다.

그리고, 연산비교회로(20)의 출력치인 오차 z는 비교회로(24)의 한쪽의 입력단자에 공급되고, 이 비교회로(24)의 다른 쪽의 입력단자에는 설정회로(25)의 출력치 β가 공급되고 있다. 비교회로(24)는 비교신호(24a)를 M비트시프트레지스터(26)의 데이터 단자 D에 공급하고 있으며, 비교신호(24a)는 |z|β일때에 하이레벨로 되고, |z|≤β일 때에 로레벨로 되어 있다.

여기서, β의 값은

가 되도록 설정되어 있으나, 일반적으로 α가 2β보다 작아지도록 β는 선정된다.

다음에, M비트시프트레지스터(26)는 본 예에서는 M=4로 되어 있으며, 그 4비트의 출력신호는 4입력 AND게이트(27)의 입력단자에 공급되고 있다. 그 4입력 AND게이트(27)의 출력신호는 AND게이트(28)의 한쪽의 입력단자에 공급되고, 이 AND게이트(28)의 다른쪽의 입력단자 및 M비트 시프트레지스터(26)의 클록단자 CK에는 N분주신호 HD_N이 공급되어 있다. 또 AND게이트(28)의 출력신호는 래치회로(23)의 클록단자 CK에 공급되어 있으므로, M비트시프트레지스터의 4비트의 출력이 하이레벨일때에 N분주신호 HD_N이 상승하면, 래치회로(23)의 출력치인 설정주기 y는 가산/감산회로(21)의 출력치 y±α로 갱신된다.

또, 래치회로(23)는 설정주기 y의 전원투입시의 값을 주파수 20kHz시의 주기인 T₀를 사용하여 N T₀f_CK에 설정하는 작용도 갖는다. 그래서, y를 설정주기라고 한다. 여기서, 비교신호(24a)가 하이레벨인 한 M비트시프트레지스터(26)의 출력도 하이레벨이 되기 때문에, N분주신호 HD_N의 상승으로 설정주기 y는 y±α로 갱신되어서, 설정주기 y는 주기계수치 x에 가까워진다. 최종적으로 비교신호(24a)가 로레벨이 될때, 즉

이 성립할때에, 4입력 AND게이트(27)의 출력신호는 로레벨이 되기 때문에, 래치회로(23)에서는 출력치인 설정주기 y의 갱신은 이루어지지 않게 된다. 따라서, 설정주기 y는 오차 ±β이내에서 주기계수치 x에 접근된 상태에 고정되므로, 식(3) 및 (6)에서

즉,

의 부등식이 성립된다. 따라서, N 및 f_CK는 이미 알려진 것이므로, 수평동기신호 HD의 주기 T_H는 설정주기 y의 값에서 오차 ±T₀/256로 구해진다.

다음에, 이 설정주기 y는 연산회로(29)에 공급되고, 연산회로(29)에서는 다음 식에서 수평동기신호 HD의 검출주파수 f_H′를 구한다.

이 검출주파수 f_H′의 최대오차를

로 하면 식(8)에서

으로 되고, 수평동기신호 HD의 주파수 f_H가 f₀(20kHz)일때의 최대오차는 약 0.1kHz로 된다.

다음에, 수평동기신호 HD의 주기 T_H가 주기 T₀보다 긴 경우에 본 예의 주파수검출기에서의 설정주기 y가 안정될때까지의 동작을 설명하면, 먼저 수평동기신호 HD와 그 N분주신호 HD_N은 제2도 A 및 B와 같이 되어 있으며, 제1도의 M비트시프트레지스터(26)의 출력은 전체비트가 하이레벨이 된다. 또, 제2도 C에서 사선부는 주기계수치 x로부터의 오차가 ±β이내인 영역을 나타낸다.

이때, 전원투입시의 설정주기 y의 값은 y₀(=N T₀f_CK)로 설정되어 있다. 먼저, N분주신호 HD_N의 상승시점 t₁에 있어서는 T_HT₀에서 xy이며, 설정치 y는 y_0＋α로 갱신된다(제2도 C). 마찬가지로 N분주신호 HD_N의 상승시점 t₂및 t₃에 있어서도 설정치는 y_＋α로 갱신되나, 상승시점 t₃에서 갱신된 y의 값은 x-yβ를 충족하고 있으므로 제1도의 비교회로(24)의 비교신호(24a)는 로레벨이 된다. 따라서, 다음의 N분주신호 HD_N의 상승시점 t₄에서는 제1도의 래치회로(23)에서의 유지치의 갱신은 되지 않고, 설정주기 y는 제2도 C에 나타내는 것처럼 불변이다. 또 수평동기신호(HD)에 제2도 A와 같은 펄스투락 A1이 있으면, N분주신호 HD_N의 상승시점 t₅에서의 주기계수치 x가 x1로 변화하는데, x-y≤β의 관계가 충족되어 있으므로, 다음의 N분주신호 HD_N의 상승시점 t₆에 있어서도 설정주기 y는 변화하지 않는다.

여기서, 상승시점 t₆앞에 커다란 펄스누락 A2(제2도 A)이 있다고 하면, 주기계수의 x의 값은 x₂가 되고, x-yβ로 되어서 제1도의 비교회로(24)의 비교신호(24a)는 하이레벨이 된다. 그러나, 상승시점 t₄, t₅및 t₆에 있어서 M비트시프트레지스터에는 3비트의 로레벨의 데이터가 격납되어 있으므로, 다음의 N분주신호 HD의 상승시점 t₇에서도 제1도의 AND 게이트(28)의 출력신호는 로레벨인 그대로 이고, 역시 설정주기 y는 변화하지 않는다. 또, 상승시점 t₇까지에 더욱 큰 펄스누락 A3이 있어 주기계수치 x가 x₃이 되어도 제1도의 AND게이트(28)의 출력은 로레벨인 그대로이고, 다음의 N분주신호 HD_N의 상승시점 t₈에 있어서는 설정주기 y는 갱신되지 않는다. 그 때문에 식(9)에서 구하는 검출주파수 f_H′는 안정적이다.

본 예에 있어서는 제1도의 비트시프트레지스터(26)로서 4비트시프트레지스터가 사용되고 있으므로, N분주신호의 상승시점에 있어서 |x-y|β인 상태가 4회 계속되지 않는 한 설정주기 y의 값은 갱신되지 않는다. 따라서, 본 예에 있어서는 수평동기신호 HD에 펄스누락이 연속해서 발생하여도 검출주파수가 변동하지 않고, 후속하는 회로에서의 불필요한 전환등이 발생하지 않는다는 이익이 있다.

또, 본 예에 있어서는 주기계수치 x와 설정주기 y와의 오차는 항상 상수 β이내이기 때문에, 수평동기신호HD에 시간축상에서의 변동이 있어도 설정주기 y는 불변인 동시에, 수평동기신호 HD의 주파수가 높게 되어 있어도 같은 정도의 정밀도로 그 주파수의 검출을 할 수 있다는 이익이 있다.

또, 본원 발명의 주파수검출기는 상술한 바와 같이 입력영상신호의 수평동기신호의 주파수를 검출하는 용도만이 아니고, 일반적으로 펄스누락등이 발생하여 그 피측정신호의 주파수가 변동되기 쉬운 환경하에서 안정된 주파수를 얻고 싶은 경우에 유효하다.

그리고, 본원 발명의 주파수검출기는 상술한 실시예에 한정되지 않으면, 본원 발명의 요지를 일탈하지 않는 범위에서 변경이 가능한 것은 물론이다.

본원 발명의 주파수검출기는 상술한 바와 같이 구성되어 있으므로, 피측정신호의 주파수가 광범위하게 변화해도 정밀도 높게 그 주파수의 검출을 할 수 있는 동시에, 피측정신호에 누락이 발생하여도 안정된 주파수검출을 할 수 있다.

Claims

피측정신호의 소정 주기동안 기준클록을 계수하는 카운터와, 이 카운터의 계수치와 설정주기와의 차를 산출하고, 산출의 결과 얻어진 차신호 및 연산결과의 플러스 또는 마이너스의 극성을 나타내는 극성신호를 출력하는 제1의 연산수단과, 상기 차신호의 절대치와 제1의 상수와를 비교하는 비교수단과, 복수의 상기 비교결과에 따라서 상기 차신호의 절대치가 상기 제1의 상수보다 큰 경우에는, 상기 극성신호에 따라서 상기 설정주기에 제2의 상수를 가산 또는 감산함으로써 상기 설정주기를 갱신하고, 복수의 비교결과에 따라서 상기 차신호의 절대치가 상기 제1의 상수보다 작은 경우에는, 상기 설정주기의 갱신을 행하지 않는 갱신수단과, 상기 설정주기에 따라서 검출주파수를 구하는 제2의 연산수단과로 이루어지는 것을 특징으로 하는 주파수검출기.