KR19990011063A - 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 - Google Patents

전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 Download PDF

Info

Publication number
KR19990011063A
KR19990011063A KR1019970034004A KR19970034004A KR19990011063A KR 19990011063 A KR19990011063 A KR 19990011063A KR 1019970034004 A KR1019970034004 A KR 1019970034004A KR 19970034004 A KR19970034004 A KR 19970034004A KR 19990011063 A KR19990011063 A KR 19990011063A
Authority
KR
South Korea
Prior art keywords
signal
period
counting
efm
clock signal
Prior art date
Application number
KR1019970034004A
Other languages
English (en)
Other versions
KR100532370B1 (ko
Inventor
김제국
신정철
장영욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970034004A priority Critical patent/KR100532370B1/ko
Priority to CN98115976A priority patent/CN1123869C/zh
Priority to US09/119,087 priority patent/US6169717B1/en
Publication of KR19990011063A publication Critical patent/KR19990011063A/ko
Application granted granted Critical
Publication of KR100532370B1 publication Critical patent/KR100532370B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

이.에프.엠.(EFM) 신호의 전 주기의 에러를 보상하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치 및 그의 동작 방법이 개시된다. 이 장치의 RF 증폭부는 광 디스크로부터 반사된 광 신호를 전기 신호로 변환하고, 신호 변환부는 아날로그 형태의 전기 신호를 디지탈 신호로 변환하고 이 디지탈 신호를 EFM 신호로서 변환시켜주고, 전 주기 보상부는 EFM 신호의 전 주기의 에러를 보상하고, 에러가 보상된 보상 EFM 신호를 출력하며, 에러 정정부는 보상 EFM 신호의 에러를 에러 정정 코드를 이용하여 정정하는 것을 특징으로 하고, EFM 신호의 전 주기의 에러를 제거하여 화질이 개선되는 효과가 있다.

Description

전 주기 보상 기능을 갖는 광 디스크 재생 장치 및 그의 동작 방법
본 발명은 디지탈 비디오 디스크(DVD:Digital Video Disk), DVD-ROM 또는 DVD-RAM 등의 DVD 계열 시스템 또는 컴팩트 디스크 플레이어(CDP:Compact Disk Player) 또는 CD-ROM등의 CD 계열 시스템과 같이 광 디스크를 사용하는 시스템에 관한 것으로서, 특히, 광 디스크 시스템에서 이.에프.엠.(EFM) 신호의 전 주기(full period)를 보상하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치 및 그의 동작 방법에 관한 것이다.
일반적으로, 종래의 광 디스크 재생 장치는 광 디스크가 긁혔을 경우나, 광 디스크 제조상의 결함이 있을 때, 광 디스크로부터 재생한 데이타의 에러를 디지탈 신호 처리기(DSP:Digital Signal processor)등을 이용한 에러 정정부에서 제대로 정정할 수 없어 화질이 열화되는 문제점이 있었다.
비 표준 광 디스크 특히, 복사판 광 디스크들은 피트(pit)의 깊이가 규격에 맞지 않게 파여 있어, 광 디스크로부터 반사되는 광학적 신호의 레벨이 상당히 낮아진다. 더우기, 광 디스크의 배속이 증가할 수록 이러한 레벨은 더욱 작아진다. 이로 인하여, EFM 신호의 전 주기(T')에 에러가 존재하였다. 예를 들어, CDP의 경우, 정상 디스크의 전 주기는, 예를 들어 3T의 경우, 693ns이지만 불량 디스크는 550ns∼650ns이기 때문에 샘플링 에러 마진을 벗어나게 된다. 그러므로, EFM 비교기등에서 데이타 슬라이스를 할 때, 정확한 어심메트리 오프셋(asymmetry offset)량을 추종하기 어려운 문제점이 있었다.
종래의 광 디스크 재생 장치는 EFM 신호의 전 주기에 존재하는 전술한 에러를 에러 정정 코드를 이용하거나, 무선(RF:Radio Frequency) 등화기(equalizer) 또는 RF 자동 이득 조절기등을 이용하여 정정하였다. 그러나, 이러한 종래의 방법들은 전 주기의 에러를 정정하는데 한계가 있어 전 주기의 에러를 완전히 정정할 수 없는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, EFM 신호의 전 주기의 에러를 보상하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, EFM 신호의 전 주기의 에러를 보상하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법을 제공하는 데 있다.
도 1은 본 발명에 의한 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 블럭도이다.
도 2는 도 1에 도시된 장치에서 수행되는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법을 설명하기 위한 플로우차트이다.
도 3은 도 1에 도시된 전 주기 보상부의 바람직한 제1실시예의 회로도이다.
도 4(a)∼(e)들은 도 3에 도시된 전 주기 보상부의 각 부의 파형도들이다.
도 5는 도 3에 도시된 전 주기 보상부에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트이다.
도 6a 및 도 6b들은 도 3에 도시된 엣지 검출부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 7은 도 1에 도시된 전 주기 보상부의 본 발명에 의한 제2실시예의 회로도이다.
도 8은 도 1에 도시된 전 주기 보상부의 본 발명에 의한 제3실시예의 회로도이다.
도 9(a)∼(e)들은 도 8에 도시된 전 주기 보상부의 각 부의 파형도들이다.
도 10은 도 8에 도시된 전 주기 보상부에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트이다.
도 11은 도 1에 도시된 전 주기 보상부의 본 발명에 의한 제4실시예의 회로도이다.
도 12는 도 1에 도시된 전 주기 보상부의 본 발명에 의한 제5실시예의 회로도이다.
도 13(a)∼(h)들은 도 8 및 도 12에 도시된 전 주기 보상부들의 각 부의 파형도들이다.
도 14는 도 1에 도시된 전 주기 보상부의 본 발명에 의한 제6실시예의 회로도이다.
도 15는 도 1에 도시된 주기 보상부의 본 발명에 의한 제7실시예의 회로도이다.
도 16은 도 15에 도시된 전 주기 보상부에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트이다.
도 17는 도 1에 도시된 주기 보상부의 본 발명에 의한 제8실시예의 회로도이다.
도 18은 도 1에 도시된 주기 보상부의 본 발명에 의한 제9실시예의 회로도이다.
도 19는 도 1에 도시된 주기 보상부의 본 발명에 의한 제10실시예의 회로도이다.
도 20은 본 발명에 의한 전 주기 보상 장치의 개략적인 회로도이다.
상기 과제를 이루기 위한 본 발명에 의한 전 주기 보상 기능을 갖는 광 디스크 재생 장치는 광 디스크로부터 반사된 광학적 신호를 전기적인 신호로 변환하는 RF 증폭 수단과, 아날로그 형태의 상기 전기적인 신호를 디지탈 형태의 신호로 변환하고, 변환된 디지탈 신호를 이.에프.엠.(EFM) 신호로서 출력하는 신호 변환 수단과, 상기 EFM 신호의 전 주기의 에러를 보상하고, 상기 에러가 보상된 보상 EFM 신호를 출력하는 전 주기 보상 수단 및 상기 보상 EFM 신호의 에러를 에러 정정 코드를 이용하여 정정하는 에러 정정 수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위한 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법은 광 디스크로부터 반사된 광학적 신호를 전기적인 신호로 변환하는 신호 변환 단계와, 아날로그 형태의 상기 전기적인 신호를 디지탈 형태의 신호로 변환하여 이.에프.엠.(EFM) 신호를 구하는 EFM 신호 획득 단계와, 상기 EFM 신호의 전 주기의 에러를 보상하여 보상 EFM 신호를 구하는 단계 및 상기 보상 EFM 신호의 에러를 에러 정정 코드를 이용하여 정정하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 전 주기 보상 기능을 갖는 광 디스크 재생 장치 및 그의 동작 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 블럭도로서, RF 증폭부(10), 신호 변환부(12), 전 주기 보상부(16) 및 에러 정정부(18)로 구성되며, 제1디지탈 위상 동기 루프(DPLL:Digital Phase Locked Loop)(14), 제2DPLL(20) 또는 일정 선 속도(CLV:Constant Linear Velocity) 또는 일정 각 속도(CAV:Constant Angular Velocity) 제어부(22)등을 선택적으로 가질 수도 있다.
도 2는 도 1에 도시된 장치에서 수행되는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법을 설명하기 위한 플로우차트로서, EFM 신호를 구하는 단계(제40 및 제42단계) 및 전 주기를 보상한 후 에러를 정정하는 단계(제44 및 제46단계)로 이루어진다.
도 1에 도시된 RF 증폭부(10)는 광 디스크로부터 반사된 광학적 신호를 입력단자 IN을 통해 입력하여 전기적인 신호로 변환한다(제40단계). 제40단계후에, 신호 변환부(12)는 아날로그 형태의 전기적인 신호를 입력하여 디지탈 형태의 신호로 변환하고, 변환된 디지탈 신호를 EFM 신호로서 전 주기 보상부(16)로 출력한다(제42단계). 이 때, 신호 변환부(12)로부터 출력되는 EFM 신호는 제1DPLL(14)을 거친 후, 전 주기 보상부(16)로 입력될 수도 있다. 제1DPLL(14)은 크리스탈 발진기(미도시)로부터 입력한 크리스탈 클럭 신호와 신호 변환부(12)로부터 출력되는 EFM 신호의 동기를 맞추어 마스터 클럭 신호를 생성하고, 생성된 마스터 클럭 신호과 동기시킨 EFM 신호를 전 주기 보상부(16)로 출력한다. 즉, EFM 신호는 그의 전 주기(full period)(T')의 에러가 보상되기 전에 동기가 맞추어지므로, 에러 마진율이 증가되는 효과가 있다.
제42단계후에, 전 주기 보상부(16)는 신호 변환부(12) 또는 제1DPLL(14)로부터 출력되는 EFM 신호의 전 주기의 에러를 보상하고, 에러 보상된 EFM 신호를 보상 EFM 신호로서 출력한다(제44단계). 이 때, 보상 EFM 신호는 후술되는 복조부(미도시)를 거쳐 에러 정정부(18)로 출력될 뿐만 아니라, 제2DPLL(20)나 CAV 또는 CLV 제어부(22)로 선택적으로 출력될 수도 있다. 제2DPLL(20)은 제1DPLL(14)과 동일한 동작을 수행한다. 즉, 보상 EFM 신호를 입력하여 마스터 클럭과 동기를 맞춘다. 게다가, CAV 또는 CLV 제어부(22)는 일정 각 속도 또는 일정 선 속도로 광 디스크의 회전을 제어하기 위해, 전 주기 보상부(16)로부터 입력한 보상 EFM 신호를 이용한다.
제44단계후에, 복조부(미도시)는 전 주기 보상부(16)에서 전 주기 보상된 보상 EFM 신호를 입력하여 복조하며, 에러 정정부(ECC)(18)는 복조부(미도시)에서 복조된 보상 EFM 신호의 에러를 에러 정정 코드들을 이용하여 정정한다(제46단계).
도 3은 도 1에 도시된 전 주기 보상부(16)의 바람직한 일실시예의 회로도로서, 잡음 제거부(60)를 구현하는 D 플립플롭(80), 엣지 검출부(62), 리셋 신호 발생부(64)를 구현하는 AND 게이트(82) 및 OR 게이트(84), 카운팅부(66)를 구현하는 카운터(86) 및 비교부(88), 클럭 신호 발생부(68) 및 래치부(70)를 구현하는 NOR 게이트(90), OR 게이트(92) 및 래치(94)로 구성된다.
도 4(a)∼4(e)들은 도 3에 도시된 전 주기 보상부(16)의 각 부의 파형도들로서, 도 4(a)는 EFM 신호의 파형도를 나타내고, 도 4(b)는 상승 엣지 및 하강 엣지 신호들의 파형도를 나타내고, 도 4(c)는 카운터(86)로부터 출력되는 카운팅된 값(A)의 파형도를 나타내고, 도 4(d)는 비교부(88)로부터 출력되는 카운팅 종료 신호의 파형도를 나타내고, 도 4(e)는 래치부(70)로부터 출력되는 보정 EFM 신호의 파형도를 각각 나타낸다.
도 3에 도시된 잡음 제거부(60)는 EFM 신호를 입력단자 IN을 통해 입력하고, 입력한 EFM 신호를 카운팅 클럭 신호에 응답하여 엣지 검출부(62)로 출력함으로서 EFM 신호의 엣지의 잡음을 제거한다. 이를 위해, D 플립플롭(80)은 EFM 신호를 데이타 입력(D)하고, 카운팅 클럭 신호를 클럭 입력(CK)하여 정출력(Q)단자를 통해 엣지의 잡음이 제거된 도 4(a)에 도시된 EFM 신호를 출력한다.
엣지 검출부(62)는 잡음 제거부(60)로부터 입력한 도 4a에 도시된 EFM 신호의 상승 엣지 또는 하강 엣지를 검출하고, 도 4(b)에 도시된 상승 또는 하강 엣지 신호들을 리셋 신호 발생부(64)로 출력한다.
리셋 신호 발생부(64)는 엣지신호 및 카운팅 종료 신호 또는 초기 리셋 신호(RESETO)에 응답하여 리셋 신호를 출력하는 기능을 수행한다. 이를 위해, AND 게이트(82)는 엣지 및 도 4(d)에 도시된 카운팅 종료 신호를 논리곱하고, 논리곱한 결과를 OR 게이트(84)로 출력하며, OR 게이트(84)는 초기 리셋 신호(RESETO)와 AND 게이트(82)의 출력을 논리합하고, 논리합한 결과를 리셋 신호로서 카운팅부(66)의 리셋 단자(RESET)로 출력한다.
카운팅부(66)는 리셋 신호에 응답하여 리셋되어 제1소정수를 카운팅하고, 카운팅이 종료되었음을 나타내는 도 4(d)에 도시된 카운팅 종료 신호를 리셋 신호 발생부(64) 및 래치부(70)로 각각 출력한다. 즉, 카운팅부(66)의 카운터(86)는 리셋 단자(RESET)로 입력되는 리셋 신호에 응답하여 초기화되고, 클럭 신호 발생부(68)로부터 출력되어 클럭 단자(CK)로 입력되는 카운팅 클럭 신호에 응답하여 N 비트를 카운팅하고, 홀드 단자(H)로 입력되는 카운팅 종료 신호에 응답하여 카운팅된 값을 홀딩하며, 도 4(c)에 도시된 카운팅된 결과를 비교부(88) 및 래치부(70)로 각각 출력한다. 비교부(88)는 카운터(86)에서 카운팅된 결과를 제1소정수와 비교하고, 비교된 결과에 응답하여 도 4(d)에 도시된 카운팅 종료 신호를 카운터(86)의 홀드 단자(H), 리셋 신호 발생부(64)의 AND 게이트(82) 및 래치부(70)의 OR 게이트(92)로 각각 출력한다.
힌편, 래치부(70)는 도 4(d)에 도시된 카운팅 종료 신호 또는 도 4(c)에 도시된 카운팅된 값에 응답하여 도 4a에 도시된 EFM 신호 또는 이전에 래치된 도 4(e)에 도시된 보상 EFM 신호를 현재의 보상 EFM 신호로서 출력한다. 이를 위해, NOR 게이트(90)는 카운터(86)에서 카운팅된 N 비트들을 반전 논리합하여 출력하고, OR 게이트(92)는 NOR 게이트(90)의 출력 및 카운팅 종료 신호를 논리합하여 선택 신호로서 출력한다. 래치(94)는 선택단자(S)로 입력되는 선택 신호에 응답하여 래치된 EFM 신호를 출력단자 OUT1을 통해 출력한다.
도 5는 도 3에 도시된 전 주기 보상부(16)에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트로서, 전 주기 보상을 준비하는 단계(제110 및 112단계), 검출된 엣지에 상응하여 카운팅을 수행하는 단계(제114 및 116단계) 및 카운팅이 완료됐는가에 상응하여 보정 EFM 신호를 결정하는 단계(제118 ∼ 122단계)로 이루어진다.
도 3에 도시된 전 주기 보상부(16)는 먼저, EFM 신호의 전 주기를 보상할 준비를 한다(제110 및 제112단계). 이를 위해, EFM 신호의 전 주기를 보상할 것인가를 계속적으로 판단한다(제110단계). 즉, 리셋 신호 발생부(64)는 초기 리셋 신호(RESETO)가 입력되었는가를 판단한다.
만일, EFM 신호의 전 주기를 보상하기 위한 초기 리셋 신호가 입력되면, 현재 입력되는 도 4(a)에 도시된 EFM 신호를 보상 EFM 신호로서 결정한다(제112단계). 즉, 리셋 신호 발생부(64)로부터 발생되는 리셋 신호에 응답하여 초기화된 카운터(86)는 초기값을 카운팅된 값(A)으로서 NOR 게이트(90)로 출력하므로, 래치(94)는 입력단자 IN을 통해 입력하여 래치한 EFM 신호를 보상 EFM 신호로서 출력한다. 이 때, 카운터(86)는 리셋된 후 카운팅을 개시하고, 카운팅된 값을 비교부(88)로 출력한다. 비교부(88)는 카운팅된 값이 제1소정수일 경우, 카운팅 종료 신호를 AND 게이트(82), 카운터(86)의 홀딩 단자(H) 및 OR 게이트(92)로 출력한다.
제112단계후에, 엣지 검출부(62)로부터 상승 또는 하강 엣지가 검출되었는가를 판단한다(제114단계). 만일, 상승 또는 하강 엣지가 검출되지 않았으면, 카운팅된 값이 제1소정수일 때 비교기(88)로부터 고 레벨의 카운팅 종료 신호가 계속적으로 발생되어 EFM 신호가 보정 EFM 신호로서 그대로 출력된다. 그러나, 상승 또는 하강 엣지가 검출되었으면, 카운팅부(66)는 카운팅 클럭 신호에 상응하여 제1소정수를 카운팅한다(제116단계).
즉, 도 4(a)에 도시된 바와 같은 에러(100)가 존재하는 전 주기(102)를 갖는 EFM 신호가 입력단자 IN을 통해 입력되면, 엣지 검출부(62)는 EFM 신호의 엣지를 검출하고, 도 4(b)에 도시된 검출된 엣지 신호들을 AND 게이트(82)로 출력한다. 그러므로, OR 게이트(84)는 고 레벨의 AND 게이트(82) 출력과 저레벨의 초기 리셋 신호를 논리합하여, 고레벨의 리셋 신호를 카운터(86)로 출력함으로서 카운터(86)가 초기화된다. 이 때, 카운팅된 값은 초기에 모두 저레벨이므로 래치(94)는 입력단자 IN을 통해 입력된 도 4(a)에 도시된 EFM 신호를 출력단자 OUT1을 통해 출력한다. 이후, 카운터(86)는 카운팅을 개시하고, 카운팅된 값을 비교부(88)로 출력한다.
제116단계후에, 카운팅이 완료되었는가를 판단한다(제118단계). 만일, 카운팅이 완료되지 않았으면, 카운터(86)가 카운팅을 계속하고 있으므로, 저 레벨의 선택 신호가 발생되어 래치(94)가 이전에 래치한 도 4(e)에 도시된 이전 보상 EFM 신호를 그대로 현재의 보상 EFM 신호로서 출력되고, 제116단계로 진행한다(제120단계). 그러나, 카운팅이 완료되었으면, 즉 카운팅된 값이 제1소정수이면 비교부(88)는 도 4(d)에 도시된 고레벨의 카운팅 종료 신호(104)를 발생하여 저레벨의 EFM 신호(100)가 출력단자 OUT1을 통해 도 4(e)에 도시된 보상 EFM 신호로서 출력될 수 있도록 한다(제122단계).
한편, 도 3에 도시된 엣지 검출부(62)는 EFM 신호로부터 엣지를 검출하기 위해, 다음과 같이 구현될 수 있다.
도 6a 및 도 6b들은 도 3에 도시된 엣지 검출부(62)의 본 발명에 의한 바람직한 일실시예의 회도로들로서, 도 6a에 도시된 엣지 검출부(62)는 지연부(140) 및 배타적 논리합 게이트(142)로 구성되어 있고, 도 6b에 도시된 엣지 검출부(62)는 D 플립플롭(144) 및 배타적 논리합 게이트(146)로 구성되어 있다.
도 6a에 도시된 지연부(140)는 입력단자 IN을 통해 입력한 EFM 신호를 소정 시간 지연하고, 지연된 EFM 신호를 배타적 논리합 게이트(142)로 출력한다. 배타적 논리합 게이트(142)는 지연부(140)에서 지연된 EFM 신호와 지연되지 않은 EFM 신호를 배타적 논리합하고, 그 결과를 엣지 신호(EDGE)로서 출력한다.
도 6b에 도시된 D 플립플롭(144)은 입력단자 IN을 통해 데이타 입력(D)되는 EFM 신호를 클럭 입력(CK)되는 카운팅 클럭 신호에 응답하여 정출력 단자(Q)로 출력한다. 배타적 논리합 게이트(146)는 정출력 단자(Q)를 통해 출력되는 EFM 신호와 입력단자 IN을 통해 입력되는 EFM 신호를 배타적 논리합하고, 그 결과를 엣지 신호(EDGE)로서 출력한다.
도 7은 도 1에 도시된 전 주기 보상부(16)의 본 발명에 의한 다른 실시예의 회로도로서, 잡음 제거부(160)를 구현하는 D 플립플롭(180), 엣지 검출부(162), 리셋 신호 발생부(164)를 구현하는 AND 게이트(182) 및 OR 게이트(184), 카운팅부(166)를 구현하는 카운터(186) 및 비교부(188), 클럭 신호 발생부(168) 및 래치부(170)를 구현하는 NOR 게이트(190), OR 게이트(192) 및 래치(194)로 구성된다.
도 7에 도시된 전 주기 보상부(16)는 엣지 검출부(162)가 도 6b에 도시된 바와 같이 카운팅 클럭 신호를 이용하여 EFM 신호의 엣지를 검출하는 것을 제외하면, 도 3에 도시된 전 주기 보상부(16)와 동일한 구성을 갖고, 동일한 기능을 수행한다.
도 3 또는 도 7에 도시된 전 주기 보상부(16)는 도 4(a)에 도시된 EFM 신호의 전 주기(102)의 에러(100)가 0.5T(여기서, T는 기준 주파수 클럭 신호의 주기)미만일 때, 전 주기의 에러를 보상하고, 전 주기의 에러가 보상된 도 4(e)에 도시된 보상 EFM 신호를 출력할 수 있다.
전술한 제1소정수는 CD 계열의 시스템에서는 3T/T이하 ∼ 10T/T(여기서, T는 카운팅 클럭 신호의 주기이다)이하들중 어느 값일 수 있으며, DVD 계열의 시스템에서는 3T/T 이하 ∼ 11T/T 이하의 소정값들중 어느 하나의 값일 수 있다. 만일 제1소정수가 3T/T이하의 소정값이면, 도 3 및 도 7에 도시된 전 주기 보상부(16)는 전 주기 3T의 에러를 정정하는 기능을 수행한다. 즉, 입력단자 IN을 통해 입력되는 EFM 신호의 전 주기(T')가 2.55T∼2.99T 일 때, 이 EFM 신호의 전 주기(T')를 3T로 보상하는 기능을 수행한다. 예를 들어, 카운팅 클럭 신호의 1 주기가 29.5ns이고, 전술한 전 주기 보상부(16)가 CDP에 사용된다면, 3T의 길이는 693ns이므로, 제1소정수는 23 또는 23보다 적은 어느 값로 설정될 수 있다.
도 8은 도 1에 도시된 전 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(200)를 구현하는 D 플립플롭(212), 엣지 검출부(202), 리셋 신호 발생부(204)를 구현하는 OR 게이트(214), 카운팅 부(206)를 구현하는 카운터(216) 및 비교부(218), 클럭 신호 발생부(208), 인버터(220) 및 신호 선택부(210)를 구현하는 멀티플렉서(MUX)(222)로 구성된다.
도 9(a)∼9(e)들은 도 8에 도시된 전 주기 보상부(16)의 각 부의 파형도들로서, 도 9(a)는 EFM 신호의 파형도를 나타내고, 도 9(b)는 상승 엣지 및 하강 엣지 신호들의 파형도를 나타내고, 도 9(c)는 카운터(216)로부터 출력되는 카운팅된 값(A)의 파형도를 나타내고, 도 9(d)는 비교부(218)로부터 출력되는 카운팅 종료 신호의 파형도를 나타내고, 도 9(e)는 신호 선택부(210)로부터 출력되는 보정 EFM 신호의 파형도를 각각 나타낸다.
도 8에 도시된 잡음 제거부(200)는 EFM 신호를 입력단자 IN을 통해 입력하고, 입력한 EFM 신호를 카운팅 클럭 신호에 응답하여 엣지 검출부(202)로 출력함으로서 EFM 신호의 엣지의 잡음을 제거한다. 이를 위해, D 플립플롭(212)은 EFM 신호를 데이타 입력(D)하고, 카운팅 클럭 신호를 클럭 입력(CK)하여 정출력(Q)단자를 통해 엣지의 잡음이 제거된 도 9(a)에 도시된 EFM 신호를 출력한다.
엣지 검출부(202)는 잡음 제거부(200)로부터 입력한 도 9(a)에 도시된 EFM 신호의 상승 엣지 또는 하강 엣지를 검출하고, 도 9(b)에 도시된 상승 및 하강 엣지 신호들을 리셋 신호 발생부(204)로 출력한다.
리셋 신호 발생부(204)는 엣지신호 또는 초기 리셋 신호(RESETO)에 응답하여 리셋 신호를 출력하는 기능을 수행한다. 이를 위해, OR 게이트(214)는 초기 리셋 신호(RESETO)와 도 9(b)에 도시된 엣지 신호를 논리합하고, 논리합한 결과를 리셋 신호로서 카운팅부(206)로 출력한다.
카운팅부(206)는 리셋 신호에 응답하여 리셋되어 제2소정수를 카운팅하고, 카운팅이 종료되었음을 나타내는 도 9(d)에 도시된 카운팅 종료 신호를 신호 선택부(210)의 선택 신호로서 출력한다. 즉, 카운팅부(206)의 카운터(216)는 리셋 단자(RESET)로 입력되는 리셋 신호에 응답하여 초기화되고, 클럭 신호 발생부(208)로부터 출력되어 클럭 단자(CK)로 입력되는 카운팅 클럭 신호에 응답하여 카운팅하고, 홀드 단자(H)로 입력되는 도 9(d)에 도시된 카운팅 종료 신호에 응답하여 카운팅된 값을 홀딩하며, 도 9(c)에 도시된 카운팅된 결과를 비교부(218)로 출력한다. 비교부(218)는 카운터(216)에서 카운팅된 결과를 제2소정수와 비교하고, 비교된 결과에 응답하여 도 9(d)에 도시된 카운팅 종료 신호를 신호 선택부(210)의 멀티플렉서(222)의 선택 단자(S)로 출력한다.
힌편, 신호 선택부(210)의 멀티플렉서(MUX)(222)는 도 9(a)에 도시된 EFM 신호를 제1입력단자(I1)을 통해 입력하고 인버터(220)로부터 출력되는 반전된 EFM 신호를 제2입력단자(I2)를 통해 입력하며, 입력한 신호들중 하나를 도 9(d)에 도시된 카운팅 종료 신호에 응답하여 도 9(e)에 도시된 보상 EFM 신호로서 선택적으로 출력한다.
클럭 신호 발생부(208)는 도 3에 도시된 클럭 신호 발생부(68)와 마찬가지로 카운팅 클럭 신호를 출력하는 기능을 수행한다.
도 10은 도 8에 도시된 전 주기 보상부(16)에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트로서, 전 주기 보상을 준비하는 단계(제240 및 242단계), 검출된 엣지에 상응하여 카운팅을 수행하는 단계(제244 및 246단계) 및 카운팅이 완료됐는가에 상응하여 보정 EFM 신호를 결정하는 단계(제248 ∼ 제252단계)로 이루어진다.
도 8에 도시된 전 주기 보상부(16)는 먼저, EFM 신호의 전 주기를 보상할 준비를 한다(제240 및 제242단계). 이를 위해, EFM 신호의 전 주기를 보상할 것인가를 계속적으로 판단한다(제240단계). 즉, 리셋 신호 발생부(204)는 초기 리셋 신호(RESETO)가 입력되었는가를 판단한다.
만일, EFM 신호의 전 주기를 보상하기 위한 초기 리셋 신호가 입력되면, 현재 입력되는 도 9(a)에 도시된 EFM 신호를 보상 EFM 신호로서 결정한다(제242단계). 즉, 리셋 신호 발생부(204)로부터 발생되는 리셋 신호에 응답하여 초기화된 카운터(216)가 초기값을 카운팅된 값(A)으로서 비교부(218)로 출력하면, 비교부(218)로부터 저 레벨의 카운팅 종료 신호가 발생된다. 그러므로, 멀티플렉서(222)는 저레벨의 카운팅 종료 신호에 응답하여 제2입력단자(I2)를 통해 입력된 EFM 신호를 보상 EFM 신호로서 선택하여 출력한다. 이 때, 카운터(216)는 리셋된 후 카운팅을 개시하고, 카운팅된 값을 비교부(218)로 출력한다. 비교부(218)는 카운팅된 값이 제2소정수일 경우, 고 레벨의 도 9(d)에 도시된 카운팅 종료 신호를 멀티플렉서(222)의 선택 단자(S)로 출력한다.
제242단계후에, 리셋 신호 발생부(204)는 엣지 검출부(202)로부터 상승 또는 하강 엣지가 검출되었는가를 판단한다(제244단계). 만일, 상승 또는 하강 엣지가 검출되지 않았으면, 비교기(218)는 고 레벨의 카운팅 종료 신호를 계속적으로 발생하여 멀티플렉서(222)의 제1입력단자(I1)를 통해 입력된 반전된 EFM 신호를 보정 EFM 신호로서 출력한다. 그러나, 상승 또는 하강 엣지가 검출되었으면, 카운팅부(206)는 카운팅 클럭 신호에 상응하여 제2소정수를 카운팅한다 (제246단계). 즉, 도 9(a)에 도시된 바와 같은 에러(232)가 존재하는 전 주기(230)를 갖는 EFM 신호가 입력되면, 엣지 검출부(202)는 EFM 신호의 엣지를 검출하고, 도 9(b)에 도시된 검출된 엣지 신호들을 OR 게이트(214)로 출력한다. 그러므로, OR 게이트(214)는 고 레벨의 엣지 신호와 초기 리셋 신호를 논리합하여, 고레벨의 리셋 신호를 카운터(216)로 출력함으로서 카운터(216)는 초기화되어 카운팅을 개시하고, 카운팅된 값을 비교부(218)로 출력한다.
제246단계후에, 카운팅이 완료되었는가를 판단한다(제248단계). 만일, 카운팅이 완료되지 않았으면, 카운터(216)가 카운팅을 계속하므로, 저 레벨의 선택 신호가 발생되어 멀티플렉서(222)는 도 9(a)에 도시된 EFM 신호를 현재 보상 EFM 신호로서 출력하고, 제246단계로 진행한다(제250단계). 그러나, 카운팅이 완료되었으면, 즉 카운팅된 값이 제2소정수이면 비교부(218)는 도 9(d)에 도시된 고레벨의 카운팅 종료 신호(234)를 발생한댜. 그러므로, 멀티플렉서(222)는 제2입력단자(I2)를 통해 입력된 반전된 EFM 신호(236)를 선택하고, 선택된 신호를 도 9(e)에 도시된 보상 EFM 신호로서 출력단자 OUT2를 통해 출력한다(제252단계).
도 11은 도 1에 도시된 전 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(260)를 구현하는 D 플립플롭(272), 엣지 검출부(262), 리셋 신호 발생부(264)를 구현하는 OR 게이트(274), 카운팅부(266)를 구현하는 카운터(276) 및 비교부(278), 클럭 신호 발생부(268), 인버터(280) 및 신호 선택부(270)를 구현하는 멀티플렉서(MUX)(282)로 구성된다.
도 11에 도시된 전 주기 보상부(16)는 엣지 검출부(262)가 도 6b에 도시된 바와 같이 카운팅 클럭 신호를 이용하여 EFM 신호의 엣지를 검출하는 것을 제외하면, 도 8에 도시된 전 주기 보상부(16)와 동일한 구성을 갖고, 동일한 기능을 수행한다. 그러므로, 도 8 및 도 11들에 도시된 전 주기 보상부(16)는 도 9(a)에 도시된 전 주기의 에러(232)를 보상하여, 도 9(e)에 도시된 보상 EFM 신호를 출력한다.
전술한 제2소정수는 11T/T이하의 소정값 또는 14T/T이하의 소정값일 수 있다. 예를 들어, 제2소정수가 11T/T이하의 소정값이면, 도 8 또는 도 11들에 도시된 전 주기 보상부(16)는 11T 보다 큰 전 주기를 갖는 EFM 신호의 에러를 보상하기 위해 CD 계열의 시스템에 사용될 수 있다. 즉, 입력단자 IN을 통해 입력되는 EFM 신호의 전 주기(T')가 15T일 때, 입력되는 EFM 신호의 전 주기(T')를 11T로 보상하는 기능을 수행한다. 또한, 제2소정수가 14T/T이하의 소정값이면, 도 8 또는 도 11에 도시된 전 주기 보상부(16)는 14T보다 큰 전 주기를 갖는 EFM신호의 에러를 보상하기 위해 DVD 계열의 시스템에 사용될 수 있다.
예를 들어, 카운팅 클럭 신호의 1 주기(T)가 29.5ns이고, 전술한 전 주기 보상부(16)가 CDP에 사용된다면, 제2소정수는 89이하의 소정값으로 설정될 수 있다.
도 8 및 도 11에 도시된 전 주기 보상부(16)로 11T 이상 또는 14T 이상의 전 주기를 갖는 EFM 신호가 연속적으로 입력되면, 전 주기 보상을 잘못 수행할 수도 있다. 이를 해결하기 위한 전 주기 보상부(16)들을 다음과 같이 설명한다.
도 12는 도 1에 도시된 전 주기 보상부(16)의 본 발명에 의한 바람직한 또 다른 실시예의 회로도로서, 잡음 제거부(300)를 구현하는 D 플립플롭(312), 엣지 검출부(302), 리셋 신호 발생부(304)를 구현하는 OR 게이트(314), 카운팅부(306)를 구현하는 카운터(315) 및 비교부(316), 클럭 신호 발생부(308), 인버터(318) 및 신호 선택부(310)를 구현하는 멀티플렉서(MUX)(317)로 구성된다.
도 13(a)∼13(h)들은 도 8 및 도 12에 도시된 전 주기 보상부(16)들의 각 부의 파형도들로서, 도 13(a)는 EFM 신호의 파형도를 나타내고, 도 13(b)는 상승 엣지 및 하강 엣지 신호들의 파형도를 나타내고, 도 13(c) 및 도 13(f)들은 카운터들(216 및 315)로부터 출력되는 카운팅된 값(A)들의 파형도들을 각각 나타내고, 도 13(d) 및 도 13(g)들은 비교부들(218 및 316)로부터 출력되는 카운팅 종료 신호들의 파형도를 각각 나타내고, 도 13(e) 및 도 13(h)들은 신호 선택부들(210 및 310)로부터 각각 출력되는 보정 EFM 신호의 파형도를 각각 나타낸다.
도 12에 도시된 전 주기 보상부(16)의 각 부는 도 8에 도시된 전 주기 보상부(16)의 각 부의 동작과 동일한 동작을 수행한다. 다만, 도 8에 도시된 리셋 신호 발생부(204)와 달리 도 12에 도시된 리셋 신호 발생부(304)는 엣지 검출부(302)에서 검출된 도 13(b)에 도시된 엣지 신호들, 초기 리셋 신호들 및 비교부(316)로부터 출력되는 도 13(g)에 도시된 카운팅 종료 신호를 논리합하고, 논리합한 결과를 리셋 신호로서 카운팅부(306)로 출력한다.
도 14는 도 1에 도시된 전 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(340)를 구현하는 D 플립플롭(362), 엣지 검출부(342), 리셋 신호 발생부(344)를 구현하는 OR 게이트(364), 카운팅부(346)를 구현하는 카운터(366) 및 비교부(368), 클럭 신호 발생부(348), 인버터(370) 및 신호 선택부(350)를 구현하는 멀티플렉서(MUX)(372)로 구성된다.
도 14에 도시된 전 주기 보상부(16)는 엣지 검출부(342)가 도 6b에 도시된 바와 같이 카운팅 클럭 신호를 이용하여 EFM 신호의 엣지를 검출하는 것을 제외하면, 도 12에 도시된 전 주기 보상부(16)와 동일한 구성을 갖고, 동일한 기능을 수행한다.
만일, 도 8에 도시된 입력단자 IN을 통해 도 13(a)에 도시된 바와 같은 11T 이상의 전 주기를 갖는 EFM 신호가 연속적으로 입력되면, 첫번째 전 주기(321)의 에러(320)는 도 13(e)에 도시된 바와 같이 보상할 수 있으나, 두번째 전 주기(323)의 에러(322)는 도 13(e)에 도시된 바와 같이, 보상되지 않는 문제점이 발생한다. 즉, 두번째 전 주기(323)를 보상한 값은 11T이상의 값(326)이 된다. 왜냐하면, 첫번째 전 주기(321)의 에러(320)가 보상된 뒤, 도 13(b)에 도시된 고레벨의 엣지 신호가 검출될 때까지 도 13(d)에 도시된 고레벨의 카운팅 종료 신호(328)에 의해 카운터(216)는 카운팅된 값을 홀딩하고, 고레벨의 엣지 신호(332)가 검출될 때 제2소정수를 카운팅한다. 그러므로, 도 13(a)에 도시된 두번째 전 주기(323)에 대한 도 13(e)에 도시된 보상 EFM 신호는 도 13(d)에 도시된 고레벨의 카운팅 종료 신호가 발생된 시점부터 리셋 신호(332)가 발생되는 시점까지 에러 구간(330) k를 갖게 된다.
전술한 문제점을 제거하기 위하여 도 12 또는 도 14에 도시된 비교부(316 또는 368)로부터 도 13(g)에 도시된 고레벨의 카운팅 종료 신호가 발생되면, 즉시 고 레벨의 리셋 신호가 발생되어 카운팅이 재개될 수 있도록 카운팅 종료 신호는 리셋 신호 발생부(304 또는 344)로 인가된다. 그러므로, 도 13(h)에 도시된 바와 같이, 에러 구간(k) 만큼을 보상하기 위해 보상 EFM 신호가 저레벨에서 고레벨로 먼저 전이된다. 따라서, 전 주기 보상부(16)는 첫번째 및 두번째 전 주기들(321 및 323)의 에러를 정확하게 보상할 수 있다. 이러한, 상황은 동기 신호를 검출하기 위해 EFM 신호가 이용될 때, EFM 신호에 나타날 수 있다.
전술한 본 발명에 의한 전 주기 보상부(16)의 실시예들은 하나의 전 주기를 보상하는데 사용되었으며, 하나의 전 주기를 보상하면, 그 다음 전 주기는 부가적으로 보상되는 잇점을 갖는다. 즉, 전술한 전 주기 보상부(16)는 CD 계열 시스템에서 9개의 전 주기들(3T∼11T) 각각을 보정하는데 사용될 수 있고, DVD 계열 시스템에서 10개의 전 주기들(3T∼11T, 14T) 각각을 보정하는데 사용될 수 있다.
이하, 두개 이상의 전 주기들을 보상하는 전 주기 보상부의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 15는 도 1에 도시된 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(390)를 구현하는 D플립플롭(412), 엣지 검출부(392), 리셋 신호 발생부(394)를 구현하는 AND 게이트(414) 및 OR 게이트들(416 및 418), 카운팅부(396)를 구현하는 제1 및 제2카운터들(420 및 422)과 제1 및 제2 비교기들(424 및 426), 보상 EFM 신호 발생부(398)를 구현하는 래치부(428) 및 신호 선택부(430) 및 인버터(432)로 구성된다. 여기서, 래치부(428)는 NOR 게이트(434), OR 게이트(436) 및 래치(438)로 구성되고, 신호 선택부(430)는 멀티플렉서(440)로 구현된다.
도 15에 도시된 잡음 제거부(390)는 EFM 신호를 입력단자 IN을 통해 입력하고, 입력한 EFM 신호를 카운팅 클럭 신호에 응답하여 엣지 검출부(392)로 출력함으로서 EFM 신호의 엣지의 잡음을 제거한다. 이를 위해, D 플립플롭(412)은 EFM 신호를 데이타 입력(D)하고, 카운팅 클럭 신호를 클럭 입력(CK)하여 정출력(Q)단자를 통해 엣지의 잡음이 제거된 EFM 신호를 출력한다.
엣지 검출부(392)는 잡음 제거부(390)로부터 입력한 EFM 신호의 상승 엣지 또는 하강 엣지를 검출하고, 상승 및 하강 엣지 신호들을 리셋 신호 발생부(394)로 출력한다.
리셋 신호 발생부(394)는 엣지신호/카운팅 종료 신호 또는 초기 리셋 신호(RESETO)에 응답하여 제1 및 제2 리셋 신호들을 출력하는 기능을 수행한다. 이를 위해, AND 게이트(414)는 엣지 검출부(392)로부터 출력되는 엣지 신호와 제1 비교기(424)로부터 출력되는 제1카운팅 종료 신호를 논리곱하고, OR 게이트(416)는 AND 게이트(414)에서 논리곱한 결과와 초기 리셋 신호(RESETO)를 논리합하고, 논리합한 결과를 제1 카운터(420)를 리셋시키기 위한 제1리셋 신호로서 출력한다. OR 게이트(418)는 엣지 신호와 초기 리셋 신호(RESETO)를 논리합하고, 그 결과를 제2 카운터(422)를 리셋시키기 위한 제2리셋 신호로서 제2카운터(422)로 출력한다.
카운팅부(396)는 제1 및 제2 리셋 신호들에 응답하여 초기화되고, 카운팅 클럭 신호에 응답하여 제1 및 제2소정수들을 카운팅하고, 제1 및 제2 카운팅 종료 신호들을 출력하는 기능을 수행한다. 즉, 제1카운터(420)는 제1리셋 신호에 응답하여 리셋되고, 클럭 신호 발생부(400)로부터 출력되는 카운팅 클럭 신호에 응답하여 카운팅하고, 카운팅된 결과를 제1 카운팅 종료 신호에 응답하여 홀딩하며, 카운팅된 값을 제1 비교기(424)로 출력한다. 마찬가지로, 제2카운터(422)는 제2 리셋 신호에 응답하여 리셋되고, 클럭 신호 발생부(400)로부터 출력되는 카운팅 클럭 신호에 응답하여 카운팅하고, 카운팅된 결과를 제2 카운팅 종료 신호에 응답하여 홀딩하며, 카운팅된 값을 제2 비교기(426)로 출력한다.
클럭 신호 발생부(400)는 전술한 전 주기 보상부(16)의 클럭 신호 발생부와 마찬가지로 카운팅 클럭을 발생한다.
한편, 보상 EFM 신호 발생부(398)는 제1 및 제2카운팅 종료 신호들 또는 제1카운터(420)에서 카운팅된 제1 카운팅된 값(A1)에 응답하고, EFM 신호 및 래치(438)에 이전에 래치되 있던 이전 보상 EFM 신호를 이용하여 보상 EFM 신호를 출력하는 기능을 수행한다.
이를 위해, 보상 EFM 신호 발생부(398)의 래치부(428)는 제1카운팅 종료 신호 또는 제1카운팅된 값(A1)에 응답하여 EFM 신호 또는 이전에 출력단자 OUT1을 통해 출력된 이전 보상 EFM 신호를 현재의 보상 EFM 신호로서 출력단자 OUT1을 통해 출력한다. 즉, NOR 게이트(434)는 제1카운터(420)에서 카운팅된 N 비트들을 반전 논리합하여 출력하고, OR 게이트(436)는 NOR 게이트(434)의 출력 및 제1카운팅 종료 신호를 논리합하여 선택 신호로서 래치(438)로 출력한다. 래치(438)는 선택단자(S)로 입력되는 선택 신호에 응답하여 EFM 신호 또는 이전 보상 EFM 신호를 출력단자 OUT1을 통해 출력한다.
신호 선택부(430)의 멀티플렉서(440)는 래치(438)로부터 출력되어 제1입력단자(I1)로 입력되는 EFM 신호 또는 인버터(432)를 통해 출력되어 제2 입력단자(I2)로 입력되는 신호를 선택적으로 출력단자 OUT2를 통해 보상 EFM 신호로서 출력한다.
도 16은 도 15에 도시된 전 주기 보상부(16)에서 수행되는 본 발명에 의한 전 주기 보상 방법을 설명하기 위한 플로우차트로서, 전 주기 보상을 준비하는 단계(제450 및 452단계), 검출된 엣지에 상응하여 카운팅을 수행하는 단계(제454 및 456단계) 및 카운팅이 완료됐는가에 상응하여 보정 EFM 신호를 결정하는 단계(제458 ∼ 462단계)로 이루어진다.
도 15에 도시된 전 주기 보상부(16)는 먼저, EFM 신호의 전 주기를 보상할 준비를 한다(제450 및 제452단계). 이를 위해, EFM 신호의 전 주기를 보상할 것인가를 계속적으로 판단한다(제450단계). 즉, 리셋 신호 발생부(394)는 초기 리셋 신호(RESETO)가 입력되었는가를 판단한다.
만일, EFM 신호의 전 주기를 보상하기 위한 초기 리셋 신호가 입력되면, 현재 입력되는 EFM 신호를 보상 EFM 신호로서 결정한다(제452단계). 즉, 리셋 신호 발생부(394)로부터 발생되는 리셋 신호에 응답하여 초기화된 제1카운터(420)는 초기값을 카운팅된 값(A1)으로서 NOR 게이트(434)로 출력하므로, 래치(438)는 입력단자 IN을 통해 입력한 EFM 신호를 보상 EFM 신호로서 출력단자 OUT1을 통해 출력한다. 이 때, 제1카운터(420)는 리셋된 후 카운팅을 개시하고, 카운팅된 값을 제1비교기(424)로 출력한다. 제1비교기(424)는 카운팅된 값이 제1소정수일 경우, 카운팅 종료 신호를 AND 게이트(414), 제1카운터(420)의 홀딩 단자(H) 및 OR 게이트(436)로 출력한다.
한편, 리셋 신호 발생부(394)로부터 발생되는 제2리셋 신호에 응답하여 초기화된 제2카운터(422)는 초기값을 카운팅된 값(A2)으로서 제2비교기(426)로 출력하면, 제2비교기(426)로부터 저 레벨의 카운팅 종료 신호가 발생된다. 그러므로, 멀티플렉서(440)는 저레벨의 카운팅 종료 신호에 응답하여 입력단자 I2를 통해 입력한 래치(438)의 출력을 보상 EFM 신호로서 선택하여 출력한다. 이 때, 제2카운터(422)는 리셋된 후 카운팅을 개시하고, 카운팅된 값을 제2비교기(426)로 출력한다. 제2비교기(426)는 카운팅된 값이 제2소정수일 경우, 고 레벨의 제2카운팅 종료 신호를 멀티플렉서(440)의 선택 신호로서 출력한다.
제452단계후에, 엣지 검출부(392)로부터 상승 또는 하강 엣지가 검출되었는가를 판단한다(제454단계). 만일, 상승 또는 하강 엣지가 검출되지 않았으면, 카운팅된 값(A1)이 제1소정수일 때 발생되는 고 레벨의 제1카운팅 `OUT1을 통해 출력된다. 마찬가지로, 상승 또는 하강 엣지가 검출되지 않으면, 제2비교기(426)는 홀딩된 카운팅된 값에 따라 고 레벨의 제2카운팅 종료 신호를 계속적으로 발생하여 제1입력단자(I1)를 통해 입력된 반전된 래치(438)의 출력을 선택하여 출력단자 OUT2를 통해 출력한다.
그러나, 상승 또는 하강 엣지가 검출되었으면, 카운팅부(396)는 카운팅 클럭 신호에 상응하여 제1 및 제2소정수를 카운팅한다(제456단계). 즉, 제1 및 제2카운터들(420 및 422)은 제1 및 제2리셋신호들에 각각 응답하여 리셋된 후, 카운팅을 개시하고, 카운팅된 값을 제1 및 제2 비교기들(424 및 426)로 각각 출력한다.
제456단계후에, 카운팅이 완료되었는가를 판단한다(제458단계). 만일, 제1 및 제2 카운터들(420 및 422)에서 카운팅이 완료되지 않았으면, 래치(438)로부터 이전에 출력된 이전 보상 EFM 신호가 출력단자 OUT1 및 OUT2를 통해 출력된다(제460단계). 즉, 제1카운터(420)는 카운팅을 계속하여 저 레벨의 선택 신호가 발생되며, 래치(438)는 이전에 출력단자 OUT1을 통해 출력한 이전 보상 EFM 신호를 그대로 출력하고, 제456단계로 진행한다. 또한, 제2카운터(422)가 카운팅을 계속하므로, 저 레벨의 선택 신호가 발생되어 멀티플렉서(440)는 래치(438)로부터 출력되는 EFM 신호를 현재 보상 EFM 신호로서 출력단자 OUT2를 통해 출력하고, 제456단계로 진행한다. 그러나, 제1 및 제2카운터들(420 및 422)에서 카운팅이 완료되었으면, EFM 신호 또는 래치(438)로부터 출력되는 EFM신호를 반전한 EFM 신호가 현재 보상 EFM 신호로서 결정된다(제462단계). 즉, 제1카운터(420)에서 카운팅된 값(A1)이 제1소정수이면 제1비교기(424)는 고레벨의 제1카운팅 종료 신호를 발생하여 입력단자 IN을 통해 입력된 EFM 신호가 출력단자 OUT1을 통해 출력되도록 한다. 게다가, 제2카운터(422)에서 카운팅된 값이 제2소정수이면 제2비교기(426)는 고레벨의 제2카운팅 종료 신호를 발생한다. 그러므로, 멀티플렉서(440)는 래치(438)로부터 출력되는 EFM 신호의 반전된 신호를 선택하고, 선택된 신호를 보상 EFM 신호로서 출력단자 OUT2를 통해 출력한다.
그러므로, 도 15에 도시된 장치는 두개의 전 주기들을 보상할 수 있다. 도 15의 설명에서 전술한 제1 및 제2소정수들은 도 3 또는 도 8등의 설명에서 언급한 제1 및 제2소정수들과 동일한 의미를 갖는다.
도 17는 도 1에 도시된 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(480)를 구현하는 D플립플롭(492), 엣지 검출부(482), 리셋 신호 발생부(484)를 구현하는 AND 게이트(494) 및 OR 게이트들(496 및 498), 카운팅부(486)를 구현하는 제1 및 제2카운터들(500 및 502)과 제1 및 제2 비교기들(504 및 506), 보상 EFM 신호 발생부(488)를 구현하는 래치부(508) 및 신호 선택부(510) 및 인버터(512)로 구성된다. 여기서, 래치부(508)는 NOR 게이트(514), OR 게이트(516) 및 래치(518)로 구성되고, 신호 선택부(510)는 멀티플렉서(520)로 구현된다.
도 17에 도시된 전 주기 보상부(16)는 엣지 검출부(482)가 도 6b에 도시된 바와 같이 카운팅 클럭 신호를 이용하여 EFM 신호의 엣지를 검출하는 것을 제외하면, 도 15에 도시된 전 주기 보상부(16)와 동일한 구성을 갖고, 동일한 기능을 수행한다.
도 18은 도 1에 도시된 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(530)를 구현하는 D플립플롭(542), 엣지 검출부(532), 리셋 신호 발생부(534)를 구현하는 AND 게이트(544) 및 OR 게이트들(546 및 548), 카운팅부(536)를 구현하는 제1 및 제2카운터들(550 및 552)과 제1 및 제2 비교기들(554 및 556), 보상 EFM 신호 발생부(538)를 구현하는 래치부(558) 및 신호 선택부(560) 및 인버터(562)로 구성된다. 여기서, 래치부(558)는 NOR 게이트(564), OR 게이트(566) 및 래치(568)로 구성되고, 신호 선택부(560)는 멀티플렉서(570)로 구현된다.
도 18에 도시된 리셋 신호 발생부(534)는 엣지 신호, 초기 리셋 신호 및 제2 카운팅 종료 신호를 논리합하고, 그 결과를 제2리셋 신호로서 출력하며, 제2카운터(552)는 제2카운팅 종료 신호에 응답하여 리셋될 수도 있는 것을 제외하면, 도 15에 도시된 전 주기 보상부(16)와 동일한 기능을 수행한다. 도 18에 도시된 제2카운터(556)가 제2카운팅 종료 신호에 응답하여 리셋될 수도 있는 이유는 도 12에 도시된 전 주기 보상부(16)의 설명에서 언급한 바와 같다.
도 19는 도 1에 도시된 주기 보상부(16)의 본 발명에 의한 또 다른 실시예의 회로도로서, 잡음 제거부(580)를 구현하는 D 플립플롭(592), 엣지 검출부(582), 리셋 신호 발생부(584)를 구현하는 AND 게이트(594) 및 OR 게이트들(596 및 598), 카운팅부(586)를 구현하는 제1 및 제2카운터들(560 및 562)과 제1 및 제2 비교기들(564 및 566), 보상 EFM 신호 발생부(588)를 구현하는 래치부(568) 및 신호 선택부(570) 및 인버터(572)로 구성된다. 여기서, 래치부(568)는 NOR 게이트(574), OR 게이트(576) 및 래치(578)로 구성되고, 신호 선택부(570)는 멀티플렉서(580)로 구현된다.
도 19에 도시된 전 주기 보상부(16)는 엣지 검출부(582)가 도 6b에 도시된 바와 같이 카운팅 클럭 신호를 이용하여 EFM 신호의 엣지를 검출하는 것을 제외하면, 도 17에 도시된 전 주기 보상부(16)와 동일한 구성을 갖고, 동일한 기능을 수행한다.
도 15, 도 17, 도 18 및 도 19에 도시된 전 주기 보상부들(16)은 두개의 전 주기를 보상하는데 국한되었다. 그러나, 도 3 또는/및 도 8에 도시된 전 주기 보상부(16)가 도 15, 도 17, 도 18 및 도 19에 병렬 또는 직렬로 부가되어 다수개의 전 주기들을 보상하는 회로를 쉽게 구현할 수 있다.
한편, 전술한 전 주기 보상부(16)의 실시예들에서 사용된 카운터들은 기준 주파수 클럭 신호의 주기(T)에 따라 예를 들면 4∼30비트 카운팅을 수행할 수 있다.
또한, 전술한 실시예들에서 엣지 검출부들은 상승 엣지와 하강 엣지를 모두 검출할 수 있는 더블 엣지 검출부일 수도 있고, 상승 엣지 및 하강 엣지들중 하나의 엣지만을 검출하는 단일 엣지 검출부일 수도 있다.
게다가, 각 실시예에서 클럭 신호 발생부는 디지탈 위상 동기 루프(미도시)의 전압 제어 발진기(미도시)로부터 출력되며 소정 주파수를 갖는 기준 주파수 클럭 신호를 소정수배 분주 또는 체배하고, 체배 또는 분주된 주파수를 갖는 기준 주파수 클럭 신호를 카운팅 클럭 신호로서 출력할 수 있을 뿐만 아니라, 크리스탈 발진기(미도시)로부터 출력되며, 16MHz 또는 34MHz의 주파수를 갖는 시스템 클럭을 소정수배 체배 또는 분주하고, 체배 또는 분주된 주파수를 갖는 시스템 클럭 신호를 카운팅 클럭 신호로서 출력할 수도 있다. 여기서, DVD 계열 시스템이나 CD 계열 시스템은 배속에 따라 입력 주파수가 증가하므로 EFM 신호의 전 주파수(1/전 주기)보다 소정수 예를 들어 2∼3배 이상의 높은 주파수를 갖는 카운팅 클럭 신호를 사용해야 한다. 이는 해상도에 따라 적절하게 선택될 수 있다. 여기서, 기준 주파수 클럭 신호의 주파수는 CDP의 경우 1.44MHz이고, DVD 계열의 시스템의 경우 배속에 따라 달라진다.
전술한 전 주기 보상부(16)의 실시예들은 EFM 신호의 전 주기의 에러가 -0.5T 미만일 때, 전 주기의 에러를 제거할 수 있다. 즉, EFM 신호의 전 주기가 예를 들어 5.55T∼5.99T일 때, 전 주기를 6T로 보상할 수 있다. 그러나, 전 주기의 에러가 +0.5T 미만일 때, 전술한 실시예들에 의해서는 전 주기의 에러를 정정할 수 없다. 즉, 도 1에 도시된 신호 변환부(12) 또는 제1DPLL(14)로부터 출력되는 EFM 신호의 전 주기가 3.05T∼3.45T인 경우, 전술한 본 발명에 의한 실시예들에 의해서 전 주기를 3T로 보상할 수 없다. 이를 해결하는 본 발명에 의한 전 주기 보상 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 20은 본 발명에 의한 전 주기 보상 장치의 개략적인 블럭도로서, 신호 지연부(600), 전 주기 계산부(602), 전 주기 보상부(606) 및 전 주기 에러 검출부(604)로 구성된다.
도 20에 도시된 신호 지연부(600)는 도 1에 도시된 신호 변환부(12) 또는 제1DPLL(14)로부터 출력되는 EFM 신호를 소정 시간 지연하여 전 주기 보상부(606)로 출력한다. 전 주기 계산부(602)는 신호 변환부(12) 또는 제1DPLL(14)로부터 출력되는 EFM 신호의 전 주기를 계산하고, 계산된 전 주기를 출력한다. 이를 위해, 전 주기 계산부(602)는 EFM 신호의 전 주기에 몇개의 T가 존재하는가를 카운팅하는 카운터로 구현될 수 있다. 전 주기 에러 검출부(604)는 전 주기 계산부(602)에서 계산된 전 주기의 에러를 검출하고, 검출된 에러를 전 주기 보상부(606)로 출력한다. 이를 위해, 전 주기 에러 검출부(604)는 비교기 따위로 구현될 수 있다.
도 20에 도시된 전 주기 보상부(606)는 도 1에 도시된 전 주기 보상부(16)과 동일한 기능을 수행한다. 즉, 전 주기 보상부(606)는 전 주기 에러 검출부(604)에서 검출된 전 주기의 에러에 상응하여 신호 지연부(600)로부터 출력되는 EFM 신호의 전 주기의 에러를 보상하고, 에러가 보상된 보상 EFM 신호를 출력단자 OUT3을 통해 출력한다.
한편, 전술한 전 주기 보상부(16)의 실시예들 및 그의 동작 방법들은 전 주기의 에러가 ±0.5T일 때에 국한되었다. 그러나, 전 주기의 에러가 0.5T인 경우, 에러를 갖는 전 주기에 ±0.5T를 가산함으로서 전 주기의 에러를 보상할 수 있다. 즉, 4.5T의 전 주기는 4T 또는 5T로 보상될 수 있다.
도 1에 도시된 본 발명에 의한 전 주기 보상부(16)의 실시예들은 아래와 같은 네트 리스트에 의해 시뮬레이션될 수 있다. 예를 들면, 이 네트 리스트는 CADENCE 사(Co.)의 Verilog에서 제공되는 RTL(RegisterTransfer Logic) 모델로 구현될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 전 주기 보상 기능을 갖는 광 디스크 재생 장치 및 그의 동작 방법은 불량한 제작이나 사용상의 기스등에 의해 발생하는 EFM 신호의 전 주기의 에러를 보상하여 화질을 개선시키고, 특정한 T에 대해서만 에러를 보정할 수 있으므로 성능 및 칩 크기면에서 융통성이 있으며, 사용되는 카운팅 클럭 신호의 주파수를 조절함으로서 해상도를 증가시킬 수 있고, 전 주기의 에러를 에러 정정 코드에 의한 에러 정정 전에 보상해 주기 때문에 에러 정정부(ECC)의 4에러 정정을 2에러 정정만으로도 가능하게 하여 칩 사이즈가 작아지고, DVD 계열 시스템과 같이 전 주기가 작은 시스템에서는 더욱 효과적으로 전 주기의 에러를 보상할 수 있는 효과가 있다.

Claims (62)

  1. 광 디스크로부터 반사된 광학적 신호를 전기적인 신호로 변환하는 RF 증폭 수단;
    아날로그 형태의 상기 전기적인 신호를 디지탈 형태의 신호로 변환하고, 변환된 디지탈 신호를 이.에프.엠.(EFM) 신호로서 출력하는 신호 변환 수단;
    상기 EFM 신호의 전 주기의 에러를 보상하고, 상기 에러가 보상된 보상 EFM 신호를 출력하는 전 주기 보상 수단; 및
    상기 보상 EFM 신호의 에러를 에러 정정 코드를 이용하여 정정하는 에러 정정 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  2. 제1항에 있어서, 상기 전 주기 보상 수단은
    상기 EFM 신호의 엣지를 검출하는 엣지 검출 수단;
    상기 엣지와 카운팅 종료 신호 또는 초기 리셋 신호에 응답하여 리셋 신호를 출력하는 리셋 신호 발생 수단;
    상기 리셋 신호에 응답하여 초기화되고, 카운팅 클럭 신호에 응답하여 제1소정수를 카운팅하고, 카운팅의 종료를 나타내는 상기 카운팅 종료 신호를 출력하는 카운팅 수단;
    상기 카운팅 클럭 신호를 발생하는 클럭 신호 발생 수단; 및
    상기 카운팅 종료 신호 또는 상기 카운팅 수단에서 카운팅된 값에 응답하여 상기 EFM 신호 또는 상기 전 주기 보상 수단으로부터 이전에 출력된 이전 보상 EFM 신호를 보상 EFM 신호로서 출력하는 래치 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  3. 제2항에 있어서, 상기 카운팅 수단은
    상기 리셋 신호에 응답하여 초기화되고, 상기 카운팅 클럭 신호에 응답하여 카운팅하고, 상기 카운팅 종료 신호에 응답하여 카운팅된 값을 홀딩하는 카운터; 및
    상기 카운터의 카운팅된 값을 상기 제1소정수와 비교하고, 비교된 결과에 상응하여 상기 카운팅 종료 신호를 상기 카운터, 상기 리셋 신호 발생 수단 및 상기 래치 수단으로 출력하는 비교 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  4. 제3항에 있어서, 상기 래치 수단은
    상기 카운팅 종료 신호 또는 상기 카운터의 카운팅된 값에 응답하여 선택 신호를 출력하는 논리 게이트들; 및
    데이타 입력한 상기 EFM 신호를 상기 선택 신호에 응답하여 상기 보정 EFM 신호로서 출력하는 D 플립플롭을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  5. 제1항에 있어서, 상기 전 주기 보상 수단은
    상기 EFM 신호의 엣지를 검출하는 엣지 검출 수단;
    상기 엣지 또는 초기 리셋 신호에 응답하여 리셋 신호를 출력하는 리셋 신호 출력 수단;
    상기 리셋 신호에 응답하여 초기화되고, 카운팅 클럭 신호에 응답하여 제2소정수를 카운팅하고, 카운팅의 종료를 나타내는 카운팅 종료 신호를 출력하는 카운팅 수단;
    상기 카운팅 클럭 신호를 발생하는 클럭 신호 발생 수단; 및
    상기 카운팅 종료 신호에 응답하여 상기 EFM 신호 또는 반전된 상기 EFM 신호를 상기 보상 EFM 신호로서 선택적으로 출력하는 신호 선택 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  6. 제5항에 있어서, 상기 카운팅 수단은
    상기 리셋 신호에 응답하여 초기화되고, 상기 카운팅 클럭 신호에 응답하여 카운팅하고, 상기 카운팅 종료 신호에 응답하여 카운팅된 값을 홀딩하는 카운터; 및
    상기 카운터의 카운팅된 값을 상기 제2소정수와 비교하고, 비교된 결과에 상응하여 상기 카운팅 종료 신호를 상기 카운터 및 상기 신호 선택 수단으로 출력하는 비교 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  7. 제1항에 있어서, 상기 전 주기 보상 수단은
    상기 EFM 신호의 엣지를 검출하는 엣지 검출 수단;
    검출된 상기 엣지/카운팅 종료 신호 또는 초기 리셋 신호에 응답하여 적어도 둘 이상의 리셋 신호들을 출력하는 리셋 신호 발생 수단들;
    각각이 상기 리셋 신호들중 해당하는 리셋 신호에 응답하여 초기화되고, 카운팅 클럭 신호에 응답하여 적어도 둘 이상의 소정수들을 카운팅하고, 카운팅의 종료를 나타내는 적어도 둘 이상의 카운팅 종료 신호들을 출력하는 카운팅 수단들;
    상기 카운팅 클럭 신호를 발생하는 클럭 신호 발생 수단; 및
    상기 카운팅 종료 신호들 또는 상기 카운팅 수단들에서 카운팅된 값들에 응답하고, 상기 EFM 신호 및 이전에 상기 전 주기 보상 수단으로부터 출력된 이전 보상 EFM 신호를 이용하여 보상 EFM 신호를 출력하는 보상 EFM 신호 발생 수단을 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  8. 제1항에 있어서, 상기 전 주기 보상 기능을 갖는 광 디스크 재생 장치는
    상기 신호 변환 수단으로부터 출력되는 EFM 신호를 소정 시간 지연하여 상기 전 주기 보상 수단으로 출력하는 신호 지연 수단;
    상기 신호 변환 수단으로부터 출력되는 상기 EFM 신호의 전 주기를 계산하고, 계산된 전 주기를 출력하는 전 주기 계산 수단; 및
    계산된 상기 전 주기의 에러를 검출하는 전 주기 에러 검출 수단을 더 구비하고,
    상기 전 주기 보상 수단은 상기 전 주기의 에러에 상응하여 상기 신호 지연 수단으로부터 출력되는 EFM 신호의 전 주기의 에러를 보상하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  9. 제1항에 있어서, 상기 광 디스크 재생 장치는 배속에 상응하여 변하는 마스터 클럭과 상기 신호 변환 수단으로부터 입력한 상기 EFM 신호를 동기시키고, 동기가 맞추어진 상기 EFM 신호를 상기 전 주기 보상 수단으로 출력하는 제1디지탈 위상 동기 루프를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  10. 제1항에 있어서, 상기 광 디스크 재생 장치는 배속에 상응하여 변하는 마스터 클럭과 상기 전 주기 보상 수단으로부터 입력한 상기 보상 EFM신호를 동기시키는 제2디지탈 위상 동기 루프를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  11. 제2항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 체배하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  12. 제9항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 체배하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  13. 제10항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 체배하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  14. 제2항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 분주하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  15. 제9항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 분주하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  16. 제10항에 있어서, 상기 클럭 신호 발생수단은 기준 주파수 클럭 신호의 주파수를 소정수배 분주하여 상기 카운팅 클럭 신호로서 출력하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  17. 제1항에 있어서, 상기 광 디스크 재생 장치는 상기 전 주기 보상 수단으로부터 상기 보상 EFM 신호를 입력하여 일정 선 속도를 제어하는 일정 선 속도 제어수단을 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  18. 제1항에 있어서, 상기 광 디스크 재생 장치는 상기 전 주기 보상 수단으로부터 상기 보상 EFM 신호를 입력하여 일정 각 속도를 제어하는 일정 각 속도 제어수단을 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  19. 제1항에 있어서, 상기 보상 EFM 신호의 상기 전 주기는 상기 기준 주파수 클럭 신호의 주기의 3배∼11배 인것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  20. 제1항에 있어서, 상기 보상 EFM 신호의 상기 전 주기는 상기 기준 주파수 클럭 신호의 주기의 3배∼14배 인것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  21. 제2항에 있어서, 상기 제1소정수는 3T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  22. 제9항에 있어서, 상기 제1소정수는 3T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  23. 제10항에 있어서, 상기 제1소정수는 3T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  24. 제2항에 있어서, 상기 제1소정수는 4T/T 이하 소정값 ∼10T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)들중 하나인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  25. 제9항에 있어서, 상기 제1소정수는 4T/T 이하의 소정값 ∼10T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)들중 하나인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  26. 제10항에 있어서, 상기 제1소정수는 4T/T 이하의 소정값 ∼10T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)들중 하나인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  27. 제2항에 있어서, 상기 제1소정수는 23이하의 소정값인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  28. 제5항에 있어서, 상기 제2소정수는 11T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  29. 제5항에 있어서, 상기 제2소정수는 14T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  30. 제5항에 있어서, 상기 제2소정수는 89이하의 소정값인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  31. 제2항에 있어서, 상기 신호 변환 수단으로부터 데이타 입력한 상기 EFM 신호를 시스템 클럭 주파수의 소정수배 분주된 주파수를 갖는 신호에 응답하여 상기 전 주기 보상 수단으로 출력하는 잡음 제거 수단을 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  32. 제9항에 있어서, 상기 신호 변환 수단으로부터 데이타 입력한 상기 EFM 신호를 시스템 클럭 주파수의 소정수배 분주된 주파수를 갖는 신호에 응답하여 상기 전 주기 보상 수단으로 출력하는 잡음 제거 수단을 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  33. 제10항에 있어서, 상기 신호 변환 수단으로부터 데이타 입력한 상기 EFM 신호를 시스템 클럭 주파수의 소정수배 분주된 주파수를 갖는 신호에 응답하여 상기 전 주기 보상 수단으로 출력하는 잡음 제거 수단을 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  34. 제2항에 있어서, 상기 카운팅 클럭 신호의 주기는 상기 EFM 신호가 가질 수 있는 가장 작은 전 주기의 2배 이상인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  35. 제2항에 있어서, 상기 카운팅 수단의 카운팅 비트수는 상기 보상 EFM 신호의 전 주기에 상응하여 가변되는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치.
  36. (a) 광 디스크로부터 반사된 광학적 신호를 전기적인 신호로 변환하는 단계;
    (b) 아날로그 형태의 상기 전기적인 신호를 디지탈 형태의 신호로 변환하여 이.에프.엠.(EFM) 신호를 구하는 단계;
    (c) 상기 EFM 신호의 전 주기의 에러를 보상하여 보상 EFM 신호를 구하는 단계; 및
    (d) 상기 보상 EFM 신호의 에러를 에러 정정 코드를 이용하여 정정하는 단계를 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  37. 제36항에 있어서, 상기 (c) 단계는
    (c11) 상기 EFM 신호의 상기 전 주기를 보상할 준비를 하는 단계;
    (c12) 상기 EFM 신호의 엣지가 검출되었는가를 판단하는 단계;
    (c13) 상기 EFM 신호의 상기 엣지가 검출되었으면, 상기 EFM 신호를 상기 보상 EFM 신호로서 결정하고, 카운팅 클럭 신호에 상응하여 제1소정수만큼 카운팅하는 단계;
    (c14) 상기 제1소정수만큼 카운팅이 완료되었는가를 판단하는 단계;
    (c15) 상기 카운팅이 완료되지 않았으면 이전에 결정된 이전 보상 EFM 신호를 현재의 보상 EFM 신호로서 결정하고 상기 (c13)단계로 진행하는 단계; 및
    (c16) 상기 카운팅이 완료되었으면, 상기 EFM 신호를 상기 보상 EFM 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  38. 제36항에 있어서, 상기 (c) 단계는
    (c21) 상기 EFM 신호의 상기 전 주기를 보상할 준비를 하는 단계;
    (c22) 상기 EFM 신호의 엣지가 검출되었는가를 판단하는 단계;
    (c23) 상기 EFM 신호의 엣지가 검출되었으면, 상기 EFM 신호를 상기 보상 EFM 신호로서 결정하고, 카운팅 클럭 신호에 상응하여 제2소정수만큼 카운팅하는 단계;
    (c24) 상기 제2소정수만큼 카운팅이 완료되었는가를 판단하는 단계;
    (c25) 상기 카운팅이 완료되지 않았으면 상기 EFM 신호를 싱기 보상 EFM 신호로서 결정하고, 상기 (c23) 단계로 진행하는 단계; 및
    (c26) 상기 카운팅이 완료되었으면, 상기 EFM 신호를 반전하여 상기 보상 EFM 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  39. 제38항에 있어서, 상기 (c26) 단계후에, 상기 (c22) 단계 또는 상기 (c23) 단계중 어느 하나의 단계가 수행되는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  40. 제36항에 있어서, 상기 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법은
    (e) 상기 (b) 단계에서 구한 상기 EFM 신호를 소정 시간 지연하는 단계;
    (f) 상기 (b) 단계에서 구한 상기 EFM 신호의 상기 전 주기를 계산하는 단계; 및
    (g) 계산된 상기 전 주기의 에러량을 검출하는 단계를 구비하고,
    상기 (c)단계는 상기 (g) 단계에서 검출된 상기 전 주기의 에러량에 상응하여 상기 (b) 단계에서 구한 상기 EFM 신호의 상기 전 주기의 에러를 보상하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  41. 제37항에 있어서, 상기 카운팅 클럭 신호는 시스템 클럭의 주파수를 소정수배 분주하여 구해지는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  42. 제37항에 있어서, 상기 카운팅 클럭 신호는 시스템 클럭의 주파수를 소정수배 체배하여 구해지는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  43. 제36항에 있어서, 상기 광 디스크 재생 장치의 동작 방법은 배속에 상응하여 변하는 마스터 클럭과 상기 (b)단계에서 구한 상기 EFM 신호를 동기시키는 (h) 단계를 더 구비하고,
    상기 (c)단계는 상기 (h)단계에서 동기가 맞추어진 상기 EFM 신호의 상기 전 주기를 보상하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  44. 제36항에 있어서, 상기 광 디스크 재생 장치의 동작 방법은 상기 (c) 단계에서 구한 상기 보상 EFM 신호와 배속에 상응하여 변하는 마스터 클럭을 동기시키는 단계를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  45. 제37항에 있어서, 상기 카운팅 클럭 신호는 기준 주파수 클럭 신호의 주파수를 소정수배 체배하여 구해지는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  46. 제37항에 있어서, 상기 카운팅 클럭 신호는 기준 주파수 클럭 신호의 주파수를 소정수배 분주하여 구해지는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  47. 제36항에 있어서, 상기 광 디스크 재생 장치의 동작 방법은 상기 (c) 단계에서 구한 상기 보상 EFM 신호를 이용하여 일정 선 속도를 제어하는 단계를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  48. 제36항에 있어서, 상기 (c) 단계에서 구한 상기 보상 EFM 신호를 이용하여 일정 각 속도를 제어하는 단계를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  49. 제36항에 있어서, 상기 보상 EFM 신호의 상기 전 주기는 기준 주파수 클럭 신호의 주기의 3배∼11배 인것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  50. 제36항에 있어서, 상기 보상 EFM 신호의 상기 전 주기는 상기 기준 주파수 클럭 신호의 주기의 3배∼14배 인것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  51. 제37항에 있어서, 상기 제1소정수는 3T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  52. 제37항에 있어서, 상기 제1소정수는 4T/T 이하의 소정값 ∼10T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)들중 하나인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  53. 제38항에 있어서, 상기 제2소정수는 11T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  54. 제38항에 있어서, 상기 제2소정수는 14T/T 이하의 소정값(여기서, T는 기준 주파수 클럭 신호의 주기이고, T는 상기 카운팅 클럭 신호의 주기이다)인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  55. 제37항에 있어서, 상기 (c) 단계는
    (i) 상기 (b)단계에서 구한 상기 EFM 신호의 엣지 잡음을 제거하고, 상기 (c11), (c21) 또는 (c31) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  56. 제36항에 있어서, 상기 (c) 단계는 상기 EFM 신호의 전 주기의 에러가 기준 주파수 클럭 신호의 주기(T)의 1/2인 경우, 상기 전 주기로부터 T/2를 감산하여 상기 EFM 신호의 전 주기의 에러를 보상하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  57. 제36항에 있어서, 상기 (c) 단계는 상기 EFM 신호의 상기 전 주기의 에러가 기준 주파수 클럭 신호의 주기(T)의 1/2인 경우, 상기 전 주기에 T/2를 가산하여 상기 EFM 신호의 상기 전 주기의 에러를 보상하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  58. 제37항에 있어서, 상기 엣지는 상기 EFM 신호의 상승 엣지인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  59. 제37항에 있어서, 상기 엣지는 상기 EFM 신호의 하강 엣지인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  60. 제37항에 있어서, 상기 엣지는 상기 EFM 신호의 하강 엣지 또는 상승 엣지인 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  61. 제37항에 있어서, 상기 (c12), (c22) 또는 (c32) 단계는
    상기 EFM 신호를 소정 시간 지연하는 단계; 및
    소정 시간 지연된 상기 EFM 신호와 지연되지 않은 상기 EFM 신호를 배타적 논리합하여 상기 엣지를 구하는 단계를 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
  62. 제37항에 있어서, 상기 (c11), (c21) 또는 (c31) 단계는
    상기 EFM 신호의 상기 전 주기의 보정을 요구하는가를 판단하는 단계; 및
    상기 EFM 신호의 상기 전 주기의 상기 보정을 요구하면, 상기 EFM 신호를 상기 보정 EFM 신호로서 결정하고, 상기 (c12), (c22) 또는 (c32)단계로 각각 진행하는 단계를 구비하는 것을 특징으로 하는 전 주기 보상 기능을 갖는 광 디스크 재생 장치의 동작 방법.
KR1019970034004A 1997-07-21 1997-07-21 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 KR100532370B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970034004A KR100532370B1 (ko) 1997-07-21 1997-07-21 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
CN98115976A CN1123869C (zh) 1997-07-21 1998-07-08 具有全周期补偿功能的光盘读装置及其操作方法
US09/119,087 US6169717B1 (en) 1997-07-21 1998-07-20 Apparatus and method for full period compensation in an optical disk reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034004A KR100532370B1 (ko) 1997-07-21 1997-07-21 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법

Publications (2)

Publication Number Publication Date
KR19990011063A true KR19990011063A (ko) 1999-02-18
KR100532370B1 KR100532370B1 (ko) 2006-01-27

Family

ID=19515150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034004A KR100532370B1 (ko) 1997-07-21 1997-07-21 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법

Country Status (3)

Country Link
US (1) US6169717B1 (ko)
KR (1) KR100532370B1 (ko)
CN (1) CN1123869C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304704B1 (ko) * 1999-03-25 2001-09-26 윤종용 광 디스크 재생 시스템의 ｅｆｍ 신호 발생 장치 및 방법
KR100524919B1 (ko) * 1999-03-24 2005-10-31 삼성전자주식회사 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
KR100532374B1 (ko) * 1997-08-30 2006-01-27 삼성전자주식회사 광 디스크 재생 시스템의 어드레스 발생장치 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318842B1 (ko) * 1998-11-26 2002-04-22 윤종용 디지털위상제어루프에서의주파수검출방법
JP3665512B2 (ja) * 1999-07-12 2005-06-29 株式会社東芝 二値信号の比較装置及びこれを用いたｐｌｌ回路
US20130099835A1 (en) * 2011-10-25 2013-04-25 You-Wen Chang Calibration apparatus for performing phase detection/edge distance detection upon signals and related calibration method thereof
KR102448883B1 (ko) * 2016-03-02 2022-10-04 한국전자통신연구원 인체 통신을 위한 아날로그 신호 수신 장치 및 방법
US11586238B1 (en) * 2021-12-15 2023-02-21 Nxp B.V. Clock generator with noise rejection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03256271A (ja) * 1990-03-06 1991-11-14 Meguro Electron Corp コンパクトディスクのジッタ測定におけるアシンメトリ補正方法
JP3243883B2 (ja) * 1993-04-12 2002-01-07 ソニー株式会社 記録又は再生装置
JP2982556B2 (ja) * 1993-05-06 1999-11-22 ヤマハ株式会社 光ディスク記録装置
US5761171A (en) * 1994-10-24 1998-06-02 Sony Corporation Generating data detecting threshold levels from reference patterns recorded in an optical disk, such as a magneto-optical disk
JPH09106545A (ja) * 1995-10-09 1997-04-22 Ricoh Co Ltd 光ディスク原盤露光装置
KR0169792B1 (ko) * 1995-10-31 1999-03-20 김광호 Efm 신호 복조용 재생클럭 보정회로
KR19990010734A (ko) * 1997-07-18 1999-02-18 윤종용 광디스크 시스템에서의 이.에프.엠 신호 비대칭량 보정장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532374B1 (ko) * 1997-08-30 2006-01-27 삼성전자주식회사 광 디스크 재생 시스템의 어드레스 발생장치 및 방법
KR100524919B1 (ko) * 1999-03-24 2005-10-31 삼성전자주식회사 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
KR100304704B1 (ko) * 1999-03-25 2001-09-26 윤종용 광 디스크 재생 시스템의 ｅｆｍ 신호 발생 장치 및 방법

Also Published As

Publication number Publication date
CN1123869C (zh) 2003-10-08
CN1206181A (zh) 1999-01-27
KR100532370B1 (ko) 2006-01-27
US6169717B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
US7433286B2 (en) Jitter detection apparatus
EP0200370B1 (en) Digital signal reproducing circuit
KR100532370B1 (ko) 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
EP1174721B1 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
US4763293A (en) Data processing device for interpolation
JP2000243041A (ja) データ再生システムにおけるクロック調整装置
JP2003187533A (ja) 期待値生成ユニット及びデータ再生装置
KR0169792B1 (ko) Efm 신호 복조용 재생클럭 보정회로
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
KR20040099951A (ko) 지터 검출장치 및 검출방법
US6646575B2 (en) Circuit and method for protecting the run length in RLL code
US6107945A (en) Correlated sampled area detector
JP5153827B2 (ja) 信号特性決定装置、信号特性決定方法、及び記録媒体
JPH09120648A (ja) 同期及びビット情報検出装置
US8629702B2 (en) Digital clock regenerator
JP3809965B2 (ja) データ検出装置
JP2560516B2 (ja) ディジタル信号処理装置
EP2166537A1 (en) Apparatus and method of generating reference level of viterbi decoder
PL130439B1 (en) Error decoder in video plate system
JPH08195037A (ja) 光ディスク及び記録情報再生装置の評価装置
JP2636349B2 (ja) 位相制御回路
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
CN101548326B (zh) 相位比较器以及使用它的时钟生成电路、图像显示装置和再现信号处理装置
US8000383B2 (en) Data reproduction apparatus and method capable of determining level value of viterbi decoder, and computer-readable recording medium having recorded thereon program for implementing the data reproduction method
JP3646614B2 (ja) 信号サンプリング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee