KR20040099951A - 지터 검출장치 및 검출방법 - Google Patents

지터 검출장치 및 검출방법 Download PDF

Info

Publication number
KR20040099951A
KR20040099951A KR1020030032095A KR20030032095A KR20040099951A KR 20040099951 A KR20040099951 A KR 20040099951A KR 1020030032095 A KR1020030032095 A KR 1020030032095A KR 20030032095 A KR20030032095 A KR 20030032095A KR 20040099951 A KR20040099951 A KR 20040099951A
Authority
KR
South Korea
Prior art keywords
input signal
signal
period
outputting
value
Prior art date
Application number
KR1020030032095A
Other languages
English (en)
Inventor
박현수
심재성
이재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030032095A priority Critical patent/KR20040099951A/ko
Publication of KR20040099951A publication Critical patent/KR20040099951A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10407—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of signal transitions, e.g. rising or falling edges, or by analysing signal slopes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 광 디스크에 관한 것으로, 구체적으로는 광 디스크에서 읽은 신호로부터 지터를 검출하기 위한 장치 및 방법에 관한 것이다. 본 발명에 의한 지터 검출장치는, 소정의 입력신호와 시스템 클럭간의 시간차를 검출하는 지터검출기; 상기 입력신호의 주기를 검사하여 소정의 조건을 만족하면 인에이블 신호를 출력하는 주기검사기; 및 상기 인에이블 신호에 따라서 상기 검출된 지터에 대하여 소정의 연산을 수행하는 지터 연산기를 포함한다. 본 발명 지터검출장치 및 방법을 사용하면, 신호 형태에 따라 원하는 지터값을 계산할 수 있고, 이 지터값을 사용할 수 있기 때문에 정밀도 및 안정도가 올라가므로 시스템의 성능이 향상되는 효과가 있고, 이로 인해 신뢰성이 있는 광 디스크 기기를 제작할 수 있다.

Description

지터 검출장치 및 검출방법{Apparatus and method of jitter detection}
본 발명은 광 디스크에 관한 것으로, 구체적으로는 광 디스크에서 읽은 신호로부터 지터를 검출하기 위한 장치 및 방법에 관한 것이다.
CD(Compact Disc) 또는 DVD(Digital Versatile Disc)와 같은 광 디스크에는이진 데이터가 기록되어 있고, 기록된 이진 데이터는, 광 디스크에 레이저와 같은 광을 입사시키고 반사되어 나오는 광 신호를 읽음으로써 재생될 수 있다. 광 디스크에는 이진 데이터가 기록되어 있으나, 광 디스크의 특성과 광 신호의 특성으로 인해 광 디스크에서 읽은 신호는 아날로그 신호인 RF(Radio Frequency) 신호이므로, 이를 디지털 신호로 변환하는 과정이 필요하다.
광 디스크에 기록된 데이터를 복원하기 위해서 이치화 수행부 및 위상고정루프(Phase Locked Loop : PLL) 회로가 필요하다. PLL 회로는 디지털 데이터를 복원하기 위한 시스템 클럭 신호를 입력신호와 동기를 맞추어 출력한다. 이치화 수행부는 여러 가지 구조를 가질 수 있으며 RF 신호를 입력받아 이치화 데이터로 만든다.
도 1은 간단한 이치화 수행부의 예를 도시한 도면이다.
이치화 수행부는 비교기(110)와 필터(120)를 구비한다. 비교기(110)는 광 디스크에서 읽은 RF 신호와, 입력신호의 평균을 취해 적분하여 얻은 슬라이싱 레벨(slicing level) 신호를 입력받는다. 그리고, 두 신호를 비교하여 이치화된 데이터(binary data)를 출력한다. 슬라이싱 레벨 신호는 비교기(110)에서 출력된 데이터를 필터(120)를 통과시켜 얻는다.
일반적으로 광 디스크 등에서 신호를 처리하기 위해서는 입력되는 아날로그 신호인 RF 신호에 위상고정루프(PLL)를 걸어 입력신호와 동기된 시스템 클럭을 만든 다음 그 시스템 클럭을 이용하여 신호를 처리한다. 이때 PLL에서 출력되는 시스템 클럭이 입력신호와 정확히 동기가 맞는 경우에는 신호처리에 문제가 없으나 입력신호에 잡음이 섞이거나 기타 이유로 입력신호와 시스템 클럭간의 동기가 맞지않는 경우가 생긴다. 이 때 지터는 입력되는 아날로그 신호와 시스템 클럭간의 위상차를 의미한다.
도 2a 내지 도 2c는 입력 RF 신호에서의 지터를 도시한 도면이다.
입력 RF 신호와 시스템 클럭의 동기가 맞는 경우에는 도 2a를 참조하여 알 수 있듯이, 시스템 클럭의 에지(edge) 부분과 입력 신호의 영점 교차점이 정확히 일치한다. 그러나 실제로는 교차점이 정확히 일치하지 않고, 시간적으로 차이가 약간씩 나는데 이 값이 지터이다. 즉, 도 2b와 도 2c를 참조하여 알 수 있듯이 RF 신호와 시스템 클럭간의 동기가 맞지 않으면 지터가 발생한다.
도 3a 내지 도 3c는 입력 RF 신호에서의 지터를 도시한 다른 도면이다.
도 2a 내지 도 2c는 시스템 클럭 신호의 하강 에지에서의 지터를 예로 든 것이고, 도 3a 내지 도 3c와 같이 상승 에지에서의 지터를 도시한 도면이다. 하강 에지나 상승 에지 등 어떠한 경우에도 RF 신호의 영점 교차점을 기준으로 지터를 계산할 수 있다.
한편 디지털 데이터 검출 기법이 보편화되면서 아날로그 신호를 비교기를 사용해 이치화 하는 것이 아니라, 아날로그 신호를 아날로그 디지털 변환 과정을 통해 양자화된 디지털 신호로 변환한 다음, 변환된 디지털 신호를 사용해서 이치화하는 방법이 사용된다. 그러나, 광 디스크의 기록 밀도가 높아짐에 따라 재생되는 신호의 품질이 점점 열악해진다. 그리고, 입력 신호의 품질이 열악한 경우에는 노이즈가 조금만 유입되더라도 지터가 크게 발생하므로 이치화 데이터를 정확히 재생하기가 어려워진다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 입력 신호에 따라 지터를 계산하고 소정의 조건을 만족하는 경우에 상기 계산된 지터에 대해 소정의 연산을 수행하여 출력함으로써, 정밀한 지터값을 출력하는 지터검출장치 및 방법을 제공하는데 있다.
도 1은 간단한 이치화 수행부의 예를 도시한 도면이다.
도 2a 내지 도 2c는 입력 RF 신호에서의 지터를 도시한 도면이다.
도 3a 내지 도 3c는 입력 RF 신호에서의 지터를 도시한 다른 도면이다.
도 4는 본 발명의 지터검출장치의 블록도이다.
도 5는 지터검출기의 일 실시 구성 도면이다.
도 6a 내지 도 6b는 지터가 없는 신호와 지터가 있는 신호를 도시한 도면이다.
도 7은 지터값 계산을 설명하기 위한 도면이다.
도 8은 주기 검사기의 일 실시 구성 도면이다.
도 9는 카운터의 타이밍 도를 도시한 도면이다.
상기의 과제를 이루기 위하여 본 발명에 의한 지터 검출장치는, 소정의 입력신호와 시스템 클럭간의 시간차를 검출하는 지터검출기; 상기 입력신호의 주기를 검사하여 소정의 조건을 만족하면 인에이블 신호를 출력하는 주기검사기; 및 상기 인에이블 신호에 따라서 상기 검출된 지터에 대하여 소정의 연산을 수행하는 지터 연산기를 포함한다.
상기의 과제를 이루기 위하여 본 발명에 의한 지터 검출장치는, 소정의 입력신호를 한 시스템 클럭만큼 지연시킨 지연입력 신호를 출력하는 지연부; 상기 입력신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 부호가 바뀌는 시점을 의미하는 부호검출신호를 출력하는 부호 검출부; 및 상기 입력 신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 지터를 계산하는 지터 계산부를 포함한다.
상기의 과제를 이루기 위하여 본 발명에 의한 지터 검출방법은, (a) 소정의 입력신호와 시스템 클럭간의 시간차를 검출하는 단계; (b) 상기 입력신호의 주기를 검사하여 소정의 조건을 만족하면 인에이블 신호를 출력하는 단계; 및 (c) 상기 인에이블 신호에 따라서 상기 검출된 지터에 대하여 소정의 연산을 수행하는 단계를포함한다.
상기의 과제를 이루기 위하여 본 발명에 의한 지터 검출방법은, (a) 소정의 입력신호를 한 시스템 클럭만큼 지연시킨 지연입력 신호를 출력하는 단계; (b) 상기 입력신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 부호가 바뀌는 시점을 의미하는 부호검출신호를 출력하는 단계; 및 (c) 상기 입력 신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 지터를 계산하는 단계를 포함한다.
상기한 과제를 이루기 위하여 본 발명에서는, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 4는 본 발명의 지터검출장치의 블록도이다.
아날로그 디지털 변환기와 DC 오프셋 제거기를 거쳐 오프셋이 제거된 입력 신호는 지터 검출기(410)와 주기 검사기(420)로 입력된다. 지터 검출기(410)는 시스템 클럭과 입력 신호와의 시간적인 차를 검출한다. 도 2a 및 도 3a를 참조하여 설명한 바와 같이, 입력 신호와 시스템 클럭이 동기가 맞는 경우에는 오프셋이 제거된 입력 신호의 영점 교차점과 시스템 클럭이 일치하지만, 도 2b, 도 2c, 도 3b 및 도 3c에서 알 수 있듯이, 실제로는 영점 교차점과 시스템 클럭 신호사이에 약간의 차가 생기며 이때의 시간적인 차를 나타내는 지터를 구하는 것을 지터 검출기가 수행한다. 지터는 입력 신호의 부호가 바뀌는 시점에서만 검출되므로 부호가 바뀐 경우를 나타내는 추가적인 제어 신호가 같이 출력될 수도 있다. 즉 양의 방향으로의 지터인지 음의 방향으로의 지터인지를 나타내는 제어신호가 필요한 경우도 있다.
주기 검사기(420)는 입력 신호의 부호가 바뀌는 경우에 이전 부호가 바뀐 시점에서 새로 부호가 바뀐 시점까지의 시간적인 길이를 측정해 주기가 얼마나 되는지를 구하고 이 주기가 일정한 조건을 만족하는 경우에 인에이블 신호를 출력한다. 소정의 조건의 가장 일반적인 예로는 '검출된 주기가 일정 주기 이상인 경우'를 들수 있다. 이 경우에는 입력 신호가 일정한 주기 이상을 가지는 경우에만 조건을 만족하므로 특정한 주기 이상의 입력 신호의 경우에 대해서만 지터 연산을 수행하도록 이 경우에만 인에이블 신호를 출력한다. 소정의 조건의 예로는 입력신호의 주기를 검사하여 그 값이 소정의 값과 일치하는 경우에만 인에이블 신호를 출력할 수도 있고, 소정의 값과 일치하지 않는 경우에만 인에이블 신호를 출력할 수도 있고, 소정의 값 이상인 경우에만 인에이블 신호를 출력할 수도 있고, 소정의 값 이하인 경우에만 인에이블 신호를 출력할 수도 있고, 어느 일정한 값 사이에 있을때만 인에이블 신호를 출력할 수도 있다.
지터 연산기(430)는 지터 검출기(410)로부터 출력된 검출된 지터값과 주기 검사기(420)의 출력 신호를 이용해 주기 검사기(420)에서 소정의 조건을 만족하는 경우에만 지터연산 수행하여 출력한다. 따라서 지터가 발생한다고 해서 소정의 지터연산을 항상 수행하는 것이 아니라 소정의 조건이 만족되는 경우에만 지터 연산을 수행한다.
도 5는 지터검출기의 일 실시 구성 도면이다.
지터 검출기는 아날로그 방식으로 구현될 수도 있고 디지털 방식으로 구현될 수도 있는데, 도 5에서는 디지털 방식의 구체적인 실시 예를 설명한다. 디지털 방식인 경우 오프셋이 제거된 입력 신호가 양자화된 디지털 데이터의 형태로 입력된다. 지터는 입력 신호의 부호가 바뀌는 시점에 발생하므로 입력 신호의 부호가 바뀌었는가를 먼저 검사한다. 이를 위해 입력 신호를 지연기(510)를 사용하여 한 시스템 클럭만큼 지연시킨 신호와 지연시키지 않은 신호의 최상위 비트를, 제1최상위비트 검출기(520)와 제2최상위비트 검출기(530)를 사용하여 각각 검출한다. 부호가 바뀐 경우는 최상위 비트에 변화가 일어나기 때문에 각각 검출된 최상위 비트를 XOR 연산기(540)를 사용하여 XOR 시키면 부호의 변화가 일어난 시점에서 XOR 연산기(540)의 출력은 1이 된다. 즉, 부호의 변화가 없는 경우는 0으로 출력되고 부호가 바뀐 시점에서만 1로 출력되기 때문에 이 신호가 부호 검출 신호가 된다.
따라서, 제1최상위비트 검출기(520), 제2최상위비트 검출기(530) 및 XOR 연산기(540)를 포함하여 부호 검출부(515)라고 한다. 그리고, 제1절대값 추출기(550), 제2절대값 추출기(560), 최소값 추출기(570), 제산부(580), MUX(590) 및 이득 연산부(591)를 포함하여 지터 계산부(555)라 한다.
지터를 계산하는 방법은 다음과 같다. 제1절대값 추출기(550)와 제2절대값 추출기(560)에서 두 입력 신호에 절대값을 취하여 최소값 추출기(570)로 출력한다. 그리고, 최소값 추출기(570)는 절대값이 작은 입력신호를 선택하여 출력하고 제산부(580)는 선택된 출력신호를, 두 입력신호의 절대값을 더한 값으로 나누어 출력한다. 이렇게 계산된 값은 MUX(590)로 입력된다. MUX(590)는 0을 출력하고 있다가 부호의 변화가 발생하면 제산부(580)의 출력신호를 선택하여 출력한다. 그리고 이득연산부는 출력된 값에 대하여 소정의 값을 곱하여 출력한다.
도 6a 내지 도 6b는 지터가 없는 신호와 지터가 있는 신호를 도시한 도면이다.
지터가 없는 신호는 영점 교차에서 샘플링이 정확히 일어나지만 지터가 있는 있는 신호는 영점 교차점에서 양쪽 샘플링 지점이 서로 정확히 일치하지 않는다. 이제, 도 6b의 지터 발생부분을 도 7과 같이 확대하여 지터의 계산에 대하여 설명한다.
도 7은 지터값 계산을 설명하기 위한 도면이다.
도 7을 참조하여 지터값을 계산하는 것을 상세히 설명한다. 아날로그 신호를 샘플링하는 경우에 얻을 수 있는 값은 샘플값인 a와 b이고 시스템 클럭은 일정하므로 a'+b'의 값은 시스템 클럭으로 일정하다. 지터는 클럭 신호와 입력 신호가 시간축으로 틀어진 정도이고, 이는 입력 신호의 영점 교차 지점과 시스템 클럭과의 시간차로 표시된다. 도 7에서, b'값이 시스템 클럭과 입력 신호의 시간차이므로 지터값이 된다.
영점 교차가 일어나는 부분에서 신호가 선형적이라고 가정하면 a:a'=b:b' 와 같은 관계식이 성립한다. 여기서 a와 b, 시스템 클럭은 이미 알고 있는 값이므로 b'에 대해 정리하면 b'=b×시스템 클럭/(a+b) 가 된다. 이를 계산하는 부분이 바로 도 5를 참조하여 설명한 지터 검출기이다. 즉, 영점 교차가 발생한 두 지점의 데이터를 취해서 절대값이 작은 데이터를 분자에 두고 두 신호값의 절대값을 더한 값을분모에 넣어 연산을 하면 지터값이 구해진다. 이득 연산부(591)는 마이컴 수단 등을 사용해 지터값을 보정하기 위한 것으로 시스템 클럭에 해당되는 보정 연산 및 해상도를 높이기 위한 연산을 수행한다.
도 8은 주기 검사기의 일실시 구성 도면이다.
주기 검사기는 에지 검출기(810), 반전기(820), 카운터(830) 및 비교기(840)를 구비한다. 에지 검출기(820)는 입력 신호가 들어오면 입력 신호가 영점을 지나는지 검사한다. 에지 검출기(820)의 일 예로는, 도 5를 참조하여 설명한 바와 같이, 입력 신호를 지연기를 사용하여 한 시스템 클럭만큼 지연시킨 신호와 지연시키지 않은 신호의 최상위 비트를 각각 검출하여, 검출된 최상위 비트를 XOR 연산시켜 출력할 수 있다. 부호가 바뀐 시점, 즉 에지에서 1의 값이 출력되기 때문이다. 이렇게 에지가 검출된 경우는 에지가 검출되었다는 신호를 카운터(830)로 출력한다.
카운터(530)는 시스템 클럭을 사용하여 클럭이 들어올 때마다 카운터 값을 증가시킨다. 이때 사용되는 클럭은 반전기(810)를 통해 반전된 클럭이다. 반전된 클럭을 사용하는 이유는 반전된 클럭을 사용해야 제대로 된 카운터 값을 얻을 수 있기 때문이다.
도 9는 카운터의 타이밍 도를 도시한 도면이다.
카운터(830)에 에지 검출신호가 들어오면 카운터(830)가 리셋되면서 0으로 변하게 되는데 이때 리셋되기 직전 값이 비교기(840)로 입력이 된다. 비교기(840)는 일정하게 정해진 값과 카운터(830) 출력 값을 비교해서 허가 신호(enable signal)를 출력한다. 이때 일정하게 정해진 값은 마이컴이나 기타 제어 수단에 의해 외부에서 미리 바꿀 수 있다. 비교기(840)의 출력 신호인 허가 신호는 주기 검출기의 출력을 사용할 것인지 말 것인지를 결정하는 허가 신호로 사용된다.
비교기(840)는 다양한 형태로 구성될 수 있는데 특정 주기 이하의 신호가 검출된 경우만 허가 신호를 출력하는 경우, 특정 주기 이상의 신호가 검출되는 경우만 허가 신호를 출력하는 경우, 특정 주기가 검출된 경우(예를 들면 3T)에만 허가 신호를 출력하는 경우, 특정 주기가 검출되지 않은 경우에만 허가 신호를 출력하는 경우 또는 소정의 제1값과 제2값 사이에 있는 경우에만 허가 신호를 출력하는 경우와 같이 설정될 수 있으며 이러한 여러 가지 경우는 마이컴이나 기타 제어 수단에 의해 조정될 수 있다.
예를 들면, 상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하도록 할 수 있다.
그리고, 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하도록 할 수 있다.
또는, 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하도록 할 수 있다.
그리고 또한, 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하도록 할 수 있다.
이제 도 4의 지터 연산기(430)에 대하여 상술한다. 지터 연산기(430)는 검출된 지터값과 주기 검사기의 허가 신호를 입력받아 실제 지터 값의 연산을 수행한다. 지터 연산기는 소정의 조건을 만족하는 경우에만, 지터를 일정 주기만큼 평균을 취해 출력한다. 소정의 조건의 주기검사기(420)에 의해 정해진다. 일반적으로 지터값은 일정한 구간 동안의 지터값을 구해 평균을 취하기 때문에 마이컴 수단이나 하드웨어 연산 수단 등을 사용해 시스템 설계자가 요구하는 조건에 의해 연산한다. 예를 들어 주기 검사기와 결합해 '4T 이상의 신호가 n번 발생한 경우 평균 지터값을 출력하기'와 같은 조건을 지정할 수 있으며 일반적으로 사용할 수 있는 조건은 다음과 같다.
(1) 특정 T가 N번 발생한 경우 평균을 취해 출력
(2) 특정 T이상의 주기가 N번 발생한 경우 평균을 취해 출력
(3) 특정 T이하의 주기가 N번 발생한 경우 평균을 취해 출력
(4) T1주기부터 T2까지의 주기가 N번 발생한 경우 평균을 취해 출력
(5) 특정 T가 아닌 경우가 N번 발생한 경우 평균을 취해 출력
(6) 일정한 시간마다 발생한 지터를 평균을 취해 출력
여기에서 T, T1, T2, N은 마이컴이나 기타 제어 수단에 의해 마음대로 선택할 수 있는 값이며 위의 조건 이외에도 주기 검사기의 조건을 바꾸면, 선택할 수 있는 조건은 바뀔 수도 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명의 지터 검출 장치 및 방법을 사용하면, 신호 형태에 따라 원하는 지터값을 계산할 수 있고, 이 지터값을 사용할 수 있기 때문에 데이터의 재생 정밀도 및 안정도가 올라가므로 시스템의 성능이 향상되는 효과가 있고, 이로 인해 신뢰성이 있는 광 디스크 기기를 제작할 수 있다.

Claims (35)

  1. 소정의 입력신호와 시스템 클럭간의 시간차를 검출하는 지터검출기;
    상기 입력신호의 주기를 검사하여 소정의 조건을 만족하면 인에이블 신호를 출력하는 주기검사기; 및
    상기 인에이블 신호에 따라서 상기 검출된 지터에 대하여 소정의 연산을 수행하는 지터 연산기를 포함하는 것을 특징으로 하는 지터 검출장치.
  2. 제1항에 있어서, 상기 소정의 입력신호는
    광 디스크에 기록된 데이터를 읽어 아날로그 디지털 변환 및 DC 오프셋 제거가 수행된 양자화된 디지털 신호인 것을 특징으로 하는 지터 검출장치.
  3. 제1항에 있어서, 상기 지터 검출기는
    상기 입력신호를 한 시스템 클럭만큼 지연시킨 지연입력 신호를 출력하는 지연부;
    상기 입력신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 부호가 바뀌는 시점을 의미하는 부호검출신호를 출력하는 부호 검출부; 및
    상기 입력 신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 지터를 계산하는 지터 계산부를 포함하는 것을 특징으로 하는 지터 검출장치.
  4. 제3항에 있어서, 상기 부호 검출부는
    상기 입력신호의 최상위 비트를 추출하는 제1최상위 비트 추출기;
    상기 지연입력 신호의 최상위 비트를 추출하는 제2최상위 비트 추출기; 및
    상기 제1최상위 비트와 제2최상위 비트를 XOR 시켜 부호검출신호로 출력하는 XOR 수행부를 포함하는 것을 특징으로 하는 지터 검출장치.
  5. 제3항에 있어서, 상기 지터 계산부는
    상기 입력신호의 절대값을 계산하는 제1절대값 계산부;
    상기 지연입력 신호의 절대값을 계산하는 제2절대값 계산부;
    상기 제1절대값과 제2절대값 중 최소값을 추출하는 최소값 추출부;
    상기 최소값을 상기 제1절대값과 제2절대값을 더한 값으로 나누는 제산부;
    상기 부호검출부로부터 수신된 부호검출신호에 의하여 상기 제산된 데이터와 0중에서 하나를 선택하여 출력하는 MUX부; 및
    상기 먹스부의 출력에 소정의 값을 곱하여 출력하는 이득연산부를 포함하는 것을 특징으로 하는 지터 검출장치.
  6. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 영점 통과를 의미하는 영점통과 신호를 출력하는 에지 검출기;
    상기 입력신호를 반전시키는 반전기;
    상기 반전된 입력신호를 수신하여 카운트하고, 상기 영점통과 신호를 입력받아 카운터 값을 리셋시키는 카운터; 및
    상기 카운터 출력값을 소정의 값과 비교하여 인에이블 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 지터 검출장치.
  7. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값과 일치하는 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  8. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값과 일치하지 않는 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  9. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값 이상인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  10. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값 이하인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  11. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 제1값 이상이고, 소정의 제2값 이하인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  12. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  13. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  14. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  15. 제1항에 있어서, 상기 주기 검사기는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출장치.
  16. 소정의 입력신호를 한 시스템 클럭만큼 지연시킨 지연입력 신호를 출력하는 지연부;
    상기 입력신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 부호가 바뀌는 시점을 의미하는 부호검출신호를 출력하는 부호 검출부; 및
    상기 입력 신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 지터를 계산하는 지터 계산부를 포함하는 것을 특징으로 하는 지터 검출장치.
  17. 제16항에 있어서, 상기 부호 검출부는
    상기 입력신호의 최상위 비트를 추출하는 제1최상위 비트 추출기;
    상기 지연입력 신호의 최상위 비트를 추출하는 제2최상위 비트 추출기; 및
    상기 제1최상위 비트와 제2최상위 비트를 XOR 시켜 부호검출신호로 출력하는 XOR 수행부를 포함하는 것을 특징으로 하는 지터 검출장치.
  18. 제16항에 있어서, 상기 지터 계산부는
    상기 입력신호의 절대값을 계산하는 제1절대값 계산부;
    상기 지연입력 신호의 절대값을 계산하는 제2절대값 계산부;
    상기 제1절대값과 제2절대값 중 최소값을 추출하는 최소값 추출부;
    상기 최소값을 상기 제1절대값과 제2절대값을 더한 값으로 나누는 제산부;
    상기 부호검출부로부터 수신된 부호검출신호에 의하여 상기 제산된 데이터와0중에서 하나를 선택하여 출력하는 MUX부; 및
    상기 먹스부의 출력에 소정의 값을 곱하여 출력하는 이득연산부를 포함하는 것을 특징으로 하는 지터 검출장치.
  19. 제18항에 있어서, 상기 이득연산부는
    상기 먹스부의 출력에 시스템 클럭시간을 곱하여 출력하는 것을 특징으로 하는 지터 검출장치.
  20. (a) 소정의 입력신호와 시스템 클럭간의 시간차를 검출하는 단계;
    (b) 상기 입력신호의 주기를 검사하여 소정의 조건을 만족하면 인에이블 신호를 출력하는 단계; 및
    (c) 상기 인에이블 신호에 따라서 상기 검출된 지터에 대하여 소정의 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 지터 검출방법.
  21. 제20항에 있어서, 상기 소정의 입력신호는
    광 디스크에 기록된 데이터를 읽어 아날로그 디지털 변환 및 DC 오프셋 제거가 수행된 양자화된 디지털 신호인 것을 특징으로 하는 지터 검출방법.
  22. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값과 일치하는 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  23. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값과 일치하지 않는 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  24. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값 이상인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  25. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 값 이하인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  26. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호의 주기를 검사하여 그 값이 소정의 제1값 이상이고, 소정의 제2값 이하인 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  27. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  28. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 내지 11T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 내지 11T 그리고 14T의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 내지 9T 의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  29. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 3T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 2T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  30. 제20항에 있어서, 상기 (b) 단계는
    상기 입력신호가 3T 내지 11T 의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 3T 내지 11T 그리고 14T의 입력신호인 경우에는 4T 이상의 주기를 검출하였을 때 인에이블 신호를 출력하거나, 2T 내지 9T 의 입력신호인 경우에는 3T 이상의 주기를 검출한 경우에 인에이블 신호를 출력하는 것을 특징으로 하는 지터 검출방법.
  31. (a) 소정의 입력신호를 한 시스템 클럭만큼 지연시킨 지연입력 신호를 출력하는 단계;
    (b) 상기 입력신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 부호가 바뀌는 시점을 의미하는 부호검출신호를 출력하는 단계; 및
    (c) 상기 입력 신호와 상기 지연입력 신호를 수신하여, 상기 입력신호의 지터를 계산하는 단계를 포함하는 것을 특징으로 하는 지터 검출방법.
  32. 제31항에 있어서, 상기 (b) 단계는
    (b1) 상기 입력신호의 최상위 비트를 추출하는 단계;
    (b2) 상기 지연입력 신호의 최상위 비트를 추출하는 단계; 및
    (b3) 상기 제1최상위 비트와 제2최상위 비트를 XOR 시켜 부호검출신호로 출력하는 단계를 포함하는 것을 특징으로 하는 지터 검출방법.
  33. 제31항에 있어서, 상기 (c) 단계는
    (c1) 상기 입력신호의 절대값을 계산하는 제1절대값 계산단계;
    (c2) 상기 지연입력 신호의 절대값을 계산하는 제2절대값 계산단계;
    (c3) 상기 제1절대값과 제2절대값 중 최소값을 추출하는 단계;
    (c4) 상기 최소값을 상기 제1절대값과 제2절대값을 더한 값으로 나누는 단계;
    (c5) 상기 (b) 단계에서 수신된 부호검출신호에 의하여 상기 제산된 데이터와 0중에서 하나를 선택하여 출력하는 단계; 및
    (c6) 상기 (c5) 출력에 소정의 값을 곱하여 출력하는 단계를 포함하는 것을 특징으로 하는 지터 검출방법.
  34. 제33항에 있어서, 상기 (c6) 단계는
    상기 (c5)의 출력에 시스템 클럭시간을 곱하여 출력하는 것을 특징으로 하는 지터 검출방법.
  35. 제20항 내지 제34항 중 어느 한 항에 기재된 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020030032095A 2003-05-20 2003-05-20 지터 검출장치 및 검출방법 KR20040099951A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030032095A KR20040099951A (ko) 2003-05-20 2003-05-20 지터 검출장치 및 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030032095A KR20040099951A (ko) 2003-05-20 2003-05-20 지터 검출장치 및 검출방법

Publications (1)

Publication Number Publication Date
KR20040099951A true KR20040099951A (ko) 2004-12-02

Family

ID=37377404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030032095A KR20040099951A (ko) 2003-05-20 2003-05-20 지터 검출장치 및 검출방법

Country Status (1)

Country Link
KR (1) KR20040099951A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102951A1 (en) * 2007-02-22 2008-08-28 Samsung Electronics Co., Ltd. Jitter measuring apparatus and method, signal period measuring apparatus and method, and optical disk player
US7715295B2 (en) 2006-02-21 2010-05-11 Samsung Electronics Co., Ltd. Optical disc reproducing apparatus for correcting asymmetric errors in data reproduced from optical discs
US10386404B2 (en) 2015-09-30 2019-08-20 Unist(Ulsan National Institute Of Science And Technology) Device and method for detecting damage of electric product using digital signal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715295B2 (en) 2006-02-21 2010-05-11 Samsung Electronics Co., Ltd. Optical disc reproducing apparatus for correcting asymmetric errors in data reproduced from optical discs
WO2008102951A1 (en) * 2007-02-22 2008-08-28 Samsung Electronics Co., Ltd. Jitter measuring apparatus and method, signal period measuring apparatus and method, and optical disk player
US10386404B2 (en) 2015-09-30 2019-08-20 Unist(Ulsan National Institute Of Science And Technology) Device and method for detecting damage of electric product using digital signal

Similar Documents

Publication Publication Date Title
US7433286B2 (en) Jitter detection apparatus
KR100623890B1 (ko) 디지털신호재생회로
JP3821472B2 (ja) 異常波形検出回路および情報再生装置
US6809997B2 (en) Apparatus and method for detecting wobble signal read from optical disc
WO2007027031A1 (en) Phase locked loop circuit and phase locked loop control method
JP3479055B2 (ja) ジッタ検出装置及びそれを用いた位相同期ループ回路
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
US6894964B2 (en) Clock signal generating system using a wobble signal and data reproducing apparatus
US6169717B1 (en) Apparatus and method for full period compensation in an optical disk reader
JP2005011506A (ja) 二進データ検出装置および方法
US7423948B2 (en) Phase error detecting circuit and synchronization clock extraction circuit
KR20040099951A (ko) 지터 검출장치 및 검출방법
US20030103428A1 (en) ATIP bit data generator and method for generating ATIP bit data in optical discs
KR100545804B1 (ko) 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
JP5153827B2 (ja) 信号特性決定装置、信号特性決定方法、及び記録媒体
US7561650B2 (en) Method and apparatus for correcting asymmetric waveform level in consideration of asymmetric error after the decimal point
KR100525854B1 (ko) 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법
KR100793193B1 (ko) 워블신호 검출장치 및 방법
JP2001319427A (ja) 情報再生装置
KR100930242B1 (ko) 디스크 구동기의 위상 동기 루프 장치 및 방법
JPH06338782A (ja) ディジタルクロック再生装置
JP2007051985A (ja) ジッタ測定装置
JP2007035155A (ja) 光ピックアップ装置及びジッター計測装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application