KR100623890B1 - 디지털신호재생회로 - Google Patents

디지털신호재생회로 Download PDF

Info

Publication number
KR100623890B1
KR100623890B1 KR1019980009159A KR19980009159A KR100623890B1 KR 100623890 B1 KR100623890 B1 KR 100623890B1 KR 1019980009159 A KR1019980009159 A KR 1019980009159A KR 19980009159 A KR19980009159 A KR 19980009159A KR 100623890 B1 KR100623890 B1 KR 100623890B1
Authority
KR
South Korea
Prior art keywords
phase difference
phase
circuit
jitter
value
Prior art date
Application number
KR1019980009159A
Other languages
English (en)
Other versions
KR19980080386A (ko
Inventor
순지 요시무라
줌페이 쿠라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980080386A publication Critical patent/KR19980080386A/ko
Application granted granted Critical
Publication of KR100623890B1 publication Critical patent/KR100623890B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10407—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of signal transitions, e.g. rising or falling edges, or by analysing signal slopes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10462—Improvement or modification of read or write signals signal quality assessment consistency with a reference waveform in a given time period, e.g. by calculating correlations or mean square errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

회로의 소형화를 구현하면서 재생 신호들의 지터 성분들 및 위상차의 정밀한 측정을 가능케 하는 디지털 신호 재생 회로가 개시되어 있다. 디지털 신호 재생 회로는 A/D 변환기에서 출력되는 광 디스크로부터의 재생 신호의 에지 부분의 전후의 샘플링된 값들을 이용해서 위상차를 검출하는 위상 비교기와, 위상 비교기에 의해 얻어진 위상차의 불균일(unevenness)에 기초하여 지터 검출 신호를 검출하는 지터 측정부를 포함한다.

Description

디지털 신호 재생 회로{Digital signal reproducing circuit}
본 발명은 디지털 신호들을 재생하는 디지털 신호 재생 회로에 관한 것이며, 특히 재생될 신호들의 지터 성분들과 위상차를 검출하면서 신호들을 재생하는 디지털 신호 재생 회로에 관한 것이다.
디지털 신호 재생 회로는 입력 아날로그 신호로부터 디지털 데이터를 재생하도록 적용되며, 입력 아날로그 신호에 동기된 클럭을 발생시키는 동기 클럭 재생부, 즉 PLL 회로를 갖는다.
동기 클럭 재생부는 입력 신호의 클럭 주파수와 실질적으로 동일한 클럭을 발생시키고, 발생된 클럭과 인입 신호간의 위상차로부터 검출된 펄스 폭을 가진 위상차 신호를 발생시키도록 제어를 수행하며, 따라서 위상차 신호에 기초하여 상기 발생된 클럭을 인입 신호의 클럭 성분으로 동기화한다.
예를 들어, 광 디스크 상에 기록된 신호들을 재생하는 디크스 재생 장치에서, 도 1에 도시된 바와 같이 디지털 신호 재생 회로(202)가 포함된다.
디스크 재생 장치(201)는 조사된 광의 반사광에 기초해서 광 디스크(200)에 기록된 신호들을 판독하도록 광 디스크(200)에 광을 조사하는 광 픽업(214)과, 파형 등화된 신호들을 출력하도록 광 픽업(214)으로부터 출력되는 재생 신호들의 파형 등화(waveform equalization)를 수행하는 파형 등화기(203)와, 비대칭 보정된 신호들을 출력하도록 파형 등화기(203)로부터 출력되는 신호들의 비대칭 보정을 수행하는 비대칭 보정 회로(204)와, 2치화 신호들(binary signals)을 출력하도록 비대칭 보정 회로(204)로부터 출력되는 신호들을 2치화 신호들로 변환하는 2치화 회로(205)를 포함한다. 디스크 재생 장치(201)는 또한 2치화 회로(205)로부터 출력되는 2치화 신호들과 동기 클럭을 비교하여 얻어진 위상차 신호들을 출력하는 위상 비교기(207)와, 평균화된 신호를 출력하도록 위상 비교기(207)로부터 출력되는 위상차 신호들을 아날로그 방식으로 평균화하는 루프 필터(208)와, 루프 필터(208)로부터 출력되는 신호가 제로(0)로 되는 방식으로 동기 클록을 발생시키는 전압 제어 발진기(voltage-controlled oscillator)(209)를 포함한다. 부가하면, 디스크 재생장치(201)는 절대값 회로(211)와 저역 통과 필터(212)로 구성되고 위상 비교기(207)로부터 출력되는 위상차 신호들에 기초하여 지터 성분들을 측정하도록 적응되는 지터 측정 회로(210)와, 포커싱 서보(focusing servo)와 트래킹 서보(tracking servo)를 실행하도록 광 픽업(214) 내의 2축 액추에이터를 의해 대물 렌즈를 동작시키는 서보 회로(215)와, 서보 회로(215)와 파형 등화기(203)를 제어하는 제어기(203)를 포함한다.
위상 비교기(207), 루프 필터(208), 및 전압 제어 발진기(209)는 동기 클럭 재생부(206)를 구성한다.
디스크 재생 장치(201)에서, 디스크 재생 장치(201)에 입력되는 신호들의 지터 성분들은 동기 클럭 재생부(206)의 비교기(207)로부터 출력되는 위상차 신호들에 기초하여 측정되며, 트래킹 서보 및 포커싱 서보의 오프셋 조정은 측정된 지터 검출 신호들에 기초하여 수행된다.
예를 들어, 지터 성분들을 측정하는 지터 측정부(210)는 디지털 프로세싱에 의해 지터 검출 신호를 계산하도록 적응된다. 그래서, 지터 측정부(210)는 지터 검출 신호들을 계산하도록 입력 펄스들로서의 위상차 신호들을 고주파 샘플링 클럭들에 의해 측정하고 그것의 절대값들을 평균한다. 제어기(213)는 지터 측정부(210)에 의해 계산된 지터 검출 신호들에 기초하여 서보의 오프셋 조정을 수행한다.
한편, 펄스 폭의 절대값들은 비교적 용이하게 아날로그 프로세싱에서 평균화될 수 있지만, 오프셋과 연산 정밀도 측면에서는 아날로그 프로세싱이 디지털 프로세싱보다 못하다. 또한, 제곱 평균을 계산하는 것이 어렵다. 그러므로, 지터 성분들이 아날로그 프로세싱에 의해 측정될 때, 오프셋 또는 연산 정밀도는 떨어지게 된다.
그렇지만, 디지털 프로세싱을 수행하기 위해서는, 위상차 펄스들은 요구되는 정밀도에 상당하는 시간 분해능(time resolution)으로 샘플링되어야만 한다. 즉, 시간 분해능의 역수인 주파수의 클럭, 또는 고정밀 지연 회로가 요구된다.
그래서, 이 기술의 앞서 말한 상태의 관점에서, 본 발명의 목적은 회로의 소형화를 구현하면서 고정밀도로 위상차와 지터 성분들을 측정하는 것을 가능케 하는 디지털 신호 재생 회로를 제공하는 것이다.
본 발명에 따라, 아날로그/디지털 변환 수단으로부터의 출력 신호의 에지 부분 전후의 샘플링된 값들을 이용해서 위상차를 계산하는 위상 비교 수단과, 위상 비교 수단에 의해 제공된 위상차의 불균일을 계산하는 지터 측정 수단을 포함하는 디지털 신호 재생 회로가 제공된다.
본 발명의 실시예로서의 디지털 신호 재생 회로가 이제 도면들을 참조해서 상세히 서술될 것이다.
본 발명의 실시예로서의 디지털 신호 재생 회로는 도 2에 도시된 바와 같이 광 픽업(11)으로부터의 광이 광 디스크(100)에 조사되어 광 디스크(100)의 신호 기록 표면상에서 반사되는 반사광에 기초하여 정보 신호들이 재생되는 디스크 재생 장치(1)에 적용된다. 이 디지털 신호 재생 회로는 포커싱 서보와 트래킹 서보의 오프셋 조정을 수행하고, 재생된 정보 신호들로부터 검출된 지터 성분들에 기초하여 파형 등화기 등을 제어하도록 적응된다.
디스크 재생 장치(1)에서 구성되는 디지털 신호 재생 회로(2)는 A/D 변환기(4)에 파형 등화된 신호들을 출력하도록 광 픽업(11)으로부터 출력되는 재생 신호들의 파형 등화를 수행하는 파형 등화기(3)와, 파형 등화기(3)로부터 출력되는 신호들의 A/D 변환을 수행하는 A/D 변환기(4)와, A/D 변환기(4)로부터 출력되는 신호들의 에지 부분 전후의 샘플링된 값을 이용해서 위상차를 계산하는 위상 비교기(5)와, 직류로 변환된 신호를 출력하도록 위상 비교기(5)로부터 출력되는 위상차를 평활화하는 필터(6)와, 필터(6)로부터 출력되는 신호에 기초하여 동기 클럭을 재생하는 가변 주파수 발진기(7)와, 위상 비교기(5)에 의해 얻어진 위상차의 불균일에 기초하여 지터 검출 신호를 검출하는 지터 측정부(9)와, 후술되는 바와 같이 지터 측정부(9)로부터 출력되는 지터 검출 신호에 기초하여 파형 등화기(3)와 서보 회로(12)를 제어하는 제어기(10)를 포함한다.
디지털 신호 재생 회로(2)에서, A/D 변환기(4), 위상 비교기(5), 필터(6), 및 가변 주파수 발진기(7)는 동기 클럭 재생부(8), 즉 PLL(위상 고정 루프) 회로를 구성한다. 동기 클럭 재생부(8)는 동기 클럭을 재생 신호에 동기화시키도록 가변 주파수 발진기(7)에서의 재생 신호에 기초하여 동기 클럭을 재생하도록 적응된다.
디지털 재생 장치(11)는 디지털 신호 재생 회로(2)를 가지며, 또한 광 디스크(100)의 신호 기록 표면에 레이저빔을 조사하고 그 레이저빔의 반사광을 수신하는 광 픽업(11)과, 도시되지는 않았지만 광 픽업(11)에 제공된 대물 렌즈를 2축 액추에이터에 의해 포커싱 방향과 트래킹 방향으로 이동시키는 서보 회로(12)를 포함한다.
위에서 언급한 바와 같은 구조의 디지털 신호 재생 회로(2)를 구비함으로써, 디스크 재생 장치(1)는 광 디스크(100)로부터의 재생 신호들과 동기 클럭 사이의 지터 성분들이 감소되는 방식으로 파형 등화기(3)와 서보 회로(12)를 제어한다.
이제 디지털 신호 재생 회로(2)를 구성하는 각각의 회로 및 부분의 구조가 서술될 것이다.
파형 등화기(3)는 광 디스크(100)로부터 얻어진 재생 신호들의 파형 등화를 수행한다. 파형 등화기(3)는 소정의 전달 함수를 가진 필터 회로로서 구성되며, 상기 전달 함수는 재생 신호들과 동기 클럭들 간의 지터 성분들이 감소되도록 제어기(10)에 의해 제어된다. 파형 등화기(3)에 의해 파형 등화된 재생 신호들은 A/D 변환기(4)에 공급된다.
A/D 변환기(4)는 아날로그 신호로서의 파형 등화된 재생 신호들을 디지털 신호들로 변환시킨다. A/D 변환기(4)의 샘플링 클럭은 동기 클럭 재생부(8)의 동기 클럭이다.
예를 들어, 디지털 비디오 디스크에 대해서는 데이터가 3T 내지 11T 및 14T(T는 동기 클럭의 사이클임)의 반전 간격들로 기록 매체에 기록되는 것이 규정된다. 그러므로, A/D 변환기의 샘플링 클럭이 동기 클럭의 주파수일 때에도 재생 가능성(reproducibility)은 보장된다. A/D 변환기(4)에 의해 디지털 신호로 변환된 재생 신호들은 동기 클럭 재생부(8)의 위상 비교기(5)에 공급된다.
재생 신호들의 디지털 데이터는 위상 비교기(5)에 입력된다. 위상 비교기(5)와 지터 측정부(9)는 재생 신호들의 입력 디지털 데이터에 기초하여 위상차와 지터 검출 신호를 각각 검출한다.
위상 비교기(5)는 재생 신호와 동기 클럭 간의 위상차를 검출한다. 도 3에 도시된 바와 같이, 위상 비교기(5)는 1-샘플 지연 수단으로서의 D 플립플롭 회로(21)와, D 플립플롭 회로(21)를 통해 동기 클럭 유닛에 의해 지연된 후 입력되는 값에 A/D 변환기(4)로부터의 값을 가산하는 가산기(22)와, 가산기(22)로부터 출력되는 값에 -1을 곱하는 곱셈기(23)를 포함한다. 위상 비교기(5)는 또한 부호 2치 숫자가 0(+)일 때는 가산기(22)를 D 플립플롭 회로(25)에 접속시키고 부호 2치 숫자가 1(-)일 때는 곱셈기(23)를 D 플립플롭 회로(25)에 접속시키는 가변 스위치(changeable switch)(24)와, 후술되는 바와 같은 EXOR(배타적-OR) 회로(28)에 의해 검출되는 에지 검출 신호에 의해 동작되는 D 플립플롭 회로(25)와, D 플립플롭 회로(21)로부터 출력되는 값에서 A/D 변환기(4)로부터의 값을 감산하는 감산기(26)를 포함한다. 위상 비교기(5)는 또한 EXOR 회로(28)에 의해 검출되는 에지 검출 신호에 의해 동작되는 D 플립플롭 회로(27)와, 재생 신호의 에지를 검출할 때 에지 검출 신호를 출력하는 EXOR 회로(28)를 포함한다. EXOR 회로(28)는 상세히 후술되는 바와 같이 입력 신호가 임계값과 교차할 때 에지 검출 신호를 출력한다.
위상차 검출의 동작 원리를 도 5a 내지 도 5f와 도6을 참조해서 하기에 설명한다.
위상 비교기(5)는 D 플립플롭 회로(21), 가산기(22), 가변 스위치(24), 및 D 플립플롭 회로(25)를 통해 임계값과 교차해서 얻어지는 에지 부분의 전후의 값들의 위상차를 출력한다. 또한, 위상 비교기(5)는 D 플립플롭 회로(21), 감산기(26), 및 D 플립플롭 회로(27)를 통해 에지 부분의 전후의 값들의 차, 즉 위상차의 풀-스케일 값(full-scale value)을 출력한다. 부가하면, 위상 비교기(5)는 에지 부분이 임계값과 교차할 때 EXOR 회로(28)로부터 에지 검출 신호를 출력한다. 위상 비교기(5)로부터 출력되는 위상차, 위상차 풀-스케일 값, 및 에지 검출 신호는 지터 측정부(9)에 입력된다.
도 4에 도시된 바와 같이, 지터 측정부(9)는 위상차를 위상차 풀-스케일 값에 의해 정규화하는 디바이더로서의 정규화 회로(31), 정규화 회로(31)에 의해 정규화된 위상차를 제곱하는 제곱 회로(32), 제곱 회로(32)에 의해 계산된 위상차를 적분하는 적분부(33), 및 위상 비교기(5)로부터의 에지 검출 신호를 카운트하는 카운터(38)를 포함한다.
적분부(33)는 제곱 회로(32)에 의해 제곱되는 위상차를 제공받으며 에지 검출 신호에 의해 동작되는 D 플립플롭 회로(34)와, D 플립플롭 회로(34)로부터의 값을 후술되는 D 플립플롭 회로(35)로부터의 값에 가산하는 가산기(37)와, 가산기(37)로부터 출력되는 신호를 공급받으며 에지 검출 신호에 의해 동작되는 D 플립플롭 회로(35)와, D 플립플롭 회로(35)로부터 출력되는 신호를 공급받는 D 플립플롭 회로(36)를 포함한다. 상기 적분부(33)에서, 제곱 회로(32)로부터 출력되는 값은 적분되고, 적분된 값은 카운터가 소정의 값을 나타낼 때 출력된다.
그래서, 지터 측정부(9)는 입력되는 위상차 및 위상차 풀-스케일 값에 기초하여 정규화되는 제곱 평균 위상차로서 지터 검출 신호를 검출할 수 있다.
카운터(38)가 미리 결정된 값에 도달할 때, 카운터(38)로부터 D 플립플롭 회로(35)에 클리어 신호(clear signal)가 입력되며, D 플립플롭 회로(36)에는 스토어 신호(store signal)가 입력된다. 클리어 신호가 입력되면 D 플립플롭 회로(35)는 저장된 값을 소거한다. 스토어 신호가 입력되면, D 플립플롭 회로(36)는 D 플립플롭 회로(35)로부터의 출력을 저장하고 출력한다. D 플립플롭 회로(36)로부터 출력된 신호는 제어기(10)에 입력되는 지터 검출 신호가 된다.
적분부(33)는 또한 에지의 카운트 값에 기초하여 적분을 수행하는 대신에 타이머 등을 이용해서 소정의 시간 기간 내에 적분된 위상차를 출력하도록 구성될 수 있다.
지터 측정부(9)로부터의 출력들을 평균하기 위해서, 예를 들어, 적분된 위상차를 입력 데이터의 개수로 나누는 디바이더가 요구된다. 적분부(33)에 의해 적분되는 데이터의 개수가 2n (여기서 n은 정수)으로 설정될 때, 출력되는 적분된 값은 비트 시프트 또는 하위 비트를 제거함으로써 평균화될 수 있다.
지터 측정부(9)는 또한 제곱 회로(32) 대신에 절대값 회로를 가질 수 있다. 이 경우에 계산이 감소된다.
제어기(10)는 상기 지터 측정부(9)로부터의 지터 검출 신호의 값이 감소되는 방식으로 파형 등화기(3)를 제어한다. 예를 들어, 제어기(10)는 재생 신호와 동기 클럭 간의 지터 성분들이 감소되도록 파형 등화기(3)의 전달 함수를 제어한다.
그래서, 디지털 신호 재생 회로(2)는 종래의 기술에서와 같이 고주파 샘플링 클럭을 사용하지 않고서 위상차를 디지털 데이터로서 고정밀도로 검출할 수 있다. 부가하면, 디지털 신호 재생 회로(2)는 디지털 데이터의 위상차에 기초하여 위상차와 지터 성분들을 검출할 수 있다. 그러므로, 디지털 신호 재생 회로(2)는 위상차와 지터 성분들을 고정밀도로 검출할 수 있다.
또한, 계산된 위상차는 정규화되기 때문에, 디지털 신호 재생 회로(2)는 재생 신호의 진폭이 불균일하는 경우에도 지터 성분들을 정밀하게 측정할 수 있다.
그러므로, 디지털 신호 재생 회로(2)는 지터 성분들을 정밀하게 측정할 수 있기 때문에 동기 클럭의 보정을 고정밀도로 수행할 수 있다.
이러한 디지털 신호 재생 회로(2)를 가지는 디스크 재생 장치(1)는 더 적은 열화를 가지는 신호들을 재생할 수 있다. 부가하면, 디스크 재생 장치(1)는 지터 검출 신호에 기초하여 서보 회로(12)의 오프셋 조정을 정밀하게 수행할 수 있다.
디지털 신호 재생 회로(2)에서의 위상차 검출의 동작이 이제 서술될 것이다. 도 5a 내지 도 5f는 위상 비교기(5)에 입력되는 재생 신호들을 도시한다. 이 경우, 디지털 신호 재생 회로(2)는 도 6의 흐름도에 도시된 프로세싱에 따라 위상차를 검출한다.
도 5a 내지 도 5f에 도시된 재생 신호들은, 연속적으로 도시되었지만, 위상 비교기(5)로의 입력에서 동기 클럭에 기초하여 샘플링된다. 즉, 재생 신호의 값은 임계값 Vo로부터의 값이 A/D 변환기(4)에 의해 변환되는 방식으로 디지털 데이터로서 샘플링된다.
도 5a 내지 도 5f에서, 임계값 Vo는 전압 0 V이며, 샘플링된 재생 신호의 샘플링된 값 d(i-1)은 에지 부분이 임계값 Vo과 교차하기 직전의 값이다. 신호 d(i)는 에지 부분이 임계값 Vo과 교차한 직후의 샘플링된 값이다. 즉, 샘플링된 값 d(i-1)와 샘플링된 값 d(i) 사이의 샘플링 간격은 동기 클럭의 한 단위의 간격과 동일하다.
재생 신호가 재생 신호의 상승 에지(leading edge) 부분에서 본 경우 동기 클럭으로부터 지연된 위상을 가질 때, 상승 에지 부분과 임계값 Vo 사이의 교차점(이후 변경점(changing point)이라 칭함)은 도 5a에 도시된 바와 같이 샘플링 간격의 중간점의 뒤에 위치한다. 이 경우, 샘플링된 값 d(i-1)와 샘플링된 값 d(i)는 ｜d(i)｜＜｜d(i-1)｜ 및 d(i)+d(i-1)＜0 인 관계가 있다.
또한, 재생 신호가 재생 신호의 하강 에지(trailing edge) 부분에서 본 경우 동기 클럭으로부터 지연된 위상을 가질 때, 변경점은 도 5d에 도시된 바와 같이 샘플링 간격의 중간점의 뒤에 위치한다. 이 경우, 샘플링된 값 d(i-1)와 샘플링된 값 d(i)는 ｜d(i)｜＜｜d(i-1)｜ 및 d(i)+d(i-1)＞0 인 관계가 있다.
한편, 재생 신호가 재생 신호의 상승 에지 부분에서 본 경우 동기 클럭으로부터 앞서 있는 위상을 가질 때, 변경점은 도 5c에 도시된 바와 같이 샘플링 간격의 중간점의 앞에 위치한다. 이 경우에, 샘플링된 값 d(i-1)와 샘플링된 값 d(i)는 ｜d(i)｜＞｜d(i-1)｜ 및 d(i)+d(i-1)＞0 인 관계가 있다.
또한, 재생 신호가 재생 신호의 하강 에지 부분에서 본 경우 동기 클럭으로부터 앞서 있는 위상을 가질 때, 변경점은 도 5f에 도시된 바와 같이 샘플링 간격의 중간점의 앞에 위치한다. 이 경우에, 샘플링된 값 d(i-1)와 샘플링된 값 d(i)는 ｜d(i)｜＞｜d(i-1)｜ 및 d(i)+d(i-1)＜0 인 관계가 있다.
도 5b는 재생 신호의 상승 에지 부분에서 본 경우 재생 신호가 동기 클럭으로 동기화되는 경우를 도시한 것이며, 도 5e는 재생 신호의 하강 에지 부분에서 본 경우 재생 신호가 동기 클럭으로 동기화되는 경우를 도시한 것이다. 두 경우들에서, 변경점은 샘플링 간격의 중간점에 위치한다. 즉, ｜d(i)｜=｜d(i-1)｜인 관계가 얻어진다.
재생 신호의 변경점 전후에서 얻어진 에지 부분 전후의 샘플링된 값 d(i-1)와 샘플링된 값 d(i)에 기초하여, 위상차 d(i)+d(i-1)는 위상 비교기(5)에 의해 유도되며, 위상차 풀-스케일 값 d(i-1)-d(i)가 유도된다.
위상 비교기(5)의 EXOR 회로(28)는 샘플링된 값 d(i-1)와 샘플링된 값 d(i)의 부호 2치 숫자들을 비교하고, 부호 2치 숫자들이 서로 다를 때 에지 검출 신호를 출력한다.
그래서, D 플립플롭 회로(25)와 D 플립플롭 회로(27)가 에지 검출 신호에 의해 동작되므로, 임계값 Vo과 교차하는 에지 부분 전후의 샘플링된 값들로부터 계산된 위상차와 위상차 풀-스케일 값만이 지터 측정부(9)로 출력된다.
재생 신호가 상술한 바와 같이 동기 클럭으로부터 앞서 있는 위상을 가질 때, 상승 및 하강 에지 부분들에서 ｜d(i)｜＜｜d(i-1)｜가 얻어진다. 그렇지만, 부호가 d(i)+d(i-1)에 대해 반전되므로, 위상 비교기(5)의 전환 스위치(changeable switch)(24)는 하강 에지 부분의 경우에만 가산기(22)로부터 곱셈기(23)를 거쳐 D 플립플롭 회로(25)로 위상차를 출력한다.
위상 비교기(5)에 의한 위상차의 검출은 또한 도 6의 흐름도를 참조해서 서술될 수 있다.
먼저, 단계 S1에서, 샘플링된 값 d(i-1)와 샘플링된 값 d(i)가 D 플립플롭 회로(21)를 통해 연속적으로 판독된다. 그 다음에, 단계 S2에서 샘플링된 값 d(i-1)을 샘플링된 값 d(i)로 곱하고, 그 곱셈 결과가 음인지의 여부를 판단한다. 곱셈 결과가 음이면, 연속적으로 얻어진 샘플링된 값 d(i-1)와 샘플링된 값 d(i)는 임계값과 교차하는 에지 부분이 전후의 값들을 취한다. 위상 비교기(5)에서, EXOR 회로(28)는 샘플링된 값 d(i-1)와 샘플링된 값 d(i)를 비교하고, 그 비교 결과에 기초하여 지터 측정부(9)로의 출력이 실행된다.
곱셈 결과가 음이면, 동작은 단계 S3로 진행한다. 곱셈 결과가 양이면, 즉 재생 신호가 임계값과 교차하지 않는다면, 동작은 단계 S6으로 진행한다.
단계 S3에서, 샘플링된 값 d(i)가 양인지 음인지가 확인된다. 샘플링된 값 d(i)가 음이면, 샘플링된 값들 d(i-1)와 d(i)는 하강 에지 부분에서의 값들이다. 그 다음에, 단계 S4에서 위상차 △φ(i) = -(d(i-1) + d(i))가 계산된다.
한편, 샘플링된 값 d(i)가 양이면, 샘플링된 값들 d(i-1)와 d(i)는 상승 에지 부분에서의 값들이다. 그 다음에, 단계 S5에서 위상차 △φ(i) = d(i-1)+d(i)가 계산된다.
RF 신호가 임계값과 교차하지 않는다면, 단계 S6에서 위상차는 이전의 위상차 △φ(i) = △φ(i-1)이 된다.
그래서 계산된 위상차들로, 지터 측정부(9)에 의해 정규화된 위상차의 평균값이 검출된다.
위상차 및 위상차 풀-스케일 값에 기초하여 위상차를 정규화하는 정규화 회로(31) 대신에, 표 1에 도시된 수자 표를 사용할 수도 있다.
표 1
표 1에 도시된 수자 표는 위상차(PE), 위상차 풀-스케일 값(PA), 및 정규화된 위상차(POUT)로 구성되어 있다.
정규화된 위상차(POUT)는 POUT = (PE/PA)2×256이 되도록 결정된다. 표 1에서, 위상차와 위상차 풀-스케일 값의 정의에 기초하여 ｜PE｜>｜PA｜의 관계가 성립된다.
그래서, 수자 표가 이용됨에 따라, 어떤 계산 회로도 요구되지 않는다. 그러므로, 정규화된 위상차가 작은 스케일의 회로에 의해 유도될 수 있다.
표에 없는 위상차 또는 위상차 풀-스케일 값이 입력되면, 0 등을 출력함으로써 연산 에러들로부터의 보호가 수행될 수 있다. 또한, 임의 값들이 회로 스케일을 감소시키도록 할당될 수 있다.
또한, 제곱 회로와 절대값 회로는 위에서 언급한 표를 사용함으로써 위상차의 제곱값과 절대값을 각각 계산할 수 있다. 부가하면, 정규화 및 제곱 평균 또는 절대값 평균을 적분함으로써, 위상차와 위상차 풀-스케일 값이 입력될 때 정규화된 위상차 평균이 검출될 수 있다.
그래서, 디지털 신호 재생 회로(2)는 디지털 데이터에 기초하여 위상차와 지터 성분들을 측정하므로, 재생 신호를 동기 클럭으로 고정밀도로 동기화할 수 있다.
본 발명에 따른 디지털 신호 재생 회로는 재생 신호의 에지 부분의 전후의 샘플링된 값들로부터 위상차를 검출하는 위상 비교 수단을 가지며, 따라서 디지털 데이터로서의 위상차의 검출을 가능케 한다. 또한, 디지털 신호 재생 회로는 위상 비교 수단에 의해 계산되는 디지털 데이터로서의 위상차에 기초하여 재생 신호의 지터 성분들을 계산하는 지터 측정 수단을 가지며, 따라서 지터 성분들의 정밀한 측정을 가능케 한다.
부가하면, 디지털 신호 재생 회로는 위상차를 정규화하는 정규화 수단을 가지며, 따라서 재생 신호의 진폭이 불균일할 때에도 재생 신호의 지터 성분들의 정밀한 측정을 가능케 한다.
도 1은 종래 디지털 신호 재생 회로의 구성을 도시하는 회로도.
도 2는 본 발명의 실시예로서 디지털 신호 재생 회로를 갖는 디스크 재생 장치의 구성을 도시하는 회로도.
도 3은 디지털 신호 재생 회로의 위상 비교기의 구성을 도시하는 회로도.
도 4는 디지털 신호 재생 회로의 지터 측정부의 구성을 도시하는 회로도.
도 5a 내지 도 5f는 디지털 신호 재생 회로로 입력되는 재생 신호들을 도시하는 재생 신호들의 그래프들을 도시하는 도면.
도 6은 위상 비교기의 동작의 일부를 도시하는 흐름도.
* 도면의 주요 부호에 대한 부호의 설명
3 : 파형 등화기 4 : A/D 변환기
5 : 위상 비교기 6 : 필터
7 : 가변 주파수 발진기 9 : 지터 측정부
10 : 제어기

Claims (14)

  1. 디지털 신호 재생 회로에 있어서,
    입력 신호의 A/D(아날로그/디지털) 변환을 수행하는 A/D 변환 수단과,
    상기 A/D 변환 수단으로부터의 출력 신호의 에지 부분에 시간적으로 근접하는, 상기 에지 부분 전후에서, 샘플링된 값들의 쌍을 이용하여 상기 입력 신호의 위상과 로컬 클록(local clock)의 위상 사이의 위상차를 계산함으로써 상기 입력 신호의 위상과 상기 로컬 클록의 위상을 비교하는 위상 비교 수단과,
    상기 위상 비교 수단으로부터 얻어진 상기 위상차의 불균일(unevenness)을 계산하여 지터 측정치를 얻기 위한 지터 측정 수단을 포함하는, 디지털 신호 재생 회로.
  2. 제 1 항에 있어서,
    상기 지터 측정 수단은 상기 위상 비교 수단에 의해 계산된 상기 위상차를 정규화하는 정규화 수단과, 상기 정규화 수단에 의해 정규화된 상기 위상차의 제곱값들의 평균을 계산하는 제곱 평균 계산 수단을 포함하는, 디지털 신호 재생 회로.
  3. 제 1 항에 있어서,
    상기 지터 측정 수단은 상기 위상 비교 수단에 의해 계산된 상기 위상차를 정규화하는 정규화 수단과, 상기 정규화 수단에 의해 정규화된 상기 위상차의 절대값들의 평균을 계산하는 절대값 평균 계산 수단을 포함하는, 디지털 신호 재생 회로.
  4. 제 1 항에 있어서,
    파형 등화된 신호(wave-equalized signal)를 상기 A/D 변환 수단에 출력하기 위해 상기 입력 신호의 파형 등화를 수행하는 파형 등화 수단을 더 포함하고, 상기 파형 등화 수단은 상기 지터 측정 수단으로부터의 출력 신호에 기초하여 제어되는, 디지털 신호 재생 회로.
  5. 제 3 항에 있어서,
    상기 위상 비교 수단은 풀 스케일(full scale) 위상차를 얻기 위한 수단을 더 포함하고, 상기 정규화 수단은 상기 위상차 및 상기 풀 스케일 위상차에 대한 값들에 대하여 정규화된 위상차에 대한 값들을 저장하고 있는 룩업테이블(lookup table)를 판독하여 상기 위상 비교 수단에 의해 계산된 위상차를 정규화하는, 디지털 신호 재생 회로.
  6. 제 4 항에 있어서,
    상기 위상 비교 수단은 풀 스케일 위상차를 얻기 위한 수단을 더 포함하고, 상기 정규화 수단은 상기 위상차 및 상기 풀 스케일 위상차에 대한 값들에 대하여 정규화된 위상차에 대한 값들을 저장하고 있는 룩업테이블을 판독하여 상기 위상 비교 수단에 의해 계산된 위상차를 정규화하는, 디지털 신호 재생 회로.
  7. 제 1 항에 있어서,
    상기 위상 비교 수단은 상기 샘플링된 값들의 쌍 중 제 1 값을, 상기 에지 부분의 다른 측들에 있는 상기 샘플링된 값들의 쌍 중 제 2 값으로부터 감산하여 상기 위상차를 계산하고, 제 1 및 제 2 샘플들 사이의 샘플링 간격은 상기 로컬 클록의 한 단위(one unit)의 간격과 같은, 디지털 신호 재생 회로,
  8. 디지털 신호 재생 회로에 있어서,
    에지 부분을 갖는 A/D 변환 출력 신호를 제공하기 위해 입력 신호의 A/D 변환을 수행하는 A/D 변환기와,
    상기 에지 부분에 시간적으로 근접하고, 상기 에지 부분의 대향측들 상에 있는, 제 1 및 제 2 샘플링된 값들 사이의 산술 연산을 이용하여 입력 신호의 위상과 로컬 클록의 위상 사이의 위상차를 계산함으로써, 상기 입력 신호의 위상과 상기 로컬 클록의 위상을 비교하도록 구성된 위상 비교기와,
    상기 위상 비교기로부터 얻어진 상기 위상차의 불균일을 계산하여 지터 측정치를 얻기 위한 지터 측정 회로로서, 상기 불균일은 상기 위상 비교기에 의해 계산된 상기 위상차를 정규화하고, 상기 정규화된 위상차를 처리하고, 상기 처리된 위상차를 시간에 대해 적분함으로써 계산되는, 상기 지터 측정 회로를 포함하는, 디지털 신호 재생 회로.
  9. 제 8 항에 있어서,
    상기 지터 측정 회로는 상기 정규화된 위상차를 제곱하고 상기 제곱된 위상차를 시간에 대해 적분함으로써 상기 정규화된 위상차를 처리하는, 디지털 신호 재생 회로.
  10. 제 8 항에 있어서,
    상기 지터 측정 회로는 상기 정규화된 위상차의 절대값을 결정하고 상기 위상차의 절대값들을 시간에 대해 적분함으로써 상기 정규화된 위상차를 처리하는, 디지털 신호 재생 회로.
  11. 제 8 항에 있어서,
    상기 지터 측정 회로는 카운터와 타이머 중 하나를 더 포함하고, 상기 카운터가 미리결정된 값에 도달하거나 상기 타이머가 미리결정된 시간 기간의 만료를 검출할 때, 적분값이 출력되는, 디지털 신호 재생 회로.
  12. 제 8 항에 있어서,
    상기 위상 비교기는 풀 스케일 위상차를 결정하기 위한 수단을 더 포함하고, 상기 지터 측정 회로는 상기 위상차와 상기 풀 스케일 위상차에 대한 값들에 대하여 정규화된 위상차에 대한 값들을 저장하고 있는 룩업테이블을 판독하여 상기 위상차를 정규화하는, 디지털 신호 재생 회로.
  13. 제 8 항에 있어서,
    상기 제 1 및 제 2 샘플링된 값들 사이의 샘플링 간격은 상기 로컬 클록의 한 단위의 간격이고, 상기 위상 비교기는 상기 제 2 샘플링된 값으로부터 상기 제 1 샘플링된 값을 감산하여 상기 위상차를 계산하는, 디지털 신호 재생 회로.
  14. 제 8 항에 있어서,
    상기 지터 측정 회로는 상기 적분된 위상차를 평균하는, 디지털 신호 재생 회로.
KR1019980009159A 1997-03-18 1998-03-18 디지털신호재생회로 KR100623890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-64820 1997-03-18
JP06482097A JP3915163B2 (ja) 1997-03-18 1997-03-18 ディジタル信号再生回路
JP97-68420 1997-03-18

Publications (2)

Publication Number Publication Date
KR19980080386A KR19980080386A (ko) 1998-11-25
KR100623890B1 true KR100623890B1 (ko) 2006-12-04

Family

ID=13269282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009159A KR100623890B1 (ko) 1997-03-18 1998-03-18 디지털신호재생회로

Country Status (5)

Country Link
US (1) US6100724A (ko)
JP (1) JP3915163B2 (ko)
KR (1) KR100623890B1 (ko)
CN (1) CN1123882C (ko)
MY (1) MY117953A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234849B1 (ko) * 1997-06-30 1999-12-15 김영환 액정표시소자의 위상차 검출회로
SG65019A1 (en) * 1997-09-13 1999-09-21 Disk Ware Co Ltd Jitter measuring method utilizing a/d conversion and device
JPH11317018A (ja) * 1998-04-30 1999-11-16 Toshiba Corp ディスク再生装置及びｒｆアンプ制御回路
GB9809450D0 (en) * 1998-05-01 1998-07-01 Wandel & Goltermann Limited Jitter measurement
JP3486119B2 (ja) * 1998-11-13 2004-01-13 松下電器産業株式会社 マルチレートクロック発生装置およびマルチレートディジタルデータ再生装置
JP4612758B2 (ja) * 1999-03-26 2011-01-12 キヤノン株式会社 映像信号処理装置
KR100339478B1 (ko) * 1999-09-18 2002-05-31 구자홍 광 기록매체의 최적 기록장치 및 기록방법
US6807134B2 (en) * 1999-12-28 2004-10-19 Matsushita Electric Industrial Co., Ltd. Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus
US6680887B2 (en) * 2000-05-15 2004-01-20 Matsushita Electric Industrial Co., Ltd. Optical disk apparatus and PLL circuit
JP3820856B2 (ja) * 2000-08-07 2006-09-13 ヤマハ株式会社 光ディスク記録装置
JP3576137B2 (ja) * 2000-12-20 2004-10-13 株式会社ソニー・コンピュータエンタテインメント 光ディスク装置、光ディスク装置のサーボ調整方法、光ディスクのサーボ調整プログラム、及び光ディスクのサーボ調整プログラムを記録したコンピュータ読み取り可能な記録媒体
US7522480B2 (en) 2001-01-25 2009-04-21 Dphi Acquisitions, Inc. Digital tracking servo system with multi-track seek with an acceleration clamp
US6970403B2 (en) * 2001-01-25 2005-11-29 Dphi Acquisition, Inc. Calibration of tracking error signal offset in a tracking servo system
JP4206672B2 (ja) * 2002-03-01 2009-01-14 日本電気株式会社 受信回路
KR20040009799A (ko) * 2002-07-25 2004-01-31 삼성전자주식회사 지터 궤환을 이용한 틸트 보정 방법 및 그 장치
EP1388850A1 (en) * 2002-08-06 2004-02-11 Deutsche Thomson-Brandt GmbH Method for detecting a wobble signal
US7206368B2 (en) * 2002-10-30 2007-04-17 Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. Compensating jitter in differential data signals
US7133654B2 (en) * 2003-08-07 2006-11-07 International Business Machines Corporation Method and apparatus for measuring communications link quality
TWI371970B (en) * 2004-07-16 2012-09-01 Thomson Licensing Sa Preventing picture jitter in a digitized video signal
US7564897B2 (en) * 2004-07-22 2009-07-21 Advantest Corporation Jitter measuring apparatus, jitter measuring method and PLL circuit
US20070047412A1 (en) * 2005-08-31 2007-03-01 Yuan-Chin Liu Jitter measuring method and device thereof
JP4583347B2 (ja) * 2006-07-19 2010-11-17 三洋電機株式会社 光ディスク用信号処理装置
JP2009099169A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd ジッタ計測器及びこれを用いた光ディスク装置
JP4887267B2 (ja) * 2007-11-28 2012-02-29 ルネサスエレクトロニクス株式会社 情報再生装置
US9618965B2 (en) * 2015-05-15 2017-04-11 Tektronix, Inc. Dynamic calibration of data patterns
JP7139675B2 (ja) * 2018-04-27 2022-09-21 セイコーエプソン株式会社 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249496A (ja) * 1984-05-25 1985-12-10 Teac Co 再生映像信号のジツタ検出装置
JPH0541877A (ja) * 1991-08-06 1993-02-19 Sharp Corp 磁気記録再生装置のジツタ除去装置
JPH0614302A (ja) * 1991-07-08 1994-01-21 Samsung Electron Co Ltd ジッタ検出回路
JPH08273182A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp 回転式記録装置
JPH0944864A (ja) * 1995-07-27 1997-02-14 Kenwood Corp フォーカスサーボの自動調整方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186138B1 (ko) * 1995-12-23 1999-04-15 구자홍 디지탈 디스크의 데이타 재생장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249496A (ja) * 1984-05-25 1985-12-10 Teac Co 再生映像信号のジツタ検出装置
JPH0614302A (ja) * 1991-07-08 1994-01-21 Samsung Electron Co Ltd ジッタ検出回路
JPH0541877A (ja) * 1991-08-06 1993-02-19 Sharp Corp 磁気記録再生装置のジツタ除去装置
JPH08273182A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp 回転式記録装置
JPH0944864A (ja) * 1995-07-27 1997-02-14 Kenwood Corp フォーカスサーボの自動調整方法

Also Published As

Publication number Publication date
CN1123882C (zh) 2003-10-08
CN1199223A (zh) 1998-11-18
JP3915163B2 (ja) 2007-05-16
US6100724A (en) 2000-08-08
KR19980080386A (ko) 1998-11-25
MY117953A (en) 2004-08-30
JPH10261269A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
KR100623890B1 (ko) 디지털신호재생회로
KR101493777B1 (ko) 주파수 검출기 및 이를 포함하는 위상 동기 루프
US4813031A (en) Apparatus for reproducing information from an optically readable record carrier
US5675565A (en) Data reproduction method and apparatus
US8111596B2 (en) Phase error detection apparatus
JPH06231477A (ja) フォーカスサーボ回路
US5802123A (en) Clock signal reproduction circuit and data reproduction circuit
EP0820061A2 (en) Playback apparatus and playback method
US6034998A (en) Method of and apparatus for detecting phase
JP2830803B2 (ja) 位相検出器及びこれを用いた磁気ディスク装置
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
US5969894A (en) Method for detecting data encoded as state transitions in a read signal
KR20060122736A (ko) 주파수 제어장치 및 정보 재생장치
JPH0556591B2 (ko)
JP2000243041A (ja) データ再生システムにおけるクロック調整装置
JP2002222568A (ja) 情報再生装置
US7636278B2 (en) Information recording system and an information recording method
KR20050027786A (ko) 신호 특성 측정 장치 및 방법
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
US5673211A (en) Digital data reproducing apparatus
KR100622589B1 (ko) 광 데이터 매체로부터/광 데이터 매체 상에 정보를 판독 및/또는 기록하는 장치 및 방법
US6134064A (en) Playback clock extracting apparatus
KR20040036659A (ko) 지터 검출 장치 및 지터 검출 방법
US7142382B2 (en) Phase adjustment circuit and demodulation circuit
JPS62188483A (ja) 時間軸誤差補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee