JPH0614302A - ジッタ検出回路 - Google Patents
ジッタ検出回路Info
- Publication number
- JPH0614302A JPH0614302A JP3167212A JP16721291A JPH0614302A JP H0614302 A JPH0614302 A JP H0614302A JP 3167212 A JP3167212 A JP 3167212A JP 16721291 A JP16721291 A JP 16721291A JP H0614302 A JPH0614302 A JP H0614302A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- jitter
- sample
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/898—Regeneration of colour television signals using frequency multiplication of the reproduced colour signal carrier with another auxiliary reproduced signal, e.g. a pilot signal carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は記録媒体から再生された映像信号の
ジッタを検出するジッタ検出回路に関する。追従性の良
好なジッタ検出を行なえるジッタ検出回路を提供するこ
とを目的とする。 【構成】 サンプルホールド手段１５は可変傾斜波発生
回路１４の出力傾斜波の傾斜部分を、水平同期信号分離
回路１１の出力水平同期信号に基づいて生成した略１水
平走査周期のサンプルパルスでサンプリング後ホールド
し、そのサンプルホールド電圧を電圧制御発振器１２に
制御電圧として供給すると共に、可変傾斜波発生回路１
４に制御信号として供給する。可変傾斜波発生回路１４
は分周回路１３の出力パルスの位相に応じたタイミング
で傾斜波を発生し、かつ、傾斜波の傾斜が上記サンプル
ホールド手段１５の出力制御信号により可変される。
ジッタを検出するジッタ検出回路に関する。追従性の良
好なジッタ検出を行なえるジッタ検出回路を提供するこ
とを目的とする。 【構成】 サンプルホールド手段１５は可変傾斜波発生
回路１４の出力傾斜波の傾斜部分を、水平同期信号分離
回路１１の出力水平同期信号に基づいて生成した略１水
平走査周期のサンプルパルスでサンプリング後ホールド
し、そのサンプルホールド電圧を電圧制御発振器１２に
制御電圧として供給すると共に、可変傾斜波発生回路１
４に制御信号として供給する。可変傾斜波発生回路１４
は分周回路１３の出力パルスの位相に応じたタイミング
で傾斜波を発生し、かつ、傾斜波の傾斜が上記サンプル
ホールド手段１５の出力制御信号により可変される。
Description
【０００１】
【産業上の利用分野】本発明はジッタ検出回路に係り、
特に記録媒体から再生された映像信号のジッタを検出す
るジッタ検出回路に関する。
特に記録媒体から再生された映像信号のジッタを検出す
るジッタ検出回路に関する。
【０００２】磁気テープや磁気ディスクあるいは光ディ
スク等の記録媒体に記録されている映像信号を再生する
と、その再生信号には通常、記録媒体の走行速度変動そ
の他に起因して時間軸変動成分（ジッタ）が含まれる。
かかるジッタは再生画像を劣化させるので、ジッタを除
去するために、メモリを用いたタイムベースコレクタ
（ＴＢＣ）に再生映像信号を書き込んだ後読み出すこと
により、ＴＢＣからジッタが除去された再生映像信号を
得ることができる。この場合、再生映像信号のジッタを
検出して、ジッタ検出信号をＴＢＣに書き込みクロック
として印加する必要がある。
スク等の記録媒体に記録されている映像信号を再生する
と、その再生信号には通常、記録媒体の走行速度変動そ
の他に起因して時間軸変動成分（ジッタ）が含まれる。
かかるジッタは再生画像を劣化させるので、ジッタを除
去するために、メモリを用いたタイムベースコレクタ
（ＴＢＣ）に再生映像信号を書き込んだ後読み出すこと
により、ＴＢＣからジッタが除去された再生映像信号を
得ることができる。この場合、再生映像信号のジッタを
検出して、ジッタ検出信号をＴＢＣに書き込みクロック
として印加する必要がある。
【０００３】
【従来の技術】図９は従来のジッタ検出回路の一例のブ
ロック図を示す。この従来のジッタ検出回路は家庭用ヘ
リカルスキャン方式ＶＴＲの再生搬送色信号処理回路内
で自動周波数制御回路（ＡＦＣ回路）として用いられて
いる。すなわち、周知のように家庭用ヘリカルスキャン
方式ＶＴＲで主流を占めるものは、カラー映像信号を輝
度信号と搬送色信号とに分離し、輝度信号は周波数変調
して被周波数変調輝度信号とする一方、搬送色信号は被
周波数変調輝度信号帯域よりも低域へ周波数変換し、こ
のようにして得られた両信号を周波数分割多重してなる
信号を回転ヘッドにより磁気テープに記録し、これを再
生する低域変換カラー記録再生方式のＶＴＲである。
ロック図を示す。この従来のジッタ検出回路は家庭用ヘ
リカルスキャン方式ＶＴＲの再生搬送色信号処理回路内
で自動周波数制御回路（ＡＦＣ回路）として用いられて
いる。すなわち、周知のように家庭用ヘリカルスキャン
方式ＶＴＲで主流を占めるものは、カラー映像信号を輝
度信号と搬送色信号とに分離し、輝度信号は周波数変調
して被周波数変調輝度信号とする一方、搬送色信号は被
周波数変調輝度信号帯域よりも低域へ周波数変換し、こ
のようにして得られた両信号を周波数分割多重してなる
信号を回転ヘッドにより磁気テープに記録し、これを再
生する低域変換カラー記録再生方式のＶＴＲである。
【０００４】従ってこの方式のＶＴＲでは再生された低
域変換搬送色信号をもとの周波数帯域に周波数変換する
ための再生搬送色信号処理回路を有しており、かつ、そ
の周波数変換の際に再生低域変換搬送色信号の持つジッ
タを低減するために、再生低域変換搬送色信号と同じジ
ッタを有する周波数変換用信号を生成するために前記Ａ
ＦＣ回路が設けられている。
域変換搬送色信号をもとの周波数帯域に周波数変換する
ための再生搬送色信号処理回路を有しており、かつ、そ
の周波数変換の際に再生低域変換搬送色信号の持つジッ
タを低減するために、再生低域変換搬送色信号と同じジ
ッタを有する周波数変換用信号を生成するために前記Ａ
ＦＣ回路が設けられている。
【０００５】図９において、再生輝度信号は端子１を介
して水平同期信号分離回路２に供給され、ここで水平同
期信号が分離されて位相比較器３の一方の入力端子に供
給される。位相比較器３はこの水平同期信号分離回路２
からの再生水平同期信号と後述する分周器６からの水平
走査周波数の信号とを位相比較し、それらの位相差に応
じた誤差電圧を発生する。ループフィルタ４１はこの誤
差電圧を積分して電圧制御発振器（ＶＣＯ）５へ制御電
圧として印加する。ＶＣＯ５は例えば３２０ｆ H （ただ
し、ｆH は水平走査周波数で、ＮＴＳＣ方式の場合は１
５．７３４２６ｋHz）の自走発振周波数を有する。この
ＶＣＯ５の出力発振周波数は分周器６で１／３２０分周
されて水平走査周波数ｆH とされた後、位相比較器３の
他方の入力端子に供給される。
して水平同期信号分離回路２に供給され、ここで水平同
期信号が分離されて位相比較器３の一方の入力端子に供
給される。位相比較器３はこの水平同期信号分離回路２
からの再生水平同期信号と後述する分周器６からの水平
走査周波数の信号とを位相比較し、それらの位相差に応
じた誤差電圧を発生する。ループフィルタ４１はこの誤
差電圧を積分して電圧制御発振器（ＶＣＯ）５へ制御電
圧として印加する。ＶＣＯ５は例えば３２０ｆ H （ただ
し、ｆH は水平走査周波数で、ＮＴＳＣ方式の場合は１
５．７３４２６ｋHz）の自走発振周波数を有する。この
ＶＣＯ５の出力発振周波数は分周器６で１／３２０分周
されて水平走査周波数ｆH とされた後、位相比較器３の
他方の入力端子に供給される。
【０００６】このようにして、ＶＣＯ５からは入力端子
１に入力された再生輝度信号に位相同期した、３６０ｆ
H 又はその近傍周波数の信号が取り出される。この再生
輝度信号は再生低域変換搬送色信号と同一のジッタを有
しているため、このＶＣＯ５の出力発振信号は出力端子
７より取り出され、更に所定の周波数と周波数変換され
て前記したように再生低域変換搬送色信号をもとの周波
数帯域に戻すための周波数変換用信号とされる。
１に入力された再生輝度信号に位相同期した、３６０ｆ
H 又はその近傍周波数の信号が取り出される。この再生
輝度信号は再生低域変換搬送色信号と同一のジッタを有
しているため、このＶＣＯ５の出力発振信号は出力端子
７より取り出され、更に所定の周波数と周波数変換され
て前記したように再生低域変換搬送色信号をもとの周波
数帯域に戻すための周波数変換用信号とされる。
【０００７】なお、ダビングを考慮して搬送色信号記録
系にも図９に示す回路が設けられている。すなわち、入
力映像信号から水平同期信号分離回路２で分離抽出した
水平同期信号に位相同期した、低域変換搬送色信号の搬
送波を作成するために図９に示す回路が設けられてい
る。この回路で低域変換搬送色信号を水平走査周期内の
所定期間（ＮＴＳＣ方式では１／４、ＰＡＬ方式では１
／８）に挿入させている。
系にも図９に示す回路が設けられている。すなわち、入
力映像信号から水平同期信号分離回路２で分離抽出した
水平同期信号に位相同期した、低域変換搬送色信号の搬
送波を作成するために図９に示す回路が設けられてい
る。この回路で低域変換搬送色信号を水平走査周期内の
所定期間（ＮＴＳＣ方式では１／４、ＰＡＬ方式では１
／８）に挿入させている。
【０００８】前記した低域変換カラー記録再生方式のＶ
ＴＲでは、上記のＡＦＣ回路を有する再生搬送色信号処
理回路でもとの帯域に戻され、かつ、ジッタが低減され
た再生搬送色信号と、再生輝度信号処理回路でＦＭ復調
して得られた再生輝度信号とを夫々多重して再生カラー
映像信号を生成し出力している。この再生カラー映像信
号はカラーモニタに入力され、カラーモニタのＡＦＣ特
性や自動位相制御（ＡＰＣ）特性を利用して視覚上ジッ
タのない映像として実用上支障なく表示される。
ＴＲでは、上記のＡＦＣ回路を有する再生搬送色信号処
理回路でもとの帯域に戻され、かつ、ジッタが低減され
た再生搬送色信号と、再生輝度信号処理回路でＦＭ復調
して得られた再生輝度信号とを夫々多重して再生カラー
映像信号を生成し出力している。この再生カラー映像信
号はカラーモニタに入力され、カラーモニタのＡＦＣ特
性や自動位相制御（ＡＰＣ）特性を利用して視覚上ジッ
タのない映像として実用上支障なく表示される。
【０００９】しかし、上記の再生カラー映像信号中の再
生輝度信号はジッタの低減処理が全くされておらず、ま
た再生搬送色信号のジッタも完全には除去されていない
ので、より高品質の画像再生を目的としたり、あるいは
再生輝度信号と再生搬送色信号との間で完全な周波数イ
ンターリービングの関係を必要とする場合などでは、再
生カラー映像信号に含まれるジッタを完全に除去するた
めに、タイムベースコレクタ（ＴＢＣ）が使用される。
生輝度信号はジッタの低減処理が全くされておらず、ま
た再生搬送色信号のジッタも完全には除去されていない
ので、より高品質の画像再生を目的としたり、あるいは
再生輝度信号と再生搬送色信号との間で完全な周波数イ
ンターリービングの関係を必要とする場合などでは、再
生カラー映像信号に含まれるジッタを完全に除去するた
めに、タイムベースコレクタ（ＴＢＣ）が使用される。
【００１０】
【発明が解決しようとする課題】しかるに、従来のジッ
タ検出回路で検出されたジッタ検出信号であるＶＣＯ５
の出力発振信号を上記のＴＢＣの書き込みクロックとし
て用いると、上記の従来のジッタ検出回路が水平走査周
期のサンプリング系であると共にフィードバック制御で
あり、ループフィルタ４の時定数が１５Ｈ（ただし、Ｈ
は水平走査周期：以下同じ）程度の比較的長い値を必要
とするため、追従性が悪い。このため、従来回路は、前
記ジッタのうち、特に磁気テープに回転ヘッドが接触し
た直後に磁気テープの振動により発生する高周波数のテ
ープ・ヘッドインパクトエラージッタや、磁気テープの
伸縮などによるステップ応答であるスキューに対して
は、充分に追従しきれず、前記書き込みクロックにジッ
タ検出信号を使用できないという問題があった。
タ検出回路で検出されたジッタ検出信号であるＶＣＯ５
の出力発振信号を上記のＴＢＣの書き込みクロックとし
て用いると、上記の従来のジッタ検出回路が水平走査周
期のサンプリング系であると共にフィードバック制御で
あり、ループフィルタ４の時定数が１５Ｈ（ただし、Ｈ
は水平走査周期：以下同じ）程度の比較的長い値を必要
とするため、追従性が悪い。このため、従来回路は、前
記ジッタのうち、特に磁気テープに回転ヘッドが接触し
た直後に磁気テープの振動により発生する高周波数のテ
ープ・ヘッドインパクトエラージッタや、磁気テープの
伸縮などによるステップ応答であるスキューに対して
は、充分に追従しきれず、前記書き込みクロックにジッ
タ検出信号を使用できないという問題があった。
【００１１】本発明は上記の点に鑑みなされたもので、
追従性の良好なジッタ検出を行なえるジッタ検出回路を
提供することを目的とする。
追従性の良好なジッタ検出を行なえるジッタ検出回路を
提供することを目的とする。
【００１２】
【課題を解決するための手段】図１は請求項１記載の発
明の原理ブロック図を示す。本発明は、ジッタを含む映
像信号から水平同期信号を分離する水平同期信号分離回
路１１と、前記水平同期信号のｎ倍（ただし、ｎは４以
上の整数）の周波数で発振する電圧制御発振器１２と、
電圧制御発振器１２の出力発振周波数を１／ｎ倍に分周
する分周回路１３と、可変傾斜波発生回路１４及びサン
プルホールド手段１５を有する。
明の原理ブロック図を示す。本発明は、ジッタを含む映
像信号から水平同期信号を分離する水平同期信号分離回
路１１と、前記水平同期信号のｎ倍（ただし、ｎは４以
上の整数）の周波数で発振する電圧制御発振器１２と、
電圧制御発振器１２の出力発振周波数を１／ｎ倍に分周
する分周回路１３と、可変傾斜波発生回路１４及びサン
プルホールド手段１５を有する。
【００１３】可変傾斜波発生回路１４は、分周回路１３
の出力パルスの位相に応じたタイミングで傾斜波を発生
し、かつ、傾斜波の傾斜が入力制御信号により可変され
る。サンプルホールド手段１５は前記可変傾斜波発生回
路１４の出力傾斜波の傾斜部分を、水平同期信号分離回
路１１の出力水平同期信号に基づいて生成した略１水平
走査周期のサンプルパルスでサンプリング後ホールド
し、そのサンプルホールド電圧を電圧制御発振器１２に
制御電圧として供給すると共に、可変傾斜波発生回路１
４に前記制御信号として供給する。
の出力パルスの位相に応じたタイミングで傾斜波を発生
し、かつ、傾斜波の傾斜が入力制御信号により可変され
る。サンプルホールド手段１５は前記可変傾斜波発生回
路１４の出力傾斜波の傾斜部分を、水平同期信号分離回
路１１の出力水平同期信号に基づいて生成した略１水平
走査周期のサンプルパルスでサンプリング後ホールド
し、そのサンプルホールド電圧を電圧制御発振器１２に
制御電圧として供給すると共に、可変傾斜波発生回路１
４に前記制御信号として供給する。
【００１４】また、請求項２記載の発明は、前記分周回
路１３を、電圧制御発振器１２の出力発振周波数を１／
ｋ倍（ただし、ｋは前記ｎより小なる２以上の整数）に
分周する第１の分周器と、第１の分周器の出力パルスが
ｍ個（ただし、ｍはｎ／ｋで表わされる整数）入力され
る毎にパルスを１個出力する出力端子をｍ個有する第２
の分周器とより構成し、第２の分周器の別々の出力端子
の出力パルスを前記可変傾斜波発生回路１４とサンプル
ホールド手段１５に供給する構成としたものである。
路１３を、電圧制御発振器１２の出力発振周波数を１／
ｋ倍（ただし、ｋは前記ｎより小なる２以上の整数）に
分周する第１の分周器と、第１の分周器の出力パルスが
ｍ個（ただし、ｍはｎ／ｋで表わされる整数）入力され
る毎にパルスを１個出力する出力端子をｍ個有する第２
の分周器とより構成し、第２の分周器の別々の出力端子
の出力パルスを前記可変傾斜波発生回路１４とサンプル
ホールド手段１５に供給する構成としたものである。
【００１５】請求項４記載の発明は、可変傾斜波発生回
路１４を、分周回路１３の出力パルスにより、前記サン
プルパルスによるサンプル時点より前の時点てトリガさ
れた１水平走査期間未満の一定幅のパルスを出力するパ
ルス発生回路と、パルス発生回路の出力パルスを積分す
ると共に、積分時定数が前記制御信号により可変される
積分回路とより構成したものである。
路１４を、分周回路１３の出力パルスにより、前記サン
プルパルスによるサンプル時点より前の時点てトリガさ
れた１水平走査期間未満の一定幅のパルスを出力するパ
ルス発生回路と、パルス発生回路の出力パルスを積分す
ると共に、積分時定数が前記制御信号により可変される
積分回路とより構成したものである。
【００１６】請求項６記載の発明は、サンプルホールド
手段１５を、水平同期信号分離回路１１の出力水平同期
信号に基づいて前記サンプルパルスを発生する遅延回路
と、前記傾斜波の傾斜部分を前記サンプルパルスでサン
プルした後ホールドする第１のサンプルホールド回路
と、第１のサンプルホールド回路の出力信号を、前記分
周回路１３の出力信号に基づいて前記ジッタを含む映像
信号の水平帰線消去期間内のタイミングでサンプルした
後ホールドして得た電圧を出力する第２のサンプルホー
ルド回路とより構成したものである。
手段１５を、水平同期信号分離回路１１の出力水平同期
信号に基づいて前記サンプルパルスを発生する遅延回路
と、前記傾斜波の傾斜部分を前記サンプルパルスでサン
プルした後ホールドする第１のサンプルホールド回路
と、第１のサンプルホールド回路の出力信号を、前記分
周回路１３の出力信号に基づいて前記ジッタを含む映像
信号の水平帰線消去期間内のタイミングでサンプルした
後ホールドして得た電圧を出力する第２のサンプルホー
ルド回路とより構成したものである。
【００１７】また、請求項７記載の発明は電圧制御発振
器１２の出力発振周波数を、前記ジッタを含む映像信号
のジッタ除去用タイムベースコレクタへ、書き込みクロ
ックとして供給するようにしたものである。
器１２の出力発振周波数を、前記ジッタを含む映像信号
のジッタ除去用タイムベースコレクタへ、書き込みクロ
ックとして供給するようにしたものである。
【００１８】
【作用】請求項１記載の発明では、ジッタに応じた略１
水平走査周期のサンプルパルスで可変傾斜波発生回路１
４の出力傾斜波の傾斜部分をサンプルホールド手段１５
でサンプル及びホールドし、そのサンプルホールド電圧
に基づいて電圧制御発振器１２の出力発振周波数を可変
制御して可変傾斜波発生回路１４の出力傾斜波の発生タ
イミングを可変させると共に、上記傾斜波の傾斜角度を
可変するようにしているため、サンプルホールド手段１
５より１水平走査周期前のジッタに応じたサンプルホー
ルド電圧を得ることができる。
水平走査周期のサンプルパルスで可変傾斜波発生回路１
４の出力傾斜波の傾斜部分をサンプルホールド手段１５
でサンプル及びホールドし、そのサンプルホールド電圧
に基づいて電圧制御発振器１２の出力発振周波数を可変
制御して可変傾斜波発生回路１４の出力傾斜波の発生タ
イミングを可変させると共に、上記傾斜波の傾斜角度を
可変するようにしているため、サンプルホールド手段１
５より１水平走査周期前のジッタに応じたサンプルホー
ルド電圧を得ることができる。
【００１９】また、請求項２記載の発明では、前記第２
の分周器のｍ個の出力端子から互いに位相がｍ分割され
た前記１／ｎ分周パルスが取り出されるため、常に或る
水平同期信号と次の水平同期信号との間の時間間隔をｍ
等分したパルスを取り出すことができる。
の分周器のｍ個の出力端子から互いに位相がｍ分割され
た前記１／ｎ分周パルスが取り出されるため、常に或る
水平同期信号と次の水平同期信号との間の時間間隔をｍ
等分したパルスを取り出すことができる。
【００２０】また、請求項４記載の発明では、分周回路
１３からの１水平走査周期前のジッタに応じたタイミン
グで発生され、かつ、上記ジッタに応じた傾きをもつ傾
斜波を前記積分回路より出力することができる。
１３からの１水平走査周期前のジッタに応じたタイミン
グで発生され、かつ、上記ジッタに応じた傾きをもつ傾
斜波を前記積分回路より出力することができる。
【００２１】また、請求項６記載の発明では、前記第１
のサンプルホールド回路でサンプルホールドして得られ
たジッタ検出電圧が、第２のサンプルホールド回路で更
にサンプリングされることにより、ジッタ検出電圧のサ
ンプリング時点のレベル変動を除去すると共に、前記ジ
ッタを含む映像信号の水平帰線消去期間内でサンプリン
グされるため、サンプルホールド手段１５の出力サンプ
ルホールド電圧が前記ジッタに応じて変化する時点を、
常に前記水平帰線消去期間内にすることができる。
のサンプルホールド回路でサンプルホールドして得られ
たジッタ検出電圧が、第２のサンプルホールド回路で更
にサンプリングされることにより、ジッタ検出電圧のサ
ンプリング時点のレベル変動を除去すると共に、前記ジ
ッタを含む映像信号の水平帰線消去期間内でサンプリン
グされるため、サンプルホールド手段１５の出力サンプ
ルホールド電圧が前記ジッタに応じて変化する時点を、
常に前記水平帰線消去期間内にすることができる。
【００２２】更に、請求項７記載の発明では、１水平走
査周期前のジッタに応じた電圧制御発振器１２の出力発
振周波数をタイムベースコレクタの書き込みクロックと
しているため、高周波数のジッタにも追従してタイムベ
ースコレクタに前記ジッタを含む映像信号を書き込ませ
ることができる。
査周期前のジッタに応じた電圧制御発振器１２の出力発
振周波数をタイムベースコレクタの書き込みクロックと
しているため、高周波数のジッタにも追従してタイムベ
ースコレクタに前記ジッタを含む映像信号を書き込ませ
ることができる。
【００２３】
【実施例】図２は本発明の一実施例の回路系統図を示
す。同図中、図１と同一構成部分には同一符号を付し、
その説明を省略する。図２において、電圧制御発振器１
２は例えば自走発振周波数が６４０ｆH とされており、
６４０ｆH を中心として出力発振周波数が可変制御され
る。分周回路１３は第１の分周器２１と第２の分周器２
２が直列接続された構成とされている。第１の分周器２
１はＶＣＯ１２の出力発振周波数を１／６４分周する
（すなわち、ｋ＝６４）。第２の分周器２２は分周器２
１から取り出された繰り返し周波数１０ｆH のパルスを
１／１０分周して（すなわち、ｍ＝１０）水平走査周波
数ｆH とする。
す。同図中、図１と同一構成部分には同一符号を付し、
その説明を省略する。図２において、電圧制御発振器１
２は例えば自走発振周波数が６４０ｆH とされており、
６４０ｆH を中心として出力発振周波数が可変制御され
る。分周回路１３は第１の分周器２１と第２の分周器２
２が直列接続された構成とされている。第１の分周器２
１はＶＣＯ１２の出力発振周波数を１／６４分周する
（すなわち、ｋ＝６４）。第２の分周器２２は分周器２
１から取り出された繰り返し周波数１０ｆH のパルスを
１／１０分周して（すなわち、ｍ＝１０）水平走査周波
数ｆH とする。
【００２４】分周器２２はジョンソンカウンタで構成さ
れている。このジョンソンカウンタは、５段のシフトレ
ジスタとデコーダとからなり、図３（Ａ）に示す如きパ
ルスが分周器２１から供給された場合、同図（Ｂ）〜
（Ｌ）に示す如きパルスを出力する。すなわち、分周器
２２を構成するジョンソンカウンタは、１１個の出力端
子のうち１番目の出力端子より図３（Ｂ）に示す如く入
力パルスが１０個入力される毎に反転するパルスを出力
するが、残りの２番目の出力端子から１１番目の出力端
子の計１０個の出力端子からは夫々図３（Ｋ）〜（Ｌ）
に示す如く、同図（Ａ）の入力パルスが１０個入力され
る毎に、互いに位相が１０分割されたパルスを出力す
る。
れている。このジョンソンカウンタは、５段のシフトレ
ジスタとデコーダとからなり、図３（Ａ）に示す如きパ
ルスが分周器２１から供給された場合、同図（Ｂ）〜
（Ｌ）に示す如きパルスを出力する。すなわち、分周器
２２を構成するジョンソンカウンタは、１１個の出力端
子のうち１番目の出力端子より図３（Ｂ）に示す如く入
力パルスが１０個入力される毎に反転するパルスを出力
するが、残りの２番目の出力端子から１１番目の出力端
子の計１０個の出力端子からは夫々図３（Ｋ）〜（Ｌ）
に示す如く、同図（Ａ）の入力パルスが１０個入力され
る毎に、互いに位相が１０分割されたパルスを出力す
る。
【００２５】従って、上記の分周器２１の出力パルスの
１０周期期間は、各１Ｈ期間のジッタに応じて変化する
が、上記の分周器２２からはその１０周期期間を常に１
０等分した幅（この幅はジッタに応じて異なる）のパル
スが取り出される。本実施例では、分周器２２を構成す
るジョンソンカウンタのカウント値“０”のときに立上
がる図３（Ｃ）に示すパルスを後述のサンプルホールド
回路２６のサンプルパルスとして用い、カウント値
“８”のときに立上がる図３（Ｋ）に示すパルスを次段
の単安定マルチバイブレータ２３のトリガパルスとして
用いる。
１０周期期間は、各１Ｈ期間のジッタに応じて変化する
が、上記の分周器２２からはその１０周期期間を常に１
０等分した幅（この幅はジッタに応じて異なる）のパル
スが取り出される。本実施例では、分周器２２を構成す
るジョンソンカウンタのカウント値“０”のときに立上
がる図３（Ｃ）に示すパルスを後述のサンプルホールド
回路２６のサンプルパルスとして用い、カウント値
“８”のときに立上がる図３（Ｋ）に示すパルスを次段
の単安定マルチバイブレータ２３のトリガパルスとして
用いる。
【００２６】図２の単安定マルチバイブレータ２３と、
単安定マルチバイブレータ２３の出力端に一端が接続さ
れた抵抗Ｒ1 と、この抵抗Ｒ1 の他端にアノードが接続
された第１の可変容量ダイオードＤ1 と、抵抗Ｒ1 の他
端にカソードが接続され、アノードが接地された第２の
可変容量ダイオードＤ2 とは可変傾斜波発生回路１４を
構成している。抵抗Ｒ1 及び可変容量ダイオードＤ1 及
びＤ2 は積分回路を構成しており、単安定マルチバイブ
レータ２３の出力パルスを積分して傾斜波を発生する。
ここで、積分回路の積分時定数は抵抗Ｒ1 と可変容量ダ
イオードＤ1 ，Ｄ2 の各容量値により定まり、可変容量
ダイオードＤ1 ，Ｄ2 の容量値が後述のサンプルホール
ド回路（ＳＨ回路）２６の出力サンプルホールド電圧に
よって可変されるため、このサンプルホールド電圧によ
って積分時定数が変化し、積分波形（傾斜波）の傾斜が
変化する。
単安定マルチバイブレータ２３の出力端に一端が接続さ
れた抵抗Ｒ1 と、この抵抗Ｒ1 の他端にアノードが接続
された第１の可変容量ダイオードＤ1 と、抵抗Ｒ1 の他
端にカソードが接続され、アノードが接地された第２の
可変容量ダイオードＤ2 とは可変傾斜波発生回路１４を
構成している。抵抗Ｒ1 及び可変容量ダイオードＤ1 及
びＤ2 は積分回路を構成しており、単安定マルチバイブ
レータ２３の出力パルスを積分して傾斜波を発生する。
ここで、積分回路の積分時定数は抵抗Ｒ1 と可変容量ダ
イオードＤ1 ，Ｄ2 の各容量値により定まり、可変容量
ダイオードＤ1 ，Ｄ2 の容量値が後述のサンプルホール
ド回路（ＳＨ回路）２６の出力サンプルホールド電圧に
よって可変されるため、このサンプルホールド電圧によ
って積分時定数が変化し、積分波形（傾斜波）の傾斜が
変化する。
【００２７】また、遅延回路２５、サンプルホールド回
路（ＳＨ回路）２５及び２６は夫々サンプルホールド手
段１５を構成している。遅延回路２４は水平同期信号分
離回路１１で分離された水平同期信号を一定期間遅延
し、かつ、波形整形された約１Ｈ周期のサンプルパルス
を発生するための回路で、例えば図４に示す如き回路構
成とされている。
路（ＳＨ回路）２５及び２６は夫々サンプルホールド手
段１５を構成している。遅延回路２４は水平同期信号分
離回路１１で分離された水平同期信号を一定期間遅延
し、かつ、波形整形された約１Ｈ周期のサンプルパルス
を発生するための回路で、例えば図４に示す如き回路構
成とされている。
【００２８】図４に示す遅延回路２４は２つの単安定マ
ルチバイブレータ２４１及び２４２が縦続接続された構
成であり、単安定マルバイブレータ２４１で入力水平同
期信号を一定時間遅延し、単安定マルチバイブレータ２
４２で一定幅のサンプルパルスを発生する。
ルチバイブレータ２４１及び２４２が縦続接続された構
成であり、単安定マルバイブレータ２４１で入力水平同
期信号を一定時間遅延し、単安定マルチバイブレータ２
４２で一定幅のサンプルパルスを発生する。
【００２９】第１のＳＨ回路２５は上記の遅延回路２４
の出力サンプルパルスで、可変容量ダイオードＤ1 のア
ノードと可変容量ダイオードＤ2 のカソードとの接続点
から取り出される傾斜波をサンプリング及びホールドす
る。
の出力サンプルパルスで、可変容量ダイオードＤ1 のア
ノードと可変容量ダイオードＤ2 のカソードとの接続点
から取り出される傾斜波をサンプリング及びホールドす
る。
【００３０】第２のＳＨ回路２６は分周器２２の出力パ
ルスにより、ＳＨ回路２５の出力サンプルホールド電圧
をサンプリング及びホールドする。ＳＨ回路を２５及び
２６の２つ設けた理由は、ＳＨ回路２５だけではその出
力サンプルホールド電圧が、サンプリング時点でオーバ
ーシュートを生じることがあり、それによりＶＣＯ１２
の出力発振周波数が大きく変動し、ＶＣＯ１２を含むル
ープ回路が同期はずれを生じてしまうことがあるからで
ある。そのため、ＳＨ回路２６を更に設け、ＳＨ回路２
５の出力サンプルホールド電圧の安定なホールド期間の
電圧をサンプリングし、その電圧をホールドするのであ
る。
ルスにより、ＳＨ回路２５の出力サンプルホールド電圧
をサンプリング及びホールドする。ＳＨ回路を２５及び
２６の２つ設けた理由は、ＳＨ回路２５だけではその出
力サンプルホールド電圧が、サンプリング時点でオーバ
ーシュートを生じることがあり、それによりＶＣＯ１２
の出力発振周波数が大きく変動し、ＶＣＯ１２を含むル
ープ回路が同期はずれを生じてしまうことがあるからで
ある。そのため、ＳＨ回路２６を更に設け、ＳＨ回路２
５の出力サンプルホールド電圧の安定なホールド期間の
電圧をサンプリングし、その電圧をホールドするのであ
る。
【００３１】上記のＳＨ回路２５及び２６は例えば図５
に示す如き回路構成とされている。図５において、バッ
ファアンプ３１、スイッチ回路３２、ホールドコンデン
サ３３及びバッファアンプ３４がＳＨ回路２５を構成
し、バッファアンプ３４、スイッチ回路３５、ホールド
コンデンサ３６及びバッファアンプ３７がＳＨ回路２６
を構成している。すなわち、バッファアンプ３４はＳＨ
回路２５と２６に共用されている。バッファアンプ３
１，３４及び３７は夫々高入力インピーダンスで低出力
インピーダンスの構成とされており、ホールドコンデン
サ３３，３６を充分にドライブできるよう構成されてい
る。
に示す如き回路構成とされている。図５において、バッ
ファアンプ３１、スイッチ回路３２、ホールドコンデン
サ３３及びバッファアンプ３４がＳＨ回路２５を構成
し、バッファアンプ３４、スイッチ回路３５、ホールド
コンデンサ３６及びバッファアンプ３７がＳＨ回路２６
を構成している。すなわち、バッファアンプ３４はＳＨ
回路２５と２６に共用されている。バッファアンプ３
１，３４及び３７は夫々高入力インピーダンスで低出力
インピーダンスの構成とされており、ホールドコンデン
サ３３，３６を充分にドライブできるよう構成されてい
る。
【００３２】スイッチ回路３２及び３５は電界効果トラ
ンジスタ等のスイッチング素子で構成されている。スイ
ッチ回路３２は遅延回路２４の出力サンプルパルスでス
イッチング制御される。スイッチ回路３５は分周器２２
の出力パルスでスイッチング制御される。スイッチ回路
３２，３５がオンの期間は、バッファアンプ３１，３４
の出力信号がスイッチ回路３２，３５を通してホールド
コンデンサ３３，３６を充電するためバッファアンプ３
１，３４の出力信号のサンプリングが行なわれる。
ンジスタ等のスイッチング素子で構成されている。スイ
ッチ回路３２は遅延回路２４の出力サンプルパルスでス
イッチング制御される。スイッチ回路３５は分周器２２
の出力パルスでスイッチング制御される。スイッチ回路
３２，３５がオンの期間は、バッファアンプ３１，３４
の出力信号がスイッチ回路３２，３５を通してホールド
コンデンサ３３，３６を充電するためバッファアンプ３
１，３４の出力信号のサンプリングが行なわれる。
【００３３】一方、スイッチ回路３２，３５がオフの期
間は、ホールドコンデンサ３３，３６の充電電荷はスイ
ッチ回路３２，３５がオフで、かつ、バッファアンプ３
４，３７が高入力インピーダンスであることから、殆ど
放電されることがなく保持（ホールド）されるため、サ
ンプリング電圧のホールドが行なわれる。
間は、ホールドコンデンサ３３，３６の充電電荷はスイ
ッチ回路３２，３５がオフで、かつ、バッファアンプ３
４，３７が高入力インピーダンスであることから、殆ど
放電されることがなく保持（ホールド）されるため、サ
ンプリング電圧のホールドが行なわれる。
【００３４】このようにして、入力信号はバッファアン
プ３１及びスイッチ回路３２を通してホールドコンデン
サ３３にサンプリング後ホールドされ、ホールドコンデ
ンサ３３のホールド電圧はバッファアンプ３４及びスイ
ッチ回路３５を通してホールドコンデンサ３６にサンプ
リング後ホールドされ、更にホールドコンデンサ３６の
ホールド電圧はバッファアンプ３７を通して出力され
る。
プ３１及びスイッチ回路３２を通してホールドコンデン
サ３３にサンプリング後ホールドされ、ホールドコンデ
ンサ３３のホールド電圧はバッファアンプ３４及びスイ
ッチ回路３５を通してホールドコンデンサ３６にサンプ
リング後ホールドされ、更にホールドコンデンサ３６の
ホールド電圧はバッファアンプ３７を通して出力され
る。
【００３５】次に図２に示す実施例の動作について説明
する。例えば、ヘリカルスキャン方式ＶＴＲにより再生
された、ジッタを含む再生カラー映像信号中の再生輝度
信号は端子１０を介して水平同期信号分離回路１１に供
給され、ここで水平同期信号が分離抽出される。この分
離抽出された水平同期信号は、図６（Ａ）に実線で示す
信号ａであり、破線で示すジッタの無いときの本来の水
平同期信号に対して位相が変動している（すなわち、ジ
ッタを有している）。この水平同期信号ａは遅延回路２
４により遅延及び波形整形されて図６（Ｂ）に示す如き
一定幅のサンプルパルスｂに変換された後、ＳＨ回路２
５に印加される。
する。例えば、ヘリカルスキャン方式ＶＴＲにより再生
された、ジッタを含む再生カラー映像信号中の再生輝度
信号は端子１０を介して水平同期信号分離回路１１に供
給され、ここで水平同期信号が分離抽出される。この分
離抽出された水平同期信号は、図６（Ａ）に実線で示す
信号ａであり、破線で示すジッタの無いときの本来の水
平同期信号に対して位相が変動している（すなわち、ジ
ッタを有している）。この水平同期信号ａは遅延回路２
４により遅延及び波形整形されて図６（Ｂ）に示す如き
一定幅のサンプルパルスｂに変換された後、ＳＨ回路２
５に印加される。
【００３６】一方、ＶＣＯ１２の出力発振周波数６４０
ｆH は、分周器２１で１／６４分周された後分周器２２
に供給されて１／１０分周され、略１Ｈ周期のパルスと
される。ここで、分周器２２は前記したようにジョンソ
ンカウンタであり、図６（Ｃ）に模式的に示すタイミン
グで計数を行ない、それと共に前記した１０個の出力端
子より図３（Ｃ）〜（Ｌ）に示す如き略１Ｈ周期のパル
スを１Ｈ期間内に順次出力する。上記のジョンソンカウ
ンタ（分周器２２）のカウント値“０”〜“９”のう
ち、“８”のカウント値のときに分周器２２から出力さ
れる図３（Ｋ）に示すパルスにより単安定マルチバイブ
レータ２３がトリガされ、単安定マルチバイブレータ２
３はこのトリガ時点から１Ｈ期間より小なる一定期間ロ
ーレベルの、図６（Ｄ）に示す如きパルスｄを出力す
る。
ｆH は、分周器２１で１／６４分周された後分周器２２
に供給されて１／１０分周され、略１Ｈ周期のパルスと
される。ここで、分周器２２は前記したようにジョンソ
ンカウンタであり、図６（Ｃ）に模式的に示すタイミン
グで計数を行ない、それと共に前記した１０個の出力端
子より図３（Ｃ）〜（Ｌ）に示す如き略１Ｈ周期のパル
スを１Ｈ期間内に順次出力する。上記のジョンソンカウ
ンタ（分周器２２）のカウント値“０”〜“９”のう
ち、“８”のカウント値のときに分周器２２から出力さ
れる図３（Ｋ）に示すパルスにより単安定マルチバイブ
レータ２３がトリガされ、単安定マルチバイブレータ２
３はこのトリガ時点から１Ｈ期間より小なる一定期間ロ
ーレベルの、図６（Ｄ）に示す如きパルスｄを出力す
る。
【００３７】この出力パルスｄは抵抗Ｒ1 、可変容量ダ
イオードＤ1 及びＤ2 からなる積分回路により積分さ
れ、図６（Ｆ）に示す如き積分波形（傾斜波）ｆとされ
る。この傾斜波ｆの立下り始めのタイミングは単安定マ
ルチバイブレータ２３のトリガ時点すなわち前記計数値
が“８”となった時点により定まる。また上記傾斜波ｆ
の傾斜はＳＨ回路２６の出力サンプルホールド電圧が可
変容量ダイオードＤ1 及びＤ2 に逆バイアス電圧として
印加されて可変容量ダイオードＤ1 及びＤ2 の容量値を
可変するので、上記サンプルホールド電圧によって可変
されることとなる。
イオードＤ1 及びＤ2 からなる積分回路により積分さ
れ、図６（Ｆ）に示す如き積分波形（傾斜波）ｆとされ
る。この傾斜波ｆの立下り始めのタイミングは単安定マ
ルチバイブレータ２３のトリガ時点すなわち前記計数値
が“８”となった時点により定まる。また上記傾斜波ｆ
の傾斜はＳＨ回路２６の出力サンプルホールド電圧が可
変容量ダイオードＤ1 及びＤ2 に逆バイアス電圧として
印加されて可変容量ダイオードＤ1 及びＤ2 の容量値を
可変するので、上記サンプルホールド電圧によって可変
されることとなる。
【００３８】上記傾斜波ｆはＳＨ回路２５に入力され、
ここで前記サンプルパルスｂのハイレベル期間サンプリ
ングされ、ローレベル期間、サンプリングされた電圧が
ホールドされる。これにより、ＳＨ回路２５からは図６
（Ｇ）に示す如きサンプルホールド電圧ｇが取り出され
る。このサンプルホールド電圧ｇはＳＨ回路２６に入力
され、ここで前記分周器２２からカウント値が“０”の
時に出力される図６（Ｅ）に示す略１Ｈ周期のパルスｅ
（図３（Ｃ）のパルスと同じ）のハイレベル期間サンプ
リングされ、次のローレベル期間ホールドされる。
ここで前記サンプルパルスｂのハイレベル期間サンプリ
ングされ、ローレベル期間、サンプリングされた電圧が
ホールドされる。これにより、ＳＨ回路２５からは図６
（Ｇ）に示す如きサンプルホールド電圧ｇが取り出され
る。このサンプルホールド電圧ｇはＳＨ回路２６に入力
され、ここで前記分周器２２からカウント値が“０”の
時に出力される図６（Ｅ）に示す略１Ｈ周期のパルスｅ
（図３（Ｃ）のパルスと同じ）のハイレベル期間サンプ
リングされ、次のローレベル期間ホールドされる。
【００３９】このサンプルパルスｅがハイレベルの期間
は、後述のＴＢＣへ入力される、ジッタを含む再生カラ
ー映像信号の水平帰線消去期間内のタイミングに設定さ
れており、またサンプルホールド電圧ｇの安定なホール
ド期間に設定されている。これにより、ＳＨ回路２６か
らは図６（Ｈ）に示す如き立上り部分にオーバーシュー
トのない、かつ、１Ｈ前の検出ジッタに応じたレベルの
サンプルホールド電圧ｈが取り出され、ＶＣＯ１２に制
御電圧として印加されると共に、可変容量ダイオードＤ
1 及びＤ2 に逆バイアス電圧として印加される。
は、後述のＴＢＣへ入力される、ジッタを含む再生カラ
ー映像信号の水平帰線消去期間内のタイミングに設定さ
れており、またサンプルホールド電圧ｇの安定なホール
ド期間に設定されている。これにより、ＳＨ回路２６か
らは図６（Ｈ）に示す如き立上り部分にオーバーシュー
トのない、かつ、１Ｈ前の検出ジッタに応じたレベルの
サンプルホールド電圧ｈが取り出され、ＶＣＯ１２に制
御電圧として印加されると共に、可変容量ダイオードＤ
1 及びＤ2 に逆バイアス電圧として印加される。
【００４０】これにより、図６（Ａ）にａ1 で示す如く
再生水平同期信号が本来の水平同期信号より早めに再生
されるジッタを有する場合は、傾斜波ｆの傾斜部分の中
央電位より上側の部分がサンプリングされるため、ＳＨ
回路２６の出力サンプルホールド電圧ｈは図２（Ｈ）に
ｈ1 で示す如く高くなり、ＶＣＯ１２の出力発振周波数
を６４０ｆH より高くすると共に、可変容量ダイオード
Ｄ1 及びＤ2 の逆バイアス電圧を高くしてＤ1 及びＤ2
の容量値を小さくする。可変容量ダイオードＤ 1 及びＤ
2 の容量値が小さくなると積分回路で得られる傾斜波ｆ
の傾斜がｆ1 で示す如く急峻になる。
再生水平同期信号が本来の水平同期信号より早めに再生
されるジッタを有する場合は、傾斜波ｆの傾斜部分の中
央電位より上側の部分がサンプリングされるため、ＳＨ
回路２６の出力サンプルホールド電圧ｈは図２（Ｈ）に
ｈ1 で示す如く高くなり、ＶＣＯ１２の出力発振周波数
を６４０ｆH より高くすると共に、可変容量ダイオード
Ｄ1 及びＤ2 の逆バイアス電圧を高くしてＤ1 及びＤ2
の容量値を小さくする。可変容量ダイオードＤ 1 及びＤ
2 の容量値が小さくなると積分回路で得られる傾斜波ｆ
の傾斜がｆ1 で示す如く急峻になる。
【００４１】一方、図６（Ａ）にａ2 で示す如く再生水
平同期信号が本来の水平同期信号と同じ位相で再生され
る場合は、ジッタが無いから、傾斜波ｆはＳＨ回路２５
でその傾斜部分の中央電位がサンプリングされるため、
ＳＨ回路２６の出力サンプルホールド電圧ｈは図６
（Ｈ）にｈ2 で示す如く基準電圧となる。これにより、
ＶＣＯ１２は６４０ｆH の発振周波数を出力し、傾斜波
ｆの傾斜は図６（Ｆ）にｆ 2 で示す如く所定の基準値と
される。
平同期信号が本来の水平同期信号と同じ位相で再生され
る場合は、ジッタが無いから、傾斜波ｆはＳＨ回路２５
でその傾斜部分の中央電位がサンプリングされるため、
ＳＨ回路２６の出力サンプルホールド電圧ｈは図６
（Ｈ）にｈ2 で示す如く基準電圧となる。これにより、
ＶＣＯ１２は６４０ｆH の発振周波数を出力し、傾斜波
ｆの傾斜は図６（Ｆ）にｆ 2 で示す如く所定の基準値と
される。
【００４２】また、図６（Ａ）にａ3 で示す如く、再生
水平同期信号が本来の水平同期信号より遅れて再生され
るジッタを有する場合は、傾斜波ｆの傾斜部分の中央電
位より下側の部分がサンプリングされるため、ＳＨ回路
２６のサンプルホールド電圧ｈは図６（Ｈ）にｈ3 で示
す如く低くなり、ＶＣＯ１２の出力発振周波数を６４０
ｆH より低くすると共に、可変容量ダイオードＤ1 及び
Ｄ2 の容量値を大きくし、傾斜波ｆの傾斜を図６（Ｆ）
にｆ3 で示す如く緩やかにする。
水平同期信号が本来の水平同期信号より遅れて再生され
るジッタを有する場合は、傾斜波ｆの傾斜部分の中央電
位より下側の部分がサンプリングされるため、ＳＨ回路
２６のサンプルホールド電圧ｈは図６（Ｈ）にｈ3 で示
す如く低くなり、ＶＣＯ１２の出力発振周波数を６４０
ｆH より低くすると共に、可変容量ダイオードＤ1 及び
Ｄ2 の容量値を大きくし、傾斜波ｆの傾斜を図６（Ｆ）
にｆ3 で示す如く緩やかにする。
【００４３】上記の傾斜波ｆの傾斜の可変動作について
更に図７と共に詳細に説明する。図７（Ａ）はサンプル
パルスｂ、同図（Ｂ）は分周器２２における計数値の変
化を模式的に示す。ジッタがゼロのときの傾斜波ｆの傾
斜角度を図７（Ｃ）に示す如くαとすると、この状態で
図７（Ａ）にｂ1 で示す如く、サンプルパルスｂが本来
の位相（破線で示す）よりも早く発生するようなジッタ
が発生すると、図７（Ｃ）にｆa で示す如くＶＣＯ１２
の基準電圧よりも少し高い傾斜部分がＳＨ回路２５でサ
ンプリングされ、その後ホールドされる。それに応じて
ＶＣＯ１２の出力発振周波数が高くなる。
更に図７と共に詳細に説明する。図７（Ａ）はサンプル
パルスｂ、同図（Ｂ）は分周器２２における計数値の変
化を模式的に示す。ジッタがゼロのときの傾斜波ｆの傾
斜角度を図７（Ｃ）に示す如くαとすると、この状態で
図７（Ａ）にｂ1 で示す如く、サンプルパルスｂが本来
の位相（破線で示す）よりも早く発生するようなジッタ
が発生すると、図７（Ｃ）にｆa で示す如くＶＣＯ１２
の基準電圧よりも少し高い傾斜部分がＳＨ回路２５でサ
ンプリングされ、その後ホールドされる。それに応じて
ＶＣＯ１２の出力発振周波数が高くなる。
【００４４】この状態で図７（Ａ）にｂ2 で示す如く、
サンプルパルスｂが本来の位相（ジッタがゼロ）で発生
すると、ＶＣＯ１２の基準電圧（傾斜波ｆの傾斜部分の
中央電位）がＳＨ回路２５でサンプリングされる必要が
ある。しかし、傾斜波ｆの傾斜角度をαのままとしてお
くと、傾斜波ｆの傾斜部分の中央電位より高い電位がサ
ンプリングされてしまう。しかし、本実施例では上記の
場合は傾斜波ｆの傾斜角度をαより急峻なβに変更して
いるので、図７（Ｃ）にｆb で示す如く、傾斜波ｆの傾
斜部分の中央電位、すなわちＶＣＯの基準電圧をサンプ
リングすることができる。なお、ＳＨ回路２６は分周器
２２の出力パルスでサンプリングをするので、分周器２
２は入力される信号に対して同期が掛っている。
サンプルパルスｂが本来の位相（ジッタがゼロ）で発生
すると、ＶＣＯ１２の基準電圧（傾斜波ｆの傾斜部分の
中央電位）がＳＨ回路２５でサンプリングされる必要が
ある。しかし、傾斜波ｆの傾斜角度をαのままとしてお
くと、傾斜波ｆの傾斜部分の中央電位より高い電位がサ
ンプリングされてしまう。しかし、本実施例では上記の
場合は傾斜波ｆの傾斜角度をαより急峻なβに変更して
いるので、図７（Ｃ）にｆb で示す如く、傾斜波ｆの傾
斜部分の中央電位、すなわちＶＣＯの基準電圧をサンプ
リングすることができる。なお、ＳＨ回路２６は分周器
２２の出力パルスでサンプリングをするので、分周器２
２は入力される信号に対して同期が掛っている。
【００４５】このように、本実施例によれば、１Ｈ前の
ジッタに応じてレベルが変化するサンプルホールド電圧
ｈを生成することができるため、従来に比べて高周波数
のジッタも検出することができる。
ジッタに応じてレベルが変化するサンプルホールド電圧
ｈを生成することができるため、従来に比べて高周波数
のジッタも検出することができる。
【００４６】次に本発明の応用例について説明する。図
８は本発明になるジッタ検出回路の一実施例をＴＢＣの
書き込みクロック発生回路として用いた応用例の回路系
統図を示す。同図中、図２と同一構成部分には同一符号
を付し、その説明を省略する。図８において、例えば前
記した低域変換カラー記録再生方式のＶＴＲで再生され
た、再生カラー映像信号が入力端子４０を介して遅延回
路４１に入力され、ここでＳＨ回路２６の入力サンプル
パルス（図６（Ｈ））のハイレベル期間が、再生カラー
映像信号の水平帰線消去期間内に位置するように、遅延
回路２４の遅延時間よりやや長い時間遅延された後、タ
イムベースコレクタ（ＴＢＣ）５０に入力される。な
お、端子４０に入力される再生カラー映像信号は直接入
力端子１０に入力されるか、又は再生カラー映像信号中
から再生輝度信号が分離抽出されて入力端子１０に入力
される。従って、遅延回路４１の出力再生カラー映像信
号と水平同期信号分離回路１１の出力再生水平同期信号
とは同一のジッタを有している。
８は本発明になるジッタ検出回路の一実施例をＴＢＣの
書き込みクロック発生回路として用いた応用例の回路系
統図を示す。同図中、図２と同一構成部分には同一符号
を付し、その説明を省略する。図８において、例えば前
記した低域変換カラー記録再生方式のＶＴＲで再生され
た、再生カラー映像信号が入力端子４０を介して遅延回
路４１に入力され、ここでＳＨ回路２６の入力サンプル
パルス（図６（Ｈ））のハイレベル期間が、再生カラー
映像信号の水平帰線消去期間内に位置するように、遅延
回路２４の遅延時間よりやや長い時間遅延された後、タ
イムベースコレクタ（ＴＢＣ）５０に入力される。な
お、端子４０に入力される再生カラー映像信号は直接入
力端子１０に入力されるか、又は再生カラー映像信号中
から再生輝度信号が分離抽出されて入力端子１０に入力
される。従って、遅延回路４１の出力再生カラー映像信
号と水平同期信号分離回路１１の出力再生水平同期信号
とは同一のジッタを有している。
【００４７】ＴＢＣ５０は、ＡＤ変換器（ＡＤＣ）５
１、書き込み及び読み出し可能なメモリ５２、読み出し
クロック発生用発振器５３及びＤＡ変換器（ＤＡＣ）５
４よりなる、公知の回路構成である。このＡＤＣ５１及
びメモリ５２に、ＶＣＯ１２からの周波数６４０ｆH の
ジッタ検出信号が基準クロック及び書き込み用クロック
として印加される。
１、書き込み及び読み出し可能なメモリ５２、読み出し
クロック発生用発振器５３及びＤＡ変換器（ＤＡＣ）５
４よりなる、公知の回路構成である。このＡＤＣ５１及
びメモリ５２に、ＶＣＯ１２からの周波数６４０ｆH の
ジッタ検出信号が基準クロック及び書き込み用クロック
として印加される。
【００４８】遅延回路４１の出力再生カラー映像信号は
ＶＣＯ１２の出力ジッタ検出信号が基準クロックとして
印加されるＡＤＣ５１に入力され、ここでディジタル信
号に変換された後メモリ５２に入力され、ＶＣＯ１２か
らのジッタ検出信号を書き込みクロックとしてジッタに
応じてメモリ５２に順次書き込まれる。このとき、再生
カラー映像信号はジッタを有していても、メモリ５２の
書き込みクロックも同じジッタを有しているため、メモ
リ５２の所要のアドレスへ順次に再生カラー映像信号の
ディジタル信号を書き込むことができる。また、書き込
みクロック周波数がジッタに応じて変化する時点は、メ
モリ５２に書き込まれる再生カラー映像信号の水平帰線
消去期間内にあるので、画像情報に全く影響を与えるこ
とがなく、また再生カラー映像信号の画像情報が存在す
る期間では書き込みクロックは変化しない。
ＶＣＯ１２の出力ジッタ検出信号が基準クロックとして
印加されるＡＤＣ５１に入力され、ここでディジタル信
号に変換された後メモリ５２に入力され、ＶＣＯ１２か
らのジッタ検出信号を書き込みクロックとしてジッタに
応じてメモリ５２に順次書き込まれる。このとき、再生
カラー映像信号はジッタを有していても、メモリ５２の
書き込みクロックも同じジッタを有しているため、メモ
リ５２の所要のアドレスへ順次に再生カラー映像信号の
ディジタル信号を書き込むことができる。また、書き込
みクロック周波数がジッタに応じて変化する時点は、メ
モリ５２に書き込まれる再生カラー映像信号の水平帰線
消去期間内にあるので、画像情報に全く影響を与えるこ
とがなく、また再生カラー映像信号の画像情報が存在す
る期間では書き込みクロックは変化しない。
【００４９】また、ＶＣＯ１２の出力ジッタ検出信号は
１Ｈ前のジッタに応じて周波数が変化するため、ジッタ
に対する追従性が従来よりも良く、よって前記したテー
プ・ヘッドインパクトエラージッタやステップ応答であ
るスキューに対しても十分に追従することができる。
１Ｈ前のジッタに応じて周波数が変化するため、ジッタ
に対する追従性が従来よりも良く、よって前記したテー
プ・ヘッドインパクトエラージッタやステップ応答であ
るスキューに対しても十分に追従することができる。
【００５０】メモリ５２に書き込まれたディジタル信号
は、発振器５３からのジッタの無い極めて周波数安定度
の高い、例えば６４０ｆH の周波数の読み出しクロック
で読み出されるため、ジッタが完全に除去されて読み出
される。このメモリ５２から読み出されたディジタル信
号はＤＡＣ５４でディジタル・アナログ変換され、再生
輝度信号と再生搬送色信号との間に完全な周波数インタ
ーリービング関係のある再生カラー映像信号として出力
端子４２へ出力される。
は、発振器５３からのジッタの無い極めて周波数安定度
の高い、例えば６４０ｆH の周波数の読み出しクロック
で読み出されるため、ジッタが完全に除去されて読み出
される。このメモリ５２から読み出されたディジタル信
号はＤＡＣ５４でディジタル・アナログ変換され、再生
輝度信号と再生搬送色信号との間に完全な周波数インタ
ーリービング関係のある再生カラー映像信号として出力
端子４２へ出力される。
【００５１】なお、本発明は上記の実施例に限定される
ものではなく、例えば積分回路を構成する可変容量ダイ
オードＤ2 の代わりに抵抗を用いてもよく、また単安定
マルチバイブレータ２３以外の一定幅のパルスを出力す
るパルス発生回路を用いてもよい。更に、可変傾斜波発
生回路１４は傾斜部分の角度がＳＨ回路２６の出力サン
プルホールド電圧で可変される構成であれば良く、よっ
てその出力波形は、積分波形に限らず、三角波や鋸歯状
波であってもよいことは勿論である。また、更に本発明
はＶＴＲの再生映像信号に限らず、磁気ディスクや光デ
ィスクの再生映像信号にも適用できる。
ものではなく、例えば積分回路を構成する可変容量ダイ
オードＤ2 の代わりに抵抗を用いてもよく、また単安定
マルチバイブレータ２３以外の一定幅のパルスを出力す
るパルス発生回路を用いてもよい。更に、可変傾斜波発
生回路１４は傾斜部分の角度がＳＨ回路２６の出力サン
プルホールド電圧で可変される構成であれば良く、よっ
てその出力波形は、積分波形に限らず、三角波や鋸歯状
波であってもよいことは勿論である。また、更に本発明
はＶＴＲの再生映像信号に限らず、磁気ディスクや光デ
ィスクの再生映像信号にも適用できる。
【００５２】
【発明の効果】上述の如く、請求項１記載の発明によれ
ば、１Ｈ前のジッタに応じたサンプルホールド電圧を生
成でき、そのサンプルホールド電圧で電圧制御発振器の
出力発振周波数を可変制御するようにしたため、従来に
比べてより高周波数のジッタも応答性良く検出すること
ができる。また、請求項２記載の発明によれば、或る水
平同期信号と次の水平同期信号との間の時間間隔をｍ等
分したパルスを取り出すことができるため、より正確な
ジッタの検出ができる。また、請求項４記載の発明によ
れば、１Ｈ前のジッタに応じたタイミングで発生され、
かつ、ジッタに応じた傾きをもつ傾斜波を発生できるた
め、最適なジッタ検出ができる。
ば、１Ｈ前のジッタに応じたサンプルホールド電圧を生
成でき、そのサンプルホールド電圧で電圧制御発振器の
出力発振周波数を可変制御するようにしたため、従来に
比べてより高周波数のジッタも応答性良く検出すること
ができる。また、請求項２記載の発明によれば、或る水
平同期信号と次の水平同期信号との間の時間間隔をｍ等
分したパルスを取り出すことができるため、より正確な
ジッタの検出ができる。また、請求項４記載の発明によ
れば、１Ｈ前のジッタに応じたタイミングで発生され、
かつ、ジッタに応じた傾きをもつ傾斜波を発生できるた
め、最適なジッタ検出ができる。
【００５３】また請求項６記載の発明ではサンプルホー
ルド回路を２段縦続接続しているため、波形の乱れのな
いサンプルホールド電圧を生成することができることか
ら、同期はずれを生じさせることなく安定にジッタ検出
動作を行なわせることができると共に、画像情報に全く
影響を与えることなく再生映像信号のジッタ除去を行な
わせることができ、更に請求項７記載の発明では高周波
数のジッタにも追従してタイムベースコレクタにジッタ
を含む映像信号を書き込ませることができるため、従来
に比べて広い範囲のジッタ除去をタイムベースコレクタ
で行なわせることができる等の特長を有するものであ
る。
ルド回路を２段縦続接続しているため、波形の乱れのな
いサンプルホールド電圧を生成することができることか
ら、同期はずれを生じさせることなく安定にジッタ検出
動作を行なわせることができると共に、画像情報に全く
影響を与えることなく再生映像信号のジッタ除去を行な
わせることができ、更に請求項７記載の発明では高周波
数のジッタにも追従してタイムベースコレクタにジッタ
を含む映像信号を書き込ませることができるため、従来
に比べて広い範囲のジッタ除去をタイムベースコレクタ
で行なわせることができる等の特長を有するものであ
る。
【図１】請求項１記載の発明の原理ブロック図である。
【図２】本発明の一実施例の回路系統図である。
【図３】図２中の分周器を構成するジョンソンカウンタ
の入出力波形説明図である。
の入出力波形説明図である。
【図４】図２中の遅延回路の構成の一例のブロック図で
ある。
ある。
【図５】図２中のサンプルホールド回路の構成を示す回
路図である。
路図である。
【図６】図２の回路系統の動作説明用タイムチャートで
ある。
ある。
【図７】図２の要部の動作説明用タイムチャートであ
る。
る。
【図８】本発明の一実施例をＴＢＣの書き込みクロック
発生回路として用いた応用例の回路系統図である。
発生回路として用いた応用例の回路系統図である。
【図９】従来の一例のブロック図である。
１１ 水平同期信号分離回路 １２ 電圧制御発振器（ＶＣＯ） １３ 分周回路 １４ 可変傾斜波発生回路 １５ サンプルホールド手段 ２１ 第１の分周器 ２２ 第２の分周器（ジョンソンカウンタ） ２３ 単安定マルチバイブレータ ２４ 遅延回路 ２５ 第１のサンプルホールド回路（ＳＨ回路） ２６ 第２のサンプルホールド回路（ＳＨ回路） Ｄ1 ，Ｄ2 可変容量ダイオード Ｒ1 抵抗
Claims (7)
- 【請求項１】 ジッタを含む映像信号から水平同期信号
を分離する水平同期信号分離回路（１１）と、 前記水平同期信号のｎ倍（ただし、ｎは４以上の整数）
の周波数で発振する電圧制御発振器（１２）と、 前記電圧制御発振器（１２）の出力発振周波数を１／ｎ
倍に分周する分周回路（１３）と、 前記分周回路（１３）の出力パルスの位相に応じたタイ
ミングで傾斜波を発生し、かつ、該傾斜波の傾斜が入力
制御信号により可変される可変傾斜波発生回路（１４）
と、 前記可変傾斜波発生回路（１４）の出力傾斜波の傾斜部
分を、前記水平同期信号分離回路（１１）の出力水平同
期信号に基づいて生成した略１水平走査周期のサンプル
パルスでサンプリング後ホールドし、そのサンプルホー
ルド電圧を前記電圧制御発振器（１２）に制御電圧とし
て供給すると共に、前記可変傾斜波発生回路（１４）に
前記制御信号として供給するサンプルホールド手段（１
５）とを有し、少なくとも前記電圧制御発振器（１２）
からジッタ検出信号を取り出すことを特徴とするジッタ
検出回路。 - 【請求項２】 前記分周回路（１３）は前記電圧制御発
振器（１２）の出力発振周波数を１／ｋ倍（ただし、ｋ
は前記ｎより小なる２以上の整数）に分周する第１の分
周器（２１）と、該第１の分周器（２１）の出力パルス
がｍ個（ただし、ｍはｎ／ｋで表わされる整数）入力さ
れる毎にパルスを１個出力する出力端子をｍ個有する第
２の分周器（２２）とよりなり、 該第２の分周器（２２）のｍ個の出力端子からは前記電
圧制御発振器（１２）の出力発振周波数の１／ｎ分周パ
ルスが順次出力され、そのうちの一つの出力端子の出力
パルスが前記可変傾斜波発生回路（１４）に供給され、
別の一つの出力端子の出力パルスが前記サンプルホール
ド手段（１５）に供給されることを特徴とする請求項１
記載のジッタ検出回路。 - 【請求項３】 前記第２の分周器（２２）はジョンソン
カウンタであることを特徴とする請求項２記載のジッタ
検出回路。 - 【請求項４】 前記可変傾斜波発生回路（１４）は、前
記分周回路（１３）の出力パルスにより、前記サンプル
パルスによるサンプル時点より前の時点でトリガされて
１水平走査期間未満の一定幅のパルスを出力するパルス
発生回路（２３）と、該パルス発生回路（２３）の出力
パルスを積分すると共に積分時定数が前記制御信号によ
り可変される積分回路（Ｒ1 ，Ｄ1 ，Ｄ2 ）とよりな
り、該積分回路（Ｒ1 ，Ｄ1 ，Ｄ2 ）より前記傾斜波を
出力することを特徴とする請求項１記載のジッタ検出回
路。 - 【請求項５】 前記パルス発生回路は、単安定マルチバ
イブレータ（２３）であり、前記積分回路は、該単安定
マルチバイブレータ（２３）の出力端に一端が接続され
た抵抗（Ｒ1 ）と、該抵抗（Ｒ1 ）の他端にアノードが
接続され、かつ、カソードに前記制御信号が逆バイアス
電圧として印加される第１の可変容量ダイオード
（Ｄ1 ）と、該抵抗（Ｒ1 ）の他端にカソードが接続さ
れ、かつ、アノードが接地された第２の可変容量ダイオ
ード（Ｄ2 ）とよりなることを特徴とする請求項４記載
のジッタ検出回路。 - 【請求項６】 前記サンプルホールド手段（１５）は、
前記水平同期信号分離回路（１１）の出力水平同期信号
に基づいて前記サンプルパルスを発生する遅延回路（２
４）と、前記傾斜波の傾斜部分を該サンプルパルスでサ
ンプルした後ホールドする第１のサンプルホールド回路
（２５）と、該第１のサンプルホールド回路（２５）の
出力信号を、前記分周回路（１３）の出力信号に基づい
て前記ジッタを含む映像信号の水平帰線消去期間内のタ
イミングでサンプルした後ホールドして得た電圧を出力
する第２のサンプルホールド回路（２６）とよりなるこ
とを特徴とする請求項１記載のジッタ検出回路。 - 【請求項７】 前記電圧制御発振器（１２）の出力発振
周波数は、前記ジッタを含む映像信号のジッタ除去用タ
イムベースコレクタへ、書き込みクロックとして供給さ
れることを特徴とする請求項１記載のジッタ検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167212A JPH0750926B2 (ja) | 1991-07-08 | 1991-07-08 | ジッタ検出回路 |
| KR1019910015842A KR930010936B1 (ko) | 1991-07-08 | 1991-09-11 | 지터 검출회로 |
| US07/859,963 US5298999A (en) | 1991-07-08 | 1992-03-30 | Jitter detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167212A JPH0750926B2 (ja) | 1991-07-08 | 1991-07-08 | ジッタ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614302A true JPH0614302A (ja) | 1994-01-21 |
| JPH0750926B2 JPH0750926B2 (ja) | 1995-05-31 |
Family
ID=15845504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167212A Expired - Lifetime JPH0750926B2 (ja) | 1991-07-08 | 1991-07-08 | ジッタ検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5298999A (ja) |
| JP (1) | JPH0750926B2 (ja) |
| KR (1) | KR930010936B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623890B1 (ko) * | 1997-03-18 | 2006-12-04 | 소니 가부시끼 가이샤 | 디지털신호재생회로 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4426713C2 (de) * | 1994-07-21 | 1997-03-27 | Siemens Ag | Verfahren zum Messen des Phasenjitters eines Datensignals |
| US6323910B1 (en) * | 1998-03-26 | 2001-11-27 | Clark, Iii William T. | Method and apparatus for producing high-fidelity images by synchronous phase coherent digital image acquisition |
| JP2008011128A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 映像検波回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4317220A (en) * | 1979-02-05 | 1982-02-23 | Andre Martin | Simulcast transmission system |
| DE3027828A1 (de) * | 1980-07-23 | 1982-03-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Frequenz/phasenregelschleife |
| JPS57160286A (en) * | 1981-03-28 | 1982-10-02 | Sony Corp | Time base correcting device |
| JPS5835703A (ja) * | 1981-08-24 | 1983-03-02 | Asahi Optical Co Ltd | 記録情報の再生装置 |
| DE3744470A1 (de) * | 1986-12-30 | 1988-07-14 | Gold Star Co | Modusdiskriminator fuer monitoren |
| JPH04137884A (ja) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | 映像信号のメモリへの書込方法および装置 |
-
1991
- 1991-07-08 JP JP3167212A patent/JPH0750926B2/ja not_active Expired - Lifetime
- 1991-09-11 KR KR1019910015842A patent/KR930010936B1/ko not_active IP Right Cessation
-
1992
- 1992-03-30 US US07/859,963 patent/US5298999A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623890B1 (ko) * | 1997-03-18 | 2006-12-04 | 소니 가부시끼 가이샤 | 디지털신호재생회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5298999A (en) | 1994-03-29 |
| JPH0750926B2 (ja) | 1995-05-31 |
| KR930003094A (ko) | 1993-02-24 |
| KR930010936B1 (ko) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438456A (en) | Time base corrector | |
| US4196445A (en) | Time-base error correction | |
| US4127866A (en) | Reference signal generator | |
| KR900001769B1 (ko) | 영상신호 재생장치의 스큐왜곡 보정회로 | |
| JPH0614302A (ja) | ジッタ検出回路 | |
| US4286282A (en) | Periodically biased video disc player servo system | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JP2656288B2 (ja) | 位相検波回路 | |
| KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
| US5109285A (en) | Time base correction circuit for a reproduced video signal from a video tape recorder | |
| KR930005339B1 (ko) | 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정회로 | |
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| GB2227142A (en) | Time-base compensation of signals reproduced from a recording medium | |
| JP3031088B2 (ja) | 磁気記録再生装置 | |
| JP3258715B2 (ja) | 水平同期回路 | |
| JP2692080B2 (ja) | Ａｆｃ回路 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JPH0722769Y2 (ja) | ドロツプアウト補償回路 | |
| JPS6029257Y2 (ja) | 水平ａｆｃ回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPH0625103Y2 (ja) | 外部リセット機能付きｆｍ変調回路 | |
| JPH0771260B2 (ja) | スキユ−補正回路 | |
| JPH0256769A (ja) | 時間軸制御方式 | |
| JPH0771262B2 (ja) | 磁気記録再生装置 | |
| JPS6350977A (ja) | 高速再生機能を有する情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 17 |