JP2692080B2

JP2692080B2 - Ａｆｃ回路

Info

Publication number: JP2692080B2
Application number: JP62143778A
Authority: JP
Inventors: 博美 ▲吉▼成; 勝人辻村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-06-09
Filing date: 1987-06-09
Publication date: 1997-12-17
Anticipated expiration: 2012-12-17
Also published as: JPS63306708A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁全体回路（第１図） G₂要部の具体回路例（第２図） G₃回路動作（第３図，第４図）Ｈ発明の効果Ａ産業上の利用分野この発明は、例えば再生映像信号の時間軸誤差補正装
置用の書き込みクロック形成回路等に用いて好適なAFC
回路に関する。Ｂ発明の概要この発明は、電圧制御発振器と、その電圧制御発振器
の出力信号またはその出力信号に基づいて形成された信
号の位相と再生映像信号から分離された同期信号の位相
とを比較する位相比較器とを備え、その位相比較器の比
較出力によって電圧制御発振器の発振周波数を制御する
ようになされたAFC回路において、位相比較器の比較出
力のレベルを、第１の基準レベル及びその第１の基準レ
ベルより高い第２の基準レベルと比較し、そのレベル比
較結果に基づいて、位相比較器の比較出力のレベルが第
１及び第２の基準レベルの間のレベルのときは、位相比
較器の比較出力によって、電圧制御発振器の発振周波数
を制御し、位相比較器の比較出力のレベルが第１の基準
レベルより低いときは、その第１の基準レベルによっ
て、電圧制御発振器の発振周波数を制御すると共に、位
相比較器の比較出力のレベルが第２の基準レベルより高
いときは、その第２の基準レベルによって、電圧制御発
振器の発振周波数を制御するように、位相比較器の比較
出力並びに第１及び第２のレベルを切換えるようにした
ことにより、構成簡単、価格低廉にして、電圧制御発振
器の発振周波数が低周波数から高周波数に亘って大幅に
変化しても、疑似ロックが生ずることがなく、周波数ロ
ック範囲を拡張することができるようにしたものであ
る。Ｃ従来の技術例えばVTRよりの再生映像信号は時間軸誤差を含んで
いるが、これを除去するため時間軸誤差補正装置が用い
られる。第５図はこの時間軸誤差補正装置の概要を示すもの
で、入力端子（１）を通じた再生映像信号SVはA/Dコン
バータ（２）によりデジタル映像信号に変換される。こ
のデジタル映像信号は、再生映像信号SVと同期する。し
たがって、再生映像信号と同じ時間軸誤差を有する書き
込みクロック信号WCK（第６図Ｄ）によってメモリ
（３）に書き込まれる。書き込まれたデジタル映像信号は、読み出しクロック
発生回路（４）よりの、書き込みクロック信号WCKと周
波数は同一であるが時間軸誤差を全く有しない読み出し
クロック信号ROKにより、メモリ（３）から読み出され
て時間軸誤差が除去される。この時間軸誤差を有しない
デジタル映像信号はD/Aコンバータ（５）によりアナロ
グ映像信号に戻される。このD/Aコンバータ（５）より
の映像信号には同期信号及びバースト信号は含まれてい
ないので、このアナログ映像信号は、同期信号及びバー
スト信号の付加回路（６）に供給され、同期信号及びバ
ースト信号が付加された後、出力端子（７）に導出され
る。書き込みクロック信号WCKの形成回路（８）はAFC回路
で構成される。すなわち、入力端子（１）よりの再生映
像信号SVが同期分離回路（９）に供給されてこれより再
生水平同期信号が得られ、この再生水平同期信号が位相
比較器（10）に供給される。一方、（11）はＮ・f_H（f_H
は再生水平同期周波数）の周波数の発振出力信号を得る
ための電圧制御発振器で、その発振出力信号は分周器
（12）に供給されて1/Nに分周される。この分周器（1
2）の出力信号CH（第６図Ａ）は位相比較器（10）に供
給されて再生水平同期信号と位相比較される。そして、
その比較誤差出力がローパスフィルタ（13）を通じて電
圧制御発振器（11）に供給されて、その発振出力信号が
再生水平同期信号と位相ロックするように制御される。
つまり、電圧制御発振器（11）の出力信号は再生映像信
号SVに含まれる時間軸誤差と同じ位相誤差を含む。この
電圧制御発振器（11）の出力信号が書き込みクロック信
号WCKとなる。上記のような書き込みクロック信号の形成回路（８）
として、水平同期信号に同期した信号によって電圧制御
発振器（11）及び分周器（12）をリセットするようにす
るリセットタイプのAFC回路が用いられることが多々あ
る。また、AFC回路の位相比較器としていわゆる台形波サ
ンプルホールド方式のものを用いることができる。台形波サンプルホールド方式の位相比較の場合、分周
器（12）からの信号CH（第６図Ａ）に基づいて位相比較
器（10）において台形波SL（同図Ｂ）が形成される。す
なわち、信号CHがローレベルになると充電がなされて所
定の直線傾斜で上昇する傾斜部が形成され、信号CHがハ
イレベルになると、瞬時に放電がなされて、台形波SLが
形成されるものである。この場合、傾斜部分の傾き角
は、外部からの信号により例えば充電電流の大きさが変
えられ、あるいは充電時定数が変えられることにより変
えることができるようにされている。一方、水平同期信
号に基づいて形成されたサンプリングパルスSP（同図
Ｃ）によって、台形波SLの傾斜部分が同図のようにサン
プリングされる。そしてこのサンプリング値がローパス
フィルタ（13）を介して電圧制御発振器（11）に供給さ
れて、その発振周波数が制御されることになる。パルスSPは、また、電圧制御発振器（11）及び分周器
（12）にリセットパルスとして供給されて、発振器（1
1）はリセットパルスのパルス幅期間、発振出力が停止
されてリセットされるとともに、分周器（12）を構成す
るカウンタはゼロカウント値にリセットされる。Ｄ発明が解決しようする問題点ところで、現在の様に±26倍速（或いは32倍速）の高
速再生が要求されてくるとAFC回路の周波数変化は７〜2
1MHzまで広がるが、方式上次の様な問題が生じる。すなわち、周波数ロック範囲は疑似ロックしないぎり
ぎりの範囲にて規定される。ところが早送り（FF）時の
最高速で記録部分に突入する場合や外乱により乱れてか
らの復帰時にAFC回路の位相比較が台形波サンプルホー
ルド方式であるため、いわゆる間引きサンプルホールド
でロック出来てしまい疑似ロックを生じる。例えばノー
マルモードにおいて無信号時分周器（12）より第７図Ａ
に示すような出力信号CHが位相比較器（10）に供給され
てここで第７図Ｂに示すような台形波SLが形成されてい
る場合に、早送りモードになって周期が略２倍の第７図
Ｃに示すようなパルスSPが同期分離回路（９）より位相
比較器（10）に供給されると、パルスSPは１つおきに台
形波SLの傾斜部分をサンプリングするようになり、疑似
ロックが生じる。もっともこの場合台形波サンプルホールド方式の場合
であるが、早送り時では台形波サンプルホールド方式で
ない場合でも周波数変移幅が２倍以上あれば同様に間引
き比較をして疑似ロックする。また巻き戻し（REW）時の最高速で記録部分に突入す
る場合や外乱により発振器（11）の発振周波数が低くな
ったとき分周器（12）がリセットタイプであるために、
AFC回路の位相比較用出力信号CHが立ち上る前にパルスS
Pによりリセットされてしまい疑似ロックが続く。例え
ばノーマルモードにおいて無信号時分周器（12）より第
８図Ａ示すような出力信号CHが位相比較器（10）に供給
されてここで第８図Ｂに示すような台形波SLが形成され
ている場合に、巻き戻しモードになって周期が短い第８
図Ｃに示すようなパルスSPが同期分離回路（９）より位
相比較器（10）に供給されると、パルスSPの第１のパル
スは台形波SLの傾斜部分をサンプリングし、このサンプ
リング値がローパスフィルタ（13）を介して電圧制御発
振器（11）に供給されて、その発振周波数が制御され、
電圧制御発振器（11）からは第８図Ｄに示すようなクロ
ック信号WCKが出力される。ところが、パルスSPの第２のパルスは第８図Ｃ及びＢ
に示すように第１のパルスがサンプリングした台形波SL
のハイレベルの部分をサンプリングするようになり、こ
のサンプリング値が電圧制御発振器（11）に与えられる
ので発振器（11）の発振電圧が低くなって発振周波数が
低くなり、この結果発振器（11）からのクロック信号WC
Kは第８図Ｄに示すようにその間隔が大きくなってく
る。また分周器（12）は１水平同期（1H）において例え
ば910個のパルス（クロック信号WCK）をカウントし、45
5個カウントしてハイレベル、更に435個カウントしてロ
ーレベルの出力信号CHを出すように働くが、パルスSPの
第２のパルス（リセットパルス）が発生した時点では45
5個に達する手前にあり、その状態でリセットされるの
で、出力信号CHは第８図Ｅに示すようにローレベルを維
持したままである。従って、この出力信号CHに基づいて
形成される台形波SLも第８図Ｆに示すようにハイレベル
を維持したままである。次にパルスSPの第３のパルスは第８図Ｆの台形波SLの
ハイレベルの部分をサンプリングするので、そのサンプ
リング値が供給される発振器（11）の発振周波数が更に
低くなり、この結果発振器（11）からのクロック信号WC
Kは第８図Ｄに示すようにその間隔が更に大きくなって
くる。また、分周器（12）はパルスSPの第３のパルス
（リセットパルス）により455個に達する手前でリセッ
トされるので、出力信号CHは第８図Ｅに示すようにロー
レベルを維持したままである。従って、この出力信号CH
に基づいて形成される台形波SLも第８図Ｆに示すように
ハイレベルを維持したままである。以下同様に繰返し、発振器（11）の発振周波数が次第
に低くなってその限界周波数で落ちつく。つまり、これ
以上電圧を変えても発振周波数が変らない所に落ちつ
き、疑似ロックすることになる。以上の問題は上述の如く広い周波数変移幅を単独のAF
C回路にもたせるため起こるものであるから、早送り
用、巻き戻し用と２つの電圧制御発振器を持てば解決で
きるが、回路構成が複雑になる。かかる点に鑑み、この発明は、電圧制御発振器と、そ
の電圧制御発振器の出力信号またはその出力信号に基づ
いて形成された信号の位相と再生映像信号から分離され
た同期信号の位相とを比較する位相比較器とを備え、そ
の位相比較器の比較出力によって電圧制御発振器の発振
周波数を制御するようになされたAFC回路において、構
成簡単、価格低廉にして、電圧制御発振器の発振周波数
が低周波数から高周波数に亘って大幅に変化しても、疑
似ロックが生ずることがなく、周波数ロック範囲を拡張
することのできるものを提案しようとするものである。Ｅ問題点を解決するため手段この発明は、電圧制御発振器と、その電圧制御発振器
の出力信号またはその出力信号に基づいて形成された信
号の位相と再生映像信号から分離された同期信号の位相
とを比較する位相比較器とを備え、その位相比較器の比
較出力によって電圧制御発振器の発振周波数を制御する
ようになされたAFC回路において、位相比較器の比較出
力のレベルを、第１の基準レベル及びその第１の基準レ
ベルより高い第２の基準レベルと比較するレベル比較器
と、そのレベル比較器の比較結果に基づいて、位相比較
器の比較出力のレベルが第１及び第２の基準レベルの間
のレベルのときは、位相比較器の比較出力によって、電
圧制御発振器の発振周波数を制御し、位相比較器の比較
出力のレベルが第１の基準レベルより低いときは、その
第１の基準レベルによって、電圧制御発振器の発振周波
数を制御すると共に、位相比較器の比較出力のレベルが
第２の基準レベルより高いときは、その第２の基準レベ
ルによって、電圧制御発振器の発振周波数を制御するよ
うに、位相比較器の比較出力並びに第１及び第２の基準
レベルを切換える切換え手段とを設けたものである。Ｆ作用この発明によれば、レベル比較器によって、位相比較
器の比較出力のレベルを、第１の基準レベル及びその第
１の基準レベルより高い第２の基準レベルと比較し、そ
のレベル比較結果に基づいて、切換え手段によって、位
相比較器の比較出力のレベルが第１及び第２の基準レベ
ルの間のレベルのときは、位相比較器の比較出力によっ
て、電圧制御発振器の発振周波数を制御し、位相比較器
の比較出力のレベルが第１の基準レベルより低いとき
は、その第１の基準レベルによって、電圧制御発振器の
発振周波数を制御すると共に、位相比較器の比較出力の
レベルが第２の基準レベルより高いときは、その第２の
基準レベルによって、電圧制御発振器の発振周波数を制
御するように、位相比較器の比較出力並びに第１及び第
２の基準レベルを切換える。Ｇ実施例以下、この発明の一実施例を第１図〜第４図に基づい
て詳しく説明する。 G₁全体回路第１図は本実施例の回路構成を示すもので、同図にお
いて、第５図と対応する部分には同一符号を付し、その
詳細説明を省略する。本実施例ではローパスフィルタ（13）及び電圧制御発
振器（11）の間に周波数ロック範囲を拡張できるロック
拡張器（20）を設ける。このロック拡張器（20）は巻き
戻し（REW）モード及び早送り（FF）モードに対応して
第１及び第２の基準電圧を有する。巻き戻しモードでは
ローパスフィルタ（13）を介して位相比較器（10）より
供給されるエラー電圧が第１の基準電圧より大きいとき
は正常と看做し、エラー電圧を電圧制御発振器（11）に
供給し、小さいときは異常と看做し、第１の基準電圧を
発振器（11）に供給する。エラー電圧が供給される正常
の状態のときは、発振器（11）はf_H（水平同期周波数）
の例えば910倍の周波数を発生している。また、第１の
基準電圧が供給される異常状態のときは、発振器（11）
は一時的に第１の基準電圧に対応した引き込み可能な範
囲の周波数を発生するが、徐々にf_Hの910倍の周波数を
発生するようになる。一方早送りモードではローパスフィルタ（13）を介し
て位相比較器（10）より供給されるエラー電圧が第２の
基準電圧より小さいときは正常と看做し、エラー電圧を
電圧制御発振器（11）に供給し、大きいときは異常と看
做し、第２の基準電圧を発振器（11）に供給する。エラ
ー電圧が供給される正常の状態のときは、発振器（11）
はf_Hの例えば910倍の周波数を発生している。また、第
２の基準電圧が供給される異常状態のときは、発振器
（11）は一時的に第２の基準電圧に対応した引き込み可
能な範囲の周波数を発生するが、徐々にf_Hの910倍の周
波数を発生するようになる。このようにして発振器（11）の設定最低周波数から設
定最大周波数にわたって疑似ロックを生じることなく周
波数ロック範囲を拡張できる。 G₂要部の具体回路例第２図はロック拡張器（20）の具体的回路の一例を示
すもので、同図において、（21）はローパスフィルタ
（13）を介して位相比較器（10）からエラー電圧Veが供
給される入力端子であって、この入力端子（21）は巻き
戻しモード用の比較回路（22）の反転入力端子に接続さ
れると共に抵抗器（23）を介して早送りモード用の比較
回路（24）の非反転入力端子に接続される。比較回路
（22）の非反転入力端子は抵抗器（25）を介して第１の
基準電圧源（26）に接続されると共にスイッチ（27）の
接点ａに接続される。第１の基準電圧源（26）の第１の
基準電圧V_ref1はノーマルモード時のエラー電圧Veより
大きい値に設定される。また、比較回路（24）の反転入
力端子は第２の基準電圧源（28）に接続されると共にス
イッチ（27）の接点ｂに接続される。第２の基準電圧源
（28）の第２の基準電圧V_ref2はノーマルモード時のエ
ラー電圧Veより小さい値に設定される。比較回路（22）
及び（24）の非反転入力端子と出力端子の間に抵抗器
（29）及び（30）が夫々接続される。抵抗器（25）と
（29）及び（23）と（30）は正帰還によってヒステリシ
スを持たせ、スイッチのバタツキ（発振）を防止するた
めのものである。（31）はスイッチ回路であって、例えば３個のナンド
回路（31a）〜（31c）と一個のインバータ（31d）から
成り、ナンド回路（31a）及び（31b）の各一入力端は夫
々比較回路（22）及び（24）の出力側に接続され、ナン
ド回路（31a）及び（31b）の各出力端はナンド回路（31
c）の各入力端に接続される。（32）及び（33）は再生テープの早送り、巻き戻し等
の方向情報に関連したモード信号がシステムコントロー
ラ（図示せず）より供給される入力端子であって、入力
端子（32）には巻き戻し（REW）モード信号が供給さ
れ、入力端子（33）には早送り（FF）モード信号が供給
される。入力端子（32）はオア回路（34）の一入力端に
接続され、入力端子（33）はオア回路（34）の他入力端
に接続されると共にナンド回路（31b）の他入力端及び
インバータ（31d）を介してナンド回路（31a）の他入力
端に接続される。また、入力端子（33）からの早送りモ
ード信号はスイッチ（27）の切換信号としても使用さ
れ、例えば早送りモード信号がローレベルのときはスイ
ッチ（27）は接点ａ側に接続され、ハイレベルのときは
スイッチ（27）は接点ｂ側に切換えられる。なお、この
スイッチ（27）の切換信号としては入力端子（32）から
の巻き戻しモード信号を用いてもよく、その場合は切換
えのタイミングが早送りモード信号の場合と逆になる。（35）は他のスイッチ回路であって、例えばアンド回
路（35a）及びスイッチ（35b）から成り、アンド回路
（35a）は各入力端はナンド回路（31c）及びオア回路
（34）の各出力端に接続され、アンド回路（35a）の出
力信号がスイッチ（35b）の切換信号として使用され、
例えばアンド回路（35a）の出力信号がローレベルのと
きはスイッチ（35b）は接点ａ側に接続され、ハイレベ
ルのときはスイッチ（35b）は接点ｂ側に切換えられ
る。スイッチ（35b）の接点ａは入力端子（21）に接続
され、その接点ｂはスイッチ（27）の切換端子ｃに接続
され、スイッチ（35b）の切換端子ｃは出力端子（36）
に接続される。 G₃回路動作次に第２図の回路動作を第３図を参照し乍ら説明す
る。ノーマルモードでは入力端子（21）からのエラー電
圧Veが比較回路（22）及び（24）に供給され、このエラ
ー電圧Veは第１の基準電圧V_ref1より小さく第２の基準
電圧V_ref2より大きいので、比較回路（22）及び（24）
の出力側には夫々ハイレベル（Ｈ）の信号S₁及びS₂が得
られる。また、ノーマルモード時には第３図からもわかるよう
に入力端子（32）及び（33）には共にローレベル（Ｌ）
のモード信号が印加される。入力端子（33）からのロー
レベルのモード信号はナンド回路（31a）及び（31b）に
供給されるが、ナンド回路（31b）は入力されたローレ
ベルの信号によりその出力側は信号S₂のレベルと無関係
に常にハイレベルであるので、信号S₂は無視してよい。
一方ナンド回路（31a）にはインバータ（31d）で反転し
たハイレベルの信号が供給されるのでナンド回路（31
a）の出力レベル信号S₁に依存し、この信号S₁がナンド
回路（31c）の出力側に現われる。つまり、ノーマルモ
ードではスイッチ回路（31）の出力側には第３図に示す
ように信号S₁が得られる。この信号S₁はアンド回路（35a）の一入力端に供給さ
れる。ところがアンド回路（35a）の他入力端にはオア
回路（34）を介して入力端子（32）及び（33）からのロ
ーレベルの信号が供給されているので、アンド回路（35
a）の出力レベルはスイッチ回路（31）からの信号S₁と
無関係にオア回路（34）からのローレベルの信号（第３
図）で決定される。従って、アンド回路（35a）の出力
レベルはローレベルであり、このときスイッチ（35b）
は接点ａ側に切換えられ、スイッチ回路（35）の出力側
には第３図に示すように、エラー電圧Veが得られ、これ
が出力端子（36）に取り出される。このエラー電圧Veは電圧制御発振器（11）（第１図）
に供給され、発振器（11）はエラー電圧Veに応じて発振
周波数を制御され、最終的にf_Hの910倍の周波数を発振
するようになる。次に巻き戻し（REW）モードでは入力端子（21）から
のエラー電圧Veが比較回路（22）及び（24）に供給され
る。エラー電圧Veが第１の基準電圧V_ref1より大きい正
常状態では比較回路（22）の出力側にはローレベルの信
号S₁が得られ、比較回路（24）の出力側にはハイレベル
の信号S₂が得られる。また、巻き戻しモード時には第３図からもわかるよう
に入力端子（32）にはハイレベルのモード信号、入力端
子（33）にはローレベルのモード信号が印加される。入
力端子（33）からのモード信号がローレベルのときは上
述の如く信号S₂は無視され、信号S₁のみが第３図に示す
ようにスイッチ回路（31）の出力側に得られる。この信
号S₁はローレベルであるので、オア回路（34）より第３
図に示すようにハイレベルの信号がアンド回路（35a）
に供給されてもアンド回路（35a）の出力レベルは必ず
ローレベルである。すなわち、このときアンド回路（35
a）の出力レベルはオア回路（34）の出力信号に何等依
存しない。アンド回路（35a）の出力レベルがローレベルである
のでスイッチ（35b）は接点ａ側に接続され、スイッチ
回路（35）の出力側には第３図に示すようにエラー電圧
Veが出力される。このエラー電圧Veは出力端子（36）よ
り電圧制御発振器（11）に供給され、発振器（11）はエ
ラー電圧Veに応じて発振周波数を制御され、最終的にf_H
の910倍の周波数を発振するようになる。一方、巻き戻しモードにおいて、エラー電圧Veが第１
の基準電圧V_ref1より小さい異常状態では比較回路（2
2）の出力側にはハイレベルの信号S₁が得られ、この信
号S₁がスイッチ回路（31）の出力側に得られる。従っ
て、今度はアンド回路（35a）の出力レベルはオア回路
（34）の出力信号に依存するようになる。すなわち、上
述の如く巻き戻しモードではオア回路（34）の出力レベ
ルはハイレベル（第３図参照）であるので、アンド回路
（35a）の出力レベルはハイレベルとなり、これにより
スイッチ（35a）は接点ｂ側に切換わる。また、入力端
子（33）からのモード信号がローレベルであるので、ス
イッチ（27）は接点ａ側に接続される。従って、このと
きスイッチ回路（35）の出力側には第３図に示すように
第１の基準電圧V_ref1が得られる。この第１の基準電圧V_ref1は出力端子（36）より電圧
制御発振器（11）に供給され、発振器（11）は第１の基
準電圧V_ref1の印加により一時的に引込み可能な所定の
周波数例えばf_Hの600倍位の周波数を発振するが、その
後徐々に本来の発振周波数すなわちf_Hの910倍の周波数
を発振するようになる。次に早送り（FF）モードでは入力端子（21）からのエ
ラー電圧Veが比較回路（22）及び（24）に供給される。
エラー電圧Veが第２の基準電圧V_ref2より小さい正常状
態では比較回路（22）の出力側にはハイレベルの信号S₁
が得られ、比較回路（24）の出力側にはローレベルの信
号S₂が得られる。また、早送りモード時には第３図からもわかるように
入力端子（32）にはローレベルのモード信号、入力端子
（33）にはハイレベルのモード信号が印加される。入力
端子（33）からのモード信号がハイレベルのときは上述
の如く信号S₁は無視され、信号S₂のみが第３図に示すよ
うにスイッチ回路（31）の出力側に得られる。この信号
S₂はローレベルであるので、オア回路（34）より第３図
に示すようにハイレベルの信号がアンド回路（35a）に
供給されてもアンド回路（35a）の出力レベルは必ずロ
ーレベルである。すなわち、このときアンド回路（35
a）の出力レベルはオア回路（34）の出力信号に何等依
存しない。アンド回路（35a）の出力レベルがローレベルである
のでスイッチ（35b）は接点ａ側に接続され、スイッチ
回路（35）の出力側には第３図に示すようにエラー電圧
Veが出力される。このエラー電圧Veは出力端子（36）よ
り電圧制御発振器（11）に供給され、発振器（11）はエ
ラー電圧Veに応じて発振周波数を制御され、最終的にf_H
の910倍の周波数を発振するようになる。一方、早送りモードにおいて、エラー電圧Veが第２の
基準電圧V_ref2より大きい異常状態では比較回路（24）
の出力側にはハイレベルの信号S₂が得られ、この信号S₂
がスイッチ回路（31）の出力側に得られる。従って、今
度はアンド回路（35a）の出力レベルはオア回路（34）
の出力信号に依存するようになる。すなわち、上述の如
く早送りモードではオア回路（34）の出力レベルはハイ
レベル（第３図参照）であるので、アンド回路（35a）
の出力レベルはハイレベルとなり、これによりスイッチ
（35a）は接点ｂ側に切換わる。また、入力端子（33）
からのモード信号がハイレベルであるので、スイッチ
（27）は接点ｂ側に切換えられる。従って、このときス
イッチ回路（35）の出力側には第３図に示すように第２
の基準電圧V_ref2が得られる。この第２の基準電圧V_ref2は出力端子（36）より電圧
制御発振器（11）に供給され、発振器（11）は第２の基
準電圧V_ref2の印加により一時的に引込み可能な所定の
周波数例えばf_Hの1200倍位の周波数を発振するが、その
後徐々に本来の発振周波数すなわちf_Hの910倍の周波数
を発振するようになる。次に本実施例では周波数ロック範囲が拡張されること
を第４図を参照して説明する。第４図において、fmixは
電圧制御発振器（11）の設定最低周波数、fmaxは発振器
（11）の設定最高周波数、f₁は第１の基準電圧V_ref1に
対応する発振器（11）の発振周波数、f₂は第２の基準電
圧V_ref2に対応する発振器（11）の発振周波数である。f
₁〜fmaxは巻き戻し（REW）モード時の動作周波数範囲で
あり、このときf₁とfmaxの関係はfmax＜2f₁の関係にあ
るので疑似ロックを生じない。また、f₂〜fminは早送り
（FF）モードの動作周波数範囲であり、このときf₂とfm
inの関係はf₂＜2fminの関係にあるので、疑似ロックを
生じない。また、f₁〜f₂はノーマルモード時の動作周波
数範囲で、勿論この間は疑似ロックは生じない。従って、本実施例ではfmin〜fmaxの全域にわたって使
用可能であり、これにより周波数ロック範囲が拡張され
たわけである。因みに、疑似ロックはfmax≧2fminのとき生じるが、
そこで従来は疑似ロックを避けるためにfmax＜2fminの
間で使用する必要があり周波数ロック範囲が狭かった。
また、上述の如くf₁〜fmaxに対して第１の電圧制御発振
器を用意し、f₂〜fminに対して第２の電圧制御発振器を
用意して周波数ロック範囲を拡張することも考えられる
が、これでは２つの電圧制御発振器が必要となり、構成
が複雑となり、コスト的にも高価となる。ところが、本
実施例ではfmin〜fmaxの全域に対して１個の電圧制御発
振器で済むのでそれだけ構成が簡単で、コスト的にも安
価となる。なお、本実施例はノーマルモードにおける電圧制御発
振器の発振周波数に対して±２倍の周波数変移幅を要求
したときに特に有効な回路であり、従って基準電圧を２
種類設けた場合であるが、この発明はこれに限定される
ことなく、基準電圧の数をテープの速度に応じて複数個
設けてもよく、例えば±３倍の周波数変移幅を要求する
ときは基準電圧を４種類、±４倍の周波数変移幅を要求
するときは基準電圧を６種類夫々設けてもよい。また、この発明は電圧制御発振器の出力信号を分周器
を介することなく直接位相比較器に供給する場合も適用
可能である。Ｈ発明の効果上述の如く、この発明によれば、電圧制御発振器と、
その電圧制御発振器の出力信号またはその出力信号に基
づいて形成された信号の位相と再生映像信号から分離さ
れた同期信号の位相とを比較する位相比較器とを備え、
その位相比較器の比較出力によって電圧制御発振器の発
振周波数を制御するようになされたAFC回路において、
位相比較器の比較出力のレベルを、第１の基準レベル及
びその第１の基準レベルより高い第２の基準レベルと比
較するレベル比較器と、そのレベル比較器の比較結果に
基づいて、位相比較器の比較出力のレベルが第１及び第
２の基準レベルの間のレベルのときは、位相比較器の比
較出力によて、電圧制御発振器の発振周波数を制御し、
位相比較器の比較出力のレベルが第１の基準レベルより
低いときは、その第１の基準レベルによって、電圧制御
発振器の発振周波数を制御すると共に、位相比較器の比
較出力のレベルが第２の基準レベルより高いときは、そ
の第２の基準レベルによって、電圧制御発振器の発振周
波数を制御するように、位相比較器の比較出力並びに第
１及び第２の基準レベルを切換える切換え手段とを設け
たので、構成簡単、価格低廉にして、電圧制御発振器の
発振周波数が低周波数から高周波数に亘って大幅に変化
しても、疑似ロックが生ずることがなく、周波数ロック
範囲を拡張することのできるものを得ることができる。

【図面の簡単な説明】第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の要部の具体例を示す回路構成図、第３図及
び第４図はその動作説明に供するための図、第５図は従
来回路の一例を示すブロック図、第６図〜第８図はその
動作説明に供するための図である。（10）は位相比較器、（11）は電圧制御発振器、（12）
は分周器、（20）はロック拡張器である。

Claims

(57)【特許請求の範囲】１．電圧制御発振器と、該電圧制御発振器の出力信号ま
たはその出力信号に基づいて形成された信号の位相と再
生映像信号から分離された同期信号の位相とを比較する
位相比較器とを備え、該位相比較器の比較出力によって
上記電圧制御発振器の発振周波数を制御するようになさ
れたAFC回路において、上記位相比較器の比較出力のレベルを、第１の基準レベ
ル及び該第１の基準レベルより高い第２の基準レベルと
比較するレベル比較器と、該レベル比較器の比較結果に基づいて、上記位相比較器
の比較出力のレベルが上記第１及び第２の基準レベルの
間のレベルのときは、上記位相比較器の比較出力によっ
て、上記電圧制御発振器の発振周波数を制御し、上記位
相比較器の比較出力のレベルが上記第１の基準レベルよ
りも低いときは、該第１の基準レベルによって、上記電
圧制御発振器の発振周波数を制御すると共に、上記位相
比較器の比較出力のレベルが上記第２の基準レベルより
高いときは、該第２の基準レベルによって、上記電圧制
御発振器の発振周波数を制御するように、上記位相比較
器の比較出力並びに上記第１及び第２の基準レベルを切
換える切換え手段とを設けたことを特徴とするAFC回
路。