KR19980080386A - 디지털 신호 재생 회로 - Google Patents

디지털 신호 재생 회로 Download PDF

Info

Publication number
KR19980080386A
KR19980080386A KR1019980009159A KR19980009159A KR19980080386A KR 19980080386 A KR19980080386 A KR 19980080386A KR 1019980009159 A KR1019980009159 A KR 1019980009159A KR 19980009159 A KR19980009159 A KR 19980009159A KR 19980080386 A KR19980080386 A KR 19980080386A
Authority
KR
South Korea
Prior art keywords
signal
phase difference
circuit
phase
digital
Prior art date
Application number
KR1019980009159A
Other languages
English (en)
Other versions
KR100623890B1 (ko
Inventor
순지 요시무라
줌페이 쿠라
Original Assignee
이데이 노부유키
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 주식회사 filed Critical 이데이 노부유키
Publication of KR19980080386A publication Critical patent/KR19980080386A/ko
Application granted granted Critical
Publication of KR100623890B1 publication Critical patent/KR100623890B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10407—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of signal transitions, e.g. rising or falling edges, or by analysing signal slopes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10462—Improvement or modification of read or write signals signal quality assessment consistency with a reference waveform in a given time period, e.g. by calculating correlations or mean square errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

회로의 소형화를 실현하면서 동시에 재생 신호의 위상 차와 지터 성분을 정밀하게 측정할 수 있는 디지털 신호 재생 회로가 기술되어 있다. 디지털 신회 재생 회로는 A/D 변환기에서 출력되는 광 디스크로부터의 재생 신호의 엣지 부분의 전후의 샘플 값을 이용해서 위상 차를 검출하는 위상 비교기와 상기 위상 비교기에 의해 얻어진 위상 차의 변동에 기초해서 지터 검출 신호를 검출하는 지터 측정부를 포함한다.

Description

디지털 신호 재생 회로
본 발명은 디지털 신호를 재생하는 디지털 신호 재생 회로에 관하며, 특히 재생되어야 할 신호의 위상 차와 지터 성분을 검출하면서 신호를 재생하는 디지털 신호 재생 회로에 관한다.
디지털 신호 재생 회로는 입력 아날로그 신호로부터 디지털 데이터를 재생하는데 적용되며 상기 입력 아날로그 신호에 동기된 클럭을 발생하는 동기 클럭 재생부, 즉 PLL 회로를 갖는다.
동기 클럭 재생부는 입력 신호의 클럭 주파수와 실질적으로 동일한 클럭을 발생하고 상기 발생된 클럭과 입력되는 신호의 위상 차로부터 검출된 펄스 폭으로 생성되는 위상 차 신호를 발생하며, 이 위상 차 신호에 기초해서 입력되는 신호에 대해 상기 발생된 클럭 성분이 동기 하도록 제어를 행한다.
예를 들어 광 디스크 상에 기록된 신호를 재생하는 디크스 재생 장치에서, 도 1에 도시된 바와 같이 디지털 신호 재생 회로(202)가 포함된다.
디스크 재생 장치(201)는 광 디스크(200)에 광을 조사하여 조사된 광의 반사광에 기초해서 광 디스크(200)에 기록된 신호를 판독하는 광 픽업(214)과, 상기 광 픽업(214)으로부터 출력되는 재생 신호의 파형 동기화를 행하여 파형 동기 신호를 출력하는 파형 등화기(203)와, 상기 파형 등화기(203)로부터 출력되는 신호의 비대칭 보정을 행하여 비대칭 보정 신호를 출력하는 비대칭 보정 회로(204)와, 비대칭 보정 회로(204)로부터 출력되는 신호를 2치화 신호로 변환하여 2치화 신호를 출력하는 2치화 회로(205)를 포함한다. 광 디스크 재생 장치(201)는 또한 2치화 회로(205)로부터 출력되는 2치화 신호와 동기 클럭을 비교하여 얻어진 위상 차 신호를 출력하는 위상 비교기(207)와, 상기 위상 비교기(207)로부터 출력되는 위상 차 신호를 아날로그 방식으로 평균화해서 평균화된 신호를 출력하는 루프 필터(208)와, 상기 루프 필터(208)로부터 출력되는 신호를 제로(0)로 되도록 동기 신호를 발생하는 전압 제어 발진기(209)를 포함한다. 부가하여, 상기 재생 장치(201)는 절대값 회로(211)와 저역 통과 필터(212)로 이루어지고 위상 비교기(207)로부터 출력되는 위상 차 신호에 기초해서 지터 성분을 측정하는데 이용되는 지터 측정 회로(210)와, 광 픽업(214) 내의 2축 액추에이터를 이용해서 대물 렌즈를 동작해서 포커싱 서보와 트래킹 서보를 행하는 서보 회로(215), 및 상기 서보 회로(215)와 파형 등화기(203)를 제어하는 제어기(203)를 포함한다.
위상 비교기(207), 루프 필터(208), 및 전압 발진기(209)는 동기 클럭 재생부(206)를 구성한다.
디스크 재생 장치(201)에서, 디스크 재생 장치(201)에 입력되는 신호의 지터 성분은 동기 클럭 재생부(206)의 위상 비교기(207)로부터 출력되는 위상 차 신호에 기초해서 측정되며, 트래킹 서보 및 포커싱 서보의 오프셋 조정은 측정된 지터 검출 신호에 기초해서 실행된다.
예를 들어, 지터 성분을 측정하는 지터 측정부(210)는 지터 검출 신호를 디지털 프로세싱으로 산출하는데 적합하다. 그래서, 지터 측정부(210)는 입력으로서의 위상 차 신호를 고주파 샘플링 클럭으로 측정하고 그것의 절대 값을 평균해서 지터 검출 신호를 산출한다. 제어기(213)는 지터 측정부(210)에 의해 산출된 지터 검출 신호에 기초해서 서보의 오프셋 조정을 실행한다.
반면에, 펄스 폭의 절대값은 비교적 용이하게 아날로그 프로세싱으로 평균화되지만 오프셋과 연산 정밀 측면에서는 아날로그 프로세싱이 디지털 프로세싱보다 못하다. 또한, 제곱 평균을 산출하는 것도 어렵다. 지터 성분을 아날로그 프로세싱으로 측정하면 오프셋 또는 연산 정밀은 떨어진다.
그렇지만, 디지털 프로세싱을 실행하기 위해서는 위상 차 펄스를 필요한 정밀도에 상당하는 시간 분해능(time resolution)으로 샘플화 되어야만 한다. 즉, 시간 분해능의 역수의 주파수의 클럭, 또는 고정밀 지연 회로가 필요하다.
그래서, 위에서 언급한 종래 기술의 관점에서, 본 발명의 목적은 회로의 소형화를 실현하면서 동시에 위상 차와 지터 성분을 고정밀도로 측정할 수 있는 디지털 신호 재생 회로를 제공하는 것이다.
본 발명에 따라, 아날로그/디지털 변환 수단으로부터의 출력 신호의 에지 부분 전후의 샘플 값을 이용해서 위상 차를 산출하는 위상 비교 수단과 상기 위상 비교 수단이 제공하는 위상 차의 변동을 산출하는 지터 측정 수단을 포함한다.
도 1은 종래 디지털 신호 재생 회로의 구성을 도시하는 회로도.
도 2는 본 발명의 실시예로서 디지털 신호 재생 회로를 갖는 디스크 재생 회로의 구성을 도시하는 회로도.
도 3은 디지털 신호 재생 회로의 위상 비교기의 구성을 도시하는 회로도.
도 4는 디지털 신호 재생 회로의 지터 측정부의 구성을 도시하는 회로도.
도 5a 내지 도 5f는 디지털 신호 재생 회로로 입력되는 재생 신호를 도시하는 재생 신호 그래프.
도 6은 위상 비교기의 동작 일부를 도시하는 흐름도.
* 도면의 주요 부호에 대한 개략적 설명
3 : 파형 등화기 4 : A/D 변환기
5 : 위상 비교기 6 : 필터
7 : 가변 주파수 발진기 9 : 지터 측정부
10 : 제어기
본 발명의 실시예로서의 디지털 신호 재생 회로를 첨부된 도면을 참조해서 상세히 서술한다.
본 발명의 실시예로서의 디지털 신호 재생 회로는 도 2에 도시된 바와 같이, 광 픽업(11)으로부터의 광이 광 디스크(100)에 조사되어 광 디스크(100)의 신호 기록 표면에서 반사되는 반사광에 기초해서 정보 신호가 기록되는 디스크 재생 장치(1)에 적용된다. 이 디지털 신호 재생 장치는 포커싱 서보와 트래킹 서보의 오프셋 조정을 실행하는데 적합하며 또한 재생된 정보 신호로부터 검출되는 지터 성분에 기초해서 파형 등화기를 제어하는데 적합하다.
디스크 재생 장치(1)에서 구성되는 디지털 신호 재생 회로(2)는 디지털 신호 재생 회로(2)는 광 픽업(11)으로부터 출력되는 재생 신호의 파형 등화를 실행해서 A/D 변환기(4)로 파형 등화된 신호를 출력하는 파형 등화기(3)와, 상기 A/D 변환기(4)는 파형 등화기(3)로부터 출력되는 신호의 A/D 변환을 실행하며, 상기 A/D 변환기로부터 출력되는 신호의 엣지 부분 전후의 샘플 값을 이용해서 위상 차를 산출하는 위상 비교기(5)와, 상기 위상 비교기(5)로부터 출력되는 위상 차를 평활화 해서 직류로 변환된 신호를 출력하는 필터(6)와, 상기 필터(6)로부터 출력되는 신호에 기초해서 동기 클럭을 재생하는 가변 주파수 발진기(7)와, 위상 비교기(5)에서 얻어진 위상 차의 변동에 기초해서 지터 검출 신호를 검출하는 지터 측정부(9), 및 후술되는 바와 같이 지터 측정부(9)로부터 출력되는 지터 검출 신호에 기초해서 파형 등화기(3)와 서보 회로(12)를 제어하는 제어기(10)를 포함한다.
디지털 신호 재생 회로(2)에서, A/D 변환기(4), 위상 비교기(5), 필터(6), 및 가변 주파수 발진기(7)는 동기 클럭 재생부(8), 즉 PLL(위상 고정 루프) 회로를 구성한다. 동기 클럭 재생부(8)는 가변 주파수 발진기(7)에서의 재생 신호에 기초해서 동기 클럭을 재생하여 이 동기 클럭을 재생 신호에 동기화 시키는데 적합하다.
디지털 재생 장치(11)는 디지털 신호 재생 회로(2)를 가지며, 또한 광 디스크(100)의 신호 기록 표면에 레이저빔을 조사하여 그 레이저빔의 반사광을 수신하는 광 픽업(11)과, 도시되지는 않았지만 광 픽업(11)에 제공되어 대물 렌즈를 2축 액추에이터에 의해 포커싱 방향과 트래킹 방향으로 이동시키는 서보 회로(12)를 포함한다.
위에서 언급한 바와 같은 구성의 디지털 신호 재생 회로(2)를 구비함으로써 디스크 재생 장치(1)는 광 디스크(100)로부터의 재생 신호와 동기 클럭 사이의 지터 성분이 감소되도록 파형 등화기(3)와 서보 회로(12)를 제어한다.
이제 디지털 신호 재생 회로(2)를 구성하는 회로 및 성분 각각의 구성에 대해서 서술한다.
파형 등화기(3)는 광 디스크(100)에서 얻어진 재생 신호의 파형 등화를 실행한다. 파형 등화기(3)는 선정된 전달 함수를 구비한 필터 회로로서 구성되는데 상기 전달 함수는 재생 신호와 동기 클럭 간의 지터 성분이 감소되도록 제어기(10)에 의해 제어된다. 파형 등화기(3)에 의해 파형 등화된 재생 신호는 A/D 변환기(4)에 제공된다.
A/D 변환기(4)는 아날로그 신호인 상기 파형 등화된 재생 신호를 디지털 신호로 변환시킨다. A/D 변환기(4)의 샘플링 클럭은 동기 클럭 재생부(8)의 동기 클럭이 된다.
예를 들어, 디지털 비디오 디스크에서는 데이터가 3T 내지 11T 및 14T(T는 동기 클럭의 주기임)의 반전 간격으로 기록 매체에 기록되도록 규정되어 있다. 그러므로, A/D 변환기의 샘플링 클럭이 동기 클럭의 주파수일 때 재생성(reproduction)이 보장된다. A/D 변환기(4)에 의해 디지털 신호로 변환된 재생 신호는 동기 클럭 재생부(8)의 위상 비교기(5)에 제공된다.
재생 신호의 디지털 데이터는 위상 비교기(5)에 입력된다. 위상 비교기(5)와 지터 측정부(9)는 재생 신호의 입력 디지털 데이터에 기초해서 위상 차와 지터 검출 신호를 각각 검출한다.
위상 비교기(5)는 재생 신호와 동기 클럭 간의 위상 차를 검출한다. 도 3에 도시된 바와 같이, 위상 비교기(5)는 1-샘플 지연 수단인 D 플립 플롭 회로(21)와, 상기 D 플립 플롭 회로(21)를 통해 동기 클럭 유닛에 의해 지연된 후 입력되는 값에 상기 A/D 변환기(4)로부터의 값을 가산하는 가산기(22)와, 상기 가산기(22)로부터 출력되는 값에 -1을 곱하는 곱셈기(23)를 포함한다. 위상 비교기(5)는 또한 부호 비트가 0(+)일 때는 상기 가산기(22)를 D 플립 플롭 회로(25)에 접속시키고 부호 비트가 1(-)일 때는 상기 곱셈기(23)를 D 플립 플롭 회로(25)에 접속시키는 전환 스위치(24)와, 후술되는 바와 같이 EXOR(배타적-OR)에 의해 검출되는 엣지 재생 신호에 의해 동작하는 상기 D 플립 플롭 회로(25)와, 상기 D 플립 플롭 회로(21)로부터 출력되는 값에서 상기 A/D 변환기(4)로부터의 값을 감산하는 감산기(26)를 포함한다. 상기 위상 비교기(5)는 또한 EXOR 회로(28)에 의해 검출되는 엣지 검출 신호에 의해 동작하는 D 플립 플롭 회로(27)와, 재생 신호의 엣지를 검출할 때 엣지 검출 신호를 출력하는 상기 EXOR 회로(28)를 포함한다. EXOR 회로(28)는 상세히 후술되는 바와 같이 입력 신호가 임계값과 교차할 때 엣지 검출 신호를 출력한다.
위상 차 검출의 동작 원리를 도 5A 내지 도 6을 참조해서 설명한다.
위상 비교기(5)는 D 플립 플롭 회로(21), 가산기(22), 전환 스위치(24), 및 D 플립 플롭 회로(25)를 통해 임계값과 교차해서 얻어지는 엣지 부분의 전후의 값의 위상 차를 출력한다. 또한, 위상 비교기(5)는 D 플립 플롭 회로(21), 감산기(26), 및 D 플립 플롭 회로(27)를 통해 엣지 부분의 전후의 값의 차, 즉 위상 차의 풀-스케일 값(full-scale value)을 출력한다. 또한 위상 비교기(5)는 엣지 부분이 임계값과 교차할 때 EXOR 회로(28)로부터의 엣지 검출 신호를 출력한다. 위상 비교기(5)로부터 출력되는 위상 차, 위상 차 풀-스케일 값, 및 엣지 검출 신호는 지터 측정부(9)에 입력된다.
도 4에 도시된 바와 같이, 지터 측정부(9)는 상기 위상 차를 위상 차 풀-스케일 값으로 정규화 하는 제산 회로인 정규화 회로(31), 상기 정규화 회로(31)에 의해 정규화된 위상 차를 제곱하는 제곱 회로(32), 상기 제곱 회로(32)에 의해 산추된 위상 차를 적분하는 적분부(33), 및 상기 위상 비교기(5)로부터의 엣지 검출 신호를 카운트하는 카운터(38)를 포함한다.
상기 적분부(33)는 상기 제곱 회로(32)에 의해 제곱되는 위상 차를 제공받으며 엣지 검출 신호에 의해 동작되는 D 플립 플롭 회로(34)와, D 플립 플롭 회로(34)로부터의 값을 후술되는 D 플립 플롭 회로(35)로부터의 값에 가산하는 가산기(37)과, 상기 D 플립 플롭 회로(35)는 가산기(37)로부터 출력되는 신호를 제공받으며 엣지 검출 신호에 의해 동작하며, 상기 D 플립 플롭 회로(35)로부터 출력되는 신호를 제공받는 D 플립 플롭 회로(36)를 포함한다. 상기 적분부(33)에서, 제곱 회로(32)로부터 출력되는 값은 적분되어 카운터가 선정된 값을 나타낼 때 상기 적분된 값이 출력된다.
그래서, 지터 측정부(9)는 입력되는 위상 차 및 위상 차 풀-스케일 값에 기초해서 정규화 되는 제곱 평균 위상 차로서 지터 검출 신호를 검출할 수 있다.
카운터(38)가 선정된 값에 이를 때 카운터(38)에서 D 플립 플롭 회로(35)에 클리어 신호(clear signal)가 입력되며 D 플립 플롭 회로(36)에는 스토어 신호(store signal)가 입력된다. 클리어 신호가 입력되면 D 플립 플롭 회로(35)는 스토어된 값을 클리어 한다. 스토어 신호가 입력되면 D 플립 플롭 회로(36)는 D 플립 플롭 회로(35)로부터의 출력을 저장하고 출력한다. D 플립 플롭 회로(36)로부터 출력된 신호는 제어기(10)로 입력되는 지터 검출 신호가 된다.
적분분(33)는 또한 엣지의 카운트 값에 기초해서 적분을 실행하는 대신에 타이머를 이용해서 선정된 시간 주기 내에 적분된 위상 차를 출력하도록 구성될 수 있다.
지터 측정부(9)로부터의 출력을 평균하기 위해서는 예를 들어, 적분된 위상 차를 입력 데이터의 개수로 나누는 제산기가 필요하다. 적분부(33)에 의해 적분되는 데이터의 개수가 2n(여기서 n은 정수)으로 설정되면 출력되는 적분값은 비트 시프트 또는 하위 비트를 제거함으로써 평균화될 수 있다.
지터 측정부(9)는 또한 제곱 회로(32) 대신에 절대값 회로를 가질 수 있다. 이 경우 경감된다.
제어기(10)는 상기 지터 측정부(9)로부터의 지터 검출 신호의 값이 감소되도록 파형 등화기(3)를 제어한다. 제어기(10)는 재생 신호와 동기 클럭 간의 지터 성분이 감소되도록 파형 등화기(3)의 전달 함수를 제어한다.
그래서, 디지털 신호 재생 회로(2)는 종래의 기술에서와 같이 고주파 샘플링 클럭을 사용하지 않고서도 위상 차를 디지털 데이터로서 고정밀도로 검출할 수 있다. 또한, 디지털 신호 재생 회로(2)는 디지털 데이터의 위상 차에 기초해서 위상 차와 지터 성분을 검출할 수 있다. 그러므로, 디지털 신호 재생 회로(2)는 위상 차와 지터 성분을 고정밀도로 검출할 수 있다.
또한, 산출된 위상 차는 정규화 되기 때문에, 디지털 신호 재생 회로(2)는 재생 신호의 진폭이 변동하는 경우에도 지터 성분을 정밀하게 측정할 수 있다.
그러므로, 디지털 신호 재생 회로(2)는 지터 성분을 정밀하게 측정할 수 있기 때문에 동기 클럭의 보정을 고정밀도로 실행할 수 있다.
디지털 신호 재생 회로(2)를 구비하는 디스크 재생 장치(1)는 질이 거의 떨어지지 않는 신호를 재생할 수 있다. 또한, 디스크 재생 장치(1)는 지터 검출 신호에 기초해서 서보 회로(12)의 오프셋 조정을 정밀하게 실행할 수 있다.
디지털 신호 재생 회로(2)의 위상 차 검출 동작을 이제 서술한다. 도 5A 내지 5F는 위상 비교기(5)에 입력되는 재생 신호를 도시한다. 이 경우, 디지털 신호 재생 회로(2)는 도 6의 흐름도에 도시된 프로세스에 따라 위상 차를 검출한다.
도 5A 내지 5F에 연속적으로 도시된 재생 신호는 위상 비교기(5)로의 입력에서 동기 클럭에 기촐해서 샘플화 된다. 즉, 재생 신호의 값은 임계값 Vo로부터의 값이 A/D 변환기(4)에 의해 변환되도록 디지털 데이터로서 샘플화 된다.
도 5A 내지 5F에서, 임계값 Vo는 전압 0 V이며, 샘플화된 재생 신호의 샘플값 d(i-1)은 엣지 부분이 임계값 Vo과 교차하기 직전의 값이다. 신호 d(i)는 엣지 부분이 임계값 Vo과 교차한 직후의 샘플 값이다. 즉, 샘플 값 d(i-1)과 샘플 값 d(i) 사이의 샘플링 간격은 동기 클럭의 한 단위 간격과 동일하다.
재생 신호가 동기 클럭에 대해 지연된 경우를 재생 신호의 상승 엣지 부분에서 본 경우, 상기 상승 엣지 부분과 임계값 Vo 사이의 교차점(이후 전환점이라 칭함)은 도 5A에 도시된 바와 같이 샘플링 간격의 중간점의 뒤에 위치한다. 이 경우, 샘플 값 d(i-1)과 샘플 값 d(i)은 ｜d(i)｜＜｜d(i-1)｜ 및 d(i)+d(i-1)＜0 인 관계가 있다.
또한, 재생 신호가 동기 클럭에 대해 지연된 경우를 재생 신호의 하강 엣지 부분에서 본 경우, 상기 하강 엣지 부분과 임계값 Vo 사이의 교차점은 도 5D에 도시된 바와 같이 샘플링 간격의 중간점의 뒤에 위치한다. 이 경우, 샘플 값 d(i-1)과 샘플 값 d(i)은 ｜d(i)｜＜｜d(i-1)｜ 및 d(i)+d(i-1)＞0 인 관계가 있다.
한편, 재생 신호가 동기 클럭에 대해 앞서 있는 경우를 재생 신호의 상승 엣지 부분에서 본 경우, 상기 상승 엣지 부분과 임계값 Vo 사이의 교차점은 도 5C에 도시된 바와 같이 샘플링 간격의 중간점의 앞에 위치한다. 이 경우, 샘플 값 d(i-1)과 샘플 값 d(i)은 ｜d(i)｜＞｜d(i-1)｜ 및 d(i)+d(i-1)＞0 인 관계가 있다.
또한, 재생 신호가 동기 클럭에 대해 앞서 있는 경우를 재생 신호의 하강 엣지 부분에서 본 경우, 상기 하강 엣지 부분과 임계값 Vo 사이의 교차점은 도 5F에 도시된 바와 같이 샘플링 간격의 중간점의 앞에 위치한다. 이 경우, 샘플 값 d(i-1)과 샘플 값 d(i)은 ｜d(i)｜＞｜d(i-1)｜ 및 d(i)+d(i-1)＜0 인 관계가 있다.
도 5B 는 재생 신호가 동기 클럭과 동기인 경우를 재생 신호의 상승 엣지 부분에서 본 경우를 도시한 것이며, 도 5E는 재생 신호가 동기 클럭과 동기인 경우를 재생 신호의 하강 엣지 부분에서 본 경우를 도시한 것이다. 두 경우, 전환점은 샘플링 간격의 중간점에 위치한다. 즉 ｜d(i)｜=｜d(i-1)｜ 인 관계가 얻어진다.
재생 신호의 전환점 전후에서 얻어진 엣지 부분 전후의 샘플 값 d(i-1)과 샘플 값 d(i)에 기초해서, 위상 차 d(i)+d(i-1) 는 위상 비교기(5)에 의해 유도되며 위상 차 풀-스케일 값 d(i)-d(i-1) 가 유도된다.
위상 비교기(5)의 EXOR(28)은 샘플 값 d(i-1) 과 샘플 값 d(i)의 부호 비트를 비교하여 부호 비트가 서로 다른 경우에는 엣지 검출 신호를 출력한다.
그래서, D 플립 플롭 회로(25)와 D 플립 플롭 회로(27)가 엣지 검출 신호에 의해 동작하므로 엣지 부분이 임계값 Vo과 교차하는 전후의 샘플 값으로부터 산출된 위상 차와 위상 차 풀-스케일 값만이 지터 측정부(9)로 출력된다.
재생 신호가 상술한 바와 같이 동기 클럭에 앞서 있는 위상을 가질 때에는 상승 및 하강 엣지에서 ｜d(i)｜＜｜d(i-1)｜가 얻어진다. 그렇지만, 부호가 d(i)+d(i-1)에 대해 반전되면 위상 비교기(5)의 전환 스위치(24)는 하강 엣지 부분인 경우에만 가산기(22)로부터 곱셈기(23)를 거쳐 D 플립 플롭 회로(25)로 위상 차를 출력한다.
위상 비교기(5)에 의한 위상 차의 검출은 또한 도 6의 흐름도를 참조해서 설명할 수 있다.
먼저, 단계 S1에서, 샘플 값 d(i-1)과 샘플 값 d(i)이 D 플립 플롭 회로(21)를 통해 연속적으로 판독된다. 그런 다음 단계 S2에서, 샘플 값 d(i-1)을 샘플 값 d(i)으로 곱하고, 그 곱셈 결과가 음인지의 여부를 판단한다. 곱셈 결과가 음이면, 연속적으로 얻어진 샘플 값 d(i-1)과 샘플 값 d(i)은 엣지 부분이 임계값과 교차하는 전후의 값들을 취한다. 위상 비교기(5)에서, EXOR 회로(28)는 샘플 값 d(i-1)과 샘플 값 d(i)을 비교하며, 그 비교 결과에 기초해서 지터 측정부(9)로의 출력이 행해진다.
곱셈 결과가 음이면 동작은 단계 S3로 진행한다. 곱셈 결과가 양이면, 즉 재생 신호가 임계값과 교차하지 않는다면 동작은 단계 S6으로 진행한다.
단계 S3에서, 샘플 값 d(i)이 양인지 음인지 확인된다. 샘플 값 d(i)이 음이면, 샘플 값 d(i-1) 과 d(i)은 하강 엣지 부분에서의 값이다. 이 때 단계 S4에서 위상 차 △Ø(i) = -(d(i-1) + d(i))가 산출된다.
한편, 샘플 값 d(i)이 양이면, 샘플 값 d(i-1)과 d(i)가 상승 엣지 부분에서의 값이 된다. 이 때, 단계 S5에서 위상 차 △Ø(i) = (d(i-1) + d(i))가 산출된다.
RF 신호가 임계 값과 교차하지 않는다면, 단계 S6에서 위상 차는 이전의 위상 차 △Ø(i) = △Ø(i-1) 이 된다.
그래서 산출된 위상 차에 의해 지터 측정부(9)에 의해 정규화된 위상 차의 평균이 검출된다.
위상 차 및 위상 차 풀-스케일 값에 기초해서 위상 차를 정규화 하는 정규화 회로(31) 대신에 표 1에 도시된 수표를 사용할 수도 있다.
표 1
PE PA POUT
-8 -8 255
-7 -8 196
-6 -8 144
-5 -8 100
-4 -8 64
-3 -8 36
-2 -8 16
-1 -8 4
1 -8 4
2 -8 16
3 -8 36
4 -8 64
5 -8 100
6 -8 144
7 -8 196
-7 -7 255
-6 -7 188
-5 -7 131
-4 -7 84
-3 -7 47
-2 -7 21
-1 -7 5
0 -7 0
1 -7 5
2 -7 21
PE PA POUT
3 -7 47
4 -7 84
5 -7 131
6 -7 188
7 -7 255
-6 -6 255
-5 -6 178
-4 -6 114
-3 -6 64
-2 -6 28
-1 -6 7
0 -6 0
1 -6 7
2 -6 28
3 -6 64
4 -6 114
5 -6 178
6 -6 255
-5 -5 255
-4 -5 164
-3 -5 92
-3 -5 41
PE PA POUT
-1 -5 10
0 -5 0
1 -5 10
2 -5 41
3 -5 92
4 -5 164
5 -5 255
-4 -4 255
-3 -4 144
-2 -4 64
-1 -4 16
0 -4 0
1 -4 16
2 -4 64
3 -4 144
4 -4 255
-3 -3 255
-2 -3 144
-1 -3 28
0 -3 0
1 -3 28
2 -3 144
3 -3 255
-2 -2 255
-1 -2 64
PE PA POUT
0 -2 0
1 -2 64
2 -2 255
-1 -1 255
0 -1 0
1 -1 255
-1 1 255
0 1 0
1 1 255
-2 2 255
-1 2 64
0 2 0
1 2 64
2 2 255
-3 2 255
-2 3 114
-1 3 28
0 3 0
1 3 28
2 3 114
3 3 255
-4 4 255
PE PA POUT
-3 4 144
-2 4 64
-1 4 16
0 4 0
1 4 16
2 4 64
3 4 144
4 4 255
-5 5 255
-4 5 164
-3 5 92
-2 5 41
-1 5 10
0 5 0
1 5 10
2 5 41
3 5 92
4 5 164
5 5 255
-6 6 255
-5 6 178
-4 6 114
-3 6 64
-2 6 28
-1 6 7
PE PA POUT
0 6 0
1 6 7
2 6 28
3 6 64
4 6 114
5 6 178
6 6 255
-7 7 255
-6 7 188
-5 7 131
-4 7 84
-3 7 47
-2 7 21
-1 7 5
0 7 0
1 7 5
2 7 21
3 7 47
4 7 85
5 7 131
6 7 188
7 7 255
표 1에 도시된 수표는 위상 차(PE), 위상 차 풀-스케일 값(PA), 정규화된 위상 차(POUT)로 구성되어 있다.
정규화된 위상 차(POUT)는 POUT = (PE/PA)2×256이 되도록 결정된다. 표 1에서, 위상 차와 위상 차 풀-스케일 값의 정의에 기초해서 ｜PE｜ ｜PA｜가 성립되도록 구성된다.
그래서, 수표를 이용함으로써 계산 회로가 필요하지 않게 된다. 그러므로, 정규화된 위상 차가 소 축척 회로로 도출할 수 있다.
표에 없는 위상 차와 위상 차 풀-스케일 값이 입력되면, 0을 출력함으로써 연산 착오에 대한 보호가 실행될 수 있다. 또한, 임의 값이 할당될 수 있어서 회로 규모를 줄일 수 있다.
또한, 제곱 회로와 절대값 회로는 위에서 언급한 표를 사용함으로써 위상 차의 제곱값과 절대값을 각각 산출할 수 있다. 또한, 정규화 및 제곱 평균 또는 절대값 평균을 적분함으로써 위상 차와 위상 차 풀-스케일 값이 입력될 때 정규화된 위상 차 평균이 검출될 수 있다.
그래서, 디지털 신호 재생 회로(2)는 디지털 데이터에 기초해서 위상 차와 지터 성분을 측정하므로, 재생 신호와 동기 클럭을 고정밀도로 동기화 할 수 있다.
본 발명에 따른 디지털 신호 재생 회로는 재생 신호의 엣지 부분의 전후의 샘플된 값으로부터 위상 차를 검출하는 위상 비교 수단을 가지며 그래서 위상 차를 디지털 데이터로서 검출할 수 있다. 또한, 디지털 신호 재생 회로는 위상 비교 수단에 의해 산출되는 디지털 데이터인 위상 차에 기초해서 재생 신호의 지터 성분을 산출하는 지터 측정 수단을 가지며, 그래서 지터 성분을 정밀하게 측정할 수 있다.
또한, 디지털 신호 재생 회로는 위상 차를 정규화 하는 정규화 수단을 가지며, 그래서 재생 신호의 진폭이 변동할 때조차도 재생 신호의 지터 성분을 정밀하게 측정할 수 있다.

Claims (4)

  1. 디지털 신호 재생 회로에 있어서,
    입력 신호의 아날로그/디지털 변환을 실행하는 아날로그/디지털 변환 수단과,
    상기 아날로그/디지털 변환 수단으로부터의 출력 신호의 엣지 부분 전후의 샘플 값을 이용해서 위상 차를 산출하는 위상 비교 수단과,
    상기 위상 비교 수단으로부터 얻어진 위상 차의 변동을 산출하는 지터 측정 수단을 포함하는 디지털 신호 재생 회로.
  2. 제 1 항에 있어서, 상기 지터 측정 수단은 상기 위상 비교 수단에 의해 산출된 위상 차를 정규화 하는 정규화 수단과, 상기 정규화 수단에 의해 정규화된 위상 차에 기초해서 제곱값들의 평균값을 산출하는 제곱 평균 산출 수단을 포함하는 디지털 신호 재생 회로.
  3. 제 1 항에 있어서, 상기 지터 측정 수단은 상기 위상 비교 수단에 의해 산출된 위상 차를 정규화 하는 정규화 수단과, 상기 정규화 수단에 의해 정규화된 위상 차에 기초해서 절대값들의 평균값을 산출하는 절대값 평균 산출 수단을 포함하는 디지털 신호 재생 회로.
  4. 제 1 항에 있어서, 상기 입력 신호의 파형 등화를 실행하여 그 파형 등화된 신호를 상기 아날로그/디지털 변환 수단으로 출력하는 파형 등화 수단을 더 포함하며, 상기 파형 등화 수단은 상기 지터 측정 수단으로부터의 출력 신호에 기초해서 제어되는 디지털 신호 재생 회로.
KR1019980009159A 1997-03-18 1998-03-18 디지털신호재생회로 KR100623890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-64820 1997-03-18
JP06482097A JP3915163B2 (ja) 1997-03-18 1997-03-18 ディジタル信号再生回路
JP97-68420 1997-03-18

Publications (2)

Publication Number Publication Date
KR19980080386A true KR19980080386A (ko) 1998-11-25
KR100623890B1 KR100623890B1 (ko) 2006-12-04

Family

ID=13269282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009159A KR100623890B1 (ko) 1997-03-18 1998-03-18 디지털신호재생회로

Country Status (5)

Country Link
US (1) US6100724A (ko)
JP (1) JP3915163B2 (ko)
KR (1) KR100623890B1 (ko)
CN (1) CN1123882C (ko)
MY (1) MY117953A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886309B1 (ko) * 2006-07-19 2009-03-04 산요덴키가부시키가이샤 광 디스크용 신호 처리 장치 및 광 디스크 장치를 제어하기위한 프로그램이 기록된 컴퓨터 판독가능 기록 매체

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234849B1 (ko) * 1997-06-30 1999-12-15 김영환 액정표시소자의 위상차 검출회로
SG65019A1 (en) * 1997-09-13 1999-09-21 Disk Ware Co Ltd Jitter measuring method utilizing a/d conversion and device
JPH11317018A (ja) * 1998-04-30 1999-11-16 Toshiba Corp ディスク再生装置及びｒｆアンプ制御回路
GB9809450D0 (en) * 1998-05-01 1998-07-01 Wandel & Goltermann Limited Jitter measurement
JP3486119B2 (ja) * 1998-11-13 2004-01-13 松下電器産業株式会社 マルチレートクロック発生装置およびマルチレートディジタルデータ再生装置
US6724381B2 (en) * 1999-03-26 2004-04-20 Canon Kabushiki Kaisha Signal processing apparatus for generating clocks phase-synchronized with input signal
KR100339478B1 (ko) * 1999-09-18 2002-05-31 구자홍 광 기록매체의 최적 기록장치 및 기록방법
US6807134B2 (en) * 1999-12-28 2004-10-19 Matsushita Electric Industrial Co., Ltd. Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus
US6680887B2 (en) * 2000-05-15 2004-01-20 Matsushita Electric Industrial Co., Ltd. Optical disk apparatus and PLL circuit
JP3820856B2 (ja) * 2000-08-07 2006-09-13 ヤマハ株式会社 光ディスク記録装置
JP3576137B2 (ja) * 2000-12-20 2004-10-13 株式会社ソニー・コンピュータエンタテインメント 光ディスク装置、光ディスク装置のサーボ調整方法、光ディスクのサーボ調整プログラム、及び光ディスクのサーボ調整プログラムを記録したコンピュータ読み取り可能な記録媒体
US6970403B2 (en) * 2001-01-25 2005-11-29 Dphi Acquisition, Inc. Calibration of tracking error signal offset in a tracking servo system
US7522480B2 (en) 2001-01-25 2009-04-21 Dphi Acquisitions, Inc. Digital tracking servo system with multi-track seek with an acceleration clamp
JP4206672B2 (ja) * 2002-03-01 2009-01-14 日本電気株式会社 受信回路
KR20040009799A (ko) * 2002-07-25 2004-01-31 삼성전자주식회사 지터 궤환을 이용한 틸트 보정 방법 및 그 장치
EP1388850A1 (en) * 2002-08-06 2004-02-11 Deutsche Thomson-Brandt GmbH Method for detecting a wobble signal
US7206368B2 (en) * 2002-10-30 2007-04-17 Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. Compensating jitter in differential data signals
US7133654B2 (en) * 2003-08-07 2006-11-07 International Business Machines Corporation Method and apparatus for measuring communications link quality
TWI371970B (en) * 2004-07-16 2012-09-01 Thomson Licensing Sa Preventing picture jitter in a digitized video signal
US7564897B2 (en) * 2004-07-22 2009-07-21 Advantest Corporation Jitter measuring apparatus, jitter measuring method and PLL circuit
US20070047412A1 (en) * 2005-08-31 2007-03-01 Yuan-Chin Liu Jitter measuring method and device thereof
JP2009099169A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd ジッタ計測器及びこれを用いた光ディスク装置
JP4887267B2 (ja) * 2007-11-28 2012-02-29 ルネサスエレクトロニクス株式会社 情報再生装置
US9618965B2 (en) * 2015-05-15 2017-04-11 Tektronix, Inc. Dynamic calibration of data patterns
JP7139675B2 (ja) * 2018-04-27 2022-09-21 セイコーエプソン株式会社 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249496A (ja) * 1984-05-25 1985-12-10 Teac Co 再生映像信号のジツタ検出装置
JPH0750926B2 (ja) * 1991-07-08 1995-05-31 三星電子株式会社 ジッタ検出回路
JPH0541877A (ja) * 1991-08-06 1993-02-19 Sharp Corp 磁気記録再生装置のジツタ除去装置
JPH08273182A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp 回転式記録装置
JP3148590B2 (ja) * 1995-07-27 2001-03-19 株式会社ケンウッド フォーカスサーボの自動調整方法
KR0186138B1 (ko) * 1995-12-23 1999-04-15 구자홍 디지탈 디스크의 데이타 재생장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886309B1 (ko) * 2006-07-19 2009-03-04 산요덴키가부시키가이샤 광 디스크용 신호 처리 장치 및 광 디스크 장치를 제어하기위한 프로그램이 기록된 컴퓨터 판독가능 기록 매체
US7920445B2 (en) 2006-07-19 2011-04-05 Sanyo Electric Co., Ltd. Optical disc signal processing apparatus, and medium having program recorded thereon for controlling optical disc apparatus

Also Published As

Publication number Publication date
CN1199223A (zh) 1998-11-18
JPH10261269A (ja) 1998-09-29
CN1123882C (zh) 2003-10-08
US6100724A (en) 2000-08-08
MY117953A (en) 2004-08-30
JP3915163B2 (ja) 2007-05-16
KR100623890B1 (ko) 2006-12-04

Similar Documents

Publication Publication Date Title
KR100623890B1 (ko) 디지털신호재생회로
US7433286B2 (en) Jitter detection apparatus
US4813031A (en) Apparatus for reproducing information from an optically readable record carrier
US5802123A (en) Clock signal reproduction circuit and data reproduction circuit
US20090185468A1 (en) Phase error detection apparatus
KR100335442B1 (ko) 디지털 클럭 복원 회로 및 방법
JP2830803B2 (ja) 位相検出器及びこれを用いた磁気ディスク装置
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
US4637006A (en) Apparatus for producing digital information from a transmission medium
JP3889027B2 (ja) 位相誤差検出回路及び同期クロック抽出回路
US6879551B2 (en) Apparatus and method for generating RF signal and control signals in optical disc system
JP2002222568A (ja) 情報再生装置
US7636278B2 (en) Information recording system and an information recording method
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
US5673211A (en) Digital data reproducing apparatus
US5920533A (en) Clock signal extraction system for high density recording apparatus
KR20010031740A (ko) 위상비교기 및 디지털식 위상동기회로
US20100195464A1 (en) Integrated circuit, optical disc system and tracking error signal generation method
JP4603469B2 (ja) 位相誤差検出回路、位相同期ループ回路および情報再生装置
JPH118656A (ja) スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置
JP2000173061A (ja) 光ディスク信号再生装置
US20070030777A1 (en) Digital data reproducing device
JPH0612790A (ja) データ検出装置
KR20040099951A (ko) 지터 검출장치 및 검출방법
KR20010002481A (ko) 광 디스크 시스템의 신호 재생 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee