KR20010031740A - 위상비교기 및 디지털식 위상동기회로 - Google Patents

위상비교기 및 디지털식 위상동기회로 Download PDF

Info

Publication number
KR20010031740A
KR20010031740A KR1020007004805A KR20007004805A KR20010031740A KR 20010031740 A KR20010031740 A KR 20010031740A KR 1020007004805 A KR1020007004805 A KR 1020007004805A KR 20007004805 A KR20007004805 A KR 20007004805A KR 20010031740 A KR20010031740 A KR 20010031740A
Authority
KR
South Korea
Prior art keywords
signal
digital
phase
circuit
synchronous clock
Prior art date
Application number
KR1020007004805A
Other languages
English (en)
Inventor
히라츠카다카시게
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20010031740A publication Critical patent/KR20010031740A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G11B20/1025—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

입력 RF신호의 재생동기 클럭신호의 반복주기를 T라고 할 때, 지연소자(11)는 RF신호를 nT시간 지연시키고, 감산기(12)로 지연소자(11)가 출력하는 RF신호 D(t-nT)로부터 현시각의 RF신호 D(t)를 감산한다. 판정회로(13)는 RF신호 D(t) 및 현시각 t에 전후하는 시각의 RF신호 D(t±mT)를 이용하여 현시각의 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정한다 신호처리회로(14)는 판정회로(13)의 판정결과와 감산기(12)의 감산결과를 이용하여 입력 RF신호에 대해 재생동기 클럭신호가 빠른 위상 또는 늦은 위상인지를 검출하고, 위상오차신호를 출력한다.
이상으로, RF신호에 있어서의 DC오프셋의 영향을 없애고, 디지털식 위상동기 회로의 인입특성을 향상시킬 수 있다.

Description

위상비교기 및 디지털식 위상동기회로{Phase comparator and digital phase-locked circuit}
광디스크 기록장치(CD-ROM, DVD-ROM, DVD-RAM)나 자기기록 재생장치(자기 디스크) 등에 있어서, 기록매체에 기록된 신호를 재생하는 경우에 그 재생신호에 동기가 된 클럭신호가 필요하게 된다. 위상동기회로라는 것은 동기가 된 클럭신호를 재생하는 것으로, 데이터를 포함하는 RF(고주파)신호를 기록매체로부터 읽어내고, RF신호로부터 데이터 재생에 이용되는 클럭신호를 생성하는 것이다. 이러한 위상동기회로로서는 종래의 아날로그식 위상동기회로(PLL:Phase Locked Loop회로) 대신에 디지털식 위상동기회로가 이용되고 있다.
도6에 종래의 디지털식 위상동기회로의 일예를 도시한다. 우선, 데이터가 기록된 기록매체로부터 데이터를 포함하는 RF신호를 읽어내고, 파형등화회로(61)에 입력하여 원하는 특성이 되도록 파형등화를 행한다. 이 파형등화회로(61)의 출력신호를 자동게인 조정회로(AGC)(62)에 입력하고, 소정의 크기가 되도록 이득조정을 행한다. 다음에, AGC(62)에 의해 이득조정된 신호성분을 로우 패스 필터(LPF)(63)에 입력하고, 입력RF신호의 주파수 대역의 상한을 재생동기 클럭신호의 주파수의 1/2 이하가 되도록 대역제한한다. 그리고, 재생동기 클럭신호를 이용하여 아날로그/디지털 변환회로(ADC)(64)에 의해 RF신호의 샘플링을 행하고, 디지털의 RF신호로 변환한다. 여기서 ADC(64)에 이용하는 재생동기 클럭신호 CLK는 후술하는 전압제어형 발진회로(VCO)(68)에 의해 생성된다.
ADC(64)에 의해 샘플링된 디지털 변환신호는 디지털 위상비교기(65)에 입력되고, 기준위상에 대한 위상오차가 후술하는 방법으로 디지털적으로 산출된다. 이어서, 디지털 위상비교기(65)에 의해 산출된 위상오차신호를 디지털 루프 필터(66)로 필터링한다. 그리고, 디지털/아날로그 변환회로(DAC)(67)에 의해 아날로그 신호로 변환하고, VCO 제어신호를 생성한다. VCO(68)는 DAC(67)로부터의 아날로그의 VCO제어신호에 따라 재생동기 클럭신호 CLK를 발진한다. 이 재생동기 클럭신호 CLK는 상기한 ADC(64)에서의 샘플링 신호로서 이용된다. 여기서, 위상오차신호를 산출하는 디지털 위상비교기(65)의 동작에 대해 구체적으로 서술한다. 디지털 위상비교기(65)는 RF신호의 샘플링점에서 위상이 로크됐을 때의 제로 크로스점을 검출한 후, 이 제로 크로스점이 RF신호의 상승, 또는 하강 중 어느 것에 대응하는지를 검출한다. 이어서, 그 검출결과에 근거하여, 상승점 또는 하강점에 대응된 위상오차신호(Perr)를 RF신호의 제로 크로스점의 값을 이용하여 생성한다. 상승점인 경우에는 제로 크로스점의 값을 위상오차 신호(Perr)로서 이용한다. 또한, 하강점인 경우에는 제로 크로스점의 값에 (-1)을 곱한 값을 위상오차신호(Perr)로서 이용한다.
여기서, 제로 크로스점의 검출방법으로서는 제로 레벨을 사이에 둔 2개의 샘플링점의 제로레벨과의 차(差)신호의 절대값을 구하여, 그 절대값이 작은 쪽의 점을 제로 크로스점으로서 판정하는 방법을 들 수 있다. 또한, RF신호의 상승점 및 하강점의 검출방법으로서는 RF신호의 샘플링점의 부호를 이용함으로써 판단하는 방법이 있고, 부호가 -(마이너스)에서 +(플러스)로 변화하는 경우에는 상승점이라고 식별하고, 반대로 +(플러스)에서 -(마이너스)로 변화하는 경우에는 하강점이라고 식별할 수 있다.
예를 들면, 도2에 도시한 바와 같은 반복주기(T)를 갖는 재생동기 클럭신호CLK에 대해 약 8T의 주기를 갖는 RF신호가 입력된 경우를 생각해 보자. 도7(a)∼(c)는 ADC(64)에 있어서, 재생동기 클럭신호(CLK)에 의한 RF신호의 샘플링점을 도시한 파형도이다. 도면에서의 A점은 RF신호의 상승에 있어서의 제로 크로스점을 나타내고, B점은 RF신호의 하강점에 있어서의 제로 크로스점을 나타낸다. 여기서, A점, B점에 있어서의 RF신호의 값을 각각 DT(tA), DT(tB)라고 한다.
(1); 도7(a)에 도시한 바와 같이, 위상오차가 없는 경우, RF신호의 상승의 제로 크로스점인 A점은 제로레벨 상에 있으므로, DT(tA)≒0이 되고, A점에서의 위상오차신호는 Perr(tA)≒0이 된다. 또한, RF신호의 하강의 제로 크로스점인 B점도 마찬가지로, DT(tB)≒0이 되기 때문에, B점의 위상오차신호는 Perr(tB)≒0이 된다.
(2); 도7(b)에 도시한 바와 같이, 재생동기 클럭신호(CLK)가 RF신호에 비해 위상이 늦을 경우, RF신호의 상승에 있어서의 제로 크로스점(A)은 음의 값 DT(tA)을 취하고, RF신호의 하강에 있어서의 제로 크로스점(B)은 양의 값 DT(tB)을 취한다. 이 경우에, RF신호의 상승점인 A점에 있어서의 오차신호는 Perr(tA)=DT(tA)가 되고, RF신호의 하강인 B점에 있어서의 위상오차신호는 Perr(tB)=-DT(tB)가 되어, A점 및 B점에 있어서의 위상오차신호의 값은 늦은 위상에 대해 모두 음의 값을 취한다.
(3); 도7(c)에 도시한 바와 같이, 재생동기 클럭신호(CLK)가 RF신호에 비해 위상이 빠른 경우, RF신호의 상승에 있어서의 제로 크로스점(A)은 양의 값 DT(tA)를 취하고, RF신호의 하강에 있어서의 제로 크로스점(B)은 음의 값 DT(tB)를 취한다. 이 경우에, RF신호의 상승점인 A점에 있어서의 오차신호는 Perr(tA)=DT(tA)가 되고, RF신호의 하강인 B점에 있어서의 위상오차신호는 Perr(tB)=-DT(tB)가 되어, A점 및 B점에 있어서의 위상오차신호의 값은 빠른 위상에 대해 모두 양의 값을 취한다.
이상의 동작에 의해, 디지털 위상비교기(65)는 위상오차신호를 생성하고, 그 신호에 근거하여 디지털식 위상동기회로를 동작시킴으로써, 재생동기 클럭신호 CLK를 얻을 수 있다.
그러나, 도8에 도시한 바와 같이, 디지털 위상비교기(65)의 입력신호가 제로레벨에 대해 DC 오프셋 성분을 갖고 있는 경우, 디지털 위상비교기(65)에 있어서의 제로 크로스점의 검출에 있어서 오판정이 발생한다. 이 오판정이 발생한 경우에는 도9에 도시한 바와 같이, 다른 안정점에서 위상이 동기되어 버리고, 위상오차가 피드백되지 않는다. 따라서, 위상제어를 바르게 행할 수 없게 된다는 문제점이 있었다.
본 발명은 디지털 데이터를 기록한 기록매체에 있어서, 재생신호와 동기된 클럭신호를 재생하는 디지털식 위상동기회로와, 상기 디지털식 위상동기회로에 이용되는 위상비교기에 관한 것이다.
도1은 본 발명의 실시예1에 있어서의 위상비교기의 구성도,
도2는 RF신호와 재생동기 클럭신호의 관계의 일예를 도시한 파형도,
도3은 본 발명의 실시예에 의한 위상비교기에 있어서, 위상오차신호를 생성하기 위한 포인트를 도시한 RF신호의 파형도,
도4는 본 발명의 실시예2에 있어서의 디지털식 위상동기회로의 구성도,
도5는 동기인입패턴(VFO 패턴)을 갖는 간헐 재생데이터의 설명도,
도6은 종래의 위상비교기를 포함한 디지털식 위상동기회로의 구성도,
도7은 종래의 위상비교기에 있어서, 위상오차신호를 생성하기 위한 포인트를 도시한 파형도,
도8은 제로레벨에 대해 DC 오프셋을 갖는 RF신호의 파형도,
도9는 종래의 위상비교기에 있어서, DC 오프셋을 갖는 RF신호에 있어서의 안정점을 도시한 파형도이다.
본 발명은 상기 과제를 해결하기 위해, RF신호에 있어서의 DC 오프셋의 영향을 없애고, 디지털식 위상동기회로의 인입특성을 향상시킬 수 있는 위상비교기와, 이 위상비교기를 이용한 디지털식 위상동기회로를 실현하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명의 제1실시예는 디지털 데이터가 기록된 기록매체를 주사하고, 상기 기록매체로부터 얻어진 RF신호로부터 재생할 디지털 데이터의 재생동기 클럭신호를 생성함에 있어서, 상기 RF신호를 디지털 RF신호로 변환하고, 상기 디지털 RF신호의 기준점과 상기 재생동기 클럭신호와의 위상오차를 검출하는 위상비교기에 있어서, 상기 RF신호의 최대 주파수를 f라고 하고, 상기 재생동기 클럭신호의 반복주기를 T(T≤1/(2f))라고 할 때, 상기 디지털 RF신호를 nT(n은 정수)시간 지연시키는 지연소자와, 상기 지연소자가 출력하는 디지털 RF신호 D(t-nT)로부터 현시각의 디지털 RF신호 D(t)를 감산하는 감산기와, 현시각의 디지털 RF신호 D(t), 및 현시각(t)에 전후하는 시각의 디지털 RF신호 D(t±mT)(m은 정수)를 이용하여, 현시각의 디지털 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정하는 판정회로와, 상기 판정회로에서의 판정결과와 상기 감산기의 감산결과 D(t-nT)-D(t)를 이용하여, 입력 RF신호에 대해 상기 재생동기 클럭신호가 빠른 위상 또는 늦은 위상 중 어느 상태에 있는지를 검출하고, 검출결과를 위상오차신호로서 출력하는 신호처리회로를 구비한 것을 특징으로 한다.
본 발명의 제2실시예는 디지털 데이터가 기록된 기록매체를 주사하고, 상기 기록매체로부터 얻어진 RF신호로부터 재생할 디지털 데이터의 재생동기 클럭신호를 생성하는 디지털식 위상동기회로에 있어서, 상기 기록매체로부터 얻어진 RF신호의 파형 변형을 저감하는 파형등화회로와, 상기 파형등화회로의 출력신호를 상기 재생동기 클럭신호의 반복 주파수의 1/2 이하로 대역제한하는 로우 패스 필터와, 상기 로우 패스 필터로부터 출력된 RF신호에 포함된 DC 오프셋 성분을 제거하는 DC제어회로와, 상기 DC제어회로로부터 출력된 RF신호를 상기 재생동기 클럭신호로 샘플링하고, 디지털 RF신호로 변환하는 아날로그/디지털 변환회로와, 상기 RF신호의 최대 주파수를 f라 하고, 상기 재생동기 클럭신호의 반복 주기를 T(T≤1/(2f))라 할 때, 상기 디지털 RF신호를 nT(n은 정수)시간 지연시키는 지연소자와, 상기 지연소자가 출력하는 디지털 RF신호 D(t-nT)로부터 현시각의 디지털 RF신호 D(t)를 감산하는 감산기와, 현시각의 디지털 RF신호 D(t), 및 현시각(t)에 전후하는 시각의 디지털 RF신호 D(t±mT)(m은 정수)를 이용하여, 현시각의 디지털 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정하는 판정회로와, 상기 판정회로의 판정결과와 상기 감산기의 감산결과 D(t-nT)-D(t)를 이용하여, 입력 RF신호에 대해 상기 재생동기 클럭신호가 빠른 위상 또는 늦은 위상 중 어느 상태에 있는지를 검출하고, 검출결과를 위상오차신호로서 출력하는 신호처리회로와, 상기 신호처리회로가 출력하는 위상오차신호를 아날로그 신호로 변환하는 디지털/아날로그 변환회로와, 상기 디지털/아날로그 변환회로에서 변환된 아날로그의 위상오차신호에 따라 주파수의 상기 재생동기 클럭신호를 발진하고, 상기 아날로그/디지털 변환회로에 부여하는 전압제어형 발진회로를 구비한 것을 특징으로 한다.
이하, 본 발명의 실시예에 대해 설명한다. 우선, 본 발명의 제1실시예에 있어서의 위상 비교기에 대해 도1을 이용하여 설명한다. 도1은 본 실시예에 의한 위상비교기의 구성도이다. 이 위상비교기(10)는 아날로그/디지털 변환회로에 의해 디지털화된 디지털 RF신호 D(t)를 입력하고, 위상오차신호 Perr를 디지털적으로 산출한 것이다. 위상비교기(10)는 지연소자(11), 감산기(12), 판정회로(13), 신호처리회로(14)를 포함하여 구성된다.
지연소자(11)는 현시각을 t라고 하면, 전시각 t-nT(n은 정수)에 입력한 디지털 RF신호 D(t-nT)를 시간 nT만큼 지연시키고, 시각 t에 디지털 RF신호 D(t-nT)를 출력한 것이다. 감산기(12)는 지연소자(12)가 출력하는 디지털 RF신호 D(t-nT)로부터 현시각의 디지털 RF신호 D(t)를 감산하는 것이다. 판정회로(13)는 현시각의 디지털 RF신호 D(t), 및 현시각 t에 전후하는 시각의 디지털 RF신호 D(t±mT)(m은 정수)를 이용하여 현시각의 디지털 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정하는 것이다. 신호처리회로(14)는 판정회로(13)의 판정결과와 감산기(12)의 감산결과 D(t-nT)-D(t)를 이용하여 입력 디지털 RF신호에 대해 재생동기 클럭신호가 빠른 위상 또는 늦은 위상 중 어느 상태에 있는지를 검출하고, 검출결과를 위상오차신호 Perr로서 출력하는 것이다.
종래의 방법에서는 RF신호의 제로 크로스점을 이용하여 위상오차신호를 생성하였지만, 본 실시예에 의한 위상 비교기(10)는 RF신호의 파형에서의 중간점을 이용하여 위상오차신호를 생성하는 것을 특징으로 한다. 여기서, 도2에 도시한 바와 같은 1T의 반복주기를 갖는 재생동기 클럭신호 CLK에 대해 적어도 4T의 시간에 한 개의 극대값 또는 극소값 밖에 갖지 않고, 최대주파수 성분을 f로 하는 디지털 RF신호 D(t)를 입력했다고 하자. 또한, 이 조건을 만족하도록 도6의 LPF(63)의 통과대역을 설정한다. 여기서 지연소자(11)의 지연시간을 2T라고 한다. 지연소자(11)의 구성방법으로서는 재생동기 클럭 CLK에 동작하는 D-플립플롭을 2개 이용하는 방법이 있다. 이 디지털 RF신호의 중간점에 있어서의 차신호, 즉 D(t-2T)-D(t)를 이용하여 위상오차신호를 생성하는 경우, RF파형의 하반분에 있어서의 차신호에는 (-1)을 곱한 값을 취하도록 함으로써, 늦은 위상 및 빠른 위상에 따른 위상오차신호를 생성할 수 있다. 이 위상오차신호의 생성방법에 대해 도3을 이용하여 설명한다.
도3(a)∼(c)는 RF신호와 재생동기 클럭신호 CLK에 의한 아날로그/디지털 변환회로(도6의 ADC(64)에 상당)에 있어서의 RF신호의 샘플링점을 나타내는 파형도이다. 도면에서의 A1점은 RF신호의 상반분의 상승에 있어서의 중간점을, A2점은 RF신호의 상반분의 하강에 있어서의 중간점을, B1점은 RF신호의 하반분의 하강에 있어서의 중간점을, B2점은 RF신호의 하반분의 상승의 중간점을 나타낸다. 이들의 샘플링점의 내용은 판정회로(13)에 의해 판정된다. 여기서, A1점, A2점, B1점, B2점에 있어서의 RF신호의 값을 각각 DT(tA1), DT(tA2), DT(tB1), DT(tB2)라 한다.
(1); 도3(a)에 도시한 바와 같이, 위상오차가 없는 경우, 감산기(12)에 의해 RF신호의 상반분에서의 A1점으로부터 A2점을 감산했을 때의 차신호는 DT(tA1)-DT(tA2)≒0이 된다. 이 때 신호처리회로(14)는 RF신호의 상반분에 있어서의 위상오차신호로서,
Perr=DT(tA1)-DT(tA2)≒0을 출력한다.
또한, 감산기(12)에 의해 RF신호의 하반분에서의 B1점으로부터 B2점을 감산했을 때의 차신호도 DT(tB1)-DT(tB2)≒0이 된다. 이 때, 신호처리회로(14)는 RF신호의 하반분에서의 위상오차신호로서,
Perr=-{DT(tB1)-DT(tB2)}≒0을 출력한다.
(2); 도3(b)에 도시한 바와 같이, 재생동기클럭신호 CLK가 RF신호에 대해 위상이 늦을 경우, 감산기(12)에 의해 RF신호의 상반분에서의 A1점에서 A2점을 감산했을 때의 차신호는 DT(tA1)-DT(tA2)〈0이 된다. 이 때 신호처리회로(14)는 RF신호의 상반분에서의 위상오차신호로서,
Perr=DT(tA1)-DT(tA2)〈0을 출력한다.
또한, 감산기(12)에 의해 RF신호의 하반분에서의 B1점에서 B2점을 감산했을 때의 차신호는 DT(tB1)-DT(tB2)〉0이 된다. 이 때, 신호처리회로(14)는 RF신호의 하반분에서의 위상오차신호로서,
Perr=-{DT(tB1)-DT(tB2)}〈0을 출력한다.
그러므로, 늦은 위상에 대해 모두 음의 값을 갖는 위상오차신호가 생성된다.
(3); 도3(c)에 도시한 바와 같이, 재생동기 클럭신호 CLK가 RF신호에 대해 위상이 빠른 경우, 감산기(12)에 의해 RF신호의 상반분에서의 A1점에서 A2점을 감산했을 때의 차신호는 DT(tA1)-DT(tA2)〉0이 된다.
이때, 신호처리회로(14)는 RF신호의 상반분에서의 위상오차신호로서,
Perr=DT(tA1)-DT(tA2)〉0을 출력한다.
또한, 감산기(12)에 의해 RF신호의 하반분에서의 B1점에서 B2점을 감산했을 때의 차신호는 DT(tB1)-DT(tB2)〈이 된다. 이 때, 신호처리회로(14)는 RF신호의 하반분에서의 위상오차신호로서,
Perr=-{DT(tB1)-DT(tB2)}〉0을 출력한다.
그러므로, 빠른 위상에 대해 모두 양의 값을 갖는 위상오차신호가 생성된다.
이상과 같이, 위상비교기(10)를 동작시키면, RF신호의 차신호에 의해 위상오차신호가 생성되고, 종래의 방법에서 문제가 되었던 DC 오프셋을 상쇄할 수 있고, DC 오프셋에 의한 영향을 제거한 위상오차신호를 생성할 수 있다.
본 발명의 제2실시예는 제1실시예의 위상비교기를 광디스크 기록장치에 적용한 예에 대해 설명한다. 도4는 본 발명의 실시예2에 있어서의 디지털식 위상동기회로의 구성도이고, 광디스크 기록장치에 이용된다. 본 도면에서 도시한 바와 같이, 광디스크 기록장치는 기록매체로서 광디스크(401)와, 광디스크(401)로부터 정보를 재생하는 광픽업(402)과, 광픽업(402)을 통해 읽어낸 RF신호로부터 재생동기 클럭신호를 추출하는 디지털식 위상동기회로(400)를 포함하여 구성된다.
디지털식 위상동기회로(400)에는 도6에 도시한 것과 마찬가지로, 파형등화회로(403), 자동게인 조정회로(AGC)(404), 로우 패스 필터(LPF)(405), 아날로그/디지털 변환회로(ADC)(407), 디지털 위상비교기(408), 디지털 루프 필터(409), 디지털/아날로그 변환회로(DAC)(410), 전압제어형 발진회로(VCO)(411)가 형성되어 있는데, 이들에 대해서는 종래예와 동일하므로, 그의 상세한 설명을 생략하도록 한다. 본 실시예의 디지털식 위상동기회로(400)에는 상기 블럭에 더하여 LPF(405)의 출력신호의 DC오프셋을 제거하는 DC에러 제거회로(406)와, ADC(407)의 출력신호에 포함된 DC오프셋 성분을 검출하는 DC에러 검출회로(412)와, DC에러 검출회로(412)의 출력신호를 아날로그신호로 변환하여 DC에러 제거회로(406)에 부여하는 DAC(413)이 새롭게 형성되어 있다. 여기서, DC에러 제거회로(406), DC에러 검출회로(412), DAC(413)은 RF신호에 포함된 DC오프셋 성분을 제거하는 DC제어회로로서 기능한다.
광디스크(401)로부터 읽혀진 RF신호에는 도5에 도시한 바와 같이, 동기인입 패턴(VFO 패턴)을 갖는 간헐재생 데이터가 섹터단위로 포함되어 있다. 도4에 도시한 광디스크 기록장치가 DVD-RAM으로서 이용되는 경우, 고속주사인 경우에도 데이터 재생이 행해지지 않으면 안된다. 재생속도는 광디스크(401)의 섹터단위로 다르기 때문에, VFO패턴에 동기인입신호가 기록되어 있다.
그런데, 광디스크(401)에 기록되어 있는 RF신호를 광픽업(402)을 이용하여 읽어내고, 그 신호를 파형등화회로(403)에 입력하여 소망하는 특성이 되도록 파형등화를 행한다. 그리고, 파형등화회로(403)의 출력신호를 AGC(404)에 입력하고, 소정의 진폭이 되도록 이득조정을 행한다. 다음으로, AGC(404)에 의해 이득조정된 신호성분을 LPF(405)에 입력하고, RF신호의 주파수 대역의 상한이 재생동기 클럭신호의 반복 주파수의 1/2 이하가 되도록 제한한다. 그리고, DC에러 제거회로(406)에 의해, RF신호에서의 DC오프셋을 최소로 되도록 제어한다. 이 DC에러 제거회로(406)의 출력신호를 재생동기 클럭신호를 이용하여 ADC(407)에 의해 샘플링을 행하고, 디지털 신호로 변환한다. 여기서, 이용하는 재생동기 클럭신호 CLK는 후술하는 VCO(401)에서 생성된다.
ADC(407)에 의해 샘플링된 디지털 변환신호는 본 발명의 디지털 위상비교기(408)에 입력된다. 여기서는 상술한 바와 같이, 기준위상에 대한 위상오차가 디지털적으로 산출된다. 여기서 상출된 위상오차신호 Perr를 디지털 루프 필터(409)로 필터링함으로써, VCO(411)를 동작시키는 범위의 VCO제어신호로 변환한다. 이 디지털의 VCO 제어신호는 DAC(410)에 의해 아날로그의 VCO제어신호로 변환되고, VCO(411)에 입력된다. VCO(411)은 VCO제어신호의 값에 따른 주파수를 갖는 재생동기 클럭신호(CLK)를 발생한다. 이 재생동기 클럭신호CLK)는 상술한 ADC(407)에 있어서의 샘플링 신호로서 이용된다.
한편, DC에러 검출회로(412)는 ADC(407)에 의해 샘플링된 디지털 변환 데이터로부터 DC에러 성분을 DC오프셋으로서 검출한다. 이 DC에러 성분의 검출은 8T 이상의 샘플링점의 각 값을 평균화함으로써 행해진다. 그리고, DC에러 제거회로(406)의 DC제어전압에 상당하는 디지털 신호를 생성한 후, DAC(413)에 의해 아날로그 신호로 변환한다. DC에러 제거회로(406)는 DAC(413)으로부터의 아날로그의 DC제어신호의 값에 따라 RF신호의 DC성분을 제어하고, DC에러가 작아지도록 RF신호의 DC레벨의 변환을 행한다.
이러한 형태의 디지털식 위상동기회로에 있어서, 종래의 위상비교기를 이용한 경우, DC오프셋을 갖는 RF신호가 입력되면, 다른 안정점에서 의사 로크가 걸리게 된다. 이 때문에, DC제어회로로 도5에 도시한 바와 같이, VFO패턴에서 DC오프셋을 제거한 후, 디지털 위상 비교기(408)를 동작시킨다. 이 경우에, 제한된 길이의 VFO패턴을 이용하여 DC제어 및 위상동기의 2개의 동작을 시키지 않으면 안되므로, 위상동기를 위해 충분한 시간을 갖지 못하게 된다. 특히, 디지털식 위상동기 회로에 있어서는 아날로그식 위상동기회로에 비해, 위상동기 루프내의 지연시간이 길기 때문에, 위상을 동기시킬 수 있는 주파수의 캡쳐·렌지가 좁아지는 경향이 있다.
그래서, 본 발명에 의한 위상비교기(10) 또는 (408)은 DC오프셋의 영향을 없애고 있기 때문에, VFO패턴에 있어서의 DC제어 및 위상동기의 2개의 동작을 동시에 행할 수 있다. 따라서, 제한된 길이의 VFO패턴을 모두 위상동기를 위해 이용할 수 있다. 이 때문에, 위상동기를 위한 시간을 종래의 위상비교기의 경우보다도 충분히 확보할 수 있고, 디지털식 위상동기회로의 인입특성을 향상시킬 수 있다.
이상과 같이, 본 발명의 제1실시예의 위상비교기에 의하면, RF신호에 있어서의 DC오프셋의 영향을 없앨 수 있고, 정확한 위상오차신호를 출력할 수 있다.
또한, 본 발명의 제2실시예의 디지털식 위상동기회로에 의하면, 기록매체에 단편적으로 기록된 동기 인입 패턴을 이용하여 동기 인입 패턴의 DC성분의 영향을 받지 않으며, 또한 고속으로 재생동기 클럭신호를 생성할 수 있다.
이러한 디지털식 위상동기회로를 광디스크 기록장치에 적용하면, 광디스크의 트랙을 고속서치할 때에도 동기인입이 용이하게 된다. 이렇게 하여 가변속재생시의 데이터 액서스가 보다 확실해진다.

Claims (2)

  1. 디지털 데이터가 기록된 기록매체를 주사하고, 상기 기록매체로부터 얻어진 RF신호로부터 재생할 디지털 데이터의 재생동기 클럭신호를 생성할 때, 상기 RF신호를 디지털 RF신호로 변환하고, 상기 디지털 RF신호의 기준점과 상기 재생동기 클럭신호와의 위상오차를 검출하는 위상비교기에 있어서, 상기 RF신호의 최대주파수를 f라고 하고, 상기 재생동기 클럭신호의 반복주기를 T(T≤1/(2f))라고 할 때, 상기 디지털 RF신호를 nT(n은 정수)시간 지연시키는 지연소자와, 상기 지연소자가 출력하는 디지털 RF신호 D(t-nT)에서 현시각의 디지털 RF신호 D(t)를 감산하는 감산기와, 현시각의 디지털 RF신호 D(t) 및 현시각 t에 전후하는 시각의 디지털 RF신호 D(t±mT)(m은 정수)를 이용하여, 현시각의 디지털 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정하는 판정회로와,
    상기 판정회로의 판정결과와 상기 감산기의 감산결과 D(t-nT)-D(t)를 이용하여, 입력 RF신호에 대해 상기 재생동기 클럭신호가 빠른 위상 또는 늦은 위상 중 어느 상태에 있는지를 검출하고, 검출결과를 위상오차신호로서 출력하는 신호처리회로를 구비한 것을 특징으로 하는 위상 비교기.
  2. 디지털 데이터가 기록된 기록매체를 주사하고, 상기 기록매체로부터 얻어진 RF신호로부터 재생할 디지털 데이터의 재생동기 클럭신호를 생성하는 디지털식 위상동기회로에 있어서, 상기 기록매체로부터 얻어진 RF신호의 파형 변형을 저감하는 파형등화회로와, 상기 파형등화회로의 출력신호를 상기 재생동기 클럭신호의 반복주파수의 1/2 이하로 대역제한하는 로우 패스 필터와, 상기 로우 패스 필터로부터 출력된 RF신호에 포함된 DC오프셋 성분을 제거하는 DC제어회로와, 상기 DC제어회로로부터 출력되는 RF신호를 상기 재생동기 클럭신호로 샘플링하고, 디지털 RF신호로 변환하는 아날로그/디지털 변환회로와, 상기 RF신호의 최대주파수를 f라고 하고, 상기 재생동기 클럭신호의 반복주기를 T(T≤1/(2f))라고 했을 때, 상기 디지털 RF신호를 nT(n은 정수)시간 지연시키는 지연소자와, 상기 지연소자가 출력하는 디지털 RF신호 D(t-nT)로부터 현시각의 디지털 RF신호 D(t)를 감산하는 감산기와, 현시각의 디지털 RF신호 D(t), 및 현시각 t에 전후하는 시각의 디지털 RF신호 D(t±mT)(m은 정수)를 이용하여, 현시각의 디지털 RF신호 D(t)가 상승점 또는 하강점 중 어느 상태에 있는지를 판정하는 판정회로와, 상기 판정회로에 있어서의 판정결과와 상기 감산기의 감산결과 D(t-nT)-D(t)를 이용하여, 입력 RF신호에 대해 상기 재생동기 클럭신호가 빠른 위상 또는 늦은 위상 중 어느 상태에 있는지를 검출하고, 검출결과를 위상오차신호로서 출력하는 신호처리회로와, 상기 신호처리회로가 출력하는 위상오차신호를 아날로그 신호로 변환하는 디지털/아날로그 변환회로와, 상기 디지털/아날로그 변환회로로 변환된 아날로그의 위상오차신호에 따른 주파수의 상기 재생동기 클럭신호를 발진하고, 상기 아날로그/디지털 변환회로에 부여하는 전압제어형 발진회로를 구비한 것을 특징으로 하는 디지털식 위상동기회로.
KR1020007004805A 1998-09-11 1999-09-08 위상비교기 및 디지털식 위상동기회로 KR20010031740A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10258041A JP2985957B1 (ja) 1998-09-11 1998-09-11 位相比較器及びデジタル式位相同期回路
JP98-258041 1998-09-11
PCT/JP1999/004857 WO2000016330A1 (fr) 1998-09-11 1999-09-08 Comparateur de phase et circuit a verrouillage de phase numerique

Publications (1)

Publication Number Publication Date
KR20010031740A true KR20010031740A (ko) 2001-04-16

Family

ID=17314726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004805A KR20010031740A (ko) 1998-09-11 1999-09-08 위상비교기 및 디지털식 위상동기회로

Country Status (6)

Country Link
JP (1) JP2985957B1 (ko)
KR (1) KR20010031740A (ko)
CN (1) CN1277719A (ko)
ID (1) ID24226A (ko)
TW (1) TW439360B (ko)
WO (1) WO2000016330A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896187B1 (ko) * 2006-11-14 2009-05-12 삼성전자주식회사 위상 에러 산출 방법, 신호 재생 방법 그리고 이에 적합한장치들

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585455B2 (ja) * 2006-01-20 2010-11-24 富士通セミコンダクター株式会社 復調回路および復調方法
FR3043477B1 (fr) * 2015-11-10 2017-11-24 E2V Semiconductors Procede de synchronisation de convertisseurs de donnees par un signal transmis de proche en proche
CN106555132B (zh) * 2016-12-02 2017-11-24 机械科学研究总院青岛分院 一种高碳铬轴承钢热处理工艺
JP7474566B2 (ja) * 2019-03-29 2024-04-25 ローム株式会社 発振回路、半導体装置、オシレータｉｃ
CN115037430B (zh) * 2022-02-15 2024-04-05 北京时代民芯科技有限公司 一种i、q路dac同步设计方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266263A (ja) * 1990-03-15 1991-11-27 Ricoh Co Ltd 記録・再生タイミング発生装置
US5311178A (en) * 1992-08-14 1994-05-10 Silicon Systems, Inc. Method for processing sample values in an RLL channel
JPH06124545A (ja) * 1992-08-25 1994-05-06 Sony Corp クロック信号の自動位相調整回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896187B1 (ko) * 2006-11-14 2009-05-12 삼성전자주식회사 위상 에러 산출 방법, 신호 재생 방법 그리고 이에 적합한장치들

Also Published As

Publication number Publication date
JP2985957B1 (ja) 1999-12-06
ID24226A (id) 2000-07-13
CN1277719A (zh) 2000-12-20
JP2000091910A (ja) 2000-03-31
TW439360B (en) 2001-06-07
WO2000016330A1 (fr) 2000-03-23

Similar Documents

Publication Publication Date Title
KR100394408B1 (ko) 위상 동기 루프 장치
US6104682A (en) Disk apparatus having a data reproducing system using a digital PLL
US6792063B1 (en) Frequency control/phase synchronizing circuit
JPH10107623A (ja) 変換装置および方法、並びに、ｐｌｌ演算装置および方法
JPH10261269A (ja) ディジタル信号再生回路
US20080231332A1 (en) Clock Signal Generation Device, Semiconductor Integrated Circuit, and Data Reproduction Method
KR20010031740A (ko) 위상비교기 및 디지털식 위상동기회로
US7423948B2 (en) Phase error detecting circuit and synchronization clock extraction circuit
US6097560A (en) Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference
JP2000200467A (ja) デジタルフェ―ズロックドル―プ回路
EP0530776B1 (en) Timing recovering apparatus
JP2000100083A (ja) ディスク装置
KR0186138B1 (ko) 디지탈 디스크의 데이타 재생장치
US5920533A (en) Clock signal extraction system for high density recording apparatus
JP3639618B2 (ja) 信号処理装置
US5490181A (en) Timing recovering apparatus having window periods determined by period of clock signal
JP3707711B2 (ja) 再生クロック抽出装置
JP3824204B2 (ja) 情報再生装置
JP3618787B2 (ja) 信号処理装置
US7242738B1 (en) Phase detector for a phase-locked loop
JP2805643B2 (ja) 信号再生装置
JP2669068B2 (ja) Ｐｌｌ回路
JPH05198101A (ja) タイミング再生装置とオートスライサ装置
EP0415834A2 (en) Signal reproducing apparatus
KR20050061335A (ko) Ｐｌｌ 회로 및 그것을 이용한 광 디스크 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application