KR20040036659A - 지터 검출 장치 및 지터 검출 방법 - Google Patents

지터 검출 장치 및 지터 검출 방법 Download PDF

Info

Publication number
KR20040036659A
KR20040036659A KR1020030074559A KR20030074559A KR20040036659A KR 20040036659 A KR20040036659 A KR 20040036659A KR 1020030074559 A KR1020030074559 A KR 1020030074559A KR 20030074559 A KR20030074559 A KR 20030074559A KR 20040036659 A KR20040036659 A KR 20040036659A
Authority
KR
South Korea
Prior art keywords
value
signal
jitter
sampled
pattern
Prior art date
Application number
KR1020030074559A
Other languages
English (en)
Inventor
키무라나오히로
미야시타하루미츠
나카지마타케시
시하라테츠야
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20040036659A publication Critical patent/KR20040036659A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

지터 검출 장치는 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부; 이진 신호를 발생하기 위한 복수의 다중값 디지털 신호들의 이진화를 수행하기 위한 이진화부; 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하기 위한 지터 계산부; 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하기 위한 패턴 검출부; 및 검출된 패턴에 기초하여 지터량을 보정하기 위한 보정부를 포함한다.

Description

지터 검출 장치 및 지터 검출 방법 {Jitter detection apparatus and jitter detection method}
본 발명은 광디스크 등에 기록되는 정보를 재생하기 위해서 사용되는 지터 검출 장치 및 지터 검출 방법에 관련이 있다.
디지털 신호 처리 기술들이 발전하면서, 예를 들면, 광디스크와 같은 정보 기록 매체에 기록되는 이진(binary) 정보는 이진화 디지털 판독 채널 기술 (binarization digital read channel technology)을 사용해서 재생된다. 이진화 디지털 판독 채널 기술에 따르면, 이진화는 재생 파형이 디지털 데이터로 변환된 후에 실행된다. 디지털 판독 채널 기술이 시간 연속(series)에서 샘플링된 디지털 데이터를 사용하기 때문에, 신호 품질을 나타내는 표시(index)인 지터는 직접적으로 획득될 수 없다. 디지털 판독 채널 기술이 사용될 때, 예를 들면, 일본 공개 공보 2002-107394호 및 2002-15523호에서 설명된 지터 검출 방법들이 사용된다. 일본 공개 공보 2002-107394호(단락 0016 및 도 6)에서 설명된 방법에 의해서, 지터는 0 교차점(zero-cross point) 직전 또는 직후의 디지털 데이터를 사용하여 0 교차점에서 샘플링된 디지털 데이터를 표준화(normalizing)함으로써 획득된다. 일본 공개 공보 2002-15523호 (단락 0017 내지 0020 및 도 11)에서 설명된 방법에 의해서, 지터는 0 교차점 전후의 디지털 데이터를 이용해서 선형 보간(linear interpolation)을 실행함으로써 획득된다.
최근에, 정보 기록 매체들의 기록 성능을 더욱 증가시키기 위해서, 새로운 변조 시스템의 적응이 종래의 변조 시스템을 대신해서 고려된다. 종래의 변조 시스템이 최소 런랭스(run-length)를 3개의 클록 싸이클들로 설정한 반면에(예를 들면,CD들에 대해 사용되는 EFM 변조 시스템 또는 DVD들에 대해 사용되는 8-16 변조 시스템), 새로운 변조 시스템은 최소 런랭스를 2개의 클록 싸이클들로 설정한다.
런랭스가 짧아짐에 따라, 기록 밀도는 증가되나, 심벌간 간섭(inter-symbol interference)의 영향도 증가된다. 심벌간 간섭의 영향 때문에, 채널 비율에서 또는 채널 비율에 가까운 샘플링 주파수로 샘플링된 데이터가 재생될 때 종래의 지터 검출 방법을 이용하여 정확한 지터를 획득하는 것은 불가능하였다. 그 이유는 심벌간 간섭의 영향이 너무 커서 선형 보간이 지터를 계산하기 위해서 이용될 수 없기 때문이다.
도 1은 본 발명의 제 1 예에 따른 지터 검출 장치의 블록도,
도 2는 본 발명의 제 2 예 및 제 3 예에 따른 지터 검출 장치의 블록도,
도 3은 본 발명의 제 1 예 내지 제 4 예에서 설명된 지터 검출 장치에서 전송된 신호들 사이의 관계를 예시한 타이밍도,
도 4a는 2T 패턴 아날로그 신호의 파형을 예시한 도면,
도 4b는 3T 패턴 아날로그 신호의 파형을 예시한 도면,
도 5는 2T 패턴 아날로그 신호 및 3T 패턴 아날로그 신호의 겹쳐진 파형들을 예시한 도면,
도 6은 본 발명의 제 4 예에 따른 지터 검출 장치의 블록도.
*도면의 주요 부분에 대한 부호의 설명*
10 : A/D 변환부 11 : 이진화부
12 : 에지 검출부 14 : 표준화부
15 : 패턴 검출부 16 : 보정부
본 발명의 한가지 측면에 따라서, 지터 검출 장치는 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부; 이진 신호를 발생하기 위해서 복수의 불연속 다중값 디지털 신호들을 이진화(binarization)를 수행하기 위한 이진화부; 이진 신호의 값들이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값(threshold value)사이의 오차에 기초하여 지터량을 계산하기 위한 지터 계산부; 규정된 다중값 디지털 신호가 샘플링된 시간 전후에 이진 신호의 패턴들을 검출하기 위한 패턴 검출부; 및 검출된 패턴에 기초하여 지터량을 보정하기 위한 보정부를 포함한다.
본 발명의 실시예에서, 보정부는 검출된 패턴이 최단 패턴을 포함할 때 지터량을 보정한다.
본 발명의 실시예에서, 입력 아날로그 신호는 2 클록(clock) 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조된다. 최단 패턴의 길이는 2 클록 싸이클들이다.
본 발명의 다른 측면에 따라서, 지터 검출 장치는 입력 아날로그 신호를 복수의 불연속 다중 디지털 신호들로 변환하기 위한 A/D 변환부; 이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부; 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하기 위한 지터 계산부; 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하기 위한 패턴 검출부; 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 샘플링된 복수의 다중값 디지털 신호들 중 적어도 하나에 기초하여 규정된 다중값 디지털 신호의 진폭을 검출하기 위한 진폭 검출부; 및 검출된 패턴 및 검출된 진폭에 기초하여 지터량을 보정하기 위한 보정부를 포함한다.
본 발명의 실시예에서, 진폭 검출부는 샘플링된 복수의 다중값 디지털 신호들 중 적어도 하나에 기초하여, 최단 패턴을 가진 입력 아날로그 신호의 범위의 진폭을 검출한다.
본 발명의 실시예에서, 진폭 검출부는 또한 최단 패턴과 다른 패턴을 가진 입력 아날로그 신호의 범위의 진폭을 검출한다.
본 발명의 실시예에서, 보정부는 검출된 패턴이 최단 패턴을 포함할 때 지터량을 보정한다.
본 발명의 실시예에서, 입력 아날로그 신호는 2 클록 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조된다. 최단 패턴의 길이는 2 클록 싸이클들의 길이이다.
본 발명의 또 다른 측면에 따르면, 지터 검출 장치는 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부; 이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부; 이진 신호가 변화되는 시간 전후에 이진 신호의 패턴을 검출하기 위한 패턴 검출부; 및 검출된 패턴, 및 규정된 문턱값과, 이진 신호의 값이 변화되는 시간에 실질적으로 동일한 시간에서 샘플링된 규정된 다중값 디지털 신호의 값 사이의 오차에 기초하여 지터량을 계산하는 지터 계산부를 포함한다.
본 발명의 실시예에서, 지터 계산부는 규정된 다중값 디지털 신호가 샘플링되는 시간 전의 이진 신호의 패턴과 규정된 다중값 디지털 신호가 샘플링되는 시간 후의 이진 신호의 패턴 중 더 긴 패턴에 기초하여 지터량을 계산한다.
본 발명의 실시예에서, 입력 아날로그 신호는 2 클록 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조된다.
본 발명의 또 다른 측면에 따라서, 지터 검출 방법은 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하는 단계; 이진 신호를 발생시키기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계; 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링되는 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하는 단계; 규정된다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하는 단계; 및 검출된 패턴에 기초하여 지터량을 보정하는 단계들을 포함한다.
본 발명의 또 다른 측면에 따르면, 지터 검출 방법은 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하는 단계; 이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계; 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하는 단계; 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하는 단계; 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 샘플링되는 복수의 다중값 디지털 신호들 중 적어도 하나에 기초하여 규정된 다중값 디지털 신호의 진폭을 검출하는 단계; 및 검출된 패턴 및 검출된 진폭에 기초하여 지터량을 보정하는 단계를 포함한다.
본 발명의 또 다른 측면에 따르면, 지터 검출 방법은 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들을 변환하는 단계; 이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계; 이진 신호의 값이 변화되는 시간 전후에 이진 신호의 패턴들을 검출하는 단계; 검출된 패턴 및 규정된 문턱값과 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값 사이의 오차에 기초하여 지터량을 계산하는 단계를 포함한다.
여기서 설명된 본 발명은 심벌간 영향이 큰 경우에도 지터 검출 장치 및 지터 검출 방법을 제공하는 이점들을 가능하게 한다.
본 발명의 이러한 이점 및 다른 이점들은 본 분야의 당업자가 첨부된 도면들을 참조하여 다음의 상세한 설명들을 읽고 이해함에 따라 명백해질 것이다.
이하에서, 본 발명은 첨부 도면들을 참조하여 예시적인 예들로서 설명된다.
(예 1)
도 1은 본 발명의 제 1 예에 따른 지터 검출 장치(100)를 예시한 블록도이다.
지터 검출 장치(100)는 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부(10), 이진 신호를 발생하기 위해서 복수의 불연속 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부(11), (i) 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링되는 규정된 다중값 디지털 신호의 값과 (ii) 규정된 문턱값 사이의 오차에 기초하여 지터를 계산하기 위한 지터 계산부(18), 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하기 위한 패턴 검출부(15), 및 검출된 패턴에 기초하여 지터량을 보정하기 위한 보정부(16)를 포함한다. 지터 계산부(18)는 에지(edge) 검출부(12), 샘플링된 값 홀딩부(sampled value holding section)(13) 및 표준화부(14)을 포함한다.
도 3은 예를 들면, 지터 검출 장치(100)에서 전송된 신호들 사이의 관계를 예시하는 타이밍도이다.
A/D 변환부(10)는 아날로그 신호(101) 및, 광학 헤드부, PLL(phase-lockedloop)등(도시되지 않음)으로부터 아날로그 신호(101)와 위상-일치된 샘플링 클록 신호(102)를 수신한다. 아날로그 신호(101)는 최소 런랭스가 2 클록 싸이클들인 런랭스 제한된 코드에 기초하여 변조된다. 이렇게, 아날로그 신호(101)에 기초하여 획득된 이진 신호의 최소 패턴의 길이는 2 클록 싸이클들이다. A/D 변환부(10)는 아날로그 신호(101)를 규정된 문턱값(111)에 기초하여 샘플링 클록 신호(102)의 매 클록 싸이클들에서 복수의 불연속 다중값 디지털 신호들(103, 104, 105, 106, 107 및 108)로 변환한다. 그 후, A/D 변환부(10)는 다중값 디지털 신호들(103 내지 108)을 이진화부(11) 및 샘플링된 값 홀딩부(13)로 출력한다. 다중값 디지털 신호들(103 내지 108)은 예를 들면, 8비트 데이터를 나타낸다. 규정된 문턱값(111)은 예를 들면, 0 레벨이지만, 어떤 값으로도 설정될 수 있다.
이진화부(11)는 이진 신호(109)를 발생하기 위해서 A/D 변환부(10)로부터 수신된 다중값 디지털 신호들(103 내지 108)의 이진화를 실행한다. 이진화부(11)는 그 후 에지 검출부(12)에 이진 신호(109)를 출력한다. 이진화 방법으로서, 어떤 종래의 방법도 이용할 수 있다. 예를 들면, 이진화는 연속 디지털 신호들의 값들의 합의 극성(polarity)에 기초하여 실행된다. 본 명세서에서, 용어 '극성'은 규정된 문턱값 레벨과 관련된 신호등의 레벨에 관련이 있다.
에지 검출부(12)는 이진 신호(109)의 값이 변화되는 시간을 검출하고, 이진 신호(109)의 값이 변화되는 시간에 HIGH가 되는 에지 신호(11)를 발생한다. 이진 신호(109)의 값이 변화되는 시간은 샘플링 클록 신호(102)의 값이 변화되는 시간에 맞추어 진다(match). 에지 검출부(12)는 샘플링된 값 홀딩부(13) 및 패턴검출부(15)에 에지 신호(110)를 출력한다.
샘플링된 값 홀딩부(13)는 0 교차점에서 샘플링된 규정된 다중값 디지털 신호, 및 0 교차점 직전 및 직후의 다중값 디지털 신호들을 보유하고, 이 디지털 신호들을 표준화부(14)에 출력한다. 예를 들면, 샘플링된 값 홀딩부(13)는 높은 레벨(HIGH level) 기간(112)에 대응되는, 0 교차점에서 샘플링된 다중값 디지털 신호(106), 0 교차점 직전의 다중값 디지털 신호(105), 및 0 교차점 직후의 다중값 디지털 신호(107)를 보유한다. 샘플링된 값 홀딩부(13)는 다중값 디지털 신호들(105 내지 107)을 표준화부(14)로 출력한다. 이 예에서, 0 교차점은 또한 샘플링 클록 신호(102)의 값이 변화되는 시간과 실질적으로 동일하다. 아날로그 신호(101)가 도 3에 도시된 바와 같이 지터를 포함할 때, 0 교차점에서 샘플링된 규정된 다중값 디지털 신호에 의해서 나타나지는 값, 즉 다중값 디지털 신호들(103, 106 및 108)은 0이 아니다.
표준화부(14)는 0 교차점에서, 규정된 다중값 디지털 신호의 절대값(즉, 규정된 다중값 디지털 신호와 문턱값(111) 사이의 오차)을 0 교차점 직전의 다중값 디지털 신호의 절대값 및 0 교차점 직후의 다중값 디지털 신호의 절대값의 합으로 나눈다. 이렇게, 표준화부(14)는 지터를 나타내는 표준화된 지터량 데이타(즉, 클록에 대한 아날로그 신호(101)의 위상 전이(phase shift))를 발생한다. 그 후 표준화부(14)는 보정부(16)로 표준화된 지터 데이터(14)를 출력한다. 예를 들면, 높은 레벨 기간(112)에 대응되는 표준화된 지터 데이터(114)는 0 교차점에서 다중값 디지털 신호(106)의 절대값을 0 교차점 직전의 다중값 디지털 신호(105)의 절대값 및0 교차점 직후의 다중값 디지털 신호(107)의 절대값의 합으로 나누는 것에 의해서 획득된 값을 나타낸다.
패턴 검출부(15)는 샘플링 클록 신호(102)의 싸이클 바이 싸이클(cycle by cycle)에 기초하여, 에지 신호(110)가 HIGH인 시간, 에지 신호(11)가 HIGH인 시간 직전의 시간과, 에지 신호(11)가 HIGH인 시간 직후의 시간 사이의 간격을 검출한다. 패턴 검출부(15)는 그 후 간격들을 나타내는 패턴 정보(115)를 보정부(16)로 출력한다. 패턴 정보(115)는 예를 들면, 다중값 디지털 신호(103)와 다중값 디지털 신호(106) 사이의 간격 3T, 및 다중값 디지털 신호(106)와 다중값 디지털 신호(108) 사이의 간격 2T를 나타낸다. 여기에서, T는 샘플링 클록 신호(102)의 1 싸이클을 나타낸다.
보정부(16)는 지터량을 보정하기 위해서, 표준화된 지터 데이터(114)상의 패턴 정보(115)에 따라서 미리 정해진 계산을 실행하고, 보정된 지터량을 나타내는 보정된 지터 데이터(116)를 출력한다.
도 4a, 4b 및 5를 참조하면, 지터의 보정량이 설명될 것이다. 도 4a는 1/2 싸이클이 2T인 2T 패턴의 아날로그 신호(120)의 파형을 도시한다. 도 4b는 1/2 싸이클이 3T인 3T 패턴의 아날로그 신호(121)의 파형을 도시한다. 아날로그 신호들(120 및 121)은 아날로그 신호(101)(도 1)의 각 부분이다. 도 5는 아날로그 신호(120 및 121)를 겹침으로써 획득된 파형을 도시한다.
아날로그 신호들(120 및 121)은 동일한 지터량(J)을 가진다. 0 교차점에서 샘플링된 다중값 디지털 신호(123) 및 다중값 디지털 신호(128)는 둘다 절대값 A를가진다.
3T 아날로그 신호(121)가 A/D 변환을 겪을 때, 0 교차점에서 샘플링된 다중값 디지털 신호(128) 및 0 교차점 전후 시간들에서 샘플링된 다중값 디지털 신호들(125 및 126)이 획득된다. 표준화된 지터량(J3)은 식(1)에 의해서 획득된다.
J3= A/C 식(1)
여기에서, C는 다중값 디지털 신호들(125 및 126)의 절대값의 합이다. 도 4b에 도시된 바와 같이, 표준화된 지터량(J3)은 실제(true) 지터량(J)과 거의 동일하다. 이렇게, 정확한 지터량이 획득된 것으로 발견되었다.
2T 아날로그 신호(120)가 A/D 변환을 겪을 때, 0 교차점에서 샘플링된 다중값 디지털 신호(123) 및 0 교차점 전후에서 샘플링된 다중값 디지털 신호들(124 및 127)이 획득된다. 표준화된 지터량(J2)은 식(2)에 의해서 획득된다.
J2= A/B 식(2)
여기에서, B는 다중값 디지털 신호들(124 및 127)의 절대값들의 합이다. 도 4a에 도시된 바와 같이, 표준화된 지터량(J2)은 실제 지터량(J)과 매우 다르다.
이유는 다음과 같다. 다중값 디지털 신호들(125 및 126)(도 4b)사이의 아날로그 신호(121)의 파형은 거의 선형이고, 이렇게 지터량은 선형 보간에 의해서 획득될 수 있다. 반대로, 다중값 디지털 신호들(124 및 127)(도 4b)사이의 아날로그 신호(120)의 파형은 선형이 아니고, 그러므로 정확한 지터량은 선형 보간에 의해서획득될 수 없다.
선형 보간에 의해서 2T 패턴 아날로그 신호(120)로부터 정확한 지터량을 획득하기 위해서, 신호들(124 및 127)이 다중값 디지털 신호들(125 및 126)의 진폭에 맞추어진 진폭들을 갖도록, 0 교차점 전후에 디지털 신호들(124 및 127)을 보정하는 것이 필요하다. 예를 들면, 도 5에 도시된 바와 같이, 3T 패턴 아날로그 신호(121)의 진폭은 2T 패턴 아날로그 신호(120)의 진폭의 거의 두 배 크기이다. 정확한 지터량은 표준화된 지터량(J2)을, 0 교차점 전후의 신호 패턴에 따라서 미리 정해진 보정값으로 곱함으로써 획득된다.
0 교차점 직전의 다중값 디지털 신호의 절대값이 E이고, 0 교차점 직후의 다중값 디지털 신호의 절대값은 F이고, 보정값이인 경우에, 표준화된 지터량(JN)은 식(3)에 기초하여 획득된다. 보정된 지터량(H)는 식(4)에 기초하여 획득된다. 식(3)의 계산은 표준화부(14)에 의해서 실행되고, 식(4)의 계산은 보정부(16)에 의해서 실행된다.
J3= A / (E+F) 식(3)
H = JN×식(4)
보정 값()는 다음과 같은, 0 교차점의 직전 및 직후의 이진 신호(109)의 패턴(런랭스)에 따라서 획득된다.
0 교차점의 양 측면상의 신호들의 패턴이 2T 일 때 := 0.5
0 교차점의 양 측면 중 오직 하나 상의 신호의 패턴이 2T 일 때 := 0.75
0 교차점의 양 측면상의 신호들의 패턴이 3T 또는 더 클 때 := 1.0
예를 들면, 도 4a에 도시된 아날로그 신호의 경우(JN= J2)에서, 0 교차점의 양 측면상의 신호들의 패턴은 2T이다. 이렇게 보정값은= 0.5가 된다.
이진 신호(109)로부터 명기된 아날로그 신호(101)의 패턴에 따라서 보정값()을 미리 결정함으로써, 정확한 지터 측정은 심벌간 간섭이 매우 클 때에도 실행될 수 있다.
(예 2)
본 발명의 제 2 예에서, 제 1 예에서 미리 정해진 보정값은 최단 패턴을 가진 신호 범위의 진폭에 따라서 변할 수 있다. 도 2는 본 발명의 제 2 예에 따른 지터 검출 장치(200)를 예시하는 블록도이다. 지터 검출 장치(200)는 도 1에 도시된 지터 검출 장치(100)의 요소들에 추가하여 진폭 검출 장치(17)를 포함한다.
진폭 검출부(17)는 0 교차점의 전후의 시간들에서 샘플링된 복수의 다중값 디지털 신호들 중 적어도 하나를 검출하고, 이렇게 0 교차점 전 또는 후 중 적어도 하나에서 아날로그 신호(101)의 진폭을 획득한다. 이 예에서, 0 교차점 전 또는 후의 적어도 하나에서 아날로그 신호(101)의 진폭은 "0 교차점에서 샘플링된 다중값 디지털의 진폭"으로 불린다. 바람직한 실시예에서, 0 교차점 전후의 시간에서 샘플링된 두 개의 다중값 디지털 신호들의 절대값들의 합은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"으로 불려진다. 다른 바람직한 실시예에서, (i) 0 교차점전후의 시간에서 샘플링된 두 개의 다중값 디지털 신호들 중 하나의 절대값과 (ii) 규정된 문턱값 사이의 차이는 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"으로 불려진다.
도 2에서, 도 1에서 도시된 지터 검출 장치(100)의 요소들과 동일한 요소들은 동일한 참조 번호들을 가지며, 요소들에 대한 자세한 설명은 생략된다.
A/D 변환부(10)는 다중값 디지털 신호들(103 내지 108 및 123 내지 128)을 이진화부(11) 및 샘플링된 값 홀딩부(13)외에 또 진폭 검출부(17)로 출력한다. 패턴 검출부(15)는 패턴 정보(115)를 보정부(16)외에 또 진폭 검출부(17)로 출력한다.
아날로그 신호(101)는 연속적 변화 신호 패턴들(2T, 3T, 4T,...)로 구성된다. 본 명세서에서 하나 이상의 패턴들에 대응되는 기간을 넘어선 아날로그 신호(101)의 특정한 부분은 "신호 범위(signal range)"로 불려진다.
진폭 검출부(17)는 패턴 정보(115) 및 다중값 디지털 신호들(103 내지 108 및 123 내지 128)에 기초하여, 최단 패턴, 즉, 2T 패턴을 가진 아날로그 신호(101)의 신호 범위의 진폭을 검출한다. 예를 들면, 다중값 디지털 신호들 (124 및 127)(도 4a)사이의 기간에 대응되는 아날로그 신호(120)의 신호 범위는 최단 패턴, 즉, 2T 패턴을 가진다. 이 경우에, 다중값 디지털 신호(124)의 절대값 및 다중값 디지털 신호(127)의 절대값의 합(B)은 최단, 2T, 패턴을 가진 신호 범위의 진폭이다. 이 예에서, 절대값들의 합(B)은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
다른 바람직한 실시예에서, 다중값 디지털 신호들(124 및 127) 중 하나와 다중값 디지털 신호(123)사이의 기간에 대응되는 아날로그 신호(120)의 신호 범위는 최단 패턴을 가진다. 이 경우에, 다중값 디지털 신호들(124 및 127)중 하나의 절대값 및 다중값 디지털 신호(123)의 절대값의 합은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
진폭 검출부(17)는 최단, 2T, 패턴을 가진 신호 범위의 진폭을 나타내는 진폭 정보(117)를 보정부(16)로 출력한다. 진폭 정보(117)는 예를 들면, 0 교차점의 직전 및/또는 직후에 최단 패턴(2T)을 가진 신호 범위의 진폭을 나타내며, 신호의 지터는 획득된다. 대안적으로, 진폭 정보(117)는 각각 아날로그 신호(101)에 포함되고 최단 패턴(2T)에 대응되는 복수의 신호 범위들의 진폭의 평균값을 나타낸다. 보정부(16)는 진폭 정보(117), 패턴 정보(115) 및 적어도 3T 패턴을 가진 아날로그 신호(101)의 신호 범위의 진폭에 따라서 표준화된 지터량(JN)을 보정한다. 이 예에서, 적어도 3T 패턴을 가진 신호 범위의 진폭의 값은 미리 정해지며, 그런 진폭의 값을 나타내는 정보는 보정부(16)에 미리 저장된다.
예를 들어 보정값이인 경우에, 적어도 3T 패턴을 가진 신호 범위의 미리 정해진 진폭은 G이며, 진폭 정보(117)에 의해서 나타내지는 최단, 2T, 패턴을 가지는 신호 범위의 진폭은 I이고, 보정된 지터량(H)은 식(5)에 기초하여 획득된다. 식(5)의 계산은 보정부(16)에 의해서 실행된다.
H = JN×식(5)
보정값()은 다음의 0 교차점의 직전 및 직후의 이진 신호(109)의 패턴(런랭스)에 따라서 결정된다.
0 교차점의 양측면상의 신호들의 패턴이 2T일 때 := I/G
0 교차점의 양측면상 중 오직 하나에 신호의 패턴이 2T일 때 := (I/G+1)/2
0 교차점의 양측면상의 패턴이 3T 또는 그보다 더 클 때 := 1.0
예를 들면, 도 4a에 도시된 아날로그 신호(120)(JN= J2)인 경우에, 0 교차점의 양측면상의 신호들의 패턴은 2T이다. 이렇게, 보정값은= I/G 이다.
매체들이 교환가능한 장치, 예를 들면 광디스크 장치의 경우에, 다른 타입의 매체들은 다른 특질을 가지기 때문에 최단 패턴을 가진 신호 범위의 진폭은 항상 동일하지는 않다. 진폭은 다른 정보가 매체 상에 기록될 때 같은 타입의 매체에 대해서도 다를 수 있다. 입력 신호의 최단 패턴을 가진 신호 범위의 진폭이 일정하지 않은 경우에, 제 2 예의 장치는 특히 효과적이다.
(예 3)
본 발명의 제 3 예에서, 최단 패턴을 가진 신호 범위의 진폭과 최단 패턴과 다른 패턴을 가진 신호 범위의 진폭 사이의 비율을 나타내는 진폭 비율 정보가 발생되며, 제 1 예에서 미리 정해진 보정값은 진폭 비율 정보에 따라서 변할 수 있도록 정해진다. 제 3 예는 도 2, 4a 및 4b를 참조하여 설명될 것이다.
진폭 검출 장치(17)는 패턴 정보(115) 및 다중값 디지털 신호들(103 내지108 및 123 내지 128)에 기초하여 최단 패턴, 즉, 2T 패턴을 가진 아날로그 신호(101)의 신호 범위의 진폭 및 최단 패턴과 다른 패턴을 가진 아날로그 신호(101)의 신호 범위의 진폭을 검출한다. 예를 들면, 다중값 디지털 신호들(124 및 127)(도 4a)사이의 기간에 대응되는 아날로그 신호(120)의 신호 범위는 최단, 즉, 2T 패턴을 가진다. 이 경우에, 다중값 디지털 신호(124)의 절대값 및 다중값 디지털 신호(127)의 절대값의 합은 최단, 즉, 2T, 패턴을 가진다. 이 예에서, 절대값들의 합(B)은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
다른 바람직한 실시예에서, 다중값 디지털 신호들(124 및 127) 중 하나와 다중값 디지털 신호(123) 사이의 기간에 대응되는 아날로그 신호(120)의 신호 범위는 최단 패턴을 가진다. 이 경우에, 다중값 디지털 신호들(124 및 127) 중 하나의 절대값 및 다중값 디지털 신호(123)의 절대값의 합은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
예를 들면, 다중값 디지털 신호(125) 및 다중값 디지털 신호(126)사이에 대응되는 아날로그 신호(121)의 신호 범위(도 4b)는 최단 패턴과 다른 신호 범위를 가진 신호 범위이다. 이 예에서, 이 신호 범위는 3T 패턴을 가진다. 이 경우에, 다중값 디지털 신호(125)의 절대값 및 다중값 디지털 신호(126)의 절대값의 합(C)은 3T 패턴을 가진 신호 범위의 진폭이다. 이 예에서, 절대값들의 합(C)은 0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
다른 바람직한 실시예에서, 다중값 디지털 신호들(125 및 126) 중 하나와 다중값 디지털 신호(128) 사이의 기간에 대응되는 아날로그 신호(120)의 신호 범위는최단 패턴과 다른 패턴을 가질 수 있다. 이 경우에, 다중값 디지털 신호들(125 및 126)중 하나의 절대값 및 다중값 디지털 신호(128)의 절대값의 합은 "0 교차점에서 샘플링된 다중값 디지털 신호의 진폭"이다.
진폭 검출부(17)는 진폭 비율을 획득하기 위해서 최단 패턴을 가진 신호 범위의 진폭을 최단 패턴과 다른 패턴을 가진 신호 범위의 진폭으로 나눈다. 진폭 검출부(17)는 그 후 계산에 의해서 획득된 진폭 비율을 나타내는 진폭 비율 정보(117A)를 보정부(16)로 출력한다. 보정부(16)는 패턴 정보(115) 및 진폭 비율 정보(117A)에 따라서 표준화된 지터량(JN)을 보정한다.
예를 들면, 보정값이이고 진폭 비율 정보(117A)에 의해서 나타내지는 진폭 비율이 K인 경우에, 보정된 지터량(H)은 식(6)에 기초하여 획득된다. 식(6)의 계산은 보정부(16)에 의해서 실행된다.
H = JN×식(6)
보정값()은 다음의 0 교차점의 직전 및 직후의 이진 신호(109)의 패턴(런랭스)에 따라서 결정된다.
0 교차점의 양측면상의 신호들의 패턴이 2T 일 때 :=K
0 교차점의 양측면 중 오직 하나 상의 패턴이 2T 일 때 :=(K+1)/2
0 교차점의 양측면상의 신호들의 패턴이 3T 또는 그보다 클 때 :=1.0
예를 들면, 도 4a에 도시된 아날로그 신호(120)(JN= J2)인 경우에, 0 교차점의 양측면상의 신호들의 패턴은 2T이다. 이렇게 보정값은= K 이다.
매체들이 교환 가능한 장치, 예를 들면, 광디스크 장치인 경우에, 다른 타입의 매체들이 다른 반사율(reflectance)을 가지기 때문에, 동일 패턴을 가진 재생 신호들이 항상 동일한 진폭을 갖지는 않는다. 종래에는, 아날로그 신호(101)는 재생 신호의 진폭이 일정하도록 재생 진폭을 증가시키거나 감소시키는 전처리(pre-processing)를 실행함으로써 획득된다. 제 3 예에서, 정확한 지터량은 그런 전처리없이 검출될 수 있다.
제 1 예 내지 제 3 예들에서, 표준화된 지터량은 세 개의 다중값 디지털 신호들, 즉, 0 교차점에서 샘플링된 다중값 디지털 신호, 0 교차점 직전에 샘플링된 다중값 디지털 신호, 및 0 교차점 직후에 샘플링된 다중값 디지털 신호를 이용하는 것으로 획득된다. 대안적으로, 표준화된 지터량은 두 개의 다중값 디지털 신호들, 즉, 0 교차점에서 샘플링된 다중값 디지털 신호, 및 0 교차점 직전에 샘플링된 다중값 디지털 신호 또는 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나를 사용하는 것으로 획득될 수 있다.
이 경우에서, 에지 신호(110)가 HIGH일 때마다, 샘플링된 값 홀딩부(13)는 (i) 0 교차점에서 샘플링된 다중값 디지털 신호, 및 (ii) 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호들 중 하나를 보유하며, 0 교차점 직전 및 직후에 샘플링된 다중값 디지털 신호 중 하나는 0 교차점에서 샘플링된 다중값 디지털 신호의 극과 다른 극성을 가진다. 샘플링된 값 홀딩부(13)는 어떤 다중값 디지털 신호가 0 교차점 직전에 샘플링된 다중값 디지털 신호와 0 교차점 직후에 샘플링된 다중값 디지털 신호 사이에서 보유되는지 나타내는 정보의 전/후에, 패턴 검출부(15)로 출력한다.
예를 들면, 샘플링된 값 홀딩부(13)는 (i) 높은 레벨 기간에 대응되는 0 교차점에서 샘플링된 다중값 디지털 신호(106), 및 (ii) 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나를 보유하며, 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나의 극성은 다중값 디지털 신호의 극성과 다른 극성을 가진다. 이 예에서, 다중값 디지털 신호(106), 및 다중값 디지털 신호(106)와 다른 극성을 가지는 다중값 디지털 신호(105)는 샘플링된 값 홀딩부(13)에 의해서 보유된다.
표준화부(14)는 0 교차점에서 샘플링된 다중값 디지털 신호의 절대값을 규정된 절대값으로 나누는 것에 의해서 표준화된 지터량을 획득한다. 규정된 절대값은 (i) 0 교차점에서 샘플링된 다중값 디지털 신호의 절대값 및 (ii) 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나의 절대값의 합이며, 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나의 극성은 0 교차점에서 샘플링된 다중값 디지털 신호의 극성과 다르다. 표준화부(14)는 획득된 표준화된 지터량을 나타내는 표준화된 지터량(114)을 보정부(16)에 출력한다.
예를 들면, 높은 레벨 기간(112)에 대응되는 표준화된 지터량은 다중값 디지털 신호(106)의 절대값을 다중값 디지털 신호(105)의 절대값 및 다중값 디지털 신호(105)의 절대값의 합으로 나누는 것에 의해서 획득된다. 패턴 검출부(15)는 0 교차점 전의 패턴 또는 0 교차점 후의 패턴 중 하나를 나타내는 패턴 정보(115)를 출력하며, 패턴 정보는 샘플링된 값 홀딩부(13)로부터의 전/후 정보에 의해서 나타내진다. 패턴 정보(115)는 보정부(16)로 출력된다.
보정부(16)는 표준화된 지터량을 보정하기 위해서 앞에서 설명된 보정값(,또는)을 사용한다. 보정값(,또는)은 0 교차점의 양측면 상의 신호들의 패턴이 2T인지, 0 교차점의 양측면 중 오직 하나상의 신호의 패턴이 2T인지, 또는 0 교차점의 양 측면상의 신호들의 패턴이 3T 또는 그보다 더 큰 지의 여부에 따라서 변한다.
(예 4)
도 6은 본 발명의 제 4 예에 따른 지터 검출 장치(600)를 예시하는 블록도이다.
지터 검출 장치(600)는 입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부(20), 이진 신호를 발생하기 위해서 복수의 불연속 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부(21), 에지 검출부(22), 이진 신호의 값이 변화되는 시간 전후에 이진 신호의 패턴들을 검출하기 위한 패턴 검출부(23), 및 (i) 언급된 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차 및 (ii) 검출된 패턴에 기초하여 지터량을 계산하기 위한 지터 계산부(28)를 포함한다. 지터 계산부(28)는 샘플링된 값 홀딩부(24) 및 표준화부(25)를 포함한다.
도 3 및 도 6을 참조하면, A/D 변환부(20)는 아날로그 신호(101) 및 광학 헤드부, PLL등(도시되지 않음)으로부터 아날로그 신호(101)에 위상-일치된 샘플링 클록 신호(102)를 수신한다. A/D 변환부(20)는 아날로그 신호(101)를 샘플링 클록 신호(102)의 매 클록 싸이클에서 규정된 문턱값에 기초하여 복수의 불연속 다중값 디지털 신호들(103, 104, 105, 106, 107 및 108)로 변환한다. 그 후, A/D 변환부(20)는 다중값 디지털 신호들(103 내지 108)을 이진화부(21) 및 샘플링된 값 홀딩부(24)로 출력한다.
이진화부(21)는 이진 신호(109)를 발생하기 위해서 A/D 변환부(20)로부터 수신된 다중값 디지털 신호들(103 내지 108)의 이진화를 실행한다. 이진화부(21)는 그 후 이진 신호(109)를 에지 검출부(22)로 출력한다. 이진화 방법으로서, 어떤 종래의 방법도 가능하다. 예를 들면, 이진화는 연속 디지털 신호들의 값들의 합의 극성에 기초하여 실행된다.
에지 검출부(22)는 이진 신호(109)의 값이 변화되는 시간을 검출하며, 이진 신호(109)의 값이 변화되는 시간에 HIGH인 에지 신호(110)를 발생한다. 이진 신호(109)의 값이 변화되는 시간은 샘플링 클록 신호(102)의 값이 변화되는 시간에 맞추어 진다. 에지 검출부(22)는 에지 신호(110)를 패턴 검출부(23)로 출력한다.
패턴 검출부(23)는 샘플링 클록 신호(102)의 싸이클 바이 싸이클(cycle-by-cycle)에 기초하여, 에지 신호(110)가 HIGH인 시간, 에지 신호(110)가 HIGH일 때의 직전의 시간과, 에지 신호가 HIGH일 때의 직후의 시간 사이의 간격을 검출한다. 패턴 검출부(23)는 그 후 선택 신호(223)를 샘플링된 값 홀딩부(24)로 출력한다. 선택 신호(223)는 에지 신호(110)가 HIGH인 시간과 에지 신호(110)가 HIGH인 때의 직전의 시간 사이의 간격과, 에지 신호(110)가 HIGH인 시간과 에지 신호(110)가 HIGH인 때의 직후의 시간 사이의 간격 중에서 어느 것이 더 긴지를 나타낸다. 예를 들면, 높은 레벨 기간(112) 직전의 패턴이 3T이고 높은 레벨 기간(112)의 직후의 패턴이 2T이다. 그런 경우에, 선택 신호(223)은 높은 레벨 기간(112) 직전의 간격이 높은 레벨 기간(112) 직후의 간격보다 더 긴 것으로 표시한다.
에지 신호(110)가 HIGH일 때마다, 샘플링된 값 홀딩부(24)는 (i) 0 교차점에서 샘플링된 다중값 디지털 신호 및 (ii) 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 하나를 보유하며, 0 교차점 직전에 샘플링된 다중값 디지털 신호 및 0 교차점 직후에 샘플링된 다중값 디지털 신호 중 어느 것이라도 (선택 신호(223)에 의해서 나타내지는) 더 긴 간격에 속한다. 샘플링된 값 홀딩부(24)는 그 후 보유된 다중값 디지털 신호들을 표준화부(25)로 출력한다.
예를 들면, 선택 신호(223)에 기초하여, 샘플링된 값 홀딩부(24)는 (i) 더 긴 간격에 속하는, 높은 레벨 기간에 대응되는 0 교차점 직전에 샘플링된 다중값 디지털 신호(105) 및 높은 수준 기간에 대응되는 직후에 샘플링된 다중값 디지털 신호(107) 중 하나 및 (ii) 0 교차점에서 샘플링된 다중값 디지털 신호(106)를 보유한다. 이 예에서, 다중값 디지털 신호(105)는 다중값 디지털 신호(107)보다 더 긴 간격(이 예에서는 3T 패턴)에 속한다. 그러므로, 샘플링된 값 홀딩부(24)는 다중값 디지털 신호(105) 및 다중값 디지털 신호(106)를 보유한다.
표준화부(25)는 표준화된 지터 데이터량을 획득하기 위해서 0 교차점에서 샘플링된 다중값 디지털 신호의 절대값을 규정된 절대값으로 나눈다. 표준화부(25)는 표준화된 지터량을 나타내는 표준화된 지터 데이터(225)를 출력한다. 규정된 절대값은 0 교차점 직전에 샘플링된 다중값 디지털 신호와 0 교차점 직후에 샘플링된 다중값 디지털 신호 사이에서 (선택신호(223)에 의해서 나타내지는) 더 긴 간격에 속하는 다중값 디지털 신호의 절대값이다.
예를 들면, 높은 레벨 기간(112)에 대응되는 표준화된 지터량(112)은 다중값 디지털 신호의 절대값(106)을 다중값 디지털 신호(105)로 나누는 것에 의해서 획득된다.
0 교차점 전후의 패턴들은 길이 면에서 서로 같을 때, 샘플링된 값 홀딩부(24)는, 0 교차점 직전과 직후에 샘플링된 값 사이에서, 0 교차점에서 샘플링된 다중값 디지털 신호의 극성과 다른 극성을 가지는 다중값 디지털 신호를 보유한다.
대안적으로, 어떤 길이 또는 더 긴 패턴은 동일한 길이의 패턴들로 취급될 수 있다. 예를 들면, 4T 또는 더 긴 패턴들 모두 4T 패턴들로 취급될 수 있다.
0 교차점 전후의 패턴들이 둘 다 2T인 경우에, 제 1 예 내지 제 3 예들에서 설명된 보정이 실행될 것이다. 그러한 경우에, 더욱 정확한 지터량이 획득될 수 있다.
상기 설명된 예들에서, 다중값 디지털 신호들은 0 교차점에 대해서 0도의 위상 차이를 가진 시간에서 샘플링된다. 본 발명은 다중값 디지털 신호들이 0 교차점에 대해서 180도의 위상차를 가진 시간에서 샘플링되는 지터 검출 방법에 적용될 수 있다. 이 경우에서, 0 교차점에서 다중값 디지털 신호의 값은 0 교차점 전후의 두 지점에서의 다중값 디지털 신호들을 이용하는 선형 보간을 실행함으로써 획득된다. 지터량은 0 교차점 전후의 패턴들에 따라서 보정된다. 이 방법으로, 더욱 정확한 지터량이 획득될 수 있다.
본 발명의 지터 검출 장치 및 지터 검출 방법에 따라서, 정확한 지터량이 큰 심벌간 간섭을 가지는 신호가 디지털 판독 채널 기술을 이용한 재생 동작에서 재생될 때에도 획득될 수 있다. 본 발명은 특히, 예를 들면, 최소 런랭스가 2 클록 싸이클들로 정해진 변조 시스템을 이용하면서 변조되는 신호를 재생하는 것에 특히 유용하다.
본 분야의 당업자는 다른 다양한 수정들이 본 발명의 범위와 정신에서 벗어나지 않음을 쉽게 이해할 것이다. 따라서, 본 발명의 청구항의 범위는 본 명세서의 설명에 국한되도록 의도되지 않고 오히려 청구항들은 넓게 해석되어야 하는 것으로 의도된다.

Claims (14)

  1. 지터 검출 장치에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부;
    이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 수행하기 위한 이진화부;
    상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하기 위한 지터 계산부;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 상기 이진 신호의 패턴들을 검출하기 위한 패턴 검출부; 및
    상기 검출된 패턴에 기초하여 상기 지터량을 보정하기 위한 보정부를 포함하는, 지터 검출 장치.
  2. 제 1 항에 있어서,
    상기 보정부는 상기 검출된 패턴이 최단 패턴을 포함하고 있을 때 지터량을 보정하는, 지터 검출 장치.
  3. 제 2 항에 있어서,
    상기 입력 아날로그 신호는 2 클록 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조되고,
    최단 패턴의 길이는 2 클록 싸이클들의 길이인, 지터 검출 장치.
  4. 지터 검출 장치에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한 A/D 변환부;
    이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부;
    상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하는 지터 계산부;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 상기 이진 신호의 패턴들을 검출하기 위한 패턴 검출부;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 샘플링된 복수의 다중값 디지털 신호들 중 적어도 하나에 기초하여 상기 규정된 다중값 디지털 신호의 진폭을 검출하기 위한 진폭 검출부; 및
    상기 검출된 패턴 및 상기 검출된 진폭에 기초하여 상기 지터량을 보정하기 위한 보정부를 포함하는, 지터 검출 장치.
  5. 제 4 항에 있어서,
    상기 진폭 검출부는, 상기 샘플링된 복수의 다중값 디지털 신호들 중 적어도 하나에 기초하여, 최단 패턴을 가진 입력 아날로그 신호의 범위의 진폭을 검출하는, 지터 검출 장치.
  6. 제 5항에 있어서,
    상기 진폭 검출부는 또한 상기 최단 패턴과 다른 패턴을 가진 입력 아날로그 신호의 범위의 진폭을 검출하는, 지터 검출 장치.
  7. 제 4항에 있어서,
    상기 보정부는 상기 검출된 패턴이 최단 패턴을 포함할 때 상기 지터량을 보정하는, 지터 검출 장치.
  8. 제 7항에 있어서,
    상기 입력 아날로그 신호는 2 클록 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조되고,
    최단 패턴의 길이가 2 클록 싸이클들의 길이인, 지터 검출 장치.
  9. 지터 검출 장치에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하기 위한A/D 변환부;
    이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하기 위한 이진화부;
    상기 이진 신호의 값이 변화되는 시간 전후에 상기 이진 신호의 패턴들을 검출하기 위한 패턴 검출부; 및
    상기 검출된 패턴 및 규정된 문턱값과 상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값 사이의 오차에 기초하여 지터량을 계산하는 지터 계산부를 포함하는, 지터 검출 장치.
  10. 제 9 항에 있어서,
    상기 지터 계산부는 상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전의 이진 신호의 패턴과 상기 규정된 다중값 디지털 신호가 샘플링되는 시간 후의 이진 신호의 패턴 중 더 긴 패턴에 기초하여 상기 지터량을 계산하는, 지터 검출 장치.
  11. 제 9 항에 있어서,
    상기 입력 아날로그 신호는 2 클록 싸이클들의 최단 런랭스를 가진 런랭스 제한된 코드에 기초하여 변조되는, 지터 검출 장치.
  12. 지터 검출 방법에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하는 단계;
    이진 신호를 발생하기 위해서 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계;
    상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링되는 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하는 단계;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 상기 이진 신호의 패턴들을 검출하는 단계; 및
    상기 검출된 패턴에 기초하여 상기 지터량을 보정하는 단계를 포함하는, 지터 검출 방법.
  13. 지터 검출 방법에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하는 단계;
    이진 신호를 발생하기 위해서 상기 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계;
    상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링된 규정된 다중값 디지털 신호의 값과 규정된 문턱값 사이의 오차에 기초하여 지터량을 계산하는 단계;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 이진 신호의 패턴들을 검출하는 단계;
    상기 규정된 다중값 디지털 신호가 샘플링되는 시간 전후에 샘플링되는 복수의 다중값 디지털 신호들 중에 적어도 하나에 기초하여 상기 규정된 다중값 디지털 신호의 진폭을 검출하는 단계; 및
    상기 검출된 패턴 및 상기 검출된 진폭에 기초하여 상기 지터량을 보정하는 단계를 포함하는, 지터 검출 방법.
  14. 지터 검출 방법에 있어서,
    입력 아날로그 신호를 복수의 불연속 다중값 디지털 신호들로 변환하는 단계;
    이진 신호를 발생하기 위해서 상기 복수의 다중값 디지털 신호들의 이진화를 실행하는 단계;
    상기 이진 신호의 값이 변화되는 시간 전후에 상기 이진 신호의 패턴들을 검출하는 단계; 및
    상기 검출된 패턴 및 규정된 문턱값과 상기 이진 신호의 값이 변화되는 시간과 실질적으로 동일한 시간에 샘플링되는 규정된 다중값 디지털 신호의 값 사이의 오차에 기초하여 지터량을 계산하는 단계를 포함하는, 지터 검출 방법.
KR1020030074559A 2002-10-24 2003-10-24 지터 검출 장치 및 지터 검출 방법 KR20040036659A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002309335 2002-10-24
JPJP-P-2002-00309335 2002-10-24

Publications (1)

Publication Number Publication Date
KR20040036659A true KR20040036659A (ko) 2004-04-30

Family

ID=32105261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074559A KR20040036659A (ko) 2002-10-24 2003-10-24 지터 검출 장치 및 지터 검출 방법

Country Status (3)

Country Link
US (1) US7120102B2 (ko)
KR (1) KR20040036659A (ko)
TW (1) TW200419536A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606340B2 (en) * 2005-09-09 2009-10-20 Mediatek Inc. Phase detection device and method thereof
US7969847B2 (en) * 2007-01-16 2011-06-28 Sanyo Electric Co., Ltd. Disc apparatus
GB2467352B (en) * 2009-01-30 2014-03-19 Agilent Technologies Inc Jitter reduction device and method
CN107040395B (zh) * 2016-02-03 2019-11-15 腾讯科技（深圳）有限公司 一种告警信息的处理方法、装置和系统
CN105704416B (zh) * 2016-02-05 2017-12-15 吉林大学 一种sdi信号抖动校准方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015523A (ja) 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd タイミングジッター測定方式及びそれを用いた再生方式
KR100694039B1 (ko) 2000-07-20 2007-03-12 삼성전자주식회사 지터 검출 장치 및 그를 이용한 위상 동기 루프
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置

Also Published As

Publication number Publication date
TW200419536A (en) 2004-10-01
US7120102B2 (en) 2006-10-10
US20040081051A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
US20010006500A1 (en) Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus
US20080165651A1 (en) Recording control apparatus, recording and reproduction apparatus, and recording control method
KR100771722B1 (ko) 지터 검출 장치
KR20070007927A (ko) 광학 기억 시스템을 위한 ｄｃ 제어된 엔코딩
US6345033B1 (en) Optical disk and optical disk reproducing apparatus
EP0753850B1 (en) Signal binary coding and digital signal processing
KR100398879B1 (ko) 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
KR20040036659A (ko) 지터 검출 장치 및 지터 검출 방법
KR100357641B1 (ko) 오프셋 제어 회로 및 오프셋 제어 방법
US6920100B2 (en) Optical disk apparatus permitting high-precision Viterbi decoding
KR100982510B1 (ko) 신호 특성 측정 장치 및 방법
US6964007B2 (en) Asymmetric error correction apparatus and method, and clock recovering apparatus for optical reading system employing the same
US6654413B2 (en) Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method
KR20040111152A (ko) 재생 신호 처리 장치 및 광 디스크 장치
KR100289714B1 (ko) 데이터검출기및그방법
JP5153827B2 (ja) 信号特性決定装置、信号特性決定方法、及び記録媒体
JP2004164829A (ja) ジッタ検出装置およびジッタ検出方法
JPH11203795A (ja) 光ディスクの復号装置
US20070030777A1 (en) Digital data reproducing device
JP2004013940A (ja) 情報再生装置
JP2001319427A (ja) 情報再生装置
JPH0793914A (ja) 復号装置
JP2870060B2 (ja) 符号化方法
JPH10336254A (ja) ディジタル信号識別回路
JPH0460905A (ja) ディジタル磁気記録再生装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid