JP3380120B2 - 送信装置 - Google Patents

送信装置

Info

Publication number
JP3380120B2
JP3380120B2 JP20832096A JP20832096A JP3380120B2 JP 3380120 B2 JP3380120 B2 JP 3380120B2 JP 20832096 A JP20832096 A JP 20832096A JP 20832096 A JP20832096 A JP 20832096A JP 3380120 B2 JP3380120 B2 JP 3380120B2
Authority
JP
Japan
Prior art keywords
information
transmission
time
time information
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20832096A
Other languages
English (en)
Other versions
JPH1051430A (ja
Inventor
崇 浜野
潔 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20832096A priority Critical patent/JP3380120B2/ja
Publication of JPH1051430A publication Critical patent/JPH1051430A/ja
Application granted granted Critical
Publication of JP3380120B2 publication Critical patent/JP3380120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報量が変動する
伝送情報を一定の速度で伝送路に送信する送信装置に関
する。
【0002】
【従来の技術】近年、ディジタル信号処理にかかわるハ
ードウエアおよびソフトウエアの技術が顕著に進展し、
例えば、MPEG−2(Moving Picture Experts Group
e) のように、画像情報に併せて音声情報が圧縮され、
かつ両者の同期再生が可能である圧縮符号化方式や圧縮
伝送方式がコンピュータや放送の分野に適用されつつあ
る。
【0003】図7は、圧縮伝送方式が適用された送信装
置の構成例を示す図である。図において、時刻情報付加
部71の入力には伝送情報(ここでは、簡単のためMP
EG−2方式に基づいて圧縮符号化されていると仮定す
る。)が与えられ、その時刻情報付加部71の出力は書
き込み制御部72およびバッファメモリ73を介して読
み出し制御部74の入力に接続される。読み出し制御部
74の出力には図示されない伝送路に送信されるべきフ
レーム列が得られ、バッファメモリ73の監視出力は書
き込み制御部72の制御入力に接続される。
【0004】このような構成の送信装置では、伝送情報
は、フレームの単位に分割されて与えられる。時刻情報
付加部71は、これらのフレームを取り込み、連続する
4個のフレーム毎に、時系列nに対して時刻t(=4T
n)を示す時刻情報(図8(1))を順次付加する。なお、
以下では、このようにして時刻情報付加部71の出力端
に得られる個々のフレームは、時刻情報付加部71、書
き込み制御部72、バッファメモリ73および読み出し
制御部74に並行して与えられるクロック信号(図示さ
れない。)の周期Tに対して4Tに相当する周期で与え
られると仮定する。
【0005】書き込み制御部72は、このようなフレー
ム列を取り込み、そのフレーム列に含まれる個々のフレ
ームを4Tの周期(以下、「書き込み周期」という。)
毎に(1/2T)のビットレートで(以下、「書き込み
速度」という。)でバッファメモリ73に書き込む(図
8(2))。読み出し制御部74は、このようにしてバッフ
ァメモリ73に書き込まれた一連のフレームを(3T)
の周期(以下、「読み出し周期」という。伝送路の伝送
速度の逆数として与えられる。)で順次読み出して伝送
路に向けて送出する。なお、読み出し制御部74の後段
に配置される変調器や回線対応のインタフェース部につ
いては、本願発明に直接関係がないので、ここではその
説明を省略する。
【0006】また、書き込み制御部72は、上述した周
期および速度でバッファメモリ73の書き込みポインタ
(書き込み制御部72が次に書き込むべき記憶領域を示
す。)と、読み出しポインタ(読み出し制御部74が次
に読み出すべき記憶領域を示す。)との値を監視する。
さらに、書き込み制御部72は、このような監視の下で
これらのポインタの値の差分に基づいて「読み出し制御
部74が読み出し可能なフレームの数が所定の閾値(こ
こでは、簡単のため「0」であると仮定する。)を下回
った」ことを認識し、かつその時点でバッファメモリ7
3に書き込むべきフレームが時刻情報付加部71から与
えられない場合には、このようなフレームに代わるレー
ト調整用フレーム(以下、単に「代替フレーム」とい
う。)をそのバッファメモリ73に書き込む。
【0007】読み出し制御部74は、このようにしてバ
ッファメモリ73に書き込まれた一連のフレーム(代替
フレームを含む。)を順次上述した周期で読み出して伝
送路に向けて送出する。したがって、上述した書き込み
周期、書き込み速度および読み出し周期の値が伝送路の
速度に適応した値に予め設定された場合には、これらの
速度の差が圧縮され、かつ所望の頻度で時刻情報が付加
されたフレームとして伝送情報が送信される。
【0008】また、伝送路を介して対向する受信端で
は、このような構成の送信装置によって送信された個々
のフレームは図示されない同期制御回路によって行われ
るフレーム同期の下で受信され、これらのフレームに含
まれる時刻情報は図10に示す位相比較器91の一方の
入力に与えられる。さらに、位相比較器91の出力と他
方の入力との間に縦属接続された可変周波発振器92と
分周器93とはフェーズロックドループを形成し、その
可変周波発振器92は上述した時刻情報に位相同期した
クロック信号を生成する。このようなクロック信号は、
上述した同期制御回路に供給されて後続して受信される
フレームにかかわるフレーム同期と図示されない各部の
同期動作に供される。
【0009】
【発明が解決しようとする課題】しかし、このような従
来例では、読み出し制御部74の出力に時刻情報が付加
されたフレームが得られる周期には、上述した代替フレ
ームが付加される度に誤差が伴う。しかし、受信端で
は、可変周波発振器92は位相比較器91と分周器93
との連係の下でこのような時刻情報を基準としてクロッ
ク信号を生成するので、そのクロック信号の位相には揺
らぎが生じ、その揺らぎが過大である場合には、同期の
確立が遅延したり同期外れが生じる要因となる可能性が
あった。
【0010】なお、受信端では時刻情報を基準とするこ
となくクロック信号を生成することも技術的には可能で
あるが、多様な画像伝送方式が適用されたり、所望のク
ロック信号の生成に要する信号が送信端から伝送されな
いシステムに柔軟に適応することを可能とするために従
来例は広範に適用され、その他の方式は実際に適用され
ない場合が多かった。
【0011】本発明は、ハードウエアの構成を大幅に変
更することなく受信端において再生されるクロック信号
の精度を高める送信装置を提供することを目的とする。
【0012】
【課題を解決するための手段】図1は、請求項1に記載
の発明の原理ブロック図である。
【0013】請求項1に記載の発明は、伝送情報が分割
され、かつ論理多重化されてなる伝送単位の列に所定の
頻度で時系列の順を示す時刻情報を付加して送信情報の
列を生成する時刻情報付加手段11と、送信情報の列と
その送信情報を疑似的に示す疑似情報との蓄積に供され
るファーストインファーストアウト方式のメモリ12
と、時刻情報付加手段11によって生成された情報列を
送信情報の列の速度でメモリ12に順次書き込み、かつ
そのメモリ12に蓄積された情報の情報量が予め決めら
れた閾値を下回ったときに疑似情報を同様にして書き込
むレート調整手段13と、メモリ12に蓄積された送信
情報および疑似情報を速度を超える送信速度で読み出し
て伝送路に送出する送信手段14とを備えた送信装置に
おいて、レート調整手段13は、メモリ12に書き込ん
だ疑似情報の数を計数する手段を含み、時刻情報付加手
段11は、伝送単位の列として与えられた伝送単位の数
を計数し、その数とレート調整手段13によって計数さ
れた数との和に比例した値を前記時刻情報とする手段を
含むことを特徴とする。
【0014】図2は、請求項2〜4に記載の発明の原理
ブロック図である。請求項2に記載の発明は、伝送情報
が分割され、かつ論理多重化されてなる伝送単位の列に
所定の頻度で時系列の順を示す時刻情報を付加して送信
情報の列を生成する時刻情報付加手段11と、送信情報
の列とその送信情報を疑似的に示す疑似情報との蓄積に
供されるファーストインファーストアウト方式のメモリ
12と、時刻情報付加手段11によって生成された情報
列を送信情報の列の速度でメモリ12に順次書き込み、
かつそのメモリ12に蓄積された情報の情報量が予め決
められた閾値を下回ったときに疑似情報を同様にして書
き込むレート調整手段13と、速度を超える送信速度で
計時を行って送信時刻情報を生成する計時手段21と、
メモリ12に蓄積された送信情報および疑似情報を送信
速度で順次読み出し、これらの送信情報および疑似情報
の内、時刻情報が付加されているものにはその時刻情報
に代えて計時手段21によって生成された送信時刻情報
を付加する読み出し手段22と、読み出し手段22によ
って読み出され、かつ送信時刻情報が付加された送信情
報を含む送信情報および疑似情報を順次伝送路に送出す
る送信手段23とを備えたことを特徴とする。
【0015】請求項3に記載の発明は、請求項2に記載
の送信装置において、読み出し手段22は、時刻情報が
付加された送信情報を認識したときに、その旨と該当す
る時刻情報とを通知情報として出力する手段を含み、計
時手段21は、読み出し手段22によって通知情報が初
めて与えられたときに、送信時刻情報をその通知情報が
示す時刻情報に設定する手段を含むことを特徴とする。
【0016】請求項4に記載の発明は、請求項3に記載
の送信装置において、計時手段21は、通知情報が初め
て与えられたときにその通知情報が示す時刻情報と送信
時刻情報との差分を初期値として保持し、かつ全ての通
知情報が示す時刻情報についてその差分との和をとるこ
とにより送信時刻情報を得ることを特徴とする。請求項
1に記載の発明にかかわる送信装置では、時刻情報付加
手段11は、伝送単位の列に所定の頻度で時系列の順を
示す時刻情報を付加することにより送信情報の列を生成
する。レート調整手段13は、これらの送信情報の列を
その送信情報の速度でメモリ12に順次書き込み、かつ
このようにしてメモリ12に蓄積された情報の情報量が
予め決められた閾値を下回ったときに疑似情報を同様に
して書き込むと共に、その疑似情報の数を計数する。
【0017】時刻情報付加手段11は、上述したように
伝送単位の列として与えられた伝送単位の数を計数し、
その数とレート調整手段13によって計数された疑似情
報の数との和に比例した値を時刻情報とする。したがっ
て、送信手段14によって上述した速度を超える送信速
度でメモリ12から読み出され、かつ伝送路に送出され
る一連の送信情報に付加された時刻情報には、レート調
整手段13によってこれらの送信情報に疑似情報が付加
されたことに起因する誤差は伴わない。
【0018】したがって、伝送路を介して対向する受信
端では、このような時刻情報との位相同期をとることに
より安定に同期制御が行われる。請求項2に記載の発明
にかかわる送信装置では、時刻情報付加手段11は、伝
送単位の列に所定の頻度で時系列の順を示す時刻情報を
付加することにより送信情報の列を生成する。レート調
整手段13は、これらの送信情報の列をその送信情報の
速度でメモリ12に順次書き込み、かつこのようにして
メモリ12に蓄積された情報の情報量が予め決められた
閾値を下回ったときに疑似情報を同様にして書き込むと
共に、その疑似情報の数を計数する。
【0019】また、計時手段21は、上述した速度を超
える送信速度で計時を行って送信時刻情報を生成する。
読み出し手段22は、メモリ12に蓄積された送信情報
および疑似情報を送信速度で順次読み出し、これらの送
信情報および疑似情報の内、時刻情報が付加されている
ものには、その時刻情報に代えて計時手段21によって
生成された送信時刻情報を付加する。
【0020】すなわち、読み出し手段22によってメモ
リ12から読み出され、かつ送信手段23によって上述
した速度を超える送信速度で伝送路に送出される一連の
送信情報に付加された時刻情報には、レート調整手段1
3によってこれらの送信情報に疑似情報が付加されたこ
とに起因する誤差は伴わない。したがって、伝送路を介
して対向する受信端では、このような時刻情報との位相
同期をとることにより安定に同期制御が行われる。
【0021】請求項3に記載の発明にかかわる送信装置
では、請求項2に記載の送信装置において、読み出し手
段22は時刻情報が付加された送信情報を認識したとき
にその旨と該当する時刻情報とを通知情報として出力
し、計時手段21はこのような通知情報が初めて与えら
れたときに送信時刻情報をその通知情報が示す時刻情報
に設定する。
【0022】したがって、時刻情報付加手段11が伝送
単位に所定の頻度で時刻情報を付加する基本的な構成が
変更されることなく、確実に請求項2に記載の送信装置
と同様にして時刻情報の誤差が抑圧される。請求項4に
記載の発明にかかわる送信装置では、請求項3に記載の
送信装置において、計時手段21は、通知情報が初めて
与えられた時点でその通知情報が示す時刻情報と送信時
刻情報との差分を初期値として保持し、かつ全ての通知
情報が示す時刻情報についてその差分との和をとること
により送信時刻情報を得る。
【0023】したがって、計時手段21が行う計時の続
行を担保しつつ、請求項3に記載の送信装置と同様にし
て時刻情報の誤差が抑圧される。
【0024】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。
【0025】図3は、請求項1に記載の発明に対応した
実施形態を示す図である。本実施形態と図7に示す従来
例との構成の相違点は、時刻情報付加部71に代えて時
刻情報付加部31が備えられ、書き込み制御部72に代
えて書き込み制御部32が備えられ、書き込み制御部3
2の制御出力が時刻情報付加部31の一方の制御入力に
接続された点にある。
【0026】なお、本実施形態と図1に示すブロック図
との対応関係については、時刻情報付加部31は時刻情
報付加手段11に対応し、バッファメモリ73はメモリ
12に対応し、書き込み制御部32はレート調整手段1
3に対応し、読み出し制御部74は送信手段14に対応
する。図4は、請求項1〜3に記載の発明に対応した実
施形態の動作を説明する図である。
【0027】図において、図8に示すタイミングと同じ
タイミングについて、同じ番号を付与して示し、ここで
はその説明を省略する。以下、図3および図4を参照し
て本実施形態の動作を説明する。時刻情報付加部31お
よび書き込み制御部32の基本的な動作については、従
来例における時刻情報付加部71および書き込み制御部
72の動作と同じであるから、ここではその説明を省略
する。
【0028】時刻情報付加部31はフレーム単位に分割
して与えられる伝送情報についてフレーム数(以下、
「入力フレーム数」という。)N1 を計数し、かつ書き
込み制御部32はバッファメモリ73に書き込んだ代替
フレームの数(以下、「代替フレーム数」という。)N
2 を計数する。さらに、時刻情報付加部31は、このよ
うにして計数された入力フレーム数N 1 、代替フレーム
数N2 および既述の読み出し周期(=3T)に対して t′=3T(N1+N2) の式で与えられる時刻t′を時刻情報とする。なお、こ
のような時刻情報については、簡単のため、従来例と同
様にして4フレーム(代替フレームを除く。)毎に付加
されると仮定する。
【0029】上式で示される時刻t′には、図4に点線
で示すように、読み出し速度(=1/3T)に比例した
値となり、かつ従来例において書き込み制御部72が代
替フレームを無視することにより時系列nの順に付加さ
れていた時刻t(=4Tn)のようには誤差は伴わな
い。したがって、本実施形態によれば、時刻情報付加部
71および書き込み制御部72に代えて、これらの構成
に軽微の変更が加えられて構成された時刻情報付加部3
1および書き込み制御部32が適用されることにより、
受信端では、従来例で生じていたクロック信号の位相の
揺らぎが抑圧されて安定に同期制御が行われる。
【0030】なお、上述した実施形態では、時刻情報付
加部31の入力から読み出し制御部74の出力に至る区
間の遅延時間に起因して始動された直後に生じる過渡応
答については、何ら記述されていないが、このような過
渡応答の期間には、書き込み制御部32はバッファメモ
リ73に何ら代替フレームを書き込むことはないので、
時刻情報付加部31および書き込み制御部32には何ら
特別な処理を行うことは要求されない。
【0031】図5は、請求項2、3に記載の発明に対応
した実施形態を示す図である。図において、図7に示す
従来例との構成の相違点は、読み出し制御部74に代え
て読み出し制御部74aが備えられ、その時計情報出力
は補正部40を介して読み出し制御部74aの補正入力
に接続され、読み出し制御部74aのタイミング出力は
補正部40のタイミング入力に接続された点にある。
【0032】補正部40では、遅延回路41の入力と初
期タイミング生成部42の一方の入力とには読み出し制
御部74aのタイミング出力が接続され、カウンタ43
のプリセット入力には読み出し制御部74aの時計情報
出力が接続される。初期タイミング生成部42の出力は
カウンタ43のロード端子に接続され、そのカウンタ4
3の出力はラッチ44の入力に接続される。遅延回路4
1の出力はラッチ44のトリガ端子に接続され、そのラ
ッチの出力は読み出し制御部74aの補正入力に接続さ
れる。カウンタ43のクロック端子には基準クロックが
与えられ、初期タイミング生成部42の他方の入力には
始動信号が与えられる。
【0033】なお、本実施形態と図2に示すブロック図
との対応関係については、時刻情報付加部71は時刻情
報付加手段11に対応し、バッファメモリ73はメモリ
12に対応し、書き込み制御部72はレート調整手段1
3に対応し、補正部40は計時手段21に対応し、読み
出し制御部74aは読み出し手段22および送信手段2
3に対応する。
【0034】以下、図4および図5を参照して本実施形
態の動作を説明する。時刻情報付加部71、書き込み制
御部72、バッファメモリ73の動作は従来例と同様で
あり、かつ読み出し制御部74aの基本的な動作につい
ては、従来例における読み出し制御部74の動作と同様
であるから、ここではこれらの説明を省略する。
【0035】補正部40では、初期タイミング生成部4
2には、電源の投入その他の事象に応じて本実施形態が
起動された時点でその旨を示す始動信号が与えられる。
読み出し制御部74aは、バッファメモリ73から読み
出された個々のフレームに時刻情報が付加さているか否
かを判別し、その判別の結果が真実である場合には、そ
の旨を初期タイミング生成部42に通知し、かつ該当す
る時刻情報をカウンタ43に与える。
【0036】補正部40では、初期タイミング生成部4
2はこのような通知を認識するとその時点で1回に限っ
てカウンタ43にロード信号を与え、カウンタ43はそ
のロード信号の前縁(後縁)のタイミングで読み出し制
御部74aから上述したように与えられている時刻情報
を読み込む。さらに、カウンタ43は、このようにして
読み込まれた時刻情報を初期値として計数を行い、その
計数によって得られた計数値をラッチ44に与える。ラ
ッチ44は、上述した通知が与えられた時点から遅延回
路41の伝搬遅延時間(初期タイミング生成部42およ
びカウンタ43の伝搬遅延時間の和以上に設定され
る。)にわたって遅延した時点でその時刻情報を保持し
て読み出し制御部74aに与える。
【0037】読み出し制御部74aは、上述したように
カウンタ43に与えた時刻情報に代えて、このようにし
てラッチ44によって与えられた時刻情報を該当するフ
レームに付加して送出する。したがって、本実施形態に
よれば、時刻情報付加部71によって付加された時刻情
報は、請求項1に記載の発明に対応した実施形態と同様
にして時間軸に対して揺らぎを伴わない時刻情報に確実
に置換された後に伝送路へ送出される。
【0038】図6は、請求項4に記載の発明に対応した
実施形態を示す図である。本実施形態と図5に示す実施
形態との構成の相違点は、読み出し制御部74aに代え
て読み出し制御部74bが備えられ、読み出し制御部7
4bの後段に時刻情報置換部51が配置され、読み出し
制御部74bの第一および第二の出力が補正部40に代
えて備えられた補正演算部52の対応する入力に接続さ
れ、その補正演算部52の出力が時刻情報置換部51の
補正入力に接続された点にある。
【0039】また、補正演算部52と上述した補正部4
0との構成の相違点は、カウンタ43に代えてロード端
子を備えないカウンタ53が備えられ、そのカウンタ5
3の出力が減算器54の一方の入力と遅延回路55の入
力とに接続され、その減算器54の他方の入力に読み出
し制御部74bの第一の出力が接続され、減算器54の
出力がラッチ57の入力に接続され、初期タイミング生
成部42の出力がラッチ57のクロック端子に接続さ
れ、ラッチ57と遅延回路55との出力がそれぞれ加算
器58の対応する入力に接続され、その加算器58の出
力がラッチ44の入力に接続された点にある。
【0040】以下、図6を参照して本実施形態の動作を
説明する。時刻情報付加部71、書き込み制御部72、
バッファメモリ73の基本的な動作については、従来例
と同様であるから、ここではその説明を省略する。読み
出し制御部74bは、バッファメモリ73から読み出さ
れた個々のフレームに時刻情報が付加さているか否かを
判別し、その判別の結果が真である場合には、その旨を
上述した初期タイミング生成部42に通知し、かつ該当
する時刻情報を減算器54に与える。
【0041】補正演算部52では、カウンタ53は、基
準クロックを計数することにより計時を行い、かつ減算
器54はその計時の結果と上述したように読み出し制御
部74bが与える時刻情報との差分(以下、「初期差
分」という。)を求める。初期タイミング生成部42
は、電源の投入その他の事象に応じて本実施形態が起動
された時点でその旨を示す始動信号が与えられ、上述し
た通知を認識するとその時点で1回に限ってラッチ57
をトリガする。ラッチ57は、減算器54が求めた初期
差分をその時点で保持する。
【0042】加算器58は、上述したように読み出し制
御部74bが時刻情報を与える度にその時点におけるカ
ウンタ53の計数値とラッチ57に保持された初期差分
との和を求める。ラッチ44は、読み出し制御部74b
によって上述した通知が与えられた時点から遅延回路4
1の伝搬遅延時間(カウンタ53、遅延回路55、およ
び加算器58の伝搬遅延時間の和以上に設定される。)
にわたって遅れた時点で、その時刻情報を保持して時刻
情報置換部51に与える。
【0043】時刻情報置換部51は、上述したように減
算器54に与えられた時刻情報に代えてこのようにして
ラッチ44によって与えられた時刻情報を該当するフレ
ームに付加し、かつ伝送路に向けて送出する。
【0044】また、後続するフレームについては、補正
演算部52では、カウンタ43はそのフレームに同期し
て与えられる基準クロックに応じて計時を行い、時刻情
報置換部51は時刻情報が与えられる度に上述した動作
を反復する。しかし、初期タイミング生成部42はその
動作の下で与えられる通知には何ら応答しないので、ラ
ッチ57は上述した初期差分を継続して保持する。
【0045】したがって、本実施形態によれば、時刻情
報付加部71によって付加された時刻情報は、請求項1
に記載の発明に対応した実施形態と同様にして揺らぎを
伴わない時刻情報に確実に置換される。なお、上述した
各実施形態では、読み出し周期が一定の値に設定されて
いるが、本発明はこのような構成に限定されず、その読
み出し周期が適用される伝送システムの仕様や特性に応
じて変化し得る場合には、例えば、バッファメモリ73
から(伝送システムに同期して)既知の数のフレームが
読み出される速度を計測することにより自動的に設定さ
れてもよい。
【0046】
【発明の効果】上述したように請求項1〜4に記載の発
明では、ハードウエアの構成が大幅に変更されることな
く、伝送路を介して対向する受信端はその伝送路を介し
て受信された送信情報および疑似情報との位相同期をと
ることができる。したがって、本発明が適用された通信
システムでは、多様な圧縮符号化方式や伝送路符号化方
式に適応しつつ安価に伝送品質と信頼性が高められる。
【図面の簡単な説明】
【図1】請求項1に記載の発明の原理ブロック図であ
る。
【図2】請求項2〜4に記載の発明の原理ブロック図で
ある。
【図3】請求項1に記載の発明に対応した実施形態を示
す図である。
【図4】請求項1〜3に記載の発明に対応した実施形態
の動作を説明する図である。
【図5】請求項2、3に記載の発明に対応した実施形態
を示す図である。
【図6】請求項4に記載の発明に対応した実施形態を示
す図である。
【図7】圧縮伝送方式が適用された送信装置の構成例を
示す図である。
【図8】従来例の動作を説明する図である。
【図9】受信端に搭載されたクロック再生回路の構成例
を示す図である。
【符号の説明】
11 時刻情報付加手段 12 メモリ 13 レート調整手段 14,23 送信手段 21 計時手段 22 読み出し手段 31,71 時刻情報付加部 32,72 書き込み制御部 40 補正部 41,55 遅延回路 42 初期タイミング生成部 43,53 カウンタ 44,57 ラッチ 51 時刻情報置換部 52 補正演算部 54 減算器 58 加算器 73 バッファメモリ 74,74a,74b 読み出し制御部 91 位相比較器 92 可変周波発振器 93 分周器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 7/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 伝送情報が分割され、かつ論理多重化さ
    れてなる伝送単位の列に所定の頻度で時系列の順を示す
    時刻情報を付加して送信情報の列を生成する時刻情報付
    加手段と、 前記送信情報の列とその送信情報を疑似的に示す疑似情
    報との蓄積に供されるファーストインファーストアウト
    方式のメモリと、 前記時刻情報付加手段によって生成された送信情報の列
    をその送信情報の列の速度で前記メモリに順次書き込
    み、かつそのメモリに蓄積された情報の情報量が予め決
    められた閾値を下回ったときに前記疑似情報を同様にし
    て書き込むレート調整手段と、 前記メモリに蓄積された送信情報および疑似情報を前記
    速度を超える送信速度で読み出して伝送路に送出する送
    信手段とを備えた送信装置において、 前記レート調整手段は、 前記メモリに書き込んだ疑似情報の数を計数する手段を
    含み、 前記時刻情報付加手段は、 前記伝送単位の列として与えられた伝送単位の数を計数
    し、その数と前記レート調整手段によって計数された数
    との和に比例した値を前記時刻情報とする手段を含むこ
    とを特徴とする送信装置。
  2. 【請求項2】 伝送情報が分割され、かつ論理多重化さ
    れてなる伝送単位の列に所定の頻度で時系列の順を示す
    時刻情報を付加して送信情報の列を生成する時刻情報付
    加手段と、 前記送信情報の列とその送信情報を疑似的に示す疑似情
    報との蓄積に供されるファーストインファーストアウト
    方式のメモリと、 前記時刻情報付加手段によって生成された送信情報の列
    をその送信情報の列の速度で前記メモリに順次書き込
    み、かつそのメモリに蓄積された情報の情報量が予め決
    められた閾値を下回ったときに前記疑似情報を同様にし
    て書き込むレート調整手段と、 前記速度を超える送信速度で計時を行って送信時刻情報
    を生成する計時手段と、 前記メモリに蓄積された送信情報および疑似情報を前記
    送信速度で順次読み出し、これらの送信情報および疑似
    情報の内、前記時刻情報が付加されているものにはその
    時刻情報に代えて前記計時手段によって生成された送信
    時刻情報を付加する読み出し手段と、 前記読み出し手段によって読み出され、かつ前記送信時
    刻情報が付加された送信情報を含む送信情報および疑似
    情報を順次伝送路に送出する送信手段とを備えたことを
    特徴とする送信装置。
  3. 【請求項3】 請求項2に記載の送信装置において、 読み出し手段は、 時刻情報が付加された送信情報を認識したときに、その
    旨と該当する時刻情報とを通知情報として出力する手段
    を含み、 計時手段は、 前記読み出し手段によって前記通知情報が初めて与えら
    れたときに、送信時刻情報をその通知情報が示す時刻情
    報に設定する手段を含むことを特徴とする送信装置。
  4. 【請求項4】 請求項3に記載の送信装置において、 計時手段は、 通知情報が初めて与えられたときにその通知情報が示す
    時刻情報と送信時刻情報との差分を初期値として保持
    し、かつ全ての通知情報が示す時刻情報についてその差
    分との和をとることにより送信時刻情報を得ることを特
    徴とする送信装置。
JP20832096A 1996-08-07 1996-08-07 送信装置 Expired - Fee Related JP3380120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20832096A JP3380120B2 (ja) 1996-08-07 1996-08-07 送信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20832096A JP3380120B2 (ja) 1996-08-07 1996-08-07 送信装置

Publications (2)

Publication Number Publication Date
JPH1051430A JPH1051430A (ja) 1998-02-20
JP3380120B2 true JP3380120B2 (ja) 2003-02-24

Family

ID=16554315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20832096A Expired - Fee Related JP3380120B2 (ja) 1996-08-07 1996-08-07 送信装置

Country Status (1)

Country Link
JP (1) JP3380120B2 (ja)

Also Published As

Publication number Publication date
JPH1051430A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US5991307A (en) Method and apparatus for packet transmission
JP3479518B2 (ja) 同期装置および同期方法
JP4753325B2 (ja) 信号を送受信するための方法
JP4905060B2 (ja) 受信装置およびデータ再生方法
US9025674B2 (en) Method for reconstructing digital video data stream and apparatus thereof
JP3169335B2 (ja) 回線接続装置
JPH04299653A (ja) クロック再生回路
JPH09135424A (ja) デジタルvtrの伝送ビットストリーム記録/再生装置及びその制御方法
JP3380120B2 (ja) 送信装置
KR100499597B1 (ko) 기록 재생 장치
JP2959225B2 (ja) ディジタルデータ送信装置及びそれを用いた送受信システム
US5937021A (en) Digital phase-locked loop for clock recovery
US20230021109A1 (en) Dp-out adapter and associated control method
JP3044853B2 (ja) デスタッフ回路
JPH08265657A (ja) 映像音声信号多重送信装置、受信装置及び伝送装置
JP2876878B2 (ja) データ送信装置とデータ受信装置
JP3502019B2 (ja) 通信システムおよび中継ノード
JP3052585B2 (ja) データ送信装置とデータ受信装置
JPS62223857A (ja) 同期信号抜き出し回路
JPH11296986A (ja) ディジタル信号の記録及び再生装置
US5568488A (en) Pointer re-setting method and apparatus thereof
JP3102164B2 (ja) デスタッフ回路
JPH10257006A (ja) ストリーム再生時刻情報生成装置及び方法
JPH04267688A (ja) 標本化クロック再生回路
JPH01290333A (ja) スタッフ処理回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees