JPH0589261A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0589261A JPH0589261A JP3250919A JP25091991A JPH0589261A JP H0589261 A JPH0589261 A JP H0589261A JP 3250919 A JP3250919 A JP 3250919A JP 25091991 A JP25091991 A JP 25091991A JP H0589261 A JPH0589261 A JP H0589261A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- value
- output
- counter
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイコン内部の２組のタイマをもち、一方のタ
イマの端子からの出力値が特定の出力値である期間の
み、他方のタイマが指定されたインターバルで“１”、
“０”を繰り返し端子から出力することを可能にする。 【構成】システム・クロックを計測するカウンタ１２３
および１２８と、上記カウンタの値があらかじめ指定さ
れた値と一致したときにセット、他の指定値と一致した
ときにリセットするフリップ・フロップ１２６および１
３１と、上記フリップ・フロップ値を出力する端子１０
９および１１０から構成される２組のタイマをもち、第
１のタイマのフリップ・フロップ１２６の値が１または
０であるときのみ、第２のタイマのカウンタ１２８がシ
ステム・クロックを計測しフリップ・フロップ１３１を
セット・リセットするようにしたマイクロコンピュータ
である。
イマの端子からの出力値が特定の出力値である期間の
み、他方のタイマが指定されたインターバルで“１”、
“０”を繰り返し端子から出力することを可能にする。 【構成】システム・クロックを計測するカウンタ１２３
および１２８と、上記カウンタの値があらかじめ指定さ
れた値と一致したときにセット、他の指定値と一致した
ときにリセットするフリップ・フロップ１２６および１
３１と、上記フリップ・フロップ値を出力する端子１０
９および１１０から構成される２組のタイマをもち、第
１のタイマのフリップ・フロップ１２６の値が１または
０であるときのみ、第２のタイマのカウンタ１２８がシ
ステム・クロックを計測しフリップ・フロップ１３１を
セット・リセットするようにしたマイクロコンピュータ
である。
Description
【０００１】
【産業上の利用分野】本発明は、タイマ機能を有するマ
イクロコンピュータに関する。
イクロコンピュータに関する。
【０００２】
【従来の技術】マイクロコンピュータ（以下マイコンと
いう）にはシングルチップ・マイコンあるいはワンチッ
プ・マイコンと呼ばれ、周辺回路を内蔵するタイプがあ
る。周辺回路としては、割り込みコントローラ、ＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラ、タイ
マ、シリアル・インターフェース等があり、各種システ
ムの制御を行っている。
いう）にはシングルチップ・マイコンあるいはワンチッ
プ・マイコンと呼ばれ、周辺回路を内蔵するタイプがあ
る。周辺回路としては、割り込みコントローラ、ＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラ、タイ
マ、シリアル・インターフェース等があり、各種システ
ムの制御を行っている。
【０００３】図５は従来マイコン５００の構成を示す。
マイコン５００は、ＣＰＵ５０１と、マイコン５００全
体を動作させるためのクロックを発生する内部クロック
発生回路５０２と、時間を計測し指定時間を経過する毎
に出力値を反転させて出力するタイマ制御部５０３とを
含み、それぞれ内部バス５２６により接続されている。
マイコン５００は、ＣＰＵ５０１と、マイコン５００全
体を動作させるためのクロックを発生する内部クロック
発生回路５０２と、時間を計測し指定時間を経過する毎
に出力値を反転させて出力するタイマ制御部５０３とを
含み、それぞれ内部バス５２６により接続されている。
【０００４】ＣＰＵ５０１は、内部にプログラムカウン
タ（以下ＰＣと記す）と、プログラムステータスワード
（以下ＰＳＷと記す）と、各種レジスタ等をもち、各種
命令の実行制御を行う。
タ（以下ＰＣと記す）と、プログラムステータスワード
（以下ＰＳＷと記す）と、各種レジスタ等をもち、各種
命令の実行制御を行う。
【０００５】内部クロック発生回路５０２は、マイコン
５００内の各周辺回路に対して動作するためのクロック
を供給しており、ＣＰＵ５０１に対してはＣＰＵ５０１
が動作するための動作クロックを、タイマ制御部５０３
に対してはタイマ・カウンタ５０７がカウント・アップ
するための周期の異なった複数のクロックをそれぞれ供
給している。また、外部回路を動作させるために、ＣＰ
Ｕ５０１の動作クロックと同等のクロックをＣＬＫＯＵ
Ｔ端子５１８より出力している。
５００内の各周辺回路に対して動作するためのクロック
を供給しており、ＣＰＵ５０１に対してはＣＰＵ５０１
が動作するための動作クロックを、タイマ制御部５０３
に対してはタイマ・カウンタ５０７がカウント・アップ
するための周期の異なった複数のクロックをそれぞれ供
給している。また、外部回路を動作させるために、ＣＰ
Ｕ５０１の動作クロックと同等のクロックをＣＬＫＯＵ
Ｔ端子５１８より出力している。
【０００６】タイマ制御部５０３は、タイマのカウント
動作を制御するタイマ制御レジスタ５０４と、タイマを
動作させるべきクロックを選択するタイマクロック選択
回路５０５と、タイマ・カウンタ５０７と、インクリメ
ンタ５０６と、コンペア・レジスタＡ５０８およびコン
ペア・レジスタＢ５０９と、フリップ・フロップ５１０
とから構成されている。
動作を制御するタイマ制御レジスタ５０４と、タイマを
動作させるべきクロックを選択するタイマクロック選択
回路５０５と、タイマ・カウンタ５０７と、インクリメ
ンタ５０６と、コンペア・レジスタＡ５０８およびコン
ペア・レジスタＢ５０９と、フリップ・フロップ５１０
とから構成されている。
【０００７】以下に、タイマ制御部５０３の動作につい
て説明する。タイマ制御レジスタ５０４は、ＣＰＵ５０
１の命令により、書き込みおよび読み出しが可能なレジ
スタで、タイマクロックを選択するＰＲＭビット５１１
とタイマのカウント動作を許可・禁止するＣＥビット５
１２とを含む各ビットから構成されている。内部クロッ
ク発生回路５０２は、タイマ制御部５０３に対して複数
本のタイマ・カウントクロックを供給しているが、その
うちの１本がＰＲＭビット５１１の指定によりタイマク
ロック選択回路５０５にて選択される。タイマ・カウン
タ５０７は上記選択回路５０５により選択されたクロッ
クがアクティブになる度にインクリメンタに格納され、
“＋１”インクリメントされる。インクリメントされた
値は、タイマ・カウンタのカウント動作を許可・禁止制
御するＣＥビット５１２が“１”でタイマカウントが許
可状態に指定されている場合、タイマ・カウンタ５０７
に書き戻される。
て説明する。タイマ制御レジスタ５０４は、ＣＰＵ５０
１の命令により、書き込みおよび読み出しが可能なレジ
スタで、タイマクロックを選択するＰＲＭビット５１１
とタイマのカウント動作を許可・禁止するＣＥビット５
１２とを含む各ビットから構成されている。内部クロッ
ク発生回路５０２は、タイマ制御部５０３に対して複数
本のタイマ・カウントクロックを供給しているが、その
うちの１本がＰＲＭビット５１１の指定によりタイマク
ロック選択回路５０５にて選択される。タイマ・カウン
タ５０７は上記選択回路５０５により選択されたクロッ
クがアクティブになる度にインクリメンタに格納され、
“＋１”インクリメントされる。インクリメントされた
値は、タイマ・カウンタのカウント動作を許可・禁止制
御するＣＥビット５１２が“１”でタイマカウントが許
可状態に指定されている場合、タイマ・カウンタ５０７
に書き戻される。
【０００８】また、上記ＣＥビット５１２が“０”でタ
イマカウントが禁止状態に指定されている場合、インク
リメントされた値はタイマ・カウンタ５０７に書き戻さ
れない。また、ＣＰＵ５０１の命令によりＣＥビットが
“０”から“１”に設定されたときには、タイマ・カウ
ンタ５０７の各ビットは０にクリアされる。
イマカウントが禁止状態に指定されている場合、インク
リメントされた値はタイマ・カウンタ５０７に書き戻さ
れない。また、ＣＰＵ５０１の命令によりＣＥビットが
“０”から“１”に設定されたときには、タイマ・カウ
ンタ５０７の各ビットは０にクリアされる。
【０００９】上述のようにして、タイマ・カウンタ５０
７はタイマ動作許可状態に指定されている期間のみタイ
マクロックがアクティブになる度に０から“＋１”ずつ
インクリメントされていく。
７はタイマ動作許可状態に指定されている期間のみタイ
マクロックがアクティブになる度に０から“＋１”ずつ
インクリメントされていく。
【００１０】コンペア・レジスタＡ５０８およびコンペ
ア・レジスタＢ５０９にはＣＰＵ５０１の命令により、
タイマカウント動作の開始前に値が設定されており、上
記レジスタは上記設定値とタイマ・カウンタ５０７の値
との比較動作を常時行っている。タイマ・カウンタ５０
７とコンペア・レジスタＡ５０８との比較の結果、値が
一致したとき信号線５２７が活性化されフリップ・フロ
ップ５１０をセットする。また、タイマ・カウンタ５０
７とコンペア・レジスタＢ５０９との比較の結果、値が
一致したとき信号線５２８が活性化され上記フリップ・
フロップ５１０をリセットするとともに、タイマ・カウ
ンタ５０７を０クリアする。上記フリップ・フロップ５
１０の出力値は常時ＴＯＵＴ端子５１７から出力されて
いる。
ア・レジスタＢ５０９にはＣＰＵ５０１の命令により、
タイマカウント動作の開始前に値が設定されており、上
記レジスタは上記設定値とタイマ・カウンタ５０７の値
との比較動作を常時行っている。タイマ・カウンタ５０
７とコンペア・レジスタＡ５０８との比較の結果、値が
一致したとき信号線５２７が活性化されフリップ・フロ
ップ５１０をセットする。また、タイマ・カウンタ５０
７とコンペア・レジスタＢ５０９との比較の結果、値が
一致したとき信号線５２８が活性化され上記フリップ・
フロップ５１０をリセットするとともに、タイマ・カウ
ンタ５０７を０クリアする。上記フリップ・フロップ５
１０の出力値は常時ＴＯＵＴ端子５１７から出力されて
いる。
【００１１】上記の動作によりＴＯＵＴ端子は、タイマ
・カウンタ５０７の値が０の時点からコンペア・レジス
タＡ５０８で設定された値に対応した時間までの間、
“０”を出力し、“０”となった時点からコンペア・レ
ジスタＢ５０９に設定された値に対応した時間までの
間、“１”を繰り返し出力する。
・カウンタ５０７の値が０の時点からコンペア・レジス
タＡ５０８で設定された値に対応した時間までの間、
“０”を出力し、“０”となった時点からコンペア・レ
ジスタＢ５０９に設定された値に対応した時間までの
間、“１”を繰り返し出力する。
【００１２】ここで、タイマ出力の応用として、例えば
印字処理装置内のヘッドに対する電流制御等の微妙な電
流値制御を行うシステムにおいて、図３に示したような
波形出力が要求される場合がある。すなわち、２系統の
タイマ出力があり、第一のタイマ出力値が“１”である
期間のみ、第二のタイマ出力値を“１”および“０”に
複数回切り換える場合である。この場合、第一のタイマ
出力をマイコンの内部のタイマを用いて出力し、第二の
タイマ出力を外部で外付けする回路により生成し出力方
法が考えられる。この方法について、図６を用いて説明
する。
印字処理装置内のヘッドに対する電流制御等の微妙な電
流値制御を行うシステムにおいて、図３に示したような
波形出力が要求される場合がある。すなわち、２系統の
タイマ出力があり、第一のタイマ出力値が“１”である
期間のみ、第二のタイマ出力値を“１”および“０”に
複数回切り換える場合である。この場合、第一のタイマ
出力をマイコンの内部のタイマを用いて出力し、第二の
タイマ出力を外部で外付けする回路により生成し出力方
法が考えられる。この方法について、図６を用いて説明
する。
【００１３】図６のマイコン５００は図５で示した従来
のマイコン５００と同様の構成をとっている。また、外
部回路はクロック分周回路５１９、外部タイマ・カウン
タ５２１、外部インクリメンタ５２０、外部コンペア・
レジスタＡ５２２および外部コンペア・レジスタＢ５２
３、フリップ・フロップ５２４、ＡＮＤゲート５２５か
ら成る。クロック分周回路５１９は、ＣＬＫＯＵＴ端子
５１８から出力されている内部クロックを分周して外部
のタイマのカウントクロックとして使用するクロックを
生成するものであり、外部のタイマを起動する前に、Ｐ
ＲＭビット５１１で指定された内部のタイマのクロック
と分周比が同一となるように分周比を設定しておく。ま
た上記分周比は、ＰＲＭビット５１１の設定値が変更さ
れた場合にも、値を変更する。
のマイコン５００と同様の構成をとっている。また、外
部回路はクロック分周回路５１９、外部タイマ・カウン
タ５２１、外部インクリメンタ５２０、外部コンペア・
レジスタＡ５２２および外部コンペア・レジスタＢ５２
３、フリップ・フロップ５２４、ＡＮＤゲート５２５か
ら成る。クロック分周回路５１９は、ＣＬＫＯＵＴ端子
５１８から出力されている内部クロックを分周して外部
のタイマのカウントクロックとして使用するクロックを
生成するものであり、外部のタイマを起動する前に、Ｐ
ＲＭビット５１１で指定された内部のタイマのクロック
と分周比が同一となるように分周比を設定しておく。ま
た上記分周比は、ＰＲＭビット５１１の設定値が変更さ
れた場合にも、値を変更する。
【００１４】外部タイマ・カウンタ５２１の値は、クロ
ック分周回路５１９から出力されたクロックがアクティ
ブになる度に外部インクリメンタ５２０に格納され、
“＋１”される。インクリメントされた値は、ＴＯＵＴ
５１７の出力値が“１”である場合、外部タイマ・カウ
ンタ５２１に書き戻される。また、上記ＴＯＵＴ５１７
の出力値が“０”である場合、インクリメントされた値
は外部タイマ・カウンタ５２１に書き戻されない。
ック分周回路５１９から出力されたクロックがアクティ
ブになる度に外部インクリメンタ５２０に格納され、
“＋１”される。インクリメントされた値は、ＴＯＵＴ
５１７の出力値が“１”である場合、外部タイマ・カウ
ンタ５２１に書き戻される。また、上記ＴＯＵＴ５１７
の出力値が“０”である場合、インクリメントされた値
は外部タイマ・カウンタ５２１に書き戻されない。
【００１５】また、ＴＯＵＴ５１７の出力が“０”から
“１”に変化したときには、外部タイマ・カウンタ５２
０の各ビットが０にクリアされる。外部コンペア・レジ
スタＡ５２２および外部コンペア・レジスタＢ５２３に
は、あらかじめ値が設定されているが、上記レジスタは
その値と外部タイマ・カウンタ５２１の値とを常に比較
している。
“１”に変化したときには、外部タイマ・カウンタ５２
０の各ビットが０にクリアされる。外部コンペア・レジ
スタＡ５２２および外部コンペア・レジスタＢ５２３に
は、あらかじめ値が設定されているが、上記レジスタは
その値と外部タイマ・カウンタ５２１の値とを常に比較
している。
【００１６】外部コンペア・レジスタＡ５２２の値と外
部タイマ・カウンタ５２１の値とが一致した場合、フリ
ップ・フロップ５２４をセットし、外部コンペア・レジ
スタＢ５２３の値と外部タイマ・カウンタ５２１の値と
が一致した場合上記フリップ・フロップ５２４をリセッ
トする。
部タイマ・カウンタ５２１の値とが一致した場合、フリ
ップ・フロップ５２４をセットし、外部コンペア・レジ
スタＢ５２３の値と外部タイマ・カウンタ５２１の値と
が一致した場合上記フリップ・フロップ５２４をリセッ
トする。
【００１７】上記フリップ・フロップ５２４の出力は、
ＡＮＤゲート５２５に入力される。ＡＮＤゲートのもう
一方の入力はＴＯＵＴ５１７の出力となっており、ＴＯ
ＵＴ５１７の出力が“１”であるときのみ、フリップ・
フロップ５２４の出力値が出力される。
ＡＮＤゲート５２５に入力される。ＡＮＤゲートのもう
一方の入力はＴＯＵＴ５１７の出力となっており、ＴＯ
ＵＴ５１７の出力が“１”であるときのみ、フリップ・
フロップ５２４の出力値が出力される。
【００１８】上記動作を行うことによって、図３に示し
た２種類の波形を得ることができる。
た２種類の波形を得ることができる。
【００１９】
【発明が解決しようとする課題】従来のタイマ機能を備
えたマイコンにおいて、図３に示した２種類の出力波形
を得ようとした場合、上述したように、外部にタイマ・
カウンタおよびコンペア・レジスタをもち、内部のタイ
マの出力値が“１”である期間のみ内部クロックをもと
にして生成したクロックに同期してタイマ・カウンタを
カウント・アップし、コンペア・レジスタに格納されて
いる値と比較し、その結果でセット・リセットした波形
を出力することが考えられる。
えたマイコンにおいて、図３に示した２種類の出力波形
を得ようとした場合、上述したように、外部にタイマ・
カウンタおよびコンペア・レジスタをもち、内部のタイ
マの出力値が“１”である期間のみ内部クロックをもと
にして生成したクロックに同期してタイマ・カウンタを
カウント・アップし、コンペア・レジスタに格納されて
いる値と比較し、その結果でセット・リセットした波形
を出力することが考えられる。
【００２０】このとき、端子から出力される内部クロッ
クをもとに外部のタイマ用のクロックを生成しているた
め、マイコン内部のタイマの動作クロックとずれが生
じ、図３のタイマ出力１が“１”となった直後のタイマ
出力２の出力が“０”となる期間が異常となるといった
問題点があった。
クをもとに外部のタイマ用のクロックを生成しているた
め、マイコン内部のタイマの動作クロックとずれが生
じ、図３のタイマ出力１が“１”となった直後のタイマ
出力２の出力が“０”となる期間が異常となるといった
問題点があった。
【００２１】また、内部のタイマクロックの分周比が切
り替わる度に、外部のタイマ・クロックの分周比を切り
替えなければならない。これを解決するためにマイコン
内部に２組目のタイマをもち、例えばコンペア・レジス
タＡ５０８の一致検出により割り込み処理を起動し、そ
の割り込み処理の中で第２のタイマを動作開始し、第２
のタイマの出力波形を得るといった方法が考えられる
が、コンペア・レジスタＡ５０８の一致検出時からの第
２のタイマが動作するまでにタイムラグが生じてしまう
ため、結果として必要な波形を得ることができなかっ
た。
り替わる度に、外部のタイマ・クロックの分周比を切り
替えなければならない。これを解決するためにマイコン
内部に２組目のタイマをもち、例えばコンペア・レジス
タＡ５０８の一致検出により割り込み処理を起動し、そ
の割り込み処理の中で第２のタイマを動作開始し、第２
のタイマの出力波形を得るといった方法が考えられる
が、コンペア・レジスタＡ５０８の一致検出時からの第
２のタイマが動作するまでにタイムラグが生じてしまう
ため、結果として必要な波形を得ることができなかっ
た。
【００２２】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、マイクロコンピュータが動作するためのシス
テム・クロックを計測する第１の計数手段と、前記計数
手段により計測した結果が第１の所定の値となったとき
にセット（またはリセット）され、前記計数手段により
計測した結果が第２の所定の値となったときにリセット
（またはセット）される第１の保持手段と、前記保持手
段の値を端子から出力する端子出力手段とを備えたタイ
マ出力を制御するマイクロコンピュータにおいて、前記
第１の保持手段の値が１または０であるときのみ、シス
テム・クロックを計測する第２の計数手段と、前記第２
の計数手段により計測した結果が第３の所定の値となっ
たときにセット（またはリセット）され、前記計数手段
により計測した結果が第４の所定の値となったときにリ
セット（またはセット）される第２の保持手段と、前記
保持手段の値を端子から出力する端子出力手段とを有す
ることにより、２組あるタイマの内の一方のタイマの出
力値が特定の出力値である期間のみ、他方のタイマが指
定されたインターバルで“１”、“０”を繰り返し出力
することができるようにしたマイクロコンピュータであ
る。
ュータは、マイクロコンピュータが動作するためのシス
テム・クロックを計測する第１の計数手段と、前記計数
手段により計測した結果が第１の所定の値となったとき
にセット（またはリセット）され、前記計数手段により
計測した結果が第２の所定の値となったときにリセット
（またはセット）される第１の保持手段と、前記保持手
段の値を端子から出力する端子出力手段とを備えたタイ
マ出力を制御するマイクロコンピュータにおいて、前記
第１の保持手段の値が１または０であるときのみ、シス
テム・クロックを計測する第２の計数手段と、前記第２
の計数手段により計測した結果が第３の所定の値となっ
たときにセット（またはリセット）され、前記計数手段
により計測した結果が第４の所定の値となったときにリ
セット（またはセット）される第２の保持手段と、前記
保持手段の値を端子から出力する端子出力手段とを有す
ることにより、２組あるタイマの内の一方のタイマの出
力値が特定の出力値である期間のみ、他方のタイマが指
定されたインターバルで“１”、“０”を繰り返し出力
することができるようにしたマイクロコンピュータであ
る。
【００２３】また、第１の保持手段の値が１または０で
あるときのみ、システム・クロックを計測するか、また
は第１の保持手段の値が１または０のいずれの場合もシ
ステム・クロックを計測するか、のいずれかの動作を選
択して行う第２の計数手段を有することにより一方のタ
イマの出力値が特定の出力値である期間のみ他方のタイ
マの出力値を変更する場合と、２組のタイマが独立して
動作しそれぞれの波形を出力する場合との２種類の動作
を選択して行うことができるようにしたマイクロコンピ
ュータである。
あるときのみ、システム・クロックを計測するか、また
は第１の保持手段の値が１または０のいずれの場合もシ
ステム・クロックを計測するか、のいずれかの動作を選
択して行う第２の計数手段を有することにより一方のタ
イマの出力値が特定の出力値である期間のみ他方のタイ
マの出力値を変更する場合と、２組のタイマが独立して
動作しそれぞれの波形を出力する場合との２種類の動作
を選択して行うことができるようにしたマイクロコンピ
ュータである。
【００２４】
【実施例】本発明のマイクロコンピュータの第１の実施
例について図１、図２を用いて説明する。図１は本発明
の第１の実施例の構成を示し、図２は図１のタイマ制御
部の詳細な構成を示したものである。
例について図１、図２を用いて説明する。図１は本発明
の第１の実施例の構成を示し、図２は図１のタイマ制御
部の詳細な構成を示したものである。
【００２５】マイコン１００は、ＣＰＵ１０１と、マイ
コン１００全体を動作させるためのクロックを発生する
内部クロック発生回路１０２と、時間を計測し指定時間
を経過する毎に出力値を反転させて出力する２系統のタ
イマを備えるタイマ制御部１０３とを含み、それぞれ内
部バス１０４により接続されている。
コン１００全体を動作させるためのクロックを発生する
内部クロック発生回路１０２と、時間を計測し指定時間
を経過する毎に出力値を反転させて出力する２系統のタ
イマを備えるタイマ制御部１０３とを含み、それぞれ内
部バス１０４により接続されている。
【００２６】ＣＰＵ１０１は、内部にプログラムカウン
タ（以下ＰＣと記す）と、プログラムステータスワード
（以下ＰＳＷと記す）と、各種レジスタ等をもち、各種
命令の実行制御を行う。
タ（以下ＰＣと記す）と、プログラムステータスワード
（以下ＰＳＷと記す）と、各種レジスタ等をもち、各種
命令の実行制御を行う。
【００２７】内部クロック発生回路１０２は、マイコン
１００内の各周辺回路に対して動作するためのクロック
を供給しており、ＣＰＵ１０１に対してはＣＰＵ１０１
が動作するための動作クロックを、タイマ制御部１０３
に対してはタイマ・カウンタがカウント・アップするた
めの周期の異なった複数のクロック１０６〜１０８をそ
れぞれ供給している。
１００内の各周辺回路に対して動作するためのクロック
を供給しており、ＣＰＵ１０１に対してはＣＰＵ１０１
が動作するための動作クロックを、タイマ制御部１０３
に対してはタイマ・カウンタがカウント・アップするた
めの周期の異なった複数のクロック１０６〜１０８をそ
れぞれ供給している。
【００２８】タイマ制御部１０３は、図２に示すよう
に、タイマのカウント動作を制御するタイマ制御レジス
タ１２０と、タイマを動作させるべきクロックを選択す
るタイマクロック選択回路１２１と、第１のタイマのタ
イマ・カウンタＡ１２３と、上記タイマ・カウンタＡ１
２３の値をインクリメントする第１のタイマのインクリ
メンタＡ１２２と、第１のタイマのタイマ・カウンタＡ
１２３の値と比較・一致検出するコンペア・レジスタＡ
１２４およびコンペア・レジスタＢ１２５と、第１のタ
イマの比較結果をもとに第１のタイマの出力値を生成す
るフリップ・フロップ１２６と、第２のタイマのタイマ
・カウンタＢ１２８と、上記タイマ・カウンタＢ１２８
の値をインクリメントする第２のタイマのインクリメン
タＢ１２７と、第２のタイマのタイマ・カウンタＢ１２
８の値と比較・一致検出するコンペア・レジスタＣ１２
９およびコンペア・レジスタＤ１３０と、第２のタイマ
の比較結果をもとに第２のタイマの出力値を生成するフ
リップ・フロップ１３１とから構成されている。
に、タイマのカウント動作を制御するタイマ制御レジス
タ１２０と、タイマを動作させるべきクロックを選択す
るタイマクロック選択回路１２１と、第１のタイマのタ
イマ・カウンタＡ１２３と、上記タイマ・カウンタＡ１
２３の値をインクリメントする第１のタイマのインクリ
メンタＡ１２２と、第１のタイマのタイマ・カウンタＡ
１２３の値と比較・一致検出するコンペア・レジスタＡ
１２４およびコンペア・レジスタＢ１２５と、第１のタ
イマの比較結果をもとに第１のタイマの出力値を生成す
るフリップ・フロップ１２６と、第２のタイマのタイマ
・カウンタＢ１２８と、上記タイマ・カウンタＢ１２８
の値をインクリメントする第２のタイマのインクリメン
タＢ１２７と、第２のタイマのタイマ・カウンタＢ１２
８の値と比較・一致検出するコンペア・レジスタＣ１２
９およびコンペア・レジスタＤ１３０と、第２のタイマ
の比較結果をもとに第２のタイマの出力値を生成するフ
リップ・フロップ１３１とから構成されている。
【００２９】ここで、タイマ制御部１０３の動作につい
て図１と図２を用いて説明する。タイマ制御レジスタ１
２０は、ＣＰＵ１０１の命令により、書き込みおよび読
み出しが可能なレジスタで、内部クロック発生回路１０
２から供給されている複数のクロック１０６〜１０８の
いずれをタイマクロックとして選択するかを指定するＰ
ＲＭビット１３３と、第１のタイマの動作の許可・禁止
を指定するＣＥビット１３４とを含む各ビットから構成
されている。
て図１と図２を用いて説明する。タイマ制御レジスタ１
２０は、ＣＰＵ１０１の命令により、書き込みおよび読
み出しが可能なレジスタで、内部クロック発生回路１０
２から供給されている複数のクロック１０６〜１０８の
いずれをタイマクロックとして選択するかを指定するＰ
ＲＭビット１３３と、第１のタイマの動作の許可・禁止
を指定するＣＥビット１３４とを含む各ビットから構成
されている。
【００３０】内部クロック発生回路１０２から供給され
ているクロック１０６〜１０８は、そのうちの１本がＰ
ＲＭビット１３３の指定に基づきタイマクロック選択回
路１２１にて選択される。選択されたタイマクロックは
信号線１３９を介して、タイマ・カウンタＡおよびタイ
マ・カウンタＢの値をインクリメントするタイミングに
使用される。
ているクロック１０６〜１０８は、そのうちの１本がＰ
ＲＭビット１３３の指定に基づきタイマクロック選択回
路１２１にて選択される。選択されたタイマクロックは
信号線１３９を介して、タイマ・カウンタＡおよびタイ
マ・カウンタＢの値をインクリメントするタイミングに
使用される。
【００３１】まず、第１のタイマについて説明する。タ
イマ・カウンタＡ１２３の値は上記タイマクロックがア
クティブになる度にインクリメンタＡ１２２に格納さ
れ、“＋１”インクリメントされる。インクリメントさ
れた値は、タイマ・カウンタのカウント動作を許可・禁
止制御するＣＥビット１３４が“１”でタイマ動作が許
可状態に指定されている場合、タイマ・カウンタＡ１２
３に書き戻される。
イマ・カウンタＡ１２３の値は上記タイマクロックがア
クティブになる度にインクリメンタＡ１２２に格納さ
れ、“＋１”インクリメントされる。インクリメントさ
れた値は、タイマ・カウンタのカウント動作を許可・禁
止制御するＣＥビット１３４が“１”でタイマ動作が許
可状態に指定されている場合、タイマ・カウンタＡ１２
３に書き戻される。
【００３２】また、上記ＣＥビット１３４が“０”でタ
イマカウントが禁止状態に指定されている場合、インク
リメントされた値はタイマ・カウントＡ１２３に書き戻
されない。また、ＣＰＵ１０１の命令によりＣＥビット
が“０”から“１”に設定されたときは、タイマ・カウ
ントＡ１２３の各ビットは０にクリアされる。
イマカウントが禁止状態に指定されている場合、インク
リメントされた値はタイマ・カウントＡ１２３に書き戻
されない。また、ＣＰＵ１０１の命令によりＣＥビット
が“０”から“１”に設定されたときは、タイマ・カウ
ントＡ１２３の各ビットは０にクリアされる。
【００３３】上述のようにして、タイマ・カウンタＡ１
２３はタイマ動作許可状態に指定されている期間のみタ
イマクロックがアクティブになる度に０から“＋１”ず
つインクリメントされていく。
２３はタイマ動作許可状態に指定されている期間のみタ
イマクロックがアクティブになる度に０から“＋１”ず
つインクリメントされていく。
【００３４】タイマ・カウント動作を開始する前に、Ｃ
ＰＵ１０１の命令によりコンペア・レジスタＡ１２４お
よびコンペア・レジスタＢ１２５にあらかじめ値を設定
しておく。上記コンペア・レジスタＡ１２４および、コ
ンペア・レジスタＢ１２５は、常時タイマ・カウンタＡ
１２３の値との比較動作を行っている。タイマ・カウン
タＡ１２３とコンペア・レジスタＡ１２４との比較の結
果、値が一致したとき信号線１３７が活性化されフリッ
プ・フロップ１２６をセットする。
ＰＵ１０１の命令によりコンペア・レジスタＡ１２４お
よびコンペア・レジスタＢ１２５にあらかじめ値を設定
しておく。上記コンペア・レジスタＡ１２４および、コ
ンペア・レジスタＢ１２５は、常時タイマ・カウンタＡ
１２３の値との比較動作を行っている。タイマ・カウン
タＡ１２３とコンペア・レジスタＡ１２４との比較の結
果、値が一致したとき信号線１３７が活性化されフリッ
プ・フロップ１２６をセットする。
【００３５】また、タイマ・カウンタＡ１２３とコンペ
ア・レジスタＢ１２５との比較の結果、値が一致したと
き信号線１３８が活性化され上記フリップ・フロップ１
２６をリセットするとともに、タイマ・カウンタＡ１２
３の各ビットを０クリアする。上記フリップ・フロップ
１２６の出力は常時ＴＯＵＴ１端子１０９から出力され
ている。
ア・レジスタＢ１２５との比較の結果、値が一致したと
き信号線１３８が活性化され上記フリップ・フロップ１
２６をリセットするとともに、タイマ・カウンタＡ１２
３の各ビットを０クリアする。上記フリップ・フロップ
１２６の出力は常時ＴＯＵＴ１端子１０９から出力され
ている。
【００３６】上記の動作によりＴＯＵＴ１端子の出力
は、タイマ・カウンタの値が０の時点からコンペア・レ
ジスタＡ１２４で設定された値に対応した時間までの
間、“０”となり、“０”を出力した時点からコンペア
・レジスタＢ１２５に設定された値に対応した時間まで
の間、“１”を繰り返し出力する。
は、タイマ・カウンタの値が０の時点からコンペア・レ
ジスタＡ１２４で設定された値に対応した時間までの
間、“０”となり、“０”を出力した時点からコンペア
・レジスタＢ１２５に設定された値に対応した時間まで
の間、“１”を繰り返し出力する。
【００３７】次に、第２のタイマについて説明する。タ
イマ・カウンタＢ１２８の値は、タイマクロック選択回
路１２１により選択されたタイマクロックがアクティブ
になる度にインクリメンタＢ１２７に格納され、“＋
１”インクリメントされる。インクリメントされた値
は、第１のタイマの出力結果であるフリップ・フロップ
１２６の出力が“１”であり第２のタイマのカウント動
作が許可状態である場合、タイマ・カウンタＢ１２８に
書き戻される。
イマ・カウンタＢ１２８の値は、タイマクロック選択回
路１２１により選択されたタイマクロックがアクティブ
になる度にインクリメンタＢ１２７に格納され、“＋
１”インクリメントされる。インクリメントされた値
は、第１のタイマの出力結果であるフリップ・フロップ
１２６の出力が“１”であり第２のタイマのカウント動
作が許可状態である場合、タイマ・カウンタＢ１２８に
書き戻される。
【００３８】逆に、上記フリップ・フロップ１２６の出
力が“０”で第２のタイマのカウント動作が禁止状態で
ある場合、インクリメントされた値はタイマ・カウンタ
Ｂ１２８に書き戻されない。また、フリップ・フロップ
１２６の出力が“０”から“１”に変化したときには、
タイマ・カウンタＢ１２８の各ビットは０にクリアされ
る。上述のようにして、タイマ・カウンタＢ１２８は第
１のタイマの出力が“１”である期間のみタイマクロッ
クがアクティブになる度に“＋１”ずつインクリメント
されていく。
力が“０”で第２のタイマのカウント動作が禁止状態で
ある場合、インクリメントされた値はタイマ・カウンタ
Ｂ１２８に書き戻されない。また、フリップ・フロップ
１２６の出力が“０”から“１”に変化したときには、
タイマ・カウンタＢ１２８の各ビットは０にクリアされ
る。上述のようにして、タイマ・カウンタＢ１２８は第
１のタイマの出力が“１”である期間のみタイマクロッ
クがアクティブになる度に“＋１”ずつインクリメント
されていく。
【００３９】タイマ動作を開始する前に、第１のタイマ
のコンペア・レジスタと同様に、ＣＰＵ１０１の命令に
よりコンペア・レジスタＣ１２９およびコンペア・レジ
スタＤ１３０にあらかじめ値を設定しておく。上記コン
ペア・レジスタＣ１２９および、コンペア・レジスタＤ
１３０は、常時タイマ・カウンタＢ１２８の値との比較
動作を行っている。
のコンペア・レジスタと同様に、ＣＰＵ１０１の命令に
よりコンペア・レジスタＣ１２９およびコンペア・レジ
スタＤ１３０にあらかじめ値を設定しておく。上記コン
ペア・レジスタＣ１２９および、コンペア・レジスタＤ
１３０は、常時タイマ・カウンタＢ１２８の値との比較
動作を行っている。
【００４０】タイマ・カウンタＢ１２８の値とコンペア
・レジスタＣ１２９の値との比較の結果、値が一致した
とき信号線１４１が活性化されフリップ・フロップ１３
１をセットする。また、タイマ・カウンタＢ１２８の値
とコンペア・レジスタＤ１３０の値との比較結果、値が
一致したとき信号線１４２が活性化され、上記フリップ
・フロップ１３１をリセットするとともに、タイマ・カ
ウンタＢ１２８の各ビットを０クリアする。上記フリッ
プ・フロップ１３１の出力はＡＮＤゲート１３２に入力
され、第１のタイマの出力値とＡＮＤされてＴＯＵＴ２
端子１１０から出力される。
・レジスタＣ１２９の値との比較の結果、値が一致した
とき信号線１４１が活性化されフリップ・フロップ１３
１をセットする。また、タイマ・カウンタＢ１２８の値
とコンペア・レジスタＤ１３０の値との比較結果、値が
一致したとき信号線１４２が活性化され、上記フリップ
・フロップ１３１をリセットするとともに、タイマ・カ
ウンタＢ１２８の各ビットを０クリアする。上記フリッ
プ・フロップ１３１の出力はＡＮＤゲート１３２に入力
され、第１のタイマの出力値とＡＮＤされてＴＯＵＴ２
端子１１０から出力される。
【００４１】このようにして、ＴＯＵＴ２端子の出力
は、第１のタイマの出力結果が“１”である期間のみ、
タイマ・カウンタＢ１２８の値が０の時点からコンペア
・レジスタＣ１２９で設定された値に対応した時間まで
の間、“０”となり、“０”を出力した時点からコンペ
ア・レジスタＤ１３０に設定された値に対応した時間を
までの間、“１”を繰り返し出力する。
は、第１のタイマの出力結果が“１”である期間のみ、
タイマ・カウンタＢ１２８の値が０の時点からコンペア
・レジスタＣ１２９で設定された値に対応した時間まで
の間、“０”となり、“０”を出力した時点からコンペ
ア・レジスタＤ１３０に設定された値に対応した時間を
までの間、“１”を繰り返し出力する。
【００４２】上記のようにして、ＴＯＵＴ１端子１０９
およびＴＯＵＴ２端子１１０からの出力により、図３に
示したタイマ出力１およびタイマ出力２に対応した波形
を得ることができる。
およびＴＯＵＴ２端子１１０からの出力により、図３に
示したタイマ出力１およびタイマ出力２に対応した波形
を得ることができる。
【００４３】次に、第２の実施例について、図４を用い
て説明する。なお、本実施例の構成は第１の実施例とほ
ぼ同様の構成であるのでここでは第１の実施例と異なる
部分についてのみ説明する。
て説明する。なお、本実施例の構成は第１の実施例とほ
ぼ同様の構成であるのでここでは第１の実施例と異なる
部分についてのみ説明する。
【００４４】タイマ制御レジスタ３０１は、ＣＰＵ１０
１の命令により書き込みおよび読み出しが可能なレジス
タで、内部クロック発生回路１０２から供給されている
複数のクロック１０６〜１０８のいずれを選択するかを
指定するＰＲＭビット１３３と、第１のタイマの動作許
可・禁止を指定するＣＥビット１３４と、第２のタイマ
の動作許可・禁止を指定するＣＥＢビット３０３と、第
２のタイマの動作モードを選択するＣＳＬビット３０２
とを含む各ビットから構成されている。
１の命令により書き込みおよび読み出しが可能なレジス
タで、内部クロック発生回路１０２から供給されている
複数のクロック１０６〜１０８のいずれを選択するかを
指定するＰＲＭビット１３３と、第１のタイマの動作許
可・禁止を指定するＣＥビット１３４と、第２のタイマ
の動作許可・禁止を指定するＣＥＢビット３０３と、第
２のタイマの動作モードを選択するＣＳＬビット３０２
とを含む各ビットから構成されている。
【００４５】ＣＳＬビット３０２には、第１のタイマの
出力値が“１”であるときのみ第２のタイマを動作させ
たいとき“１”を設定し、第２のタイマを第１のタイマ
とを独立に動作させたいとき“０”をあらかじめ設定し
ておく。
出力値が“１”であるときのみ第２のタイマを動作させ
たいとき“１”を設定し、第２のタイマを第１のタイマ
とを独立に動作させたいとき“０”をあらかじめ設定し
ておく。
【００４６】タイマ２動作選択回路３０６は、ＣＳＬビ
ット３０２が“１”に設定されているとき、第１のタイ
マの出力値を信号線３０７上に出力し、ＣＳＬビット３
０２が“０”に設定されているとき、ＣＥＢビット３０
３の設定値を信号線３０７上に出力する。タイマ・カウ
ンタＢ１２８は第１の実施例と同様、タイマクロック選
択回路１２１で選択されたクロックが“０”から“１”
となるタイミングでインクリメンタＢに格納されインク
リメントされるが、インクリメントされた値は、信号線
３０７が“１”のときのみタイマ・カウンタＢ１２８に
書き戻される。
ット３０２が“１”に設定されているとき、第１のタイ
マの出力値を信号線３０７上に出力し、ＣＳＬビット３
０２が“０”に設定されているとき、ＣＥＢビット３０
３の設定値を信号線３０７上に出力する。タイマ・カウ
ンタＢ１２８は第１の実施例と同様、タイマクロック選
択回路１２１で選択されたクロックが“０”から“１”
となるタイミングでインクリメンタＢに格納されインク
リメントされるが、インクリメントされた値は、信号線
３０７が“１”のときのみタイマ・カウンタＢ１２８に
書き戻される。
【００４７】上記の動作により、ＣＳＬビット３０２が
“１”に設定されているときには、第１のタイマの出力
値が“１”であるときのみ第２のタイマ・カウンタＢ１
２７をインクリメントし、ＣＳＬビット３０２が“０”
に設定されているときには、ＣＥＢビット３０３の設定
値が“１”であるときのみ第２のタイマ・カウンタＢ１
２７をインクリメントする。
“１”に設定されているときには、第１のタイマの出力
値が“１”であるときのみ第２のタイマ・カウンタＢ１
２７をインクリメントし、ＣＳＬビット３０２が“０”
に設定されているときには、ＣＥＢビット３０３の設定
値が“１”であるときのみ第２のタイマ・カウンタＢ１
２７をインクリメントする。
【００４８】このようにして、本実施例では、第１のタ
イマの出力値が“１”である期間のみ第２のタイマの出
力値をセット・リセットして出力するモードと、第１の
タイマの動作とは独立に第２のタイマの出力値をセット
・リセットして出力するモードとを切り替えることがで
きる。
イマの出力値が“１”である期間のみ第２のタイマの出
力値をセット・リセットして出力するモードと、第１の
タイマの動作とは独立に第２のタイマの出力値をセット
・リセットして出力するモードとを切り替えることがで
きる。
【００４９】尚、上述した実施例においては、第１のタ
イマのカウントクロックと第２のタイマのカウントクロ
ックとを同一のクロックとしたが、第２のタイマを第１
のタイマと異なるクロックにすることができることは、
容易に類推できる。
イマのカウントクロックと第２のタイマのカウントクロ
ックとを同一のクロックとしたが、第２のタイマを第１
のタイマと異なるクロックにすることができることは、
容易に類推できる。
【００５０】
【発明の効果】以上説明したように、本発明のタイマ制
御部を備えたマイクロコンピュータは、マイコン内部の
２組のタイマを動作させることにより、図３に示したよ
うに一方のタイマの出力値が“１”である期間のみ他方
のタイマの出力値をオン・オフするといった２種類の波
形を得ることができる。
御部を備えたマイクロコンピュータは、マイコン内部の
２組のタイマを動作させることにより、図３に示したよ
うに一方のタイマの出力値が“１”である期間のみ他方
のタイマの出力値をオン・オフするといった２種類の波
形を得ることができる。
【００５１】したがって、図３に示した波形を外部にタ
イマをもつことにより得ようとした場合に生じていた、
タイマ出力のインターバル時間が異常となるといった問
題点を解決することができる。
イマをもつことにより得ようとした場合に生じていた、
タイマ出力のインターバル時間が異常となるといった問
題点を解決することができる。
【００５２】また、内部のタイマとカウント・クロック
の分周比が切り替わる度に外部のタイマのカウント・ク
ロックを切り替える必要もなく、マイクロコンピュータ
の処理速度を向上することができる。
の分周比が切り替わる度に外部のタイマのカウント・ク
ロックを切り替える必要もなく、マイクロコンピュータ
の処理速度を向上することができる。
【００５３】さらに、第２の実施例で述べた構成をとれ
ば、従来からあった２組のタイマが独立して動作しそれ
ぞれ波形を出力する場合と、上記タイマが図３に示した
波形を出力する場合との２種類の動作を選択して行うこ
とができると同時に、後者の動作を行うための回路構成
を小規模で済ますことができるといった効果がある。
ば、従来からあった２組のタイマが独立して動作しそれ
ぞれ波形を出力する場合と、上記タイマが図３に示した
波形を出力する場合との２種類の動作を選択して行うこ
とができると同時に、後者の動作を行うための回路構成
を小規模で済ますことができるといった効果がある。
【図１】本発明の第１の実施例におけるタイマ制御部１
０３を含むマイクロコンピュータのブロック図である。
０３を含むマイクロコンピュータのブロック図である。
【図２】本発明の第１の実施例におけるタイマ制御部１
０３の詳細な構成図である。
０３の詳細な構成図である。
【図３】本発明のマイクロコンピュータのタイマ出力の
タイミング図である。
タイミング図である。
【図４】本発明の第２の実施例におけるタイマ制御部３
００の詳細な構成図である。
００の詳細な構成図である。
【図５】従来のタイマ制御部５０３を含むマイクロコン
ピュータのブロック図である。
ピュータのブロック図である。
【図６】従来のタイマ制御部５０３を含むマイクロコン
ピュータのブロック図である。
ピュータのブロック図である。
１００ マイクロコンピュータ（マイコン） １０１ ＣＰＵ １０２ 内部クロック発生回路 １０３ タイマ制御部 １０４ 内部バス １０５ クロック供給信号線 １０６〜１０８ タイマ動作クロック供給信号線 １０９ タイマ１出力端子（ＴＯＵＴ１） １１０ タイマ２出力端子（ＴＯＵＴ２） １２０ タイマ制御レジスタ １２１ タイマクロック選択回路 １２２ インクリメンタＡ １２３ タイマ・カウンタＡ １２４ コンペア・レジスタＡ １２５ コンペア・レジスタＢ １２６ フリップ・フロップ １２７ インクリメンタＢ １２８ タイマ・カウンタＢ １２９ コンペア・レジスタＣ １３０ コンペア・レジスタＤ １３１ フリップ・フロップ １３２ ＡＮＤゲート １３３ ＰＲＭビット １３４ ＣＥビット １３７〜１４２ 信号線 ３００ タイマ制御部 ３０１ タイマ制御レジスタ ３０２ ＣＳＬビット ３０３ ＣＥＢビット ３０６ タイマ２動作選択回路 ３０７ 信号線
Claims (2)
- 【請求項１】 システム・クロックを計測する第１の計
数手段と、前記計数手段により計測した結果が第１の所
定値となったときにセット（またはリセット）され前記
計数手段により計測した結果が第２の所定の値となった
ときにリセット（またはセット）される第１の保持手段
と、前記第１の保持手段の値が１または０であるときの
み前記システム・クロックを計測する第２の計数手段
と、前記第２の計数手段により計測した結果が第３の所
定の値となったときにセット（またはリセット）され前
記計数手段により計測した結果が第４の所定の値となっ
たときにリセット（またはセット）される第２の保持手
段とを有することを特徴とするマイクロコンピュータ。 - 【請求項２】 前記第１の保持手段の値が１または０で
あるときのみ前記システム・クロックを計測するかまた
は前記第１の保持手段の値が１または０のいずれの場合
もシステム・クロックを計測するかを選択して行う選択
手段を有することを特徴とする請求項１記載のマイクロ
コンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25091991A JP3322893B2 (ja) | 1991-09-30 | 1991-09-30 | マイクロコンピュータ |
| US07/951,866 US5365183A (en) | 1991-09-30 | 1992-09-28 | Single chip microcomputer having two kinds of timer functions |
| DE69233345T DE69233345T2 (de) | 1991-09-30 | 1992-09-29 | Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten |
| EP92116687A EP0535615B1 (en) | 1991-09-30 | 1992-09-29 | Single chip microcomputer having two kinds of timer functions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25091991A JP3322893B2 (ja) | 1991-09-30 | 1991-09-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0589261A true JPH0589261A (ja) | 1993-04-09 |
| JP3322893B2 JP3322893B2 (ja) | 2002-09-09 |
Family
ID=17214975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25091991A Expired - Lifetime JP3322893B2 (ja) | 1991-09-30 | 1991-09-30 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5365183A (ja) |
| EP (1) | EP0535615B1 (ja) |
| JP (1) | JP3322893B2 (ja) |
| DE (1) | DE69233345T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358889B1 (ko) * | 1994-10-19 | 2003-01-24 | 아드밴스트 마이크로 디이바이시스 인코포레이티드 | 휴대용개인정보기기에적합한집적프로세서시스템 |
| JP2011199363A (ja) * | 2010-03-17 | 2011-10-06 | Konica Minolta Business Technologies Inc | 制御装置及び画像形成装置 |
| JP2012094934A (ja) * | 2010-10-22 | 2012-05-17 | Sharp Corp | パルス幅変調装置 |
| JP2013157873A (ja) * | 2012-01-31 | 2013-08-15 | Denso Corp | パルス信号生成装置 |
| JP2015075824A (ja) * | 2013-10-07 | 2015-04-20 | 株式会社エルイーテック | 複数の分周クロックの出力が可能なチップ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2271232B (en) * | 1992-10-03 | 1997-05-07 | Motorola Inc | Pulse generation/sensing arrangement for use in a microprocessor system |
| JP2702431B2 (ja) * | 1995-02-21 | 1998-01-21 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピュータ |
| US5898329A (en) * | 1996-12-31 | 1999-04-27 | Stmicroelectronics, Inc. | Programmable pulse width modulation circuit |
| JPH1117528A (ja) * | 1997-06-23 | 1999-01-22 | Mitsubishi Electric Corp | 出力タイマ |
| JP4111636B2 (ja) * | 1999-08-20 | 2008-07-02 | 富士通株式会社 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
| US6920572B2 (en) * | 2000-11-15 | 2005-07-19 | Texas Instruments Incorporated | Unanimous voting for disabling of shared component clocking in a multicore DSP device |
| US6986070B2 (en) * | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
| US8843777B2 (en) * | 2008-02-20 | 2014-09-23 | Infineon Technologies Ag | Modifying periodic signals produced by microcontroller |
| US9201446B2 (en) | 2012-02-01 | 2015-12-01 | Microchip Technology Incorporated | Timebase peripheral |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1051350B (it) * | 1975-12-09 | 1981-04-21 | Cselt Centro Studi Lab Telecom | Sistema di temporizzazione tripli to per impianti duplicati conte nenti circuiti logici |
| JPS5425381A (en) * | 1977-07-27 | 1979-02-26 | Matsushita Electric Ind Co Ltd | Home-use electric appliance |
| DE2834509C2 (de) * | 1978-08-07 | 1983-01-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Impulsmustergenerator |
| JPS5533344A (en) * | 1978-08-31 | 1980-03-08 | Toshiba Corp | Pulse generating device |
| JPS5983254A (ja) * | 1982-11-04 | 1984-05-14 | Oki Electric Ind Co Ltd | ウオツチドツグタイマ |
| US4870665A (en) * | 1988-08-04 | 1989-09-26 | Gte Government Systems Corporation | Digital pulse generator having a programmable pulse width and a pulse repetition interval |
| KR930000965B1 (ko) * | 1989-08-17 | 1993-02-11 | 금성 일렉트론 주식회사 | 프로그래머블 구형파 발생기 |
-
1991
- 1991-09-30 JP JP25091991A patent/JP3322893B2/ja not_active Expired - Lifetime
-
1992
- 1992-09-28 US US07/951,866 patent/US5365183A/en not_active Expired - Lifetime
- 1992-09-29 DE DE69233345T patent/DE69233345T2/de not_active Expired - Fee Related
- 1992-09-29 EP EP92116687A patent/EP0535615B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358889B1 (ko) * | 1994-10-19 | 2003-01-24 | 아드밴스트 마이크로 디이바이시스 인코포레이티드 | 휴대용개인정보기기에적합한집적프로세서시스템 |
| JP2011199363A (ja) * | 2010-03-17 | 2011-10-06 | Konica Minolta Business Technologies Inc | 制御装置及び画像形成装置 |
| US8639366B2 (en) | 2010-03-17 | 2014-01-28 | Konica Minolta Business Technologies, Inc. | Control apparatus and image forming apparatus |
| JP2012094934A (ja) * | 2010-10-22 | 2012-05-17 | Sharp Corp | パルス幅変調装置 |
| JP2013157873A (ja) * | 2012-01-31 | 2013-08-15 | Denso Corp | パルス信号生成装置 |
| JP2015075824A (ja) * | 2013-10-07 | 2015-04-20 | 株式会社エルイーテック | 複数の分周クロックの出力が可能なチップ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69233345T2 (de) | 2005-05-12 |
| EP0535615A2 (en) | 1993-04-07 |
| DE69233345D1 (de) | 2004-05-27 |
| EP0535615A3 (en) | 1997-02-05 |
| US5365183A (en) | 1994-11-15 |
| EP0535615B1 (en) | 2004-04-21 |
| JP3322893B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322893B2 (ja) | マイクロコンピュータ | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPH0844594A (ja) | データ処理装置 | |
| JP2711111B2 (ja) | データ処理装置、計測方法及び制御方法 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH08139575A (ja) | パルス出力回路 | |
| KR19990029943A (ko) | 타이머 카운터를 구비한 타이머 장치와 그 출력 단자의 출력 제어 방법 | |
| JPS61267858A (ja) | マイクロコンピユ−タ | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JP4345200B2 (ja) | プログラマブルコントローラのｉ／ｏユニット | |
| JPH04255028A (ja) | マイクロプロセッサ | |
| JP2600969Y2 (ja) | 中央処理装置のリセット回路 | |
| KR100446722B1 (ko) | 타이머회로 | |
| SU1562864A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| JP2517943B2 (ja) | タイマ装置 | |
| JPS631273Y2 (ja) | ||
| SU691808A1 (ru) | Устройство дл программного управлени | |
| JPH02192315A (ja) | パルス発生装置 | |
| JPH08129057A (ja) | タイマ割込機能を持つシーケンス制御回路 | |
| KR100278666B1 (ko) | 버스 아비터 | |
| JP2760067B2 (ja) | エミュレーションシステム | |
| JPH04153839A (ja) | マイクロコンピュータ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPS61289749A (ja) | シリアルデ−タ転送装置 | |
| JPH02244355A (ja) | パルスカウント方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |