JP4111636B2 - 周期補正分周回路及びこれを用いた周期補正型発振回路 - Google Patents
周期補正分周回路及びこれを用いた周期補正型発振回路 Download PDFInfo
- Publication number
- JP4111636B2 JP4111636B2 JP23375899A JP23375899A JP4111636B2 JP 4111636 B2 JP4111636 B2 JP 4111636B2 JP 23375899 A JP23375899 A JP 23375899A JP 23375899 A JP23375899 A JP 23375899A JP 4111636 B2 JP4111636 B2 JP 4111636B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- initialization
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 49
- 230000004913 activation Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 7
- 101100328361 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr2 gene Proteins 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 4
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 4
- 101100328360 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr1 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 description 3
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 2
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 1
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Description
【０００１】
【発明の属する技術分野】
本発明は、タイマーやクロック生成回路などとして用いられる、周期補正機能を備えた発振回路及び該周期補正機能を果たす周期補正分周回路に関する。
【０００２】
【従来の技術】
図５は、従来の、ワンチップマイクロコンピュータ１０と発振回路に関する外付回路とを示す。
【０００３】
コンピュータ１０内のＣＰＵ１１は、通常動作モード時にクロックＣＬＫ１が供給される高周波クロック入力端ＨＣＫと、低消費電力モード時にクロックＣＬＫ２が供給される低周波クロック入力端ＬＣＫと、クロックＣＬＫ１及びＣＬＫ２をそれぞれカウンタ１２及び２２で分周したクロックＣＬＫ１Ａ及びＣＬＫ２Ａが供給されるタイマー割込信号入力端ＩＮＴ１及びＩＮＴ２とを備えている。
【０００４】
クロックＣＬＫ１及びＣＬＫ２はそれぞれ、例えば４ＭＨｚ及び３２ｋＨｚであって、発振回路１３及び２３により生成される。
【０００５】
発振回路１３では、ナンドゲート１４の一方の入力端と出力端との間に抵抗１５が接続され、ナンドゲート１４の他方の入力端にモード信号ＭＯＤ０がＣＰＵ１１から供給される。抵抗１５には、外付けのクリスタル発振子１６が並列接続され、発振子１６の一端及び他端とグランドラインＶＳＳとの間にそれぞれ外付けキャパシタ１７及び１８が接続されている。発振回路２３の構成要素２４〜２８はそれぞれ発振回路１３の構成要素１４〜１８に対応している。ナンドゲート２４の一方の入力端には、モード信号ＭＯＤ１がＣＰＵ１１から供給される。
【０００６】
通常動作モード時には、モード信号ＭＯＤ０及びＭＯＤ１がそれぞれ高レベル及び低レベルにされて、クロックＣＬＫ１が動作しクロックＣＬＫ２が停止する。低消費電力モード時には、モード信号ＭＯＤ０及びＭＯＤ１がそれぞれ低レベル及び高レベルにされて、クロックＣＬＫ１が停止しクロックＣＬＫ２が動作する。カウンタ１２と発振回路１３とで構成されるタイマー（発振回路）、及び、カウンタ２２と発振回路２３とで構成されるタイマーは、高精度であるが、部品点数が多くてコスト高となり、また、ワンチップマイクロコンピュータ１０の入力点数が多くなる原因となる。
【０００７】
図６は、従来の他の、ワンチップマイクロコンピュータ１０Ａと発振回路に関する外付回路とを示す。
【０００８】
ＣＰＵ１１Ａは、通常動作モードでのみ動作し、その割込信号入力端ＩＮＴ２には、発振回路３０で生成されたクロックＣＬＫ２Ａが供給される。
【０００９】
発振回路３０は、コンピュータ１０Ａ内のシュミットトリガ回路３１及びＮＭＯＳトランジスタ３２と、コンピュータ１０Ａに外付けされた抵抗３３及びキャパシタ３４とからなる。シュミットトリガ回路３１の入出力端はそれぞれ、ＮＭＯＳトランジスタ３２のドレイン及びゲートに接続されている。抵抗３３とキャパシタ３４とは、電源ラインＶＤＤとグランドラインＶＳＳとの間に直列接続されて、ＣＲ積分回路を構成している。抵抗３３とキャパシタ３４の接続ノードは、シュミットトリガ回路３１の入力端に接続されている。
【００１０】
シュミットトリガ回路３１の入力信号ＳＷ１及び出力信号ＣＬＫ２Ａは、図７に示す如くなる。すなわち、鋸波ＳＷ１の電位が上昇してＶ１になると、シュミットトリガ回路３１の出力が高レベルに遷移してＮＭＯＳトランジスタ３２がオンになり、鋸波ＳＷ１の電位が降下する。この電位がＶ２になると、シュミットトリガ回路３１の出力が低レベルに遷移してＮＭＯＳトランジスタ３２がオフになり、鋸波ＳＷ１の電位が再度上昇する。
【００１１】
ＣＰＵ１１Ａは、クロックＣＬＫ２Ａの立ち上がりに応答して、割込要求を受け付け、例えば、コンピュータ１０Ａ用バッテリーの電圧や押しボタンスイッチ（不図示）の状態をチェックして、その結果に応じた処理を行なう。
【００１２】
図６の発振回路３０は、図５のカウンタ２２と発振回路２３とで構成された発振回路よりも部品点数が少なく低コストであり、また、ワンチップマイクロコンピュータ１０Ａの入力点数も図５のそれより少なくなる。
【００１３】
【発明が解決しようとする課題】
しかし、ＣＲ積分回路の時定数のばらつきが製品間で比較的大きいため、発振回路３０の出力クロックＣＬＫ２Ａの周期に大きなばらつきが生ずる。このばらつきを抑えるためには、高精度の抵抗３３及びキャパシタ３４を用いる必要があるので、コスト高となる。
【００１４】
本発明の目的は、このような問題点に鑑み、低精度発振回路を使用しても周期が高精度となる周期補正型発振回路及びこれに用いられる周期補正分周回路を提供することにある。
【００１５】
【課題を解決するための手段及びその作用効果】
本発明の第１実施態様の周期補正分周回路では、
クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有する。
【００１６】
この周期補正分周回路によれば、低精度発振回路で該クロックを生成しても、周期が高精度の一致信号をクロックとして得ることができる。
【００１７】
本発明の第２実施態様の周期補正分周回路では、第１実施態様において、
上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有する。
【００１８】
本発明の第３実施態様の周期補正分周回路では、第２実施態様において、
上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有する。
【００１９】
本発明の第４実施態様の周期補正型発振回路では、
クロックを生成する発振回路と、
該クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有する。
【００２０】
本発明の第５実施態様の周期補正型発振回路では、第４実施態様において、
上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有する。
本発明の第６実施態様の周期補正型発振回路では、第５実施態様において、
上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有する。
【００２１】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００２３】
［第１実施形態］
図１は、本発明の第１実施形態の、ワンチップマイクロコンピュータ１０Ｂと周期補正型発振回路に関する外付回路とを示す。
【００２４】
コンピュータ１０Ｂは、ＣＰＵ１１Ｂと、周期補正型発振回路４０の一部である周期補正分周回路とを備え、回路４０はこの一部と、コンピュータ１０Ｂに外付けされた低精度発振回路３０Ａとからなる。
【００２５】
発振回路３０Ａは、図６の発振回路３０と、回路としては同一であるが、素子定数が異なる。例えば発振回路３０の積分回路の時定数が１．０秒であるのに対し、発振回路３０Ａのそれは１ミリ秒である。シュミットトリガ回路３１の出力クロックＣＬＫ３は、コンピュータ１０Ｂ内のカウンタ４１のクロック入力端ＣＫに供給される。
【００２６】
ワンチップマイクロコンピュータ１０Ｂ内では、カウンタ４１の並列データ出力端が、レジスタ４２のデータ入力端及び比較回路４３の一方のデータ入力端に接続されている。比較回路４３の他方のデータ入力端には、レジスタ４２のデータ出力端が接続されている。
【００２７】
周期補正型発振回路４０は、制御回路として、制御レジスタ４４、オアゲート４５及びナンドゲート４６を備えている。制御レジスタ４４は、クリア信号ＣＬＲ２、イネーブル信号ＥＮ及びキャプチャー信号ＣＡＰを出力するビットを備えており、これらはそれぞれ、オアゲート４５の一方の入力端、ナンドゲート４６の一方の入力端及びレジスタ４２のクロック入力端ＣＫに接続されている。ナンドゲート４６の他方の入力端には、比較回路４３の出力端が接続されて、一致信号ＥＱが供給される。ナンドゲート４６の出力端はオアゲート４５の他方の入力端に接続され、オアゲート４５の出力端はカウンタ４１のリセット信号入力端ＲＳＴに接続され、これにクリア信号ＣＬＲ１が供給される。
【００２８】
ＣＰＵ１１Ｂは、制御レジスタ４４にデータを設定することによりクリア信号ＣＬＲ２及びイネーブル信号ＥＮ及びキャプチャー信号ＣＡＰを生成させ、割込信号入力端ＩＮＴに供給される一致信号ＥＱに応答して割込処理を行なう。制御レジスタ４４のクリア信号ＣＬＲ２及びキャプチャー信号ＣＡＰのビット回路はいずれも、‘１’の入力に対しパルスを出力する構成であっても、単なるフリップフロップであってもよい。
【００２９】
次に、図２（Ａ）を参照して、上記の如く構成された回路の動作を説明する。
【００３０】
ＣＰＵ１１は、制御レジスタ４４に対しクリア信号ＣＬＲ２のパルスを生成させる。このパルスは、オアゲート４５を通り、クリア信号ＣＬＲ１としてカウンタ４１のリセット信号入力端ＲＳＴに供給され、これによりカウンタ４１のカウントＣＮがゼロクリアされる。
【００３１】
ＣＰＵ１１は、クリア信号ＣＬＲ２のパルスを生成させてから、所定命令実行時間の経過後に、制御レジスタ４４に対しキャプチャー信号ＣＡＰのパルスを生成させると共に、イネーブル信号ＥＮを高レベルに遷移させる。これにより、カウントＣＮが参照値ＲＶとしてレジスタ４２に保持される。ＣＮ＝ＲＶであるので、一致信号ＥＱが高レベルとなり、クリア信号ＣＬＲ１が高レベルとなって、カウンタ４１がゼロクリアされる。これにより、一致信号ＥＱが低レベルに遷移し、クリア信号ＣＬＲ１が低レベルに遷移して、カウンタ４１が計数可能となる。
【００３２】
クリア信号ＣＬＲ２及びキャプチャー信号ＣＡＰのパルスは、電源投入などによりコンピュータ１０Ｂがリセットされた後、１回のみ生成すればよい。
【００３３】
カウントＣＮが上昇して参照値ＲＶに一致すると、一致信号ＥＱが再度高レベルとなる。すなわち、最初のクリア信号ＣＬＲ２の立ち上がりからキャプチャー信号ＣＡＰの立ち上がりまでの時間が経過する毎に、一致信号ＥＱのパルスが生成される。これは、発振回路３０Ａの部品精度が低くて製品間でクロックＣＬＫ３の周期にばらつきがあっても、これに応じた値がレジスタ４２に設定されて、一致信号ＥＱの周期が発振回路３０Ａの部品精度によらず一定となるからである。この精度は、クロックＣＬＫ３の周期をＴとすると、±０．７５Ｔ程度であり、例えばＲＶが約１０００であれば約±０．７５Ｔ／１０００Ｔ＝±０．０７５％となる。
【００３４】
図２（Ｂ）は、図２（Ａ）の場合よりもクロックＣＬＫ３の周期が短い場合を示している。
【００３５】
図３は、図１の回路の変形例である。
【００３６】
この回路では、発振回路３０Ｂがワンチップマイクロコンピュータ１０Ｃに内蔵されて、図１の場合よりも部品点数が少なくなっており、システムを安価に構成することができる。内蔵可能であるのは、抵抗３３とキャパシタ３４とからなる積分回路の時定数が図６のそれに比し充分小さいからである。
【００３７】
［第２実施形態］
図４は、本発明の第２実施形態の周期補正型発振回路５０を示す。
【００３８】
この回路５０は、図３の周期補正型発振回路４０Ａを備える共に、周波数逓倍回路５１と直列／並列変換回路５２とを備えている。
【００３９】
周波数逓倍回路５１は、一致信号ＥＱを参照クロックとして、周波数がそのＮ倍のシステムクロックＣＬＫを生成する。システムクロックＣＬＫは、クロックに同期して動作する装置、例えばＣＰＵやその周辺装置の動作クロックとして用いられる。周波数逓倍回路５１は、位相比較器５３、ローパスフィルタ５４、電圧制御発振器５５及びプログラマブルＮ分周回路５６が環状接続されたＰＬＬ回路であり、位相比較器５３は一致信号ＥＱと分周回路５６の出力信号の位相とを比較する。
【００４０】
直列／並列変換回路５２は、周期補正型発振回路５０の入力点数を少なくするためのものであり、そのシリアルデータ入力端Ｄ及びシフトクロック入力端ＣＫにはそれぞれ外部からシリアルデータＳＩ及びシフトクロックＳＣＫが供給される。直列／並列変換回路５２の並列データ出力端は、プログラマブルＮ分周回路５６のＮ設定データ入力端及び制御レジスタ４４のデータ入力端に接続されている。制御レジスタ４４のクロック入力端ＣＫ及分周回路５６のロード信号入力端ＬＤにはそれぞれ、外部からロード信号ＬＤ１及びＬＤ２が供給される。
【００４１】
次に、上記の如く構成された本第２実施形態の動作を説明する。
【００４２】
プログラマブルＮ分周回路５６の値Ｎを設定するために、シフトクロックＳＣＫに同期してシリアルデータＳＩが直列／並列変換回路５２に供給され、次にロード信号ＬＤ２のパルスにより直列／並列変換回路５２の内容が値ＮとしてプログラマブルＮ分周回路５６に設定される。
【００４３】
次に、制御レジスタ４４に対し上記第１実施形態で述べたデータを設定するために、直列／並列変換回路５２にそのデータが設定され、次いでロード信号ＬＤ１のパルスによりこれが制御レジスタ４４に設定される。
【００４４】
本第２実施形態によれば、少ない部品点数で精度の高いタイマ用周期補正型発振回路を構成すると共に、システムクロック生成回路も構成するこができる。
【００４５】
なお、本発明には外にも種々の変形例が含まれる。
【００４６】
例えば、カウンタ４１はダウンカウンタであってもよく、また、その初期化はゼロ以外の所定値であってもよい。
【００４７】
イネーブル信号ＥＮ及びアンドゲート４６を用いずに、一致信号ＥＱを直接、オアゲート４５に供給して、常時発振する構成であってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の、ワンチップマイクロコンピュータと周期補正型発振回路に関する外付回路とを示す図である。
【図２】（Ａ）及び（Ｂ）はいずれも、図１中の周期補正型発振回路の動作を示すタイムチャートである。
【図３】図１の回路の変形例である。
【図４】本発明の第２実施形態の周期補正型発振回路を示す図である。
【図５】従来の、ワンチップマイクロコンピュータと発振回路に関する外付回路とを示す図である。
【図６】従来の他の、ワンチップマイクロコンピュータと発振回路に関する外付回路とを示す図である。
【図７】図６の回路の動作を示すタイムチャートである。
【符号の説明】
１０、１０Ａ〜１０Ｃ ワンチップマイクロコンピュータ
１１、１１Ａ、１１Ｂ ＣＰＵ
１２、２２、４１ カウンタ
１３、２３、３０、３０Ａ、３０Ｂ 発振回路
１４、２４ ナンドゲート
１４Ａ、２１ インバータ
１５、２５、３３ 抵抗
１６、２６ クリスタル発振子
１７、１８、２７、２８、３４ キャパシタ
３１ シュミットトリガ回路
３２ ＮＭＯＳトランジスタ
４０、４０Ａ、５０ 周期補正型発振回路
４１ カウンタ
４２ レジスタ
４３ 比較回路
４４ 制御レジスタ
４５ オアゲート
４６ ナンドゲート
５１ 周波数逓倍回路
５２ 直列／並列変換回路
【発明の属する技術分野】
本発明は、タイマーやクロック生成回路などとして用いられる、周期補正機能を備えた発振回路及び該周期補正機能を果たす周期補正分周回路に関する。
【０００２】
【従来の技術】
図５は、従来の、ワンチップマイクロコンピュータ１０と発振回路に関する外付回路とを示す。
【０００３】
コンピュータ１０内のＣＰＵ１１は、通常動作モード時にクロックＣＬＫ１が供給される高周波クロック入力端ＨＣＫと、低消費電力モード時にクロックＣＬＫ２が供給される低周波クロック入力端ＬＣＫと、クロックＣＬＫ１及びＣＬＫ２をそれぞれカウンタ１２及び２２で分周したクロックＣＬＫ１Ａ及びＣＬＫ２Ａが供給されるタイマー割込信号入力端ＩＮＴ１及びＩＮＴ２とを備えている。
【０００４】
クロックＣＬＫ１及びＣＬＫ２はそれぞれ、例えば４ＭＨｚ及び３２ｋＨｚであって、発振回路１３及び２３により生成される。
【０００５】
発振回路１３では、ナンドゲート１４の一方の入力端と出力端との間に抵抗１５が接続され、ナンドゲート１４の他方の入力端にモード信号ＭＯＤ０がＣＰＵ１１から供給される。抵抗１５には、外付けのクリスタル発振子１６が並列接続され、発振子１６の一端及び他端とグランドラインＶＳＳとの間にそれぞれ外付けキャパシタ１７及び１８が接続されている。発振回路２３の構成要素２４〜２８はそれぞれ発振回路１３の構成要素１４〜１８に対応している。ナンドゲート２４の一方の入力端には、モード信号ＭＯＤ１がＣＰＵ１１から供給される。
【０００６】
通常動作モード時には、モード信号ＭＯＤ０及びＭＯＤ１がそれぞれ高レベル及び低レベルにされて、クロックＣＬＫ１が動作しクロックＣＬＫ２が停止する。低消費電力モード時には、モード信号ＭＯＤ０及びＭＯＤ１がそれぞれ低レベル及び高レベルにされて、クロックＣＬＫ１が停止しクロックＣＬＫ２が動作する。カウンタ１２と発振回路１３とで構成されるタイマー（発振回路）、及び、カウンタ２２と発振回路２３とで構成されるタイマーは、高精度であるが、部品点数が多くてコスト高となり、また、ワンチップマイクロコンピュータ１０の入力点数が多くなる原因となる。
【０００７】
図６は、従来の他の、ワンチップマイクロコンピュータ１０Ａと発振回路に関する外付回路とを示す。
【０００８】
ＣＰＵ１１Ａは、通常動作モードでのみ動作し、その割込信号入力端ＩＮＴ２には、発振回路３０で生成されたクロックＣＬＫ２Ａが供給される。
【０００９】
発振回路３０は、コンピュータ１０Ａ内のシュミットトリガ回路３１及びＮＭＯＳトランジスタ３２と、コンピュータ１０Ａに外付けされた抵抗３３及びキャパシタ３４とからなる。シュミットトリガ回路３１の入出力端はそれぞれ、ＮＭＯＳトランジスタ３２のドレイン及びゲートに接続されている。抵抗３３とキャパシタ３４とは、電源ラインＶＤＤとグランドラインＶＳＳとの間に直列接続されて、ＣＲ積分回路を構成している。抵抗３３とキャパシタ３４の接続ノードは、シュミットトリガ回路３１の入力端に接続されている。
【００１０】
シュミットトリガ回路３１の入力信号ＳＷ１及び出力信号ＣＬＫ２Ａは、図７に示す如くなる。すなわち、鋸波ＳＷ１の電位が上昇してＶ１になると、シュミットトリガ回路３１の出力が高レベルに遷移してＮＭＯＳトランジスタ３２がオンになり、鋸波ＳＷ１の電位が降下する。この電位がＶ２になると、シュミットトリガ回路３１の出力が低レベルに遷移してＮＭＯＳトランジスタ３２がオフになり、鋸波ＳＷ１の電位が再度上昇する。
【００１１】
ＣＰＵ１１Ａは、クロックＣＬＫ２Ａの立ち上がりに応答して、割込要求を受け付け、例えば、コンピュータ１０Ａ用バッテリーの電圧や押しボタンスイッチ（不図示）の状態をチェックして、その結果に応じた処理を行なう。
【００１２】
図６の発振回路３０は、図５のカウンタ２２と発振回路２３とで構成された発振回路よりも部品点数が少なく低コストであり、また、ワンチップマイクロコンピュータ１０Ａの入力点数も図５のそれより少なくなる。
【００１３】
【発明が解決しようとする課題】
しかし、ＣＲ積分回路の時定数のばらつきが製品間で比較的大きいため、発振回路３０の出力クロックＣＬＫ２Ａの周期に大きなばらつきが生ずる。このばらつきを抑えるためには、高精度の抵抗３３及びキャパシタ３４を用いる必要があるので、コスト高となる。
【００１４】
本発明の目的は、このような問題点に鑑み、低精度発振回路を使用しても周期が高精度となる周期補正型発振回路及びこれに用いられる周期補正分周回路を提供することにある。
【００１５】
【課題を解決するための手段及びその作用効果】
本発明の第１実施態様の周期補正分周回路では、
クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有する。
【００１６】
この周期補正分周回路によれば、低精度発振回路で該クロックを生成しても、周期が高精度の一致信号をクロックとして得ることができる。
【００１７】
本発明の第２実施態様の周期補正分周回路では、第１実施態様において、
上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有する。
【００１８】
本発明の第３実施態様の周期補正分周回路では、第２実施態様において、
上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有する。
【００１９】
本発明の第４実施態様の周期補正型発振回路では、
クロックを生成する発振回路と、
該クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有する。
【００２０】
本発明の第５実施態様の周期補正型発振回路では、第４実施態様において、
上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有する。
本発明の第６実施態様の周期補正型発振回路では、第５実施態様において、
上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有する。
【００２１】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００２３】
［第１実施形態］
図１は、本発明の第１実施形態の、ワンチップマイクロコンピュータ１０Ｂと周期補正型発振回路に関する外付回路とを示す。
【００２４】
コンピュータ１０Ｂは、ＣＰＵ１１Ｂと、周期補正型発振回路４０の一部である周期補正分周回路とを備え、回路４０はこの一部と、コンピュータ１０Ｂに外付けされた低精度発振回路３０Ａとからなる。
【００２５】
発振回路３０Ａは、図６の発振回路３０と、回路としては同一であるが、素子定数が異なる。例えば発振回路３０の積分回路の時定数が１．０秒であるのに対し、発振回路３０Ａのそれは１ミリ秒である。シュミットトリガ回路３１の出力クロックＣＬＫ３は、コンピュータ１０Ｂ内のカウンタ４１のクロック入力端ＣＫに供給される。
【００２６】
ワンチップマイクロコンピュータ１０Ｂ内では、カウンタ４１の並列データ出力端が、レジスタ４２のデータ入力端及び比較回路４３の一方のデータ入力端に接続されている。比較回路４３の他方のデータ入力端には、レジスタ４２のデータ出力端が接続されている。
【００２７】
周期補正型発振回路４０は、制御回路として、制御レジスタ４４、オアゲート４５及びナンドゲート４６を備えている。制御レジスタ４４は、クリア信号ＣＬＲ２、イネーブル信号ＥＮ及びキャプチャー信号ＣＡＰを出力するビットを備えており、これらはそれぞれ、オアゲート４５の一方の入力端、ナンドゲート４６の一方の入力端及びレジスタ４２のクロック入力端ＣＫに接続されている。ナンドゲート４６の他方の入力端には、比較回路４３の出力端が接続されて、一致信号ＥＱが供給される。ナンドゲート４６の出力端はオアゲート４５の他方の入力端に接続され、オアゲート４５の出力端はカウンタ４１のリセット信号入力端ＲＳＴに接続され、これにクリア信号ＣＬＲ１が供給される。
【００２８】
ＣＰＵ１１Ｂは、制御レジスタ４４にデータを設定することによりクリア信号ＣＬＲ２及びイネーブル信号ＥＮ及びキャプチャー信号ＣＡＰを生成させ、割込信号入力端ＩＮＴに供給される一致信号ＥＱに応答して割込処理を行なう。制御レジスタ４４のクリア信号ＣＬＲ２及びキャプチャー信号ＣＡＰのビット回路はいずれも、‘１’の入力に対しパルスを出力する構成であっても、単なるフリップフロップであってもよい。
【００２９】
次に、図２（Ａ）を参照して、上記の如く構成された回路の動作を説明する。
【００３０】
ＣＰＵ１１は、制御レジスタ４４に対しクリア信号ＣＬＲ２のパルスを生成させる。このパルスは、オアゲート４５を通り、クリア信号ＣＬＲ１としてカウンタ４１のリセット信号入力端ＲＳＴに供給され、これによりカウンタ４１のカウントＣＮがゼロクリアされる。
【００３１】
ＣＰＵ１１は、クリア信号ＣＬＲ２のパルスを生成させてから、所定命令実行時間の経過後に、制御レジスタ４４に対しキャプチャー信号ＣＡＰのパルスを生成させると共に、イネーブル信号ＥＮを高レベルに遷移させる。これにより、カウントＣＮが参照値ＲＶとしてレジスタ４２に保持される。ＣＮ＝ＲＶであるので、一致信号ＥＱが高レベルとなり、クリア信号ＣＬＲ１が高レベルとなって、カウンタ４１がゼロクリアされる。これにより、一致信号ＥＱが低レベルに遷移し、クリア信号ＣＬＲ１が低レベルに遷移して、カウンタ４１が計数可能となる。
【００３２】
クリア信号ＣＬＲ２及びキャプチャー信号ＣＡＰのパルスは、電源投入などによりコンピュータ１０Ｂがリセットされた後、１回のみ生成すればよい。
【００３３】
カウントＣＮが上昇して参照値ＲＶに一致すると、一致信号ＥＱが再度高レベルとなる。すなわち、最初のクリア信号ＣＬＲ２の立ち上がりからキャプチャー信号ＣＡＰの立ち上がりまでの時間が経過する毎に、一致信号ＥＱのパルスが生成される。これは、発振回路３０Ａの部品精度が低くて製品間でクロックＣＬＫ３の周期にばらつきがあっても、これに応じた値がレジスタ４２に設定されて、一致信号ＥＱの周期が発振回路３０Ａの部品精度によらず一定となるからである。この精度は、クロックＣＬＫ３の周期をＴとすると、±０．７５Ｔ程度であり、例えばＲＶが約１０００であれば約±０．７５Ｔ／１０００Ｔ＝±０．０７５％となる。
【００３４】
図２（Ｂ）は、図２（Ａ）の場合よりもクロックＣＬＫ３の周期が短い場合を示している。
【００３５】
図３は、図１の回路の変形例である。
【００３６】
この回路では、発振回路３０Ｂがワンチップマイクロコンピュータ１０Ｃに内蔵されて、図１の場合よりも部品点数が少なくなっており、システムを安価に構成することができる。内蔵可能であるのは、抵抗３３とキャパシタ３４とからなる積分回路の時定数が図６のそれに比し充分小さいからである。
【００３７】
［第２実施形態］
図４は、本発明の第２実施形態の周期補正型発振回路５０を示す。
【００３８】
この回路５０は、図３の周期補正型発振回路４０Ａを備える共に、周波数逓倍回路５１と直列／並列変換回路５２とを備えている。
【００３９】
周波数逓倍回路５１は、一致信号ＥＱを参照クロックとして、周波数がそのＮ倍のシステムクロックＣＬＫを生成する。システムクロックＣＬＫは、クロックに同期して動作する装置、例えばＣＰＵやその周辺装置の動作クロックとして用いられる。周波数逓倍回路５１は、位相比較器５３、ローパスフィルタ５４、電圧制御発振器５５及びプログラマブルＮ分周回路５６が環状接続されたＰＬＬ回路であり、位相比較器５３は一致信号ＥＱと分周回路５６の出力信号の位相とを比較する。
【００４０】
直列／並列変換回路５２は、周期補正型発振回路５０の入力点数を少なくするためのものであり、そのシリアルデータ入力端Ｄ及びシフトクロック入力端ＣＫにはそれぞれ外部からシリアルデータＳＩ及びシフトクロックＳＣＫが供給される。直列／並列変換回路５２の並列データ出力端は、プログラマブルＮ分周回路５６のＮ設定データ入力端及び制御レジスタ４４のデータ入力端に接続されている。制御レジスタ４４のクロック入力端ＣＫ及分周回路５６のロード信号入力端ＬＤにはそれぞれ、外部からロード信号ＬＤ１及びＬＤ２が供給される。
【００４１】
次に、上記の如く構成された本第２実施形態の動作を説明する。
【００４２】
プログラマブルＮ分周回路５６の値Ｎを設定するために、シフトクロックＳＣＫに同期してシリアルデータＳＩが直列／並列変換回路５２に供給され、次にロード信号ＬＤ２のパルスにより直列／並列変換回路５２の内容が値ＮとしてプログラマブルＮ分周回路５６に設定される。
【００４３】
次に、制御レジスタ４４に対し上記第１実施形態で述べたデータを設定するために、直列／並列変換回路５２にそのデータが設定され、次いでロード信号ＬＤ１のパルスによりこれが制御レジスタ４４に設定される。
【００４４】
本第２実施形態によれば、少ない部品点数で精度の高いタイマ用周期補正型発振回路を構成すると共に、システムクロック生成回路も構成するこができる。
【００４５】
なお、本発明には外にも種々の変形例が含まれる。
【００４６】
例えば、カウンタ４１はダウンカウンタであってもよく、また、その初期化はゼロ以外の所定値であってもよい。
【００４７】
イネーブル信号ＥＮ及びアンドゲート４６を用いずに、一致信号ＥＱを直接、オアゲート４５に供給して、常時発振する構成であってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の、ワンチップマイクロコンピュータと周期補正型発振回路に関する外付回路とを示す図である。
【図２】（Ａ）及び（Ｂ）はいずれも、図１中の周期補正型発振回路の動作を示すタイムチャートである。
【図３】図１の回路の変形例である。
【図４】本発明の第２実施形態の周期補正型発振回路を示す図である。
【図５】従来の、ワンチップマイクロコンピュータと発振回路に関する外付回路とを示す図である。
【図６】従来の他の、ワンチップマイクロコンピュータと発振回路に関する外付回路とを示す図である。
【図７】図６の回路の動作を示すタイムチャートである。
【符号の説明】
１０、１０Ａ〜１０Ｃ ワンチップマイクロコンピュータ
１１、１１Ａ、１１Ｂ ＣＰＵ
１２、２２、４１ カウンタ
１３、２３、３０、３０Ａ、３０Ｂ 発振回路
１４、２４ ナンドゲート
１４Ａ、２１ インバータ
１５、２５、３３ 抵抗
１６、２６ クリスタル発振子
１７、１８、２７、２８、３４ キャパシタ
３１ シュミットトリガ回路
３２ ＮＭＯＳトランジスタ
４０、４０Ａ、５０ 周期補正型発振回路
４１ カウンタ
４２ レジスタ
４３ 比較回路
４４ 制御レジスタ
４５ オアゲート
４６ ナンドゲート
５１ 周波数逓倍回路
５２ 直列／並列変換回路
Claims (6)
- クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有することを特徴とする周期補正分周回路。 - 上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有することを特徴とする請求項１記載の周期補正分周回路。 - 上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有することを特徴とする請求項２記載の周期補正分周回路。
- クロックを生成する発振回路と、
該クロックをカウントし、第１初期化信号の活性化により該カウントが初期化されるカウンタと、
該カウンタに結合され、キャプチャ信号の活性化に応答して該カウンタのカウントを保持する参照レジスタと、
該カウントと該参照レジスタの出力値とが等しくなった時に、一致信号を活性化する比較回路と、
第２初期化信号が活性であるとき、又は、イネーブル信号及び該一致信号が共に活性であるときに、該第１初期化信号を活性化し、該第２初期化信号の活性化から所定時間経過した後に、該キャプチャ信号を活性化する制御回路と、
を有することを特徴とする周期補正型発振回路。 - 上記制御回路は、
上記第２初期化信号を出力するビットと、上記イネーブル信号を出力するビットと、上記キャプチャ信号を出力するビットとを含む制御レジスタと、
上記第２初期化信号が活性であるとき、又は、上記イネーブル信号及び上記一致信号が共に活性であるときに、上記第１初期化信号を活性化する論理回路と、
を有することを特徴とする請求項４記載の周期補正型発振回路。 - 上記一致信号を受け取って、上記一致信号を参照クロックとして該参照クロック周波数の整数倍の周波数のクロックを生成するＰＬＬ回路をさらに有することを特徴とする請求項５記載の周期補正型発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23375899A JP4111636B2 (ja) | 1999-08-20 | 1999-08-20 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
| US09/640,723 US6486717B2 (en) | 1999-08-20 | 2000-08-18 | Divider with cycle time correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23375899A JP4111636B2 (ja) | 1999-08-20 | 1999-08-20 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001060851A JP2001060851A (ja) | 2001-03-06 |
| JP2001060851A5 JP2001060851A5 (ja) | 2006-08-31 |
| JP4111636B2 true JP4111636B2 (ja) | 2008-07-02 |
Family
ID=16960126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23375899A Expired - Fee Related JP4111636B2 (ja) | 1999-08-20 | 1999-08-20 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6486717B2 (ja) |
| JP (1) | JP4111636B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321651B2 (en) * | 2004-11-12 | 2008-01-22 | International Business Machines Corporation | High frequency circuit capable of error detection and correction of code patterns running at full speed |
| KR101162259B1 (ko) * | 2010-12-03 | 2012-07-04 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 구동 방법 |
| JP2013038744A (ja) * | 2011-08-11 | 2013-02-21 | Renesas Electronics Corp | 発振回路及びそれを備えた半導体集積回路 |
| US8754690B2 (en) * | 2012-10-26 | 2014-06-17 | International Business Machines Corporation | Programmable duty cycle setter employing time to voltage domain referenced pulse creation |
| US10637448B1 (en) * | 2019-06-03 | 2020-04-28 | Texas Instruments Incorporated | Low-power high-speed Schmitt Trigger with high noise rejection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3836858A (en) * | 1971-06-30 | 1974-09-17 | Nippon Denso Co | Pulse width setting apparatus |
| JPS5983254A (ja) * | 1982-11-04 | 1984-05-14 | Oki Electric Ind Co Ltd | ウオツチドツグタイマ |
| JP3322893B2 (ja) * | 1991-09-30 | 2002-09-09 | エヌイーシーマイクロシステム株式会社 | マイクロコンピュータ |
| KR970010638B1 (ko) * | 1994-05-11 | 1997-06-28 | 삼성전자 주식회사 | 서보 어드레스 마크 검출 보상 회로 |
| JPH1117528A (ja) * | 1997-06-23 | 1999-01-22 | Mitsubishi Electric Corp | 出力タイマ |
| JP3082721B2 (ja) * | 1997-09-19 | 2000-08-28 | 日本電気株式会社 | タイマ装置 |
-
1999
- 1999-08-20 JP JP23375899A patent/JP4111636B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-18 US US09/640,723 patent/US6486717B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020063591A1 (en) | 2002-05-30 |
| JP2001060851A (ja) | 2001-03-06 |
| US6486717B2 (en) | 2002-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3023238B2 (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
| JP4725418B2 (ja) | 時間計測回路 | |
| JP2001238435A (ja) | 電圧変換回路 | |
| EP0590607B1 (en) | Low-power baud rate generator | |
| JP4111636B2 (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| US10020815B2 (en) | Apparatus for data converter with internal trigger circuitry and associated methods | |
| JP3944226B2 (ja) | バックアップ回路 | |
| EP0840956A1 (en) | Microcontroller having a minimal number of external components | |
| JPH1198007A (ja) | 分周回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| US9362894B1 (en) | Clock generator circuit | |
| TWI382301B (zh) | 電源開啟重置控制電路及其操作方法 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| JPS5828608B2 (ja) | 演算処理装置 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| TW202410030A (zh) | 監測電路以及存儲系統 | |
| JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
| JPS5936767B2 (ja) | オ−トクリア回路方式 | |
| JP2722348B2 (ja) | 発振回路 | |
| JP2000194435A (ja) | 安定発振検出回路、クロック信号発振器、安定発振検出方法 | |
| JPS5935219A (ja) | リセツト回路 | |
| JPH07106926A (ja) | クロック発生回路、及びデータ処理装置 | |
| JPS6035902Y2 (ja) | 無調整電池寿命検出回路 | |
| KR100468678B1 (ko) | 시스템 클럭 발생장치 및 방법 | |
| JPS6349949Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |